JP5218442B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP5218442B2
JP5218442B2 JP2010026105A JP2010026105A JP5218442B2 JP 5218442 B2 JP5218442 B2 JP 5218442B2 JP 2010026105 A JP2010026105 A JP 2010026105A JP 2010026105 A JP2010026105 A JP 2010026105A JP 5218442 B2 JP5218442 B2 JP 5218442B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
power semiconductor
external electrode
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010026105A
Other languages
English (en)
Other versions
JP2011165836A (ja
Inventor
進吾 須藤
洋平 大本
利弥 只熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010026105A priority Critical patent/JP5218442B2/ja
Publication of JP2011165836A publication Critical patent/JP2011165836A/ja
Application granted granted Critical
Publication of JP5218442B2 publication Critical patent/JP5218442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、樹脂封止型の半導体装置に関し、特に電力用半導体装置であってパッケージ上面より電極を取り出す半導体装置に関する。
半導体装置は、その内部回路において１ｋＶ以上の絶縁耐圧を有する半導体チップ（例えばＩＧＢＴ等）を扱うことがある。このような電力用半導体装置では、内部回路の地絡を防止するため、半導体装置の筐体つまりモールド樹脂において、当該半導体装置に備わる放熱板と電極との間の絶縁距離を確保することが必須である。
一方、半導体装置の外形の小型化を図るためには、半導体装置の上面から電極を取り出す構成が好ましい。また、半導体装置の筐体を作製する方法としては、生産性及び信頼性の向上が可能なトランスファモールド法が知られている。しかしながら、該トランスファモールド法では、狭隘な部分、例えばモールド金型の合わせ面であるパーティングライン部分にも封止樹脂が流入してしまうことから、一般的には上記パーティングラインにリードフレームを配置して、封止樹脂が金型外へ流出するのを抑制している。
このようなトランスファモールド法を用いて、上述のように半導体装置の上面から電極を取り出す半導体モジュールの開発が進められており、具体的構造について、下記の特許文献１に開示がある。
特許文献１では、パワーモジュールにおける内部回路基板に起立設置された外部接続端子に封止樹脂漏出阻止部を、別途、取り付けたり、張出し成形して構成している。そして、上記封止樹脂漏出阻止部をモールド用の金型に密着させることにより、トランスファモールド法によって構成される筐体上面からの外部接続端子の取り出しを実現することを開示している。
特開２００９−５９８１２号公報
しかしながら、従来技術には下記のような問題がある。即ち、特許文献１では、樹脂筐体上面からピン状の外部接続端子を突出可能であるが、上記封止漏出阻止部が金型に密着するように、内部の回路基板に対して外部接続端子を垂直に接続する必要があり、かつ接続後における外部接続端子の高さを揃える必要がある。よって、特許文献１の発明は、多数の外部接続端子を取り出す構造には不向きである。また、外部接続端子と、プリント基板などの外部配線との接続において両者のピッチにズレがあるときには、外部接続端子が変形し、樹脂筐体と外部接続端子との界面に応力が作用した状態となる。このような応力が作用した状況で、外部接続端子が数十アンペアのような大電流を扱い、高温環境で長時間使用される等、電力用半導体装置が過酷な環境下で使用される場合、電力用半導体装置としての信頼性を向上させるためには、樹脂筐体と外部接続端子との界面で発生する応力を緩和する必要がある。
本発明は、上述したような問題点を解決するためになされたもので、従来に比べて信頼性の高い電力用半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の第１態様における電力用半導体装置は、半導体素子が実装される回路パターンを有する基板と、筒状形状であり、上記回路パターンに固定される一端部、及び上記一端部に対向する他端部を有する筒状電極と、上記筒状電極の上記他端部における少なくとも他端を露出させて、上記基板、上記半導体素子、及び上記筒状電極を封止する樹脂筐体と、上記筒状電極の上記他端部に挿入される外部電極であって、上記挿入により、上記他端に当接し又は上記樹脂筐体に当接する張出部を有する外部電極と、を備え、上記外部電極は、板形状の本体部を有し、上記張出部は、上記本体部の板厚方向に直交する板幅方向に上記本体部の両側へ板厚にて延在する突出部と、両側の上記突出部からそれぞれ上記板厚方向で互いに逆向きに延在する支持部とを有する、ことを特徴とする。
本発明の第１態様における電力用半導体装置によれば、外部電極は、筒状電極に挿入されたときに筒状電極の他端又は樹脂筐体に当接する張出部を有する。よって、筒状電極と外部電極との配列ピッチにズレが存在して外部電極が変形した状態であっても、上記張出部が筒状電極の他端あるいは樹脂筐体に支持されており、樹脂筐体と外部電極との界面に作用する応力を緩和することができる。したがって、たとえ、上記応力が作用した状況において、外部電極が大電流を扱い、高温環境で長時間使用される等、電力用半導体装置が過酷な環境下で使用された場合であっても、電力用半導体装置としての信頼性を従来に比べて向上することができる。
また、上記張出部を上記他端又は樹脂筐体に当接させることによって、樹脂筐体の成形金型との位置決め精度を緩和することができ、さらに外部電極の高さを張出部によって規定することができる。よって、複数の外部電極の高さを揃えることが容易となる。したがって、組立性にも優れた電力用半導体装置を提供することが可能となる。
本発明の実施の形態１にかかる電力用半導体装置の、図２に示すＩ−Ｉ部における断面図である。 図１に示す電力用半導体装置の斜視図である。 本発明の実施の形態２にかかる電力用半導体装置の断面図である。 図３に示す電力用半導体装置を作製するための方法の一例を説明するための図である。 図３に示す電力用半導体装置を作製するための他の方法を説明するための図である。 本発明の実施の形態３にかかる電力用半導体装置の斜視図である。 図６に示す電力用半導体装置に使用されるリード端子を示す正面図及び側面図である。 本発明の実施の形態４にかかる電力用半導体装置に使用されるリード端子の正面図及び側面図である。 図８に示すリード端子の一変形例における正面図及び側面図である。
本発明の実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下に説明する各実施の形態では、本発明による効果が顕著に現れることから、半導体装置としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）及びＦＷＤｉ（フリーホイール・ダイオード）等の発熱性の素子を例に採るが、本発明は、これらに限定するものではなく、勿論、通常の半導体装置にも適用可能である。
実施の形態１．
図１は、本発明の実施の形態１にかかる電力用半導体装置１０１の外形図であって、図２に示すＩ−Ｉ方向における電力用半導体装置１０１の断面が示されている。本実施形態の電力用半導体装置１０１は、その基本的構成部分として、回路基板４と、筒状電極８と、樹脂筐体１と、外部電極２とを有する。
回路基板４は、一般的にメタルベース基板として用いられ、放熱板４１に、熱伝導性絶縁接着層４２を介して回路パターン４３を接着して形成され、一実施例として４５ｍｍ×４０ｍｍの大きさにてなる基板である。放熱板４１は、本実施形態では銅にてなる厚さ２．０ｍｍの金属板であるが、熱伝導に優れる材料であれば良く、銅に限定されない。熱伝導性絶縁接着層４２は、本実施形態では、絶縁性接着剤としてのエポキシ樹脂に、熱伝導性フィラーとしてアルミナなどの比較的熱伝導率の高い絶縁性材料を混合した、厚さ０．２ｍｍにてなる層である。回路パターン４３は、本実施形態では、電気伝導と熱伝導に優れた銅を主とした金属よりなる厚さ０．５ｍｍの層にて形成した配線パターンである。
このように構成された回路基板４の回路パターン４３には、半導体素子として、それぞれ厚さ０．１３ｍｍのＩＧＢＴ５と、ＦＷＤｉ６とが、厚さ５０μｍにて、接合材の一例に相当するＳｎ−Ａｇ−Ｃｕ系のはんだによって接続されている。該接続により、ＩＧＢＴ５及びＦＷＤｉ６におけるそれぞれの裏面電極であるコレクタ電極及びカソード電極（共に不図示）の回路パターン４３への電気的接続と、ＩＧＢＴ５及びＦＷＤｉ６の発生熱を放熱板４１へ、さらに放熱板４１に取り付けられるヒートシンク（不図示）への放熱とが可能となる。
ＩＧＢＴ５及びＦＷＤｉ６の表面電極であるエミッタ電極、アノード電極（共に不図示）には、一例として直径４００μｍのアルミニウムワイヤ７が超音波ワイヤボンディングにて接続され、上記表面電極は回路パターン４３と電気的に接続されている。また、ＩＧＢＴ５の制御電極であるゲート電極（不図示）にも、同様にアルミニウムワイヤ７が接続され、上記ゲート電極は回路パターン４３と接続されている。尚、上記ゲート電極との配線は、電圧印加が主であるため、ワイヤ７の径は２００μｍ程度の細いワイヤでも構わない。
さらに回路基板４の回路パターン４３には、導電性に優れる銅からなる高さ５．３ｍｍの筒状電極８が立設され、接合材の一例に相当しＩＧＢＴ５等を接合する、はんだと同種のはんだにて回路パターン４３に固定される。筒状電極８は、筒状であれば内形、外形の各形状は問わない。例えば、ナット状でネジを切った部材であっても構わない。本実施形態では円筒形状である。このような筒状電極８は、例えばパイプ材料を機械加工することで作製され、一実施例として外径が１．６ｍｍ、内径が１．０ｍｍであり、回路パターン４３に、はんだにより固定される、接続部に相当する一端部８ａと、外部電極２が挿入され接続される他端部８ｂとを有する。また、上記はんだは、はんだ付時のぬれ広がりによって、円筒状電極８の主に内周に、はんだフィレットを形成している。はんだフィレットが形成されると、筒状電極８の高さを決めるはんだ厚は、およそ１０μｍ程度となり、筒状電極８は、回路パターン４３に対してほぼ垂直に接続される。よって、筒状電極８の他端８ｃは、水平又はほぼ水平な状態となる。
樹脂筐体１は、上述のように構成された回路基板４、ＩＧＢＴ５、ＦＷＤｉ６、及び筒状電極８を、水分や異物などから保護するためのものであり、また、外部電極２などを設計値に基づいた寸法で保持するためのものであり、主としてエポキシ樹脂を用いて、半導体装置の製造で一般的に採用されているトランスファモールド法を用いて成型される。本実施形態では、樹脂筐体１は、７６ｍｍ×４５ｍｍ、厚さ８ｍｍからなり、その上面１ａには、筒状電極８の上記他端部８ｂに位置する他端８ｃが露出している。尚、筒状電極８について、樹脂筐体１から露出する部分は、上記他端８ｃに限定されず、上記他端８ｃを含むその近傍部分つまり筒状電極８の側面も含むことができる。
また、樹脂筐体１には、当該樹脂筐体１に露出した、放熱板４１の露出面に放熱グリース等を介して接続されるヒートシンク（不図示）を取り付けるための貫通穴１ｂが設けられており、ネジ止めにより上記ヒートシンクの固定が可能である。該ヒートシンクからの放熱により、ＩＧＢＴ５及びＦＷＤｉ６の発熱による温度上昇がさらに抑制される。また、筒状電極８には、ピン状の端子にてなる外部電極２が挿入され、外部機器と当該半導体装置１０１との電気的接続が可能となる。
外部電極２は、本実施形態では、リン青銅などの銅合金からなる直径１．２ｍｍ、高さ１０ｍｍのほぼ円柱形状のピン電極であり、その一端部２２が筒状電極８の上記他端部８ｂに挿入される。さらに外部電極２は、本実施形態において特徴的構成の一つである張出部２１を有する。張出部２１は、外部電極２が筒状電極８に挿入されたとき、筒状電極８の上記他端８ｃに当接し又は樹脂筐体１の上面１ａに当接する部分であり、本実施形態では、図２に示すように、外部電極２の本体部２３から外部電極２の直径方向に突出した円形のつば形状を有する。このような張出部２１は、例えば金型による潰し加工にて本体部２３と一体成形可能であり、一実施例として、直径が約２ｍｍである。
以上のような構成を有する電力用半導体装置１０１の製造方法としては、メタルベースの回路基板４に、ＩＧＢＴ５、ＦＷＤｉ６、及び筒状電極８をはんだ付けし、アルミニウムワイヤ７で接続するところまで完了した組立部品を、予め加熱されたモールド金型に装填する。次に、トランスファモールド法を用いてエポキシ樹脂を主剤とするモールド樹脂を上記金型内に流入させ、加熱、加圧環境下で硬化させる。この際、筒状電極８とモールド金型とを接触させることで、筒状電極８の他端８ｃが閉止され、上記モールド樹脂の筒状電極８内への流入が抑制される。
このような樹脂封止成型後、筒状電極８に外部電極２を圧入することによって電力用半導体装置１０１が完成する。筒状電極８に外部電極２を圧入した状態では、外部電極２に張出部２１の当接面２１ａは、筒状電極８の他端８ｃに接触し又は樹脂筐体１の上面１ａに接触し、張出部２１は上面１ａより露出して配置される。
以上説明した電力用半導体装置１０１によれば、外部電極２に張出部２１を設けたことにより以下の効果を得ることができる。
即ち、各外部電極２において、張出部２１から先端２４までの長さは均一にて作製されている。さらに、上述のように、筒状電極８の他端８ｃは水平あるいは略水平に設置され、樹脂筐体１の高さは金型で規定される。よって、上記他端８ｃあるいは樹脂筐体１の上面１ａに張出部２１を当接させることで、筒状電極８への外部電極２の挿入高さは、全ての外部電極２においてほぼ一定とすることができる。
また、外部電極２は、一般的に、外部の配線で用いられるプリント基板（図示せず）に設けられたスルーホールとはんだ付けにより接続される。その際、外部電極２の位置や、外部電極２間のピッチが上記スルーホールのピッチとずれている場合には、外部電極２をわずかに変形させて上記基板、つまり上記スルーホールに挿入する必要がある。このとき、張出部２１が存在しない場合には、外部電極２に加えられた変形が筒状電極８への外部電極２の圧入部に対する応力となる。
これに対し本実施形態の場合には、張出部２１が筒状電極８の他端８ｃあるいは樹脂筐体１の上面１ａに接触していることから、外部電極２に作用している曲げ応力によって上記圧入部に加わる応力を分散させ軽減することができる。よって、筒状電極８と樹脂筐体１との界面に作用する応力を従来に比べて軽減することができ、樹脂筐体１における界面部分からの亀裂の発生及び進展を抑制することができる。したがって、電力用半導体装置１０１としての信頼性を従来に比べて向上させることができる。
また、電力用半導体装置１０１を実際に使用する際には、電力用半導体装置１０１と、外部電極２が接続されている上記プリント基板との温度差によって、熱膨張率に依存した変形が外部電極２に作用する。よって、温度サイクル数が多い環境下や温度差が大きい環境下では、筒状電極８への外部電極２の圧入部、及び筒状電極８と樹脂筐体１との界面には、繰り返し応力が発生し、上記圧入部ではダメージが進展することも考えられる。しかしながら、本実施形態の場合、上述のように、張出部２１が圧入部及び上記界面に加わる応力を分散させ軽減することができることから、たとえ、電力用半導体装置１０１が過酷な環境下で使用された場合であっても、電力用半導体装置１０１の信頼性を向上することができる。ひいては電力用半導体装置１０１の長寿命化を図ることができる。
尚、本実施形態では、上述のように、張出部２１は、外部電極２の本体部２３と一体成形されているが、例えば溶接や接着などの手段によって張出部２１用の別部材を本体部２３に取り付けることで形成してもよい。
さらにまた、張出部２１は、単に、筒状電極８の他端８ｃあるいは樹脂筐体１の上面１ａに接触するだけでなく、接着などの手段により、他端８ｃあるいは上面１ａに固定されてもよい。
このような変形例においても、上述した効果と同一の効果を奏することができる。
また、外部電極２の先端部分と上記スルーホールとがはんだ付けされず単に圧入されるだけの場合、圧入時に外部電極２の中心と上記スルーホールの中心とのずれ量だけ、外部電極２が変形を受け、はんだ付の場合よりも高い応力が発生することが懸念される。しかしながらこの場合においても、張出部２１を設けたことで、外部電極２と筒状電極８との接続信頼性を向上させることが可能である。
また、本実施形態では、張出部２１は、外部電極２の本体部２３を中心とした円形状であることから、外部電極２が本体部２３を中心にいずれの方向に変形した場合でも、上記接続信頼性を確保することができる。
実施の形態２．
図３は、本発明の実施の形態２にかかる電力用半導体装置１０２の断面図である。上述した実施の形態１では、複数の外部電極２における各張出部２１の間には何の物体も存在していない。これに対して本実施の形態２では、それぞれの張出部２１間に、樹脂筐体１による障壁部１１を設けた。この点でのみ、本実施の形態２は、実施の形態１における構成と異なり、実施の形態２におけるその他の構成は、実施の形態１の構成に同じである。よって、以下ではこの相違点のみについて説明を行う。
上記障壁部１１は、隣接する張出部２１同士間において十分な沿面絶縁距離を確保するためのものである。即ち、実施の形態１における電力用半導体装置１０１と同様に、本実施の形態２の電力用半導体装置１０２においても高電圧を扱うため、隣接する各外部電極２においては十分な沿面絶縁距離をとる必要がある。一方、実施の形態１にて説明したように、各外部電極２に張出部２１を設けることで、各張出部２１間の絶縁距離を確保するためには、各外部電極２の配置ピッチを従前より大きくする必要が生じる。これでは半導体装置全体の大型化を招いてしまう。
そこで、本実施の形態２では、筒状電極８の長さを実施形態１の場合に比べて短くし、樹脂筐体１において、それぞれの筒状電極８の他端８ｃが位置し張出部２１が位置する部分に凹部１２を形成する。このように構成することで、隣接する張出部２１の間には、凹部１２を形成する側壁に対応する障壁部１１が存在する。障壁部１１によって、隣接する張出部２１同士の沿面距離及び空間距離を大きくすることが可能となり、電力用半導体装置１０２を大型化することなく十分な絶縁距離を確保することが可能となる。
本実施形態では、障壁部１１は、以下のような方法で形成される。即ち、図４に示すように、トランスファモールド法に用いられる上金型９１及び下金型９２の内、筒状電極８の他端８ｃ側に位置する上金型９１について、樹脂筐体１の上面１ａを成形する上金型９１の内面９１ａに対して上記他端８ｃを含む部分を凸状にすることで、樹脂筐体１に上記凹部１２を形成し障壁部１１を成形することができる。一実施例として、凹部１２の深さつまり障壁部１１の高さは、１．５ｍｍである。尚、障壁部１１への異物などの付着により、沿面距離が短くなることが考えられることから、障壁部１１の高さは、大きい方が好ましい。目安としては１ｍｍ以上の高さが望ましい。
また、障壁部１１の別の形成方法としては、図５に示すように、例えばシリコーンなどの軟質材料９３を上金型９１と筒状電極８とで挟み、樹脂筐体１の成形後に取り外すことでも、実現可能である。軟質材料９３としては、好ましくはシリコーンなど、樹脂筐体１のエポキシ樹脂との接着性が低い材料が選択されるが、銅、黄銅などの軟質の金属を用いることも可能である。
また、本実施形態では上述のように樹脂筐体１の上面１ａに対して凹部１２を形成することで障壁部１１を形成したが、これとは逆に、図１に示すように上面１ａより突出して露出する、隣接する張出部２１同士の間に、上面１ａに凸状の障壁部を形成してもよい。
尚、上述のような方法で障壁部１１を有する樹脂筐体１を成形した後、実施の形態１にて示したものと同様に、筒状電極８に外部電極２を挿入することによって、電力用半導体装置１０２が構成される。
本実施形態では、外部電極２が筒状電極８に挿入されたとき、外部電極２の張出部２１の当接面２１ａは、筒状電極８の他端８ｃ、あるいは、凹部１２の底面１２ａ（図３）に接触し、張出部２１は底面１２ａより露出して配置される。
以上説明した本実施形態の電力用半導体装置１０２は、勿論、実施形態１の電力用半導体装置１０１による上述した効果を奏することができ、かつ、障壁部１１の形成によって、電力用半導体装置の小型化を図ることができる。
さらにまた、樹脂筐体１に上記凹部１２を形成するために、実施形態１の電力用半導体装置１０１の構成に比べて短い筒状電極８を用いる。よって、回路パターン４３に筒状電極８を立設するとき、回路パターン４３に対して筒状電極８が傾斜し難くなると共に、部材の寸法精度も向上し、組み立てが比較的容易になるという効果もある。
実施の形態３．
図６は、本発明の実施の形態３にかかる電力用半導体装置１０３の斜視図である。本実施の形態では、ＩＧＢＴ５及びＦＷＤｉ６の主電極と接続される外部電極２として、実施の形態１、２におけるピン電極ではなく、一実施例として板幅２ｍｍ、板厚１ｍｍの板状のリード端子２５を用いる。また、図６に示すように、リード端子２５に対応して、樹脂筐体１には、上述の実施の形態２で説明した、凹部１２を形成している。本実施の形態３の電力用半導体装置１０３におけるその他の構成は、上述した実施の形態１，２の電力用半導体装置１０１，１０２における構成と同じであり、ここでの説明は省略する。以下には、相違する構成部分であるリード端子２５について主に説明を行う。
ピン電極に代えてリード端子２５を用いる理由は、ピン端子に比べて断面積が大きく、例えば数十アンペアの大電流を流すことができるからである。このようなリード端子２５は、図７に示すようなプレスフィット端子であり、筒状電極８への接続は、上述した実施の形態１，２の場合と同様に圧入による。尚、図７において、左側の図はリード端子２５の正面図に相当し、右側の図はリード端子２５の側面図に相当する。
外部電極２としてのリード端子２５は、板形状の本体部２５３と、張出部２１とを有し、リード端子２５における張出部２１は、突出部２５１と、支持部２５２とを有する。
突出部２５１は、本体部２５３の板厚方向２５４に直交する板幅方向２５５に沿って、本体部２５３の軸方向におけるほぼ中央部から本体部２５３の両側へ突出する部材であり、その厚みは、本実施形態では本体部２５３の板厚と同じとしている。また、左右の突出部２５１は、本実施形態では同じ長さにて延在するが異なっても構わない。また、上記軸方向における突出部２５１の幅サイズは特に規定しない。尚、一実施例として、上記幅サイズは約３ｍｍである。
支持部２５２は、左右の各突出部２５１の先端部分を板厚方向２５４へ折り曲げて形成した部分であり、左右の各突出部２５１において互いに逆向きに適宜な長さにて延在する。尚、一実施例として、支持部２５２の長さは約１ｍｍである。
上述のように構成される突出部２５１及び支持部２５２の内、少なくとも支持部２５２の当接面２５２ａは、図６に示すように、リード端子２５が筒状電極８に圧入されたときに、樹脂筐体１における凹部１２の底面１２ａに接触する。また、突出部２５１及び支持部２５２は、底面１２ａより露出して配置される。
板状のリード端子２５が張出部２１として上述の突出部２５１及び支持部２５２を有することで以下のような効果を奏する。
即ち、例えばリード端子２５を外部の回路を構成するプリント基板（図示せず）などに接続する際、及び、上記プリント基板との接続後、リード端子２５を有する電力用半導体装置１０３が温度サイクル環境下に置かれた際には、電力用半導体装置１０３と上記プリント基板との温度差あるいは熱膨張率差により、リード端子２５を変形させる応力が発生する。よって、張出部２１として突出部２５１及び支持部２５２を有しない、単なる短冊状のリード端子であれば、特に板厚方向２５４への応力に対してはリード端子自体が撓み、筒状電極８との接続部に応力がかかる。
これに対して本実施形態におけるリード端子２５は、突出部２５１及び支持部２５２を有することから、突出部２５１が延在する板幅方向２５５へのリード端子２５における変形又は応力は勿論緩和され、さらに板厚方向２５４へのリード端子２５における変形又は応力についても、支持部２５２を設けたことで緩和させることができる。
特に、図７に示されるリード端子２５のように、板幅方向２５５の反発力で支持されるプレスフィット端子を用いる場合には、板厚方向２５４における応力を緩和することで著しく信頼性を向上させることが可能となる。よって、支持部２５２を設けた構造は、非常に有効である。
また、リード端子２５を筒状電極８に圧入するときにおいても、板厚方向２５４へリード端子２５が傾き難くなる。よって、リード端子２５の角度を気にせずに筒状電極８への設置が完了するため、生産性の向上にも寄与する。
このような効果は、特に図６に示すような、それぞれのリード端子２５が同一の板幅方向２５５に沿って配向されている構成において顕著に発揮される。
また、リード端子２５について、本実施形態では作製が容易であるという理由から、突出部２５１の先端部分を折り曲げることで支持部２５２を形成しているが、突出部２５１に対する支持部２５２の形成方法は、これに限定されない。例えば、突出部２５１とは別の部材を用い、接着等により各突出部２５１に取り付けてもよい。さらに、突出部２５１に対する支持部２５２の設置位置は、リード端子２５の板厚方向２５４への変形時におけるモーメント力の観点からすると突出部２５１の先端部分が好ましいが、上記先端部分に限定するものではなく、突出部２５１の延在方向において、板厚方向２５４への変形を抑制可能な位置とすることができる。また、支持部２５２の延在方向、つまり突出部２５１に対する支持部２５２の配向角度についても、本実施形態では樹脂筐体１における凹部１２の幅サイズを最小に抑えることができることから、９０度つまり板厚方向２５４としているが、これに限定されず、上述のように板厚方向２５４へのリード端子２５の変形を抑制可能な角度とすることができる。
リード端子２５について上述したような効果を有する本実施形態における電力用半導体装置１０３は、勿論、実施形態１の電力用半導体装置１０１による上述した効果を奏することができる。
実施の形態４．
図８は、本発明の実施の形態４における電力用半導体装置に備わり、外部電極２の変形例に相当するリード端子２６を示している。尚、図８において、左側の図はリード端子２６の正面図に相当し、右側の図はリード端子２６の側面図に相当する。このようなリード端子２６は、上述した実施の形態１から３の電力用半導体装置１０１〜１０３における外部電極２又はリード端子２５に代えて用いることができる。よって、以下では、リード端子２６についてのみ説明を行い、電力用半導体装置におけるその他の構成部分についての説明は省略する。尚、実施の形態３のように、リード端子２６は、ＩＧＢＴ５及びＦＷＤｉ６の主電極と接続される外部電極として使用するのが好ましい。
リード端子２６は、上述したリード端子２５とほぼ同様の構成を有し、屈曲部２６１を有する点でのみ異なる。
屈曲部２６１は、リード端子２６における、突出部２５１及び支持部２５２と、先端２６２との間に位置し、リード端子２６の板厚方向２６４に凸となる部分であり、本実施形態では、半円形の円弧形状にてなる。尚、屈曲部２６１の形状は、円弧状に限定されず、例えばＶ字、Ｗ字、又はＳ字等の形状であってもよい。
上述のような屈曲部２６１を有するリード端子２６は、以下のような効果を奏する。
即ち、実施の形態３で述べた通り、電力用半導体装置と外部の回路とを接続すると、使用環境における温度分布や、装置と基板との熱膨張率の差により、リード端子２６が変形したり、リード端子２６に応力が作用したりする。これに対しては上述したように、リード端子２６に備わる突出部２５１及び支持部２５２によって、リード端子２６と筒状電極８との接続信頼性を向上させることができる。
例えば上述のリード端子２５のように屈曲部２６１を有しないリード端子では、外部回路との接続部分であるはんだ付部や圧入部に応力が加わることになる。これは、リード端子における板厚方向２５４への力の作用は、リード端子自体が撓むことができるので、上記接続部分への応力伝播は緩和されるが、板幅方向２５５への作用については、リード端子が変形しにくいので、上記接続部分への応力は軽減されにくい。
そこで本実施の形態４では、リード端子２６に上記屈曲部２６１を設け、屈曲部２６１にて板幅方向２５５への力つまり変形を吸収する。これにより、リード端子２６と外部回路との接続部分に作用する応力を緩和し、上記接続部分の接続信頼性を向上させることができ、また、リード端子２６と外部回路との接続を簡素化することもできる。
また、リード端子と外部回路との接続を、はんだ付や圧入ではなく、プレスフィット端子による圧入にて行う場合には、当該プレスフィット端子には、上記外部回路へ圧入する際の荷重によって軸方向に撓まず、かつ、上述したように当該プレスフィット端子の板厚方向及び板幅方向には可撓であることが要求される。よって、このようなプレスフィット端子としては、図９に示すリード端子２７が好ましい。リード端子２７は、軸方向の両端部分にプレスフィット端子部分を設け、リード端子２５と同様に突出部２５１及び支持部２５２を有し、かつ、突出部２５１及び支持部２５２と先端２７２との間に、ねじり部２７１を有する。ねじり部２７１は、リード端子２７における軸周り方向に９０度、当該リード端子２７をねじることで形成される部分である。これは、リード端子２７の板厚方向２７４には、リード端子２７が変形しやすいという特性を利用したものである。
上述のねじり部２７１は、例えば、電力用半導体装置の全体が高温となる場合など、上記外部回路のプリント基板と電力用半導体装置のリード端子との接続部分への負荷が大きい環境下で有効である。ねじり部２７１を設けることで、リード端子２７と上記外部回路とのはんだ付けを必要とせず、かつ、端子の軸方向における剛性を維持しながら応力を軽減可能なリード端子構造を提供することができる。このようなリード端子２７による効果は、特に、半導体素子を高い温度で使用できるＳｉＣ（シリコンカーバイド）を基材とした半導体装置において顕著に発揮される。また、上述のリード端子２７は、強い振動を受ける半導体装置などにおいても、接続信頼性の向上に寄与することができる。
リード端子２６，２７について上述したような効果を有する本実施形態における電力用半導体装置１０４は、勿論、実施形態１の電力用半導体装置１０１による上述した効果を奏することができる。
また、上述した各実施形態における構成を適宜組み合わせて構成することも可能である。
１ 樹脂筐体、２ 外部電極、４ 回路基板、５ ＩＧＢＴ、６ ＦＷＤｉ、
８ 筒状電極、１１ 障壁部、１２ 凹部、２１ 張出部、２５〜２７ リード端子、
１０１〜１０３ 電力用半導体装置、
２５１ 突出部、２５２ 支持部、２６１ 屈曲部、２７１ ねじり部。

Claims (5)

  1. 半導体素子が実装される回路パターンを有する基板と、
    筒状形状であり、上記回路パターンに固定される一端部、及び上記一端部に対向する他端部を有する筒状電極と、
    上記筒状電極の上記他端部における少なくとも他端を露出させて、上記基板、上記半導体素子、及び上記筒状電極を封止する樹脂筐体と、
    上記筒状電極の上記他端部に挿入される外部電極であって、上記挿入により、上記他端に当接し又は上記樹脂筐体に当接する張出部を有する外部電極と、を備え、
    上記外部電極は、板形状の本体部を有し、上記張出部は、上記本体部の板厚方向に直交する板幅方向に上記本体部の両側へ板厚にて延在する突出部と、両側の上記突出部からそれぞれ上記板厚方向で互いに逆向きに延在する支持部とを有する、
    ことを特徴とする電力用半導体装置。
  2. 上記筒状電極及び上記外部電極は複数組設けられ、
    上記樹脂筐体は、隣接する上記張出部の間に形成される障壁部を有する、請求項１記載の電力用半導体装置。
  3. 上記障壁部は、上記樹脂筐体において上記張出部に対応して凹部を設けることで形成される、請求項２記載の電力用半導体装置。
  4. 上記外部電極は、板状形状であり、上記張出部と当該外部電極の先端との間に、当該外
    部電極の板厚方向に凸となる屈曲部を有する、請求項１から３のいずれか１項に記載の電
    力用半導体装置。
  5. 上記外部電極は、板状形状であり、上記張出部と当該外部電極の先端との間に形成され
    るねじり部を有する、請求項１から３のいずれか１項に記載の電力用半導体装置。
JP2010026105A 2010-02-09 2010-02-09 電力用半導体装置 Active JP5218442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010026105A JP5218442B2 (ja) 2010-02-09 2010-02-09 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026105A JP5218442B2 (ja) 2010-02-09 2010-02-09 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2011165836A JP2011165836A (ja) 2011-08-25
JP5218442B2 true JP5218442B2 (ja) 2013-06-26

Family

ID=44596178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026105A Active JP5218442B2 (ja) 2010-02-09 2010-02-09 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP5218442B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579148B2 (ja) * 2011-10-11 2014-08-27 三菱電機株式会社 電力用半導体装置
JP5859906B2 (ja) * 2012-04-20 2016-02-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9640453B2 (en) 2013-02-26 2017-05-02 Mitsubishi Electric Corporation Power semiconductor device
JP6750394B2 (ja) * 2016-08-18 2020-09-02 富士電機株式会社 半導体装置及び半導体装置製造方法
EP3577684B1 (en) * 2017-02-03 2023-08-09 Hitachi Energy Switzerland AG Power semiconductor module
JP7450740B2 (ja) 2020-09-14 2024-03-15 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
EP4053887A1 (en) * 2021-03-05 2022-09-07 Infineon Technologies AG Method and device for producing a housing
WO2023214500A1 (ja) * 2022-05-02 2023-11-09 ローム株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256460A (ja) * 1986-04-30 1987-11-09 Matsushita Electric Works Ltd ピングリツドアレイ及びその製造方法
JPH032650U (ja) * 1989-05-29 1991-01-11
JPH04192547A (ja) * 1990-11-27 1992-07-10 Mitsubishi Plastics Ind Ltd 半導体搭載用基板の製造方法
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
JP4607995B2 (ja) * 2008-11-28 2011-01-05 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2011165836A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5218442B2 (ja) 電力用半導体装置
JP6354831B2 (ja) 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
US9887142B2 (en) Power semiconductor device
JP5272768B2 (ja) 電力用半導体装置とその製造方法
KR101173927B1 (ko) 반도체장치 모듈
JP5262793B2 (ja) 電力用半導体装置とその製造方法
US8575745B2 (en) Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
JP4468115B2 (ja) 半導体装置
JP2007173272A (ja) 半導体装置およびその製造方法
JP5665729B2 (ja) 電力用半導体装置
JP5069758B2 (ja) 半導体装置
JP2008124468A (ja) 電力モジュール
JP5935374B2 (ja) 半導体モジュールの製造方法
JP5446302B2 (ja) 放熱板とモジュール
JP5213919B2 (ja) 半導体装置
KR101954393B1 (ko) 전자 장치
JP6094197B2 (ja) パワーモジュール
JP6010942B2 (ja) 半導体装置およびその製造方法
JP4883684B2 (ja) 絶縁型大電力用半導体装置の製造方法
JP2012238684A (ja) 電力用半導体装置
JP2012059876A (ja) 半導体モジュール及びその製造方法
JP4797492B2 (ja) 半導体装置
JP2006303375A (ja) 電力変換装置及びその製造方法
JP2010093287A (ja) パワー半導体モジュール
JP4864990B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5218442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250