JP5218214B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5218214B2 JP5218214B2 JP2009085351A JP2009085351A JP5218214B2 JP 5218214 B2 JP5218214 B2 JP 5218214B2 JP 2009085351 A JP2009085351 A JP 2009085351A JP 2009085351 A JP2009085351 A JP 2009085351A JP 5218214 B2 JP5218214 B2 JP 5218214B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- chamber
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置の配線としてダマシン構造の銅配線が使用されている。銅配線は、アルミニウム配線に比べて抵抗率が低く、電流密度を大きくすることができる。
ダマシン構造の銅配線を多層構造で形成する方法は、まず、銅配線を形成した後に、配線を覆う絶縁膜を形成し、さらに、配線に達するコンタクトホールを絶縁膜に形成する工程を含んでいる。
Damascene copper wiring is used as wiring for semiconductor devices. The copper wiring has a lower resistivity than the aluminum wiring and can increase the current density.
A method of forming a damascene copper wiring with a multilayer structure includes a step of first forming a copper wiring, forming an insulating film covering the wiring, and further forming a contact hole reaching the wiring in the insulating film. .
絶縁膜をエッチングし、コンタクトホールを形成する工程では、コンタクトホールの形成時に銅配線の表層もエッチングすることになり、エッチングされた銅はコンタクトホールから外部に飛散する。飛散した銅は、処理室内の元素と結合し、副生成物となって処理室の内壁に付着する。 In the step of etching the insulating film and forming the contact hole, the surface layer of the copper wiring is also etched when the contact hole is formed, and the etched copper is scattered from the contact hole to the outside. The scattered copper combines with the elements in the processing chamber and becomes a by-product and adheres to the inner wall of the processing chamber.
そして、副生成物に含まれる銅は、処理室内のプラズマの状態を変えるので、処理室内のエッチング処理に影響を及ぼす原因となる。従って、銅を含む副生成物を処理室から除去することが要求される。
例えば、エッチングチャンバの内壁に付着した銅化合物を含む複数種類の物質を除去する方法として、処理室の内壁を第一温度まで加熱し、ついでクリーニング用薬剤を処理室に注入することが知られている。
Then, the copper contained in the by-product changes the plasma state in the processing chamber, which causes an influence on the etching process in the processing chamber. Therefore, it is required to remove by-products containing copper from the processing chamber.
For example, as a method of removing a plurality of types of substances including a copper compound adhering to the inner wall of an etching chamber, it is known to heat the inner wall of the processing chamber to a first temperature and then inject a cleaning agent into the processing chamber. Yes.
第一温度は、複数種類の物質の一つである第一物質を揮発させるに充分な温度である。また、クリーニング用薬剤は、複数種類の第一物質とは別の一つである第二物質と反応し、第二物質を第一物質に変換するものである。それらにより揮発した第一物質は処理室から排出される。 The first temperature is a temperature sufficient to volatilize the first substance that is one of a plurality of kinds of substances. The cleaning agent reacts with a second substance, which is one of a plurality of types of first substances, and converts the second substance into the first substance. The first material volatilized by them is discharged from the processing chamber.
第一物質を揮発させるために処理室を加熱する温度がエッチング条件に適合しない場合には、次のエッチング処理に必要な温度を確保するために処理室内の温度を再調整することになる。温度の再調整は、長時間を費やすので、エッチング処理のスループットを低下させる原因になる。 If the temperature at which the processing chamber is heated in order to volatilize the first substance does not match the etching conditions, the temperature in the processing chamber is readjusted in order to secure the temperature necessary for the next etching process. Since the readjustment of the temperature takes a long time, it causes a reduction in the throughput of the etching process.
本発明の目的は、プラズマ雰囲気の周囲に存在する銅による影響を抑制することができる半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a method for manufacturing a semiconductor device capable of suppressing the influence of copper existing around a plasma atmosphere.
本発明の１つの観点によれば、半導体基板の上方に銅配線を形成する工程と、前記銅配線上にバリア絶縁膜を形成する工程と、前記バリア絶縁膜上に絶縁膜を形成する工程と、前記絶縁膜の上にハードマスク膜を形成する工程と、前記ハードマスク膜と前記絶縁膜に、前記銅配線上の前記バリア絶縁膜を露出するホールを形成する工程と、前記ハードマスク膜上および前記ホール内にレジスト膜を形成する工程と、前記レジスト膜の上方にマスク膜を形成する工程と、前記マスク膜の上方に、前記ホールを含む領域に開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記マスク膜をエッチングし、開口部を形成する工程と、酸素ガスとハイドロフロロカーボンガスの混合ガスを導入し、前記ハイドロフロロカーボンガスの流量を、前記酸素ガスと前記ハイドロフロロカーボンガスの総流量に対して１０流量％〜２０流量％とし、３０ｍＴｏｒｒ以上の圧力の雰囲気内で、前記マスク膜をマスクとして前記レジスト膜を、途中までエッチングする第１エッチング工程と、更に前記ホール内の前記レジスト膜を、酸素ガスを使用してエッチングする第２エッチング工程と、を有し、前記第１エッチング工程は、前記ホール内で前記絶縁膜が露出する前に終了することを特徴とする半導体装置の製造方法が提供される。
According to one aspect of the present invention, a step of forming a copper wiring over a semiconductor substrate, a step of forming a barrier insulating film on the copper wiring, and a step of forming an insulating film on the barrier insulating film, Forming a hard mask film on the insulating film; forming a hole in the hard mask film and the insulating film to expose the barrier insulating film on the copper wiring; and on the hard mask film And a step of forming a resist film in the hole, a step of forming a mask film above the resist film, and a step of forming a resist pattern having an opening in a region including the hole above the mask film. Etching the mask film using the resist pattern as a mask to form an opening, introducing a mixed gas of oxygen gas and hydrofluorocarbon gas, and The flow rate of the chlorocarbon gas is set to 10% to 20% by flow rate with respect to the total flow rate of the oxygen gas and the hydrofluorocarbon gas, and the resist film is used as a mask in an atmosphere having a pressure of 30 mTorr or more. a first etching step of etching halfway, the more the resist film in the hole, and a second etching step of etching using an oxygen gas, a first etching step, the in the hole A method of manufacturing a semiconductor device is provided, which is terminated before the insulating film is exposed.
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。 The objects and advantages of the invention will be realized and attained by means of the elements and combinations particularly pointed out in the appended claims.
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。 It should be understood that the foregoing general description and the following detailed description are exemplary and explanatory only and are not intended to limit the invention.
本発明によれば、マスク膜をマスクにしてフォトレジスト膜をエッチングする際に、酸素ガスとハイドロフロロカーボンガスの混合ガスを使用し、３０ｍＴｏｒｒ以上の圧力の雰囲気内で行っている。これにより、エッチングを行う雰囲気の周囲に銅が存在していても、酸素プラズマの発生量を適正化し、しかも周囲の銅による触媒効果を抑制してレジスト膜のパターニング形状の精度を高くすることができる。
According to the present invention, when the photoresist film is etched using the mask film as a mask, a mixed gas of oxygen gas and hydrofluorocarbon gas is used in an atmosphere having a pressure of 30 mTorr or more. As a result, even if copper exists around the atmosphere in which etching is performed, the amount of oxygen plasma generated can be optimized, and the catalytic effect of surrounding copper can be suppressed to increase the accuracy of the patterning shape of the resist film. can Ru.
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１、図２Ａ〜図２Ｎ及び図３は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
次に、図１に示す構造を形成するまでの工程を説明する。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the drawings, similar components are given the same reference numerals.
1, FIG. 2A to FIG. 2N, and FIG. 3 are cross-sectional views showing manufacturing steps of the semiconductor device according to the embodiment of the present invention.
Next, steps required until a structure shown in FIG.
まず、半導体基板であるシリコン基板１に素子分離絶縁膜２、例えばシャロートレンチアイソレーション（ＳＴＩ）を形成する。ＳＴＩは、シリコン基板１の素子分離領域に溝を形成した後に、その溝内に絶縁膜、例えばシリコン酸化膜を埋め込む方法により形成される。なお、素子分離絶縁膜２としてＬＯＣＯＳ法によってシリコン基板１の表面に形成したシリコン酸化膜を採用してもよい。
First, an element
次に、シリコン基板１のうち素子分離絶縁膜２に囲まれた活性領域、例えばＮ型ＭＯＳトランジスタ形成領域にｐ型不純物、例えばホウ素をイオン注入することによりｐウェル３を形成する。なお、Ｐ型ＭＯＳトランジスタを形成する領域では、シリコン基板１の活
性領域にｎウェルを形成する。
Next, a p-
続いて、シリコン基板１の表面にゲート絶縁膜４を例えば熱酸化法により形成し、さらに、ｐウェル３の上にゲート絶縁膜４を介してゲート電極５を形成する。ゲート電極５の形成方法は、例えば、ゲート絶縁膜４上にシリコン膜を形成した後に、フォトリソグラフィ法によりシリコン膜をパターニングする工程を有する。
Subsequently, a gate insulating film 4 is formed on the surface of the
次に、ゲート電極５をマスクにしてｎ型不純物、例えば燐又は砒素をイオン注入することにより、ゲート電極５の両側のｐウェル３内にｎ型エクステンション領域７ａ、８ａを形成する。
続いて、絶縁膜として例えばシリコン酸化膜をＣＶＤ法によりシリコン基板１及びゲート電極５上に形成した後に、絶縁膜をエッチバックしてゲート電極５の側面に残し、これを絶縁性サイドウォール６とする。
Next, n-
Subsequently, for example, after a silicon oxide film is formed as an insulating film on the
さらに、ゲート電極５及びサイドウォール６をマスクに使用してｐウェル３内にｎ型不純物をイオン注入することにより、ゲート電極５の両側方のｐウェル３内にｎ型不純物高濃度領域７ｂ、８ｂを形成する。ここで、互いに接続されるｎ型不純物高濃度領域７ｂ、８ｂとｎ型エクステンション領域７ａ、８ｂは、ソース／ドレイン領域７、８となる。
Further, by using the
以上のソース／ドレイン領域７、８、ゲート電極５、ｐウェル３等によりＮ型ＭＯＳトランジスタが形成される。
続いて、Ｎ型ＭＯＳトランジスタを覆うカバー膜９、例えばシリコン窒化膜をＣＶＤ法によりシリコン基板１上に形成する。さらに、カバー膜９の上に、第１層間絶縁膜１０としてシリコン酸化膜をＣＶＤ法により形成する。
An N-type MOS transistor is formed by the source /
Subsequently, a
次に、第１層間絶縁膜１０の上面をＣＭＰ法により平坦化した後に、レジストパターンを使用するフォトリソグラフィ法により第１層間絶縁膜１０及びカバー膜９をパターニングする。これにより、ソース／ドレイン領域７、８の上にコンタクトホール１０ａ、１０ｂを形成する。なお、ゲート電極５に接続されるシリコン膜の配線の上にもホール（不図示）が形成される。
Next, after planarizing the upper surface of the first
さらに、コンタクトホール１０ａ、１０ｂ内にチタン（Ｔｉ）、窒化チタン（ＴｉＮ）をスパッタ法により形成した後に、ＴｉＮ膜上にタングステン（Ｗ）膜をＣＶＤ法により形成する。その後に、第１層間絶縁膜１０上のＷ膜、ＴｉＮ膜、Ｔｉ膜をＣＭＰ法により除去する。これにより、コンタクトホール１０ａ、１０ｂ内に残されたＷ膜、ＴｉＮ膜、Ｔｉ膜をコンタクトプラグ１１、１２とする。
Further, after forming titanium (Ti) and titanium nitride (TiN) in the
次に、第１層間絶縁膜１０上に、第２層間絶縁膜である第１のＬｏｗ−ｋ絶縁膜１３、キャップ絶縁膜１６を順に形成する。第１のＬｏｗ−ｋ絶縁膜１３として炭素含有酸化シリコン（ＳｉＯＣ）膜をＣＶＤ法により形成するが、その他の低誘電体膜、例えば塗布法によりＳＯＧ膜を形成してもよい。また、キャップ絶縁膜１６として炭素水素添加シリコン（ＳｉＣＨ）膜をＣＶＤ法により形成する。
Next, a first low-
さらに、キャップ絶縁膜１６の上に、コンタクトプラグ１１、１２の上を通る配線形状の開口部を有するマスク（不図示）を形成する。ついで、マスクの開口部を通してキャップ絶縁膜１６及び第１のＬｏｗ−ｋ絶縁膜１３をエッチングして第１配線用溝１３ａ、１３ｂを形成する。キャップ絶縁膜１６及び第１のＬｏｗ−ｋ絶縁膜１３のエッチングは例えばＣＦ４を含むガスを使用してプラズマエッチング法により行われる。
Further, a mask (not shown) having a wiring-shaped opening passing over the contact plugs 11 and 12 is formed on the
続いて、第１配線用溝１３ａ、１３ｂの内面にバリアメタル膜１４ａ、銅（Ｃｕ）シー
ド膜（不図示）をスパッタ法により順に形成する。その後に、バリアメタル膜１４ａ及び銅シード膜を電極としてその上にＣｕ膜１４ｂを電解メッキ法により形成する。これにより、第１配線用溝１３ａ、１３ｂ内にＣｕ膜１４ｂを埋め込む。なお、本実施形態における銅膜は、銅合金膜を含む概念である。
Subsequently, a
その後に、キャップ絶縁膜１６の上面上のＣｕ膜１４ｂ、バリアメタル膜１４ａをＣＭＰ法により除去する。これにより第１配線用溝１３ａ、１３ｂ内に残されたＣｕ膜１４ｂ及びバリアメタル膜１４ａを第１層目の銅配線１５ａ、１５ｂとする。なお、バリアメタル膜１４ａは銅拡散防止のための膜であり、例えばタンタル（Ｔａ）膜を形成する。
Thereafter, the
次に、第１層目の銅配線１５ａ、１５ｂ及び第１のＬｏｗ−Ｋ絶縁膜１３の上に、第３の層間絶縁膜として第１のバリア絶縁膜１７、第２のＬｏｗ−ｋ絶縁膜１８、第１のハードマスク膜１９を順に形成する。
例えば、第１のバリア絶縁膜１７としてＳｉＣＨ膜をプラズマＣＶＤ法により例えば約３０ｎｍの厚さに形成し、第２のＬｏｗ−ｋ絶縁膜１８としてＳｉＯＣ膜をプラズマＣＶＤ法により例えば約２５０ｎｍの厚さに形成する。また、第１のハードマスク膜１９として例えばＳｉＣＨ膜をプラズマＣＶＤ法により約３０ｎｍの厚さに形成する。なお、第２のＬｏｗ−ｋ絶縁膜１８は、ＳｉＯＣに限られるものではなく、ＳｉＯ２よりも誘電率の低い低誘電率材料から形成してもよい。
Next, on the first-
For example, a SiCH film is formed as the first
続いて、第１のハードマスク膜１９上に第２及び第３のハードマスク膜２０、２１を順に形成する。第２のハードマスク膜２０として、酸化シリコン（ＳｉＯ２）膜をＣＶＤ法により１５０ｎｍの厚さに形成し、第３のハードマスク膜２１として窒化シリコン膜をＣＶＤ法により３０ｎｍの厚さに形成する。
Subsequently, second and third
次に、図２Ａ〜図２Ｎを参照して第２層目の銅配線の形成工程を説明する。なお、図２Ａ〜図２Ｎは、図１に示した第１層間絶縁膜１０の上部とその上の構造を示している。
まず、図２Ａに示すように、第３のハードマスク膜２１上に第１の反射防止（ＢＡＲＣ）膜２２を形成する。第１のＢＡＲＣ膜２２として本実施形態では有機系絶縁膜を形成するが、無機系絶縁膜を形成してもよい。
Next, a process for forming a second-layer copper wiring will be described with reference to FIGS. 2A to 2N. 2A to 2N show the upper portion of the first
First, as shown in FIG. 2A, a first antireflection (BARC)
さらに、第１のＢＡＲＣ膜２２上にフォトレジストを塗布した後に、これを露光、現像等することにより、第１層目の銅配線１５（１５ａ、１５ｂ）の一部の上にビアホール形成用の開口部２３ａを有するレジストパターン２３を形成する。
続いて、レジストパターン２３の開口部２３ａを通して第１のＢＡＲＣ膜２２をエッチングし、これにより開口部２３ａを通して第３のハードマスク膜２１を露出する。
Further, after a photoresist is applied on the
Subsequently, the
次に、図２Ｂに示すように、レジストパターン２３をマスクに使用し、開口部２３を通して第３のハードマスク膜２１から第２のＬｏｗ-ｋ絶縁膜１８までを例えばプラズマエッチング法或いはＲＩＥ法によりエッチングする。これにより、第１〜第３のハードマスク膜１９〜２１に開口部１９ａ、２０ａ、２１ａを形成するとともに、第２のＬｏｗ-ｋ絶縁膜１８にビアホール（開口部）１８ａを形成する。
Next, as shown in FIG. 2B, the resist
そのエッチング条件として、例えば、ＣＦ４を約２００ｓｃｃｍの流量でエッチングチャンバ内に導入するとともに、エッチングチャンバ内の圧力を約２００ｍＴｏｒｒとなるように排気量を調整する。この場合、エッチングチャンバの電極には約３００Ｗの高周波パワーを印加する。 As the etching conditions, for example, CF 4 is introduced into the etching chamber at a flow rate of about 200 sccm, and the exhaust amount is adjusted so that the pressure in the etching chamber becomes about 200 mTorr. In this case, a high frequency power of about 300 W is applied to the electrode of the etching chamber.
なお、第１のＢＡＲＣ膜２２と第３のハードマスク膜２１の間に別のハードマスク膜を形成してもよい。
次に、図２Ｃの構造を形成するまでの工程を説明する。
まず、レジストパターン２３及び第１のＢＡＲＣ膜２２を除去し、その後、第３のハードマスク膜２１の上に新たなフォトレジスト膜２４を回転塗布する。この場合、フォトレジスト膜２４は、ビアホール１８ａ及び開口部１９ａ、２０ａ、２１ａに充填され、その上面は平坦となる。
Note that another hard mask film may be formed between the
Next, steps required until a structure shown in FIG. 2C is formed will be described.
First, the resist
続いて、フォトレジスト膜２４をベークした後、その上に第４のハードマスク膜２５として、例えばスピンオングラス（ＳＯＧ）膜を約３０ｎｍの厚さに形成する。ＳＯＧ膜は、回転塗布法により形成され、その後の加熱により硬化される。なお、第４ハードマスク膜２５として、ＳＯＧ以外の酸化シリコン系の膜を形成してもよい。
Subsequently, after the
その後に、第４のハードマスク膜２５上に例えば有機系材料からなる第２のＢＡＲＣ膜２６を形成する。
次に、図２Ｄに示すように、第２のＢＡＲＣ膜２６上にフォトレジストを塗布し、これを露光、現像することにより、ビアホール１８ａの上方を含む領域に配線形状の開口部２７ａを有するレジストパターン２７を形成する。
Thereafter, a
Next, as shown in FIG. 2D, a photoresist is applied on the
次に、シリコン基板１を図４に例示するプラズマ処理装置５０のチャンバ５１内に搬入する。
図４において、チャンバ５１内の上面には、外部からガスを導入するためのシャワーヘッド５２が取り付けられている。シャワーヘッド５２は、例えばシリコンからなり、その上部にガス導入管５３が接続されている。シャワーヘッド５２の内部にはガスを横方向に拡散する拡散室５２ａが形成され、その下部にはガスを下方に向けて放出する複数のガス放出口５２ｂが形成されている。
Next, the
In FIG. 4, a
シャワーヘッド５２に接続されるガス導入管５３のガス流入端には複数のガス管５４ａ〜５４ｄが並列に接続されている。また、複数のガス供給管５４ａ〜５４ｄのそれぞれの途中にはマスフローコントローラ５５ａ〜５５ｄが直列に接続されていて、ガス源（不図示）から供給されるガスの流量調整が可能になっている。
A plurality of
また、チャンバ５１内の底部にはウエハステージを兼ねた下部電極５６が配置され、その上には基板を保持するための静電チャック５７がシャワーヘッド５２から２ｃｍ〜３ｃｍ程度の距離で配置されている。さらに、下部電極５６の外周には、静電チャック５７上の基板の移動を規制するための絶縁性のリング５８が取り付けられている。
A
下部電極５６の下部には、導電材からなる支持部５９が接続され、その内部には、ヘリウム（Ｈｅ）ガスを導入するガス管６０と、冷却水を通過させる冷却水搬送管６３が接続されている。
また、下部電極５６には、支持部５９を介して周波数の異なる複数の高周波電源６３ａ、６３ｂが接続されている。また、支持部５９と高周波電源６３ａ、６３ｂの間にはマッチングボックス６１ａ、６１ｂ、ブロッキングキャパシタ６２ａ、６２ｂが接続されている。
A
In addition, a plurality of high
さらに、チャンバ５１の底には排気管６４、コンダクタンスバルブ６５、ターボポンプ６６及びドライポンプ６７が直列に接続されていて、これらによりチャンバ５１内を排気することにより内部圧力を調整できる構成になっている。
なお、チャンバ５９の底部と支持部５９の間には絶縁性枠体６８が接続されている。また、チャンバ５９には、真空搬送室（不図示）を介して２つのロードロックチャンバ（不図示）が接続されている。
Further, an
An insulating
そのようなプラズマ処理装置５０の減圧されたチャンバ５１内に、図２Ｄに示す構造のシリコン基板１を搬入し、静電チャック５７上にシリコン基板１を載置する。なお、シリコン基板１に対向するシャワーヘッド５２には、前のプラズマ処理により生成された銅を含む生成物が付着している。
The
次に、図２Ｅに示すように、レジストパターン２７の配線形状の開口部２７ａを通して第２のＢＡＲＣ膜２６及び第４のハードマスク膜２５をエッチングし、これにより配線形状の開口部２６ａ、２５ａを形成する。
Next, as shown in FIG. 2E, the
この場合のエッチングガスとして、プラズマ処理装置５０のガス供給管５４ａ〜５４ｄ、ガス導入管５３及びシャワーヘッド５２を通して、ガス供給源からチャンバ５１内に例えば酸素（Ｏ２）とハイドロフロロカーボン、例えばＣＨＦ３を含むガスを導入する。また、Ｏ２とハイドロフロロカーボンの総ガス流量に対するハイドロフロロカーボンの流量の比は５流量％〜１０流量％である。
This as an etching gas when the
続いて、チャンバ５１に導入するガスを変え、レジストパターン２７、第２のＢＡＲＣ膜２６及び第４のハードマスク膜２５の開口部２７ａ、２６ａ、２５ａを通してフォトレジスト膜２４をエッチングする。
これにより、図２Ｆに示すように、第３のハードマスク膜２１の上面を露出する深さを有する配線形状の開口部２４ａをフォトレジスト膜２４に形成する。
Subsequently, the gas introduced into the
As a result, as shown in FIG. 2F, a wiring-shaped
フォトレジスト膜２４のエッチング条件として、Ｏ２ガスとハイドロフロロカーボンガスを有する混合ガスをチャンバ５１内に導入し、さらにチャンバ５１内の雰囲気の圧力を３０ｍＴｏｒｒ以上に設定する。また、ハイドロフロロカーボンガスの流量は、Ｏ２ガスとハイドロフロロカーボンガスの総流量に対して１０流量％〜２０流量％に設定する。
As etching conditions for the
例えば、Ｏ２を約５０ｓｃｃｍ、ＣＨ２Ｆ２を約１５ｓｃｃｍ、窒素（Ｎ２）を約３００ｓｃｃｍの流量、又はそのような流量比でチャンバ５１内に導入する。また、チャンバ５１内の圧力が約５０ｍＴｏｒｒとなるように排気量を調整する。この場合、チャンバ５１の下部電極５６には約３００Ｗの高周波パワーを印加する。
For example, O 2 is introduced into the
この条件によれば、シャワーヘッド５２に付着した銅による触媒効果がプラズマＰＬに影響を及ぼすとしても、フォトレジスト膜２４の配線形状の開口部２４ａの内周面は基板面に対して実質的に垂直に形成される。その条件の詳細については後述する。
そのエッチング条件によれば、ジストパターン２７及び第２のＢＡＲＣ膜２６もエッチングされる。
According to this condition, even if the catalytic effect of copper adhering to the
According to the etching conditions, the resist
次に、第４のハードマスク膜２５の開口部２５ａとフォトレジスト膜２４の開口部２４ａを通して第３のハードマスク膜２１をエッチングする。これにより、図２Ｇに示すように、第３のハードマスク膜２１では、配線形状の開口部２１ｂが形成される一方、ビアホール形成用の開口部２１ａが消滅する。
Next, the third
第３のハードマスク膜２１を構成するシリコン窒化膜のエッチング条件として、例えば、ＣＨ２Ｆ２を約３０ｓｃｃｍ、Ｏ２を約１０ｓｃｃｍ、Ｎ２を約１００ｓｃｃｍの流量でチャンバ５１内に導入する。また、チャンバ５１内の圧力が約２０ｍＴｏｒｒとなるように排気量を調整する。この場合、チャンバ５１の下部電極５６には約２００Ｗの高周波パワーを印加する。この条件によれば、ＳＯＧからなる第４のハードマスク膜２５もエッチングされる。
As etching conditions for the silicon nitride film constituting the third
次に、チャンバ５１に導入するガスを変え、フォトレジスト膜２４を２ステップでアッ
シングする。
第１のアッシングは、図２Ｈに示すように、第２のＬｏｗ−ｋ絶縁膜１８のビアホール１８ａを露出させない条件で行われる。
Next, the gas introduced into the
The first ashing is performed under the condition that the via
第１ステップのアッシング条件として、フロロカーボンガス、ハイドロフロロカーボンガスの一方のガスとＯ２ガスを有する混合ガスをチャンバ５１内の雰囲気に導入する。混合ガスには、さらに一酸化炭素（ＣＯ）を含ませてもよい。なお、混合ガスには、フロロカーボンガスとハイドロフロロカーボンガスの双方を含んでもよい。
As the ashing condition of the first step, a mixed gas containing one of fluorocarbon gas and hydrofluorocarbon gas and O 2 gas is introduced into the atmosphere in the
その条件によれば、フォトレジスト膜２４の上部がアッシングされるだけでなく、チャンバ５１の内面に付着しているＣｕがプラズマＰＬ中の元素と結合して反応生成物となって除去される。
According to the conditions, not only the upper part of the
その第１の実施例として、Ｏ２を約２００ｓｃｃｍ、ＣＦ４を約１５ｓｃｃｍの流量、ＣＯを約１００ｓｃｃｍの流量、又はそのような流量比でチャンバ５１内に導入する。この場合、チャンバ５１内の圧力が１００ｍＴｏｒｒ以上、例えば約２５０ｍＴｏｒｒとなるように排気量を調整する。また、チャンバ５１の下部電極５６には約４００Ｗの高周波パワーを印加する。
As a first example, O 2 is introduced into the
第２の実施例として、Ｏ２を約１００ｓｃｃｍ、ハイドロフロロカーボンであるＣＨ２Ｆ２を約１０ｓｃｃｍの流量、ＣＯを約１００ｓｃｃｍの流量でチャンバ５１内に導入する。この場合、チャンバ５１内の圧力が１００ｍＴｏｒｒ以上、例えば約２５０ｍＴｏｒｒとなるように排気量を調整する。また、チャンバ５１の下部電極５６には約１００Ｗの高周波パワーを印加する。
As a second embodiment, O 2 is introduced into the
圧力を１００ｍＴｏｒｒ以上とした理由は、酸素プラズマの発生量を増やし、ビアホール１８ａとその上の開口部１９ａ、２０ａにおけるフォトレジスト膜２４のアッシングレートを低くするためである。この場合のアッシング雰囲気の圧力は、１００ｍＴｏｒｒ以上、５００ｍＴｏｒｒ以下であることが好ましい。
The reason for setting the pressure to 100 mTorr or more is to increase the amount of oxygen plasma generated and to lower the ashing rate of the
ところで、第１ステップのアッシング条件でビアホール１８ａを露出させると、ビアホール１８ａを通して第２のＬｏｗ−ｋ絶縁膜１８にダメージを与えてしまう。
そこで、ビアホール１８ａが露出する前に、第１のアッシング条件から第２のアッシング条件に変更し、図２Ｉに示すように、残りのフォトレジスト膜２４を除去する。これにより、第３のハードマスク膜２１の上面とビアホール１８ａ及びその下のバリア絶縁膜１７が露出する。
By the way, if the via
Therefore, before the via
第２ステップのアッシング条件として、第２のＬｏｗ−ｋ絶縁膜１８にダメージを実質的に与えない条件、例えば、Ｏ２を約２００ｓｃｃｍ流量でチャンバ５１内に導入するとともに、チャンバ５１内の圧力が約１５ｍＴｏｒｒとなるように排気量を調整する。この場合、チャンバ５１の下部電極５６には約３００Ｗの高周波パワーを印加する。
第２ステップでは、アッシング雰囲気の圧力を第１ステップよりも低くすることにより、アッシングの垂直異方性を高めてビアホール１８ａ内でのアッシングレートを上げている。
As the ashing condition of the second step, a condition that does not substantially damage the second Low-
In the second step, the ashing pressure in the via
続いて、第３のハードマスク膜２１の配線形状の開口部２１ｂを通して第１、第２のハードマスク膜１９、２０をエッチングし、第１、第２のハードマスク膜１９、２０に配線形状開口部１９ｂ、２０ｂを形成する。
第１、第２のハードマスク膜１９、２０のエッチングは、図２Ｊに示すように、ビアホール１８ａの下のバリア絶縁膜１７であるＳｉＣＨ膜が残る条件に設定される。
Subsequently, the first and second
As shown in FIG. 2J, the etching of the first and second
第２のハードマスク膜２０を構成するＳｉＯ２膜のエッチング条件として、例えば、Ｃ４Ｆ６ガスを約３０ｓｃｃｍ、Ｏ２ガスを約１５ｓｃｃｍ、Ａｒガスを約２００ｓｃｃｍの流量でチャンバ５１内に導入する。また、チャンバ５１内の圧力が約３０ｍＴｏｒｒとなるように排気量を調整する。この場合、チャンバ５１の下部電極５６には約１０００Ｗの高周波パワーを印加する。
As etching conditions for the SiO 2 film constituting the second
また、第１のハードマスク膜１９を構成するＳｉＣＨ膜のエッチング条件として、例えば、ＣＨ２Ｆ２ガスを約３０ｓｃｃｍ、Ｏ２ガスを約１０ｓｃｃｍ、Ｎ２ガスを約１００ｓっｃｍの流量でチャンバ５１内に導入する。また、チャンバ５１内の圧力が約１５ｍＴｏｒｒとなるように排気量を調整する。この場合、チャンバ５１の下部電極５６には約３００Ｗの高周波パワーを印加する。
The etching conditions for the SiCH film constituting the first
そのような条件によれば、第３のハードマスク膜２１であるシリコン窒化膜もエッチングにより除去される。また、このエッチングは異方性エッチングであり、ＳｉＣＨ膜とＳｉＯ２膜のエッチング選択比を高く設定できるため、第２のハードマスク膜２０の配線形状の開口部２０ｂの上部周囲の型崩れを最小限に抑えることができる。
Under such conditions, the silicon nitride film that is the third
次に、図２Ｋに示すように、第２のハードマスク膜２０をマスクにして、その配線形状の開口部２０ｂから露出した第２のＬｏｗ−ｋ絶縁膜１８の上部、例えば上から約１００ｎｍの深さの部分をエッチングし、第２配線用溝１８ｂを形成する。同時に、ビアホール１８ａの下のバリア絶縁膜１７をエッチングして第１層目の銅配線１５を露出する。
Next, as shown in FIG. 2K, using the second
第２のＬｏｗ−ｋ絶縁膜１８であるＳｉＯＣ膜のエッチング条件として、例えば、ＣＦ４を約２００ｓｃｃｍの流量でチャンバ５１内に導入する。また、チャンバ５１内の圧力が約２００ｍＴｏｒｒとなるように排気量を調整する。この場合、チャンバ５１の下部電極５６には約３００Ｗの高周波パワーを印加する。
As an etching condition for the SiOC film, which is the second Low-
この条件によれば、第２のハードマスク膜２０を構成するＳｉＯ２膜もエッチングされて薄くなる。また、ビアホール１８ａから露出する第１層目の銅配線１５の表面もエッチングされ、Ｃｕがチャンバ５１内に拡散する。
以上の処理を終えた後に、シリコン基板１をチャンバ５１から真空搬送室に搬送し、さらにロードロックチャンバに入れ、その後に外部に取り出す。取り出されたシリコン基板１は、その後に洗浄される。
According to this condition, the SiO 2 film constituting the second
After the above processing is completed, the
次に、図２Ｌに示すように、第２配線用溝１８ａ及びビアホール１８ａの中に、Ｔａなどのバリアメタル膜２９ａとＣｕシード膜（不図示）をスパッタ法により形成する。続いて、銅シード膜の上に銅膜２９ｂを電解メッキ法により形成し、第２配線用溝１８ａ及びビアホール１８ａの中に埋め込む。
Next, as shown in FIG. 2L, a
その後に、図２Ｍに示すように、第１のハードマスク１９上のＣｕ膜２９ｂ、バリアメタル膜２９ａ及び第２のハードマスク膜２０をＣＭＰ法により除去する。これにより第２配線用溝１８ａ内とビアホール１８ａ内に残されたＣｕ膜２９ｂ及びバリアメタル膜２９ａをビア付きの第２層目の銅配線３０とする。第２層目の銅配線３０は、ビアホール１８ａを通して第１層目の銅配線１５に接続する。なお、第１のハードマスク膜２０は、第２のハードマスク２１よりも研磨耐性の高い材料から構成され、研磨ストッパとして機能する。
Thereafter, as shown in FIG. 2M, the
次に、図２Ｎ、図３に示すように、第２層目の銅配線３０と第１のハードマスク膜１９の上に第２のバリア絶縁膜３１を形成する。第２のバリア絶縁膜３１として、ＳｉＣＨ膜
をＣＶＤ法により約３０ｎｍの厚さに形成する。
その後に、第２層目の銅配線３０に接続されるビア、配線、絶縁膜等の形成を繰り返すことにより、シリコン基板１の上方に多層配線構造を形成する。
Next, as shown in FIGS. 2N and 3, a second
After that, by repeating the formation of vias, wirings, insulating films, etc. connected to the second-
以上説明したように本実施形態によれば、図２Ｄ〜図２Ｆに示したように、フォトレジスト膜２４、第４のハードマスク膜２５及びレジストパターン２７の少なくとも三層の構造において、フォトレジスト膜２４のパターンを形成するために次の方法を採用している。
As described above, according to the present embodiment, as shown in FIGS. 2D to 2F, in the structure of at least three layers of the
まず、第４のハードマスク膜２５上に、ＢＡＲＣ膜２６を形成し、さらにフォトレジストを塗布し、これを露光、現像等を行うことにより、開口部２７ａを有するレジストパターン２７を形成する。続いて、レジストパターン２７をマスクにしてＢＡＲＣ膜２６、第４のハードマスク膜２５に開口部２５ａ、２６ａを形成している。
First, a
その後に、以下の条件により、開口部２５ａ、２６ａ、２７ａを通してフォトレジスト膜２４をエッチングする。
まず、チャンバ５１内に酸素ラジカルを発生させるために、ハイドフロロカーボンガス、フロロカーボンガスの一方とＯ２ガスを有する混合ガスをシャワーヘッド５２からチャンバ５１内に導入する。さらに、チャンバ５１内の圧力を３０ｍＴｏｒｒ（４Ｐａ）以上、２００ｍＴｏｒｒ（２６．７Ｐａ）以下の範囲に調整する。
Thereafter, the
First, in order to generate oxygen radicals in the
この場合、チャンバ５１内の雰囲気に導入するガスをＯ２のみにして、その雰囲気の圧力を２０Ｔｏｒｒ程度に低く設定すると、シャワーヘッド５２表面に付着した銅の触媒効果により酸素プラズマが減少してフォトレジスト膜２４のエッチングレート（アッシングレート）が低下する。
In this case, if the gas introduced into the atmosphere in the
図５は、レジストパターンをマスクにしてシリコン膜と銅膜とアルミニウム膜のそれぞれを別々にエッチングし、続いて同じチャンバ内でレジストパターンを酸素プラズマによりエッチングした場合のレジストのエッチングレートの違いを示している。それらのレジストパターンのエッチング時には、フッ素系ガスをチャンバ内には導入せずに、酸素ガスのみを導入している。 FIG. 5 shows differences in resist etching rates when the silicon film, the copper film, and the aluminum film are separately etched using the resist pattern as a mask, and then the resist pattern is etched with oxygen plasma in the same chamber. ing. When etching these resist patterns, only oxygen gas is introduced without introducing fluorine-based gas into the chamber.
図５によれば、銅膜をエッチングした後では、シリコン膜、アルミニウム膜をエッチングした後に比べて、レジストパターンのエッチングレートが低くなっている。
これは、銅膜のエッチング時にプラズマ雰囲気中に放出された銅がチャンバ内壁に付着するので、銅の触媒効果がレジストのエッチング時に作用するからである。銅の触媒効果によれば、次式（１）、（２）の順に反応が進み、チャンバ内に残留した水素原子が酸素原子と結合してＨ２Ｏが生成される。さらに、銅の触媒効果により、式（３）の反応が生じて酸素原子同士が結合し、Ｏ２が生成される。
According to FIG. 5, after etching the copper film, the etching rate of the resist pattern is lower than after etching the silicon film and the aluminum film.
This is because the copper released into the plasma atmosphere during the etching of the copper film adheres to the inner wall of the chamber, so that the catalytic effect of copper acts during the etching of the resist. According to the catalytic effect of copper, the reaction proceeds in the order of the following formulas (1) and (2), and hydrogen atoms remaining in the chamber are combined with oxygen atoms to generate H 2 O. Further, due to the catalytic effect of copper, the reaction of formula (3) occurs, oxygen atoms are bonded to each other, and O 2 is generated.
Ｃｕ＋Ｏ＊ → Ｃｕ−Ｏ＊ （１）
Ｃｕ−Ｏ＊＋２Ｈ＊ → Ｈ２Ｏ＋Ｃｕ （２）
Ｏ＊＋Ｏ＊ →Ｏ２ （３）
Cu + O * → Cu-O * (1)
Cu—O * + 2H * → H 2 O + Cu (2)
O * + O * → O 2 (3)
従って、チャンバ内壁に銅が存在する場合には、銅が存在しない場合に比べて、フォトレジストのエッチングやアッシングに寄与する酸素ラジカル量が低下し、これによりレジストのエッチングレート、アッシングレートが低くなる。なお、レジストのアッシングは、レジストを除去するためのエッチング処理である。 Therefore, when copper is present on the inner wall of the chamber, the amount of oxygen radicals contributing to the etching and ashing of the photoresist is reduced compared to the case where copper is not present, thereby lowering the etching rate and ashing rate of the resist. . Note that the ashing of the resist is an etching process for removing the resist.
そのようなことから、フォトレジスト膜２４をパターニングする場合に、銅の触媒効果
を低減するために上記したようなエッチング条件を採用する。即ち、第１に、チャンバ５１内の雰囲気の圧力を通常よりも高い３０ｍＴｏｒｒ以上に設定し、第２に、ハイドロフロロカーボンガス、例えばＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３ＦのガスをＯ２ガスに添加する、という条件を含む。
Therefore, when patterning the
第１の条件は、酸素プラズマを増やしてエッチングレート、アッシングレートを高くするために採用される。しかし、第２条件を採用しなければ、図６に示すように、開口部２４ａ内にサイドエッチングＳＥが生じ易くなり、開口部２４ａの中央が外側に広がるボーイング形状となり、フォトレジスト膜２４のパターン精度が低下する。
これに対し、第１の条件と第２の条件の双方を採用すると、サイドエッチングを防止しつつエッチングレート、アッシングレートを高くすることができる。
The first condition is employed to increase the oxygen plasma to increase the etching rate and ashing rate. However, if the second condition is not adopted, as shown in FIG. 6, side etching SE is likely to occur in the
On the other hand, when both the first condition and the second condition are employed, the etching rate and the ashing rate can be increased while preventing side etching.
これら２つの条件は、図７に示す試験結果で裏付けられる。
その試験では、シャワーヘッド５２表面にＣｕが付着した状態で、チャンバ５１内の圧力とエッチングガスを異ならせて開口部２４ａを形成し、それらのサイドエッチング量を調べた。
エッチングガスは３つの混合ガスを使用し、それらのうち、第１のガスは、Ｏ２にＮ２とＣＯを添加した混合ガスであり、第２のガスは、Ｏ２とＮ２とＣＯの混合ガスにさらにＣＨＦ３を添加したガスであり、また、第３のガスは、Ｏ２とＮ２とＣＯの混合ガスにさらにＣＨ２Ｆ２を添加したガスである。
These two conditions are supported by the test results shown in FIG.
In the test, with the Cu adhering to the surface of the
The etching gas uses three gas mixtures. Among them, the first gas is a mixed gas obtained by adding N 2 and CO to O 2 , and the second gas is composed of O 2 , N 2 and CO. The mixed gas is a gas obtained by further adding CHF 3 , and the third gas is a gas obtained by further adding CH 2 F 2 to a mixed gas of O 2 , N 2, and CO.
図７に示した試験結果によれば、第１のガスを使用する場合に、チャンバ５１内の雰囲気の圧力が１５ｍＴｏｒｒ以下であれば、開口部２４ａにサイドエッチングが殆ど生じない。また、第２、第３のガスによれば、チャンバ５１内の雰囲気の圧力が３０ｍＴｏｒｒより低ければ、開口部２４ａにサイドエッチングが殆ど生じない。
しかし、開口部２４ａのサイドエッチングが生じない圧力では酸素プラズマが不足し、エッチングレートが低くなる。
According to the test results shown in FIG. 7, when the first gas is used, if the pressure of the atmosphere in the
However, at a pressure at which side etching of the
従って、チャンバ内の圧力を高くしてエッチングレートを上げることが好ましい。しかし、第１のガスの使用では、圧力の増加に対するサイドエッチング量の増加率が非常に大きく、ガス圧力の変動によりサイドエッチング量も大きく変わり易い。一方、第２、第３のガスの使用では、圧力の増加に対するサイドエッチング量の増加率は小さいので、第２、第３のガス、即ちフロロカーボンガスをＯ２ガスに添加することが好ましい。 Therefore, it is preferable to increase the etching rate by increasing the pressure in the chamber. However, when the first gas is used, the increase rate of the side etching amount with respect to the increase in pressure is very large, and the side etching amount is easily changed due to the fluctuation of the gas pressure. On the other hand, when the second and third gases are used, the increase rate of the side etching amount with respect to the increase in pressure is small. Therefore, it is preferable to add the second and third gases, that is, the fluorocarbon gas, to the O 2 gas.
サイドエッチングを抑制するガスとして、上記の他に、Ｏ２とＮ２の混合ガスがある。その効果は２０ｍＴｏｒｒ以下の低圧下で顕著になるので、その混合ガスにフロロカーボンガスを添加することが好ましい。 In addition to the above, there is a mixed gas of O 2 and N 2 as a gas for suppressing side etching. Since the effect becomes remarkable under a low pressure of 20 mTorr or less, it is preferable to add a fluorocarbon gas to the mixed gas.
ところで、図２Ｆに示したように、フォトレジスト膜２４に開口部２４ａを形成するためのエッチング時には、その上のレジストパターン２７及び第２のＢＡＲＣ膜２６もエッチングされるので、第４のハードマスク膜２５が最終的にマスクとなる。
By the way, as shown in FIG. 2F, at the time of etching for forming the
従って、フォトレジスト膜２４に開口部２４ａを形成する際に、第４のハードマスク膜２５を構成するＳＯＧ膜のエッチングを防止する必要があり、Ｏ２とハイドロフロロカーボンガスによるＳＯＧ膜のエッチング耐性が要求される。
そこで、Ｏ２に添加するハイドロフロロカーボンの添加量を変え、ＳＯＧ膜のエッチングレートについて調べたところ、図８に示す試験結果が得られた。なお、図８の試験におけるエッチング雰囲気の圧力は３０ｍＴｏｒｒである。
Therefore, when the
Therefore, when the amount of hydrofluorocarbon added to O 2 was changed and the etching rate of the SOG film was examined, the test results shown in FIG. 8 were obtained. Note that the pressure of the etching atmosphere in the test of FIG. 8 is 30 mTorr.
図８によれば、ハイドロフロロカーボンであるＣＨＦ３とＯ２の総流量のうち、ＣＨＦ
３の流量が２０流量％以下の状態ではＳＯＧ膜のエッチングレートが極めて小さいことがわかる。一方、開口部２４ａのサイドエッチングを抑制するためには、ＣＨＦ３を１０流量％以上で添加することが必要となる。
According to FIG. 8, of the total flow rate of hydrofluorocarbons CHF 3 and O 2 , CHF
It can be seen that the etching rate of the SOG film is extremely small when the flow rate of 3 is 20% or less. On the other hand, in order to suppress the side etching of the
このことは、上記した第３のガスについても同様である。従って、フォトレジスト膜２４をエッチングする際に、Ｏ２にハイドロフロロカーボンを加えた総ガス流量に対して、ハイドロフロロカーボンガスを１０流量％〜２０流量％とする条件を、フォトレジスト膜２４のエッチング条件に加えることが好ましい。
The same applies to the third gas described above. Accordingly, when the
以上のことから、第４のハードマスク２５をマスクに使用し、フォトレジスト膜２４に開口部２４ａを形成するためのエッチング条件として、Ｏ２にハイドロフロロカーボンガスを１０流量％〜２０流量％で添加し、エッチング雰囲気を３０ｍＴｏｒｒ以上にすることがより好ましい。
From the above, the fourth
それらの条件は、上記のような配線形状の開口部を形成する場合の適用に限られるものではなく、フォトレジスト膜の中間層として無機材料膜を挟む三層構造膜のマスクパターンを形成する場合にも適用することができ、これにより三層構造マスクのパターン精度を高めることができる。 Those conditions are not limited to the application when forming the wiring-shaped opening as described above, but when forming a mask pattern of a three-layer structure film sandwiching an inorganic material film as an intermediate layer of a photoresist film The pattern accuracy of the three-layer structure mask can be increased.
また、本実施形態によれば、図２Ｇ、図２Ｈに示したように、フォトレジスト膜２４の開口部２４ａを通して第３のハードマスク膜２１をエッチングして開口部２１ｂを形成した後に、条件を２ステップで変えてフォトレジスト膜２４をアッシングしている。即ち、フォトレジスト膜２４のアッシングの第１ステップでは、チャンバ５１に導入するＯ２ガスにフッ素系ガスを添加し、次の第２ステップではフッ素系ガスの添加を停止している。
Further, according to the present embodiment, as shown in FIGS. 2G and 2H, after the third
アッシングの第１ステップにおいて、フッ素系ガスをＯ２に添加する理由は、チャンバ５１上部のシャワーヘッド５２の表面のＣｕを除去するためである。フッ素系ガスとして、フロロカーボン、ハイドロフロロカーボンがある。フロロカーボンとして、例えばＣＦ４、Ｃ４Ｆ６、Ｃ４Ｆ８がある。また、ハイドロフロロカーボンとして、例えばＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆがある。
The reason for adding the fluorine-based gas to O 2 in the first step of ashing is to remove Cu on the surface of the
ハイドロフロロカーボンであるＣＨＦ３とＯ２の混合ガスの総流量に対するＣＨＦ３の流量を変えてＣｕ膜をエッチングしたところ、図９の実線の曲線に示すように、ＣＨＦ３の流量比の大きさによってＣｕ膜のエッチングレートが変化した。 When etching the Cu film by changing the flow rate of CHF 3 to the total flow rate of the mixed gas of CHF 3 and O 2 is hydro fluorocarbon, as shown in the solid curve in FIG. 9, the magnitude of the flow rate ratio of CHF 3 The etching rate of the Cu film changed.
図９の実線の曲線ではピークが存在し、銅のエッチングレートを高くするために、ＣＨＦ３を１０流量％〜２０流量％でチャンバ５１内に導入ことが好ましい。また、図９の破線の曲線に示すように、Ｏ２とＣＨＦ３の混合ガスにさらにＣＯガスを添加すると、銅のエッチングレートがさらに高くなる。これは、ＣＯとＣｕの結合によって、比較的蒸発し易い銅カルボニル化合物が生成されるからである。
In the solid curve in FIG. 9, there is a peak, and it is preferable to introduce CHF 3 into the
銅カルボニル化合物を発生させる条件としては、そのような条件に限られるものではなく、ガスカルボニルを形成するＨ２系ガスをＯ２に添加してもよい。例えば、チャンバ５１内に導入されるＯ２にＣＯ、ＮＨ３を添加し、又はＯ２にＣＯ、Ｎ２、Ｈ２を添加し、これよりシャワーヘッド５２表面の銅のクリーニングを行ってもよい。
The conditions for generating the copper carbonyl compound are not limited to such conditions, and an H 2 gas that forms gas carbonyl may be added to O 2 . For example, CO and NH 3 may be added to O 2 introduced into the
そのようにフォトレジスト膜２４のアッシングの第１ステップでは、チャンバ５１やシャワーヘッド５２に付着したＣｕの除去をアッシングと同時に行っている。これにより、チャンバ５１内壁での銅の付着量を減らすことができる。
As described above, in the first step of ashing the
第２ステップのアッシング条件への切り替えは、第２のＬｏｗ−ｋ絶縁膜１８が露出する前に行われる。これは、第１のステップのアッシング条件により発生させたフッ素プラズマが銅の触媒効果により増加し、第２のＬｏｗ−ｋ絶縁膜１８もエッチングするからである。
The switching to the ashing condition in the second step is performed before the second low-
これは、図１０に示す試験結果に裏付けられる。
その試験では、シリコン膜、銅膜、アルミニウム膜を個別にエッチングした３つのチャンバのそれぞれにおいて、ＣＦ４のプラズマを発生させてＳｉＯＣ膜をエッチングし、エッチングレートを調べた。
This is supported by the test results shown in FIG.
In the test, CF 4 plasma was generated to etch the SiOC film in each of the three chambers in which the silicon film, the copper film, and the aluminum film were individually etched, and the etching rate was examined.
図１０によれば、銅膜をエッチングしたチャンバ内でＳｉＯＣ膜をエッチングすると、シリコン膜、アルミニウム膜をエッチングしたチャンバに比べて、エッチングレートが高くなっていることがわかる。
これは、チャンバ内壁に付着した銅の触媒効果により例えば式（４）の分解が進んでフッ素ラジカルが増加することによるものと考えられる。
FIG. 10 shows that when the SiOC film is etched in the chamber in which the copper film is etched, the etching rate is higher than in the chamber in which the silicon film and the aluminum film are etched.
This is considered to be due to, for example, the decomposition of the formula (4) proceeds due to the catalytic effect of copper adhering to the inner wall of the chamber and fluorine radicals increase.
ＣＦ２ ＊ → ＣＦ＊＋Ｆ＊ （４） CF 2 * → CF * + F * (4)
従って、図２Ｈに示したように、第２のＬｏｗ−ｋ絶縁膜１８が露出する直前でフッ素系ガスのチャンバ５１内への導入を停止し、導入ガスを酸素のみに切り替え、酸素プラズマによりフォトレジスト膜２４をアッシングし、除去することが好ましい。これにより、ビアホール１８ａの内周面の変形を防止できる。
Therefore, as shown in FIG. 2H, immediately before the second Low-
しかも、既に第１ステップのアッシングによってチャンバ５１内の銅が減少し又は除去され、銅の触媒効果が低減しているので、第２ステップでは酸素プラズマ量の減少が抑制される。
Moreover, since the copper in the
ところで、チャンバ５１内に付着する銅は、上記のようにエッチング、アッシングに影響を与えることになる。チャンバ５１内壁の銅又は銅を含む反応生成物は、基板上の銅膜をエッチングすることにより発生するものであり、プラズマ処理装置５０による基板の処理枚数が累積する毎に付着量が増加し、プラズマ処理を不安定にさせる。
By the way, the copper adhering in the
従って、上記のようにチャンバ５１内に付着した銅を除去する処理を行うことが好ましい。銅の除去処理は、上記のようにシリコン基板１上の膜をプラズマ処理すると同時に行うことに限られるものではなく、チャンバ５１内での基板の交換のインターバルに行ってもよい。
そこで、図１１Ａ〜図１１Ｄを参照し、プラズマ処理装置のチャンバ内の銅の除去方法を以下に説明する。
Therefore, it is preferable to perform the process of removing copper adhering to the
A method for removing copper in the chamber of the plasma processing apparatus will be described below with reference to FIGS. 11A to 11D.
まず、図１１Ａに示すように、チャンバ５１内の静電チャック５７の上に、銅膜を含む積層構造を有する半導体ウエハ、例えばシリコン基板１を載置する。その後にチャンバ５１内にプラズマＰＬ１を発生させて積層構造に対してエッチング、アッシング等のプラズマ処理を行う。エッチング処理には、銅膜をわずかでもエッチングする工程を含み、例えば、図２Ｄ〜図２Ｋに示したプラズマ処理により、第１層目の銅配線１５の表面をエッチングする工程がある。
First, as shown in FIG. 11A, a semiconductor wafer having a laminated structure including a copper film, for example, the
第１層目の銅配線１５の表面をエッチングした後には、図１１Ｂに示すように、チャンバ５１上部のシャワーヘッド５２の表面にＣｕを含む層７０が付着した状態となる。
チャンバ５１内でシリコン基板１のプラズマ処理を終えた後に、真空搬送室（不図示）を通してシリコン基板１をロードロックチャンバ（不図示）に搬出し、さらに、次に処理される半導体ウエハ、例えばシリコン基板４１を真空搬送室内に待機させる。
After etching the surface of the first
After the plasma treatment of the
続いて、シリコン基板４１の入れ替えの間に、図１１Ｃに示すように、チャンバ５１内にクリーニングガスを導入してプラズマＰＬ２を発生させ、クリーニングを行う。チャンバ５１内面に付着した銅を除去するためのクリーニングガスの例を次に示す。
Subsequently, during replacement of the silicon substrate 41, as shown in FIG. 11C, cleaning gas is introduced into the
例えば、第１のクリーニングガスとしてＯ２ガスとフロロカーボンガスを有する混合ガス、第２のクリーニングガスとしてＯ２ガスとハイドロフロロカーボンガスを有する混合ガス、第３のクリーニングガスとして、第１又は第２のクリーニングガスにさらにＣＯを添加した混合ガスがある。また、第４のガスとして、ノンフロン系であって、カルボニル化合物を生成するガスがある。なお、第１、第２のクリーニングガスには、それぞれハイドロフロロカーボン、フロロカーボンの双方を含めてもよい。
次に、クリーニングガスを使用してチャンバ５１内をクリーニングする実施例を説明する。
For example, a mixed gas having O 2 gas and fluorocarbon gas as the first cleaning gas, a mixed gas having O 2 gas and hydrofluorocarbon gas as the second cleaning gas, and the first or second gas as the third cleaning gas There is a mixed gas in which CO is further added to the cleaning gas. Further, as the fourth gas, there is a gas that is non-fluorocarbon and generates a carbonyl compound. The first and second cleaning gases may contain both hydrofluorocarbon and fluorocarbon.
Next, an embodiment in which the inside of the
まず、第１実施例として次のクリーニング方法を採用する。
ガス供給管５４ａ〜５４ｂからＯ２ガスを約２００ｓｃｃｍの流量、フロロカーボンとしてＣＦ４ガスを約１５ｓｃｃｍの流量で導入する。ＣＦ４のガス流量は、Ｏ２とＣＦ４の総ガス流量に対して７流量％〜１０流量％程度にすることが好ましい。この場合、チャンバ５１内の圧力が約２００ｍＴｏｒｒとなるように排気量を調整する。さらに、チャンバ５１の下部電極５６には約１５０Ｗの高周波パワーを印加する。そして、クリーニング時間を２０秒とする。これにより、チャンバ５１内壁に付着したＣｕを含む層７０を除去する。
First, the following cleaning method is adopted as the first embodiment.
From the
第２実施例として次のクリーニング方法を採用する。
ガス供給管５４ａ〜５４ｂからＯ２ガスを約２００ｓｃｃｍの流量、ハイドロフロロカーボンとしてＣＨＦ３ガスを約２０ｓｃｃｍの流量で導入する。ＣＨＦ３のガス流量は、Ｏ２とＣＨＦ３の総ガス流量に対して７流量％〜１０流量％程度にすることが好ましい。この場合、チャンバ５１内の圧力が約２００ｍＴｏｒｒとなるように排気量を調整する。さらに、チャンバ５１の下部電極５６には約１５０Ｗの高周波パワーを印加する。そして、クリーニング時間を２０秒とする。これにより、チャンバ５１内壁に付着したＣｕを含む層７０を除去する。
The following cleaning method is adopted as the second embodiment.
O 2 gas is introduced from the
第３実施例として２ステップのクリーニング方法を採用する。
まず、第１ステップとして、ガス供給管５４ａ〜５４ｂの１つからＯ２ガスを約２００ｓｃｃｍの流量で導入する。この場合、チャンバ５１内の圧力が約２００ｍＴｏｒｒとなるように排気量を調整する。さらに、チャンバ５１の下部電極５６には約１５０Ｗの高周波パワーを印加する。第１ステップでのクリーニング時間を２０秒とする。これにより、チャンバ５１内壁に付着した層７０内の主にポリマーを除去する。
As the third embodiment, a two-step cleaning method is adopted.
First, as a first step, O 2 gas is introduced from one of the
続いて、第２ステップとして、クリーニングガスの種類を切り替え、ガス供給管５４ａ〜５４ｂからＨ２ガスを約２００ｓｃｃｍ、Ｎ２ガスを約２００ｓｃｃｍ、ＣＯガスを約４００ｓｃｃｍの流量で導入する。この場合、チャンバ５１内の圧力が約３００ｍＴｏｒｒとなるように排気量を調整する。さらに、チャンバ５１の下部電極５６には約１５０Ｗの高周波パワーを印加する。第２ステップでのクリーニング時間を２０秒とする。これにより、チャンバ５１内壁に付着した層７０内のＣｕを主に除去する。第２ステップでは、ノンフロン系のクリーニングガスを使用している。
Subsequently, as a second step, the type of the cleaning gas is switched, and H 2 gas is introduced at a flow rate of about 200 sccm, N 2 gas is about 200 sccm, and CO gas is introduced at a flow rate of about 400 sccm from the
第４実施例として次の２ステップのクリーニング方法を採用する。
まず、第１ステップとして、ガス供給管５４ａ〜５４ｂの１つからＯ２ガスを約２００
ｓｃｃｍで導入する。この場合、チャンバ５１内の圧力が約２００ｍＴｏｒｒとなるように排気量を調整する。さらに、チャンバ５１の下部電極５６には約１５０Ｗの高周波パワーを印加する。第１ステップでのクリーニング時間を２０秒とする。これにより、チャンバ５１内壁に付着した層７０内のＣｕを主に除去する。
As the fourth embodiment, the following two-step cleaning method is adopted.
First, as a first step, about 200 O 2 gas is supplied from one of the
Introduce at sccm. In this case, the exhaust amount is adjusted so that the pressure in the
続いて、第２ステップとして、クリーニングガスの種類を切り替え、ガス供給管５４ａ〜５４ｂからアンモニア（ＮＨ３）ガスを約３００ｓｃｃｍ、ＣＯガスを約４００ｓｃｃｍの流量で導入する。この場合、チャンバ５１内の圧力が約３００ｍＴｏｒｒとなるように排気量を調整する。さらに、チャンバ５１の下部電極５６には約１５０Ｗの高周波パワーを印加する。第２ステップでのクリーニング時間を２０秒とする。これにより、チャンバ５１内壁に付着した層７０内のＣｕを主に除去する。第２ステップでは、ノンフロン系のクリーニングガスを使用している。
Subsequently, as a second step, the type of the cleaning gas is switched, and ammonia (NH 3 ) gas is introduced from the
他の実施例として、上記の第１実施例又は第２実施例のクリーニング処理に続いて、クリーニングガスとしてＨ２、Ｎ２及びＣＯ第の混合ガス、又は、ＮＨ３、ＣＯの混合ガスをチャンバ５１内に導入してプラズマを発生させてもよい。
なお、ウエハ交換の際のクリーニング時間は、１分以内、例えば２０秒〜４０秒が好ましい。
As another embodiment, following the cleaning process of the first embodiment or the second embodiment, a mixed gas of H 2 , N 2 and CO or a mixed gas of NH 3 and CO is used as a cleaning gas in the chamber. Plasma may be generated by introducing it into 51.
The cleaning time for exchanging the wafer is preferably within 1 minute, for example, 20 seconds to 40 seconds.
チャンバ５１内のクリーニングを終えた後に、図１１Ｄに示すように、真空搬送チャンバ内に待機させた新たなシリコン基板４１をチャンバ５１内に搬入し、例えば図２Ｄ〜図２Ｋに示すようなエッチング、アッシングの処理を行う。
After completing the cleaning in the
以上のように、チャンバ５１内へのシリコン基板１、４１の入れ替えの間の短時間のインターバルで上記のクリーニングを行うことにより、プラズマ処理のスループットの低下を防止することができる。しかも、クリーニングのためにチャンバ５１を加熱、冷却するといった長時間の処理を採用していないので、シリコン基板１の処理間隔を短くすることができる。
なお、上述したエッチング、アッシング、クリーニングの各処理におけるガスの流量、圧力、パワー、時間の値は一例に過ぎず、それらに限定されない。
As described above, by performing the above-described cleaning at a short interval between the replacement of the
The values of the gas flow rate, pressure, power, and time in the above-described etching, ashing, and cleaning processes are merely examples, and the present invention is not limited thereto.
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。 All examples and conditional expressions given here are intended to help the reader understand the inventions and concepts that have contributed to the promotion of technology, such examples and It should be construed without being limited to the conditions, and the organization of such examples in the specification is not related to showing the superiority or inferiority of the present invention. Although embodiments of the present invention have been described in detail, it should be understood that various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the present invention.
次に、上記実施形態の特徴を付記する。
（付記１） 半導体基板の上方に銅配線を形成する工程と、前記銅配線上にバリア絶縁膜を形成する工程と、前記バリア絶縁膜上に絶縁膜を形成する工程と、前記絶縁膜の上にハードマスク膜を形成する工程と、前記ハードマスク膜と前記絶縁膜に、前記銅配線上の前記バリア絶縁膜を露出するホールを形成する工程と、前記ハードマスク膜上および前記ホール内にレジスト膜を形成する工程と、前記レジスト膜の上方にマスク膜を形成する工程と、前記マスク膜の上方に、前記ホールを含む領域に開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記マスク膜をエッチングし、開口部を形成する工程と、酸素ガスとハイドロフロロカーボンガスの混合ガスを導入し、前記ハイドロフロロカーボンガスの流量を、前記酸素ガスと前記ハイドロフロロカーボンガスの総流量に対して１０流量％〜２０流量％とし、３０ｍＴｏｒｒ以上の圧力の雰囲気内で、前記マスク膜をマスクとして前記レジスト膜を、途中までエッチングする第１エッチング工程と、更に前記ホール内の前記レジスト膜を、酸素ガスを使用してエッチングする第２エッチング工程と、を有し、前記第１エッチング工程は、前記ホール内で前記絶縁膜が露出する前に終了することを特徴とする半導体装置の製造方法。
（付記２） 前記第１エッチング工程及び前記第２エッチング工程は、内面に銅が付着しているチャンバ内で行われることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記絶縁膜は二酸化シリコンよりも低誘電率であることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４） 前記酸素ガスにより前記レジスト膜をエッチングして前記バリア絶縁膜を前記ホールを通して露出した後に、前記ハードマスク膜をマスクにして前記ホールの底の前記バリア絶縁膜をエッチングする工程を有することを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置の製造方法。
（付記５） 前記ハードマスク膜はＳｉＣＨから形成されていることを特徴とする付記１乃至付記４のいずれか１項に記載の半導体装置の製造方法。
（付記６） 前記バリア絶縁膜はＳｉＣＨから形成されていることを特徴とする付記１乃至付記５のいずれか１つに記載の半導体装置の製造方法。
（付記７） 半導体基板の上方に絶縁膜、第１ハードマスク、第２ハードマスクを順に形成する工程と、前記第２ハードマスク、前記第１ハードマスク及び前記絶縁膜に第１開口部を形成する工程と、前記第２ハードマスクの上と前記第１開口部内にレジスト膜を形成する工程と、前記レジスト膜のうち前記第１開口部の上方を含む領域に第２開口部を形成する工程と、前記レジスト膜をマスクにして前記第２ハードマスクをエッチングする工程と、フロロカーボン、ハイドロフロロカーボンのいずれかのガスと酸素ガスを有する混合ガスを使用して前記レジスト膜の上層部を第１アッシングする工程と、酸素ガスを使用して前記レジスト膜の下層部を第２アッシングする工程と、前記第２ハードマスクをマスクにして第１ハードマスクと前記絶縁膜の上層部をエッチングして配線溝を形成する工程と、前記配線溝及び前記第１開口部内に導電材を形成する工程と、を有することを特徴とする半導体装置の製造方法。
（付記８） 前記第１アッシングは、前記第１開口部から前記絶縁膜が露出する前に終了することを特徴とする付記７に記載の半導体装置の製造方法。
（付記９） 前記第２アッシングは、前記第１アッシングよりも低圧で行うことを特徴とする付記７又は付記８に記載の半導体装置の製造方法。
（付記１０） 前記混合ガスはさらに一酸化炭素ガスを含むことを特徴とする付記７乃至付記９のいずれか１つに記載の半導体装置の製造方法。
（付記１１） 前記絶縁膜の材料は、二酸化シリコンに比べて低誘電率の材料であり、前記第１ハードマスクの材料は前記第１ハードマスクに比べて研磨耐性の高い材料であることを特徴とする付記７乃至付記１０のいずれか１つに記載の半導体装置の製造方法。
（付記１２） 第１絶縁膜に覆われた第１銅膜を有する第１ウエハをチャンバ内に搬入する工程と、前記第１絶縁膜をエッチングして前記第１銅膜の少なくとも一部を露出する工程と、前記第１ウエハを前記チャンバから搬出する工程と、前記チャンバ内にハイドロフロロカーボンガス、フロロカーボンガスのいずれかと酸素ガスを有する第１混合ガスを前記チャンバ内に導入して第１プラズマを発生する工程と、第２絶縁膜に覆われた第２銅膜を有する第２ウエハを前記チャンバ内に搬入する工程と、前記第２ウエハ上の前記第２絶縁膜をエッチングする工程と、を有することを特徴とする半導体装置の製造方法。
（付記１３） 前記第１混合ガスはさらに一酸化炭素ガスを含むことを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４） 前記第１プラズマを発生させた後に、前記チャンバ内に窒素ガス、水素ガス、一酸化炭素ガスを有する第２混合ガスか、アンモニアガスと一酸化炭素ガスを有する第３混合ガスのいずれかを前記チャンバ内に導入して第２プラズマを発生させる工程を有することを特徴とする付記１２又は付記１３に記載の半導体装置の製造方法。
（付記１５） 前記第１プラズマを発生する前に、前記チャンバ内に酸素を導入して酸素プラズマを発生させる工程を有することを特徴とする付記１２乃至付記１４のいずれか１つに記載の半導体装置の製造方法。
Next, the features of the above embodiment will be added.
(Additional remark 1) The process of forming copper wiring above a semiconductor substrate, The process of forming a barrier insulating film on the said copper wiring, The process of forming an insulating film on the said barrier insulating film, On the said insulating film Forming a hard mask film on the copper mask, forming a hole in the hard mask film and the insulating film to expose the barrier insulating film on the copper wiring, and forming a resist on the hard mask film and in the hole. Forming a film; forming a mask film above the resist film; forming a resist pattern having an opening in a region including the hole above the mask film; and Etching the mask film as a mask to form an opening; introducing a mixed gas of oxygen gas and hydrofluorocarbon gas; The flow rate of 10% to 20% by flow rate with respect to the total flow rate of the oxygen gas and the hydrofluorocarbon gas, and the resist film is etched halfway in an atmosphere at a pressure of 30 mTorr or more using the mask film as a mask a first etching step of, further the resist film in the hole, using an oxygen gas and a second etching step of etching, wherein the first etching step, the insulating film in the hole A method of manufacturing a semiconductor device, which is terminated before exposure.
(Supplementary note 2) The method of manufacturing a semiconductor device according to
(Additional remark 3) The said insulating film is a dielectric constant lower than silicon dioxide, The manufacturing method of the semiconductor device of
(Supplementary Note 4) the barrier insulating film is etched with the resist film by the oxygen gas after exposed through the hole, a step of etching the barrier insulating film of the bottom of the hole by the hard mask layer as a mask The method for manufacturing a semiconductor device according to any one of
(Additional remark 5) The said hard mask film | membrane is formed from SiCH, The manufacturing method of the semiconductor device of any one of
(Supplementary note 6) The method for manufacturing a semiconductor device according to any one of
(Appendix 7) A step of sequentially forming an insulating film, a first hard mask, and a second hard mask above the semiconductor substrate, and a first opening is formed in the second hard mask, the first hard mask, and the insulating film. A step of forming a resist film on the second hard mask and in the first opening, and a step of forming a second opening in a region of the resist film that includes the first opening. Etching the second hard mask using the resist film as a mask, and first ashing the upper layer portion of the resist film using a mixed gas containing one of fluorocarbon and hydrofluorocarbon and oxygen gas A step of performing second ashing on the lower layer portion of the resist film using oxygen gas, and using the second hard mask as a mask, A method of manufacturing a semiconductor device, comprising: a step of forming a wiring groove by etching an upper layer portion of an insulating film; and a step of forming a conductive material in the wiring groove and the first opening.
(Additional remark 8) The said 1st ashing is complete | finished before the said insulating film is exposed from the said 1st opening part, The manufacturing method of the semiconductor device of
(Supplementary Note 9) The method for manufacturing a semiconductor device according to
(Additional remark 10) The said mixed gas contains carbon monoxide gas further, The manufacturing method of the semiconductor device as described in any one of
(Additional remark 11) The material of the said insulating film is a material with a low dielectric constant compared with silicon dioxide, The material of the said 1st hard mask is a material with high abrasion resistance compared with the said 1st hard mask, It is characterized by the above-mentioned. The method for manufacturing a semiconductor device according to any one of
(Supplementary Note 12) A step of carrying a first wafer having a first copper film covered with a first insulating film into a chamber, and etching the first insulating film to expose at least a part of the first copper film. A step of unloading the first wafer from the chamber, and introducing a first mixed gas containing either a hydrofluorocarbon gas or a fluorocarbon gas and an oxygen gas into the chamber to generate a first plasma. A step of generating, a step of carrying a second wafer having a second copper film covered with a second insulating film into the chamber, and a step of etching the second insulating film on the second wafer. A method for manufacturing a semiconductor device, comprising:
(Additional remark 13) The said 1st mixed gas contains carbon monoxide gas further, The manufacturing method of the semiconductor device of
(Supplementary Note 14) After generating the first plasma, a second mixed gas having nitrogen gas, hydrogen gas, carbon monoxide gas or a third mixed gas having ammonia gas and carbon monoxide gas in the chamber. 14. The method of manufacturing a semiconductor device according to
(Supplementary note 15) The semiconductor according to any one of
１ シリコン基板
７、８ ソース／ドレイン領域
１０ 層間絶縁膜
１１、１２ コンタクトプラグ
１３ 第１のＬｏｗ−ｋ絶縁膜
１５ａ、１５ｂ 第１層目の配線
１６ キャップ絶縁膜
１７ バリア絶縁膜
１８ 第２のＬｏｗ−ｋ絶縁膜
１８ａ ビアホール
１８ｂ 配線用溝
１９、２０、２１ ハードマスク膜
１９ａ、２０ａ、２１ａ、２１ｂ 開口部
２２ 第１のＢＡＲＣ膜
２３ レジストパターン
２４ フォトレジスト膜
２５ ハードマスク膜
２６ 第２のＢＡＲＣ膜
２７ レジストパターン
２７ａ 開口部
３０ 第２層目の配線
５０ プラズマ処理装置
５１ チャンバ
５２ シャワーヘッド
５３ ガス導入管
５４ａ〜５４ｄ ガス供給管
５６ 下部電極
５７ 静電チャック
６４ 排気管
DESCRIPTION OF
Claims (6)
前記銅配線上にバリア絶縁膜を形成する工程と、
前記バリア絶縁膜上に絶縁膜を形成する工程と、
前記絶縁膜の上にハードマスク膜を形成する工程と、
前記ハードマスク膜と前記絶縁膜に、前記銅配線上の前記バリア絶縁膜を露出するホールを形成する工程と、
前記ハードマスク膜上および前記ホール内にレジスト膜を形成する工程と、
前記レジスト膜の上方にマスク膜を形成する工程と、
前記マスク膜の上方に、前記ホールを含む領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記マスク膜をエッチングし、開口部を形成する工程と、
酸素ガスとハイドロフロロカーボンガスの混合ガスを導入し、前記ハイドロフロロカーボンガスの流量を、前記酸素ガスと前記ハイドロフロロカーボンガスの総流量に対して１０流量％〜２０流量％とし、３０ｍＴｏｒｒ以上の圧力の雰囲気内で、前記マスク膜をマスクとして前記レジスト膜を、途中までエッチングする第１エッチング工程と、
更に前記ホール内の前記レジスト膜を、酸素ガスを使用してエッチングする第２エッチング工程と、
を有し、
前記第１エッチング工程は、前記ホール内で前記絶縁膜が露出する前に終了する
ことを特徴とする半導体装置の製造方法。 Forming a copper wiring above the semiconductor substrate;
Forming a barrier insulating film on the copper wiring;
Forming an insulating film on the barrier insulating film;
Forming a hard mask film on the insulating film;
Forming a hole exposing the barrier insulating film on the copper wiring in the hard mask film and the insulating film;
Forming a resist film on the hard mask film and in the holes;
Forming a mask film over the resist film;
Forming a resist pattern having an opening in a region including the hole above the mask film;
Etching the mask film using the resist pattern as a mask to form an opening;
A mixed gas of oxygen gas and hydrofluorocarbon gas is introduced, and the flow rate of the hydrofluorocarbon gas is set to 10% to 20% by flow rate with respect to the total flow rate of the oxygen gas and the hydrofluorocarbon gas, and the atmosphere has a pressure of 30 mTorr or more. A first etching step of etching the resist film halfway using the mask film as a mask;
A second etching step of etching the resist film in the hole using oxygen gas;
Have
The method of manufacturing a semiconductor device, wherein the first etching step is completed before the insulating film is exposed in the hole.
6. The method of manufacturing a semiconductor device according to claim 1, wherein the barrier insulating film is made of SiCH.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009085351A JP5218214B2 (en) | 2009-03-31 | 2009-03-31 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009085351A JP5218214B2 (en) | 2009-03-31 | 2009-03-31 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010238915A JP2010238915A (en) | 2010-10-21 |
| JP5218214B2 true JP5218214B2 (en) | 2013-06-26 |
Family
ID=43092983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009085351A Expired - Fee Related JP5218214B2 (en) | 2009-03-31 | 2009-03-31 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5218214B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101276258B1 (en) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | Apparatus and method for manufacturing semiconductor devices |
| JP5956299B2 (en) * | 2012-10-01 | 2016-07-27 | 日本電信電話株式会社 | Manufacturing method of fine structure |
| JP6422262B2 (en) * | 2013-10-24 | 2018-11-14 | 東京エレクトロン株式会社 | Plasma processing method and plasma processing apparatus |
| US10811270B2 (en) * | 2019-03-15 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra narrow trench patterning using plasma etching |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| JP3346475B2 (en) * | 2000-01-18 | 2002-11-18 | 日本電気株式会社 | Manufacturing method of semiconductor integrated circuit, semiconductor integrated circuit |
| JP2002280359A (en) * | 2001-03-15 | 2002-09-27 | Matsushita Electric Ind Co Ltd | Plasma etching device and manufacturing method for semiconductor device |
| US7140374B2 (en) * | 2003-03-14 | 2006-11-28 | Lam Research Corporation | System, method and apparatus for self-cleaning dry etch |
| JP2005191254A (en) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | Method of manufacturing semiconductor device |
| JP4832955B2 (en) * | 2005-06-07 | 2011-12-07 | 信越化学工業株式会社 | Resist underlayer film material and pattern forming method using the same |
| JP2008047582A (en) * | 2006-08-11 | 2008-02-28 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP4790649B2 (en) * | 2007-03-16 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2009
- 2009-03-31 JP JP2009085351A patent/JP5218214B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010238915A (en) | 2010-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI645506B (en) | Methods for forming semiconductor device having air gap | |
| US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
| US11171040B2 (en) | Removing polymer through treatment | |
| US9299603B2 (en) | Air gap formation by damascene process | |
| US6849539B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20180034377A (en) | Spacers with rectangular profile and methods of forming the same | |
| KR20160039525A (en) | Method of forming an interconnect structure for a semiconductor device | |
| JP5218214B2 (en) | Manufacturing method of semiconductor device | |
| JP2010186858A (en) | Method of manufacturing semiconductor device | |
| JP3781729B2 (en) | Manufacturing method of semiconductor device | |
| JPWO2007043634A1 (en) | Manufacturing method of multilayer wiring | |
| US9685374B1 (en) | Contact process flow | |
| JP4108310B2 (en) | Method for manufacturing semiconductor device having silicon-containing insulating film | |
| JP2007508697A (en) | Etchback method using dinitrogen monoxide | |
| CN112435983A (en) | Metal internal connection structure and its making method | |
| TW202316490A (en) | Package component and method for forming the same | |
| CN113782486B (en) | Semiconductor structure and forming method thereof | |
| CN115241123A (en) | Semiconductor device and method of forming the same | |
| TW202213456A (en) | Method of fabricating semiconductor structure | |
| JP4948278B2 (en) | Manufacturing method of semiconductor device | |
| KR100603703B1 (en) | Method for removing photoresist and method for forming metal line in semiconductor device using the same | |
| US20230154753A1 (en) | Patterned Semiconductor Device and Method | |
| KR101103550B1 (en) | A method for forming a metal line in semiconductor device | |
| US20220375759A1 (en) | Cyclic Plasma Etching Of Carbon-Containing Materials | |
| JP4436606B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5218214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |