JP5217659B2 - セラミック電子部品、およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品、およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP5217659B2
JP5217659B2 JP2008151785A JP2008151785A JP5217659B2 JP 5217659 B2 JP5217659 B2 JP 5217659B2 JP 2008151785 A JP2008151785 A JP 2008151785A JP 2008151785 A JP2008151785 A JP 2008151785A JP 5217659 B2 JP5217659 B2 JP 5217659B2
Authority
JP
Japan
Prior art keywords
plating
ceramic
glass particles
electronic component
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008151785A
Other languages
English (en)
Other versions
JP2009302129A (ja
Inventor
誠 小川
章博 元木
順一 斉藤
俊介 竹内
健一 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008151785A priority Critical patent/JP5217659B2/ja
Priority to US12/405,399 priority patent/US8315036B2/en
Publication of JP2009302129A publication Critical patent/JP2009302129A/ja
Application granted granted Critical
Publication of JP5217659B2 publication Critical patent/JP5217659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明はセラミック電子部品、およびその製造方法に関するものであり、特に、セラミック電子部品の外部電極、およびその外部電極をめっきにより形成する方法に関する。
従来より、セラミック電子部品として代表的な積層セラミックコンデンサは、複数の積層された誘電体セラミック層と、その界面に沿って形成された複数の層状の内部電極とを含む積層体に対し、前記積層体の表面に露出した内部電極を電気的に接続するよう複数の外部電極が形成されている。この従来の積層セラミックコンデンサの例を図3に示す。
図3によると、積層体102における、複数の内部電極104が露出する面、および複数の内部電極105が露出する面に、これらの複数の内部電極を電気的に接続するよう、外部電極が形成されている。一般的な外部電極の形成方法は、まず金属成分とガラス成分とを含む金属ペーストを前記露出する面に塗布し、熱処理して焼き付けることにより、ペースト電極層106および107が形成される。
そして、ペースト電極層106および107の表面に、Niを主成分とする第1のめっき層108および109が形成され、さらにその表面に、Snを主成分とする第2のめっき層110および111が形成される。すなわち外部電極は、ペースト電極層、第1のめっき層、および第2のめっき層の3層構造より形成される。
外部電極は、積層セラミックコンデンサがはんだを用いて基板に実装される際に、はんだとの濡れ性の高さが求められる。同時に、電気的に絶縁された状態の複数の内部電極を電気的に接続する役割が求められる。はんだ濡れ性の確保の役割はSnを主成分とする第2のめっき層110および111が果たしており、内部電極の電気的接続の役割は、ペースト電極層106および107が果たしている。第1のめっき層108および109は、はんだ実装時にはんだ喰われを防ぐため、第2のめっき層110および111の下地として役割をなしている。
しかし、ペースト電極層106および107は、その厚みが数十μm〜数百μmと大きい。したがって、この積層セラミックコンデンサの寸法を一定の規格値に収めるためには、このペースト電極層の体積を確保する必要が生じる分、静電容量確保のための実効体積を減少させる必要が生ずる。一方、めっき層はその厚みが数μm程度であるため、仮に第1のめっき層および第2のめっき層のみで外部電極を構成できれば、実効体積をより多く確保することができる。
たとえば、特許文献1には、積層体の内部電極層の露出した側壁面に対し、側壁面に露出した内部電極層が短絡されるようにその全面に無電解めっきによって導電性金属層を析出させる方法が開示されている。しかしこの方法では、側壁面に対する無電解めっきによる導電性金属層の固着力が弱いという問題があり、これが信頼性上に問題を引き起こす懸念がある。
一方、特許文献2には、セラミック素地表面に対し、ガラス粉を分散させた無電解めっき層を形成することにより、密着性に優れた外部電極を形成している。
特開昭63−169014号公報 特開平05−343259号公報
しかしながら、特許文献2に記載されている外部電極の形成方法では、その後に熱処理を行った際、その熱処理の条件によってはめっき層にブリスタが発生しやすいという問題があった。ブリスタが生じた場合、水分が浸入して信頼性が劣化するなどの問題が生じることがあり、また、外観も好ましくない。
また、特許文献2に記載されている外部電極の形成方法では、仮にガラス粒子をめっき金属と同時に共析させようとした際、ガラスが十分に析出しないという問題があった。また、めっき浴中にてガラスが溶解消失するという問題もあった。
本発明はこのような問題点に鑑みなされたものであって、実効体積率と信頼性に優れたセラミック電子部品、およびその製造方法を提供するものである。
すなわち本発明は、セラミック素体とセラミック素体の表面に形成された複数の外部電極とを備えるセラミック電子部品であって、前記外部電極が、金属膜で被覆されたガラス粒子が分散しためっき層を含み、当該ガラス粒子の少なくとも一部が前記セラミック素体に付着していることを特徴とする。
また、本発明においては、前記セラミック素体が、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体であり、前記金属膜で被覆されたガラス粒子が分散しためっき層が、前記積層体の表面に露出した内部電極層を電気的に直接接続するよう形成されていることも好ましい。
また、前記めっき層の主成分がCuであり、かつ、前記金属膜の主成分がNiであることも好ましい。
本発明は、本発明のセラミック電子部品を製造するための製造方法にも向けられる。
すなわち本発明は、セラミック素体を用意する工程と、金属膜で被覆されたガラス粒子を用意する工程と、前記金属膜で被覆されたガラス粒子が分散しためっき浴を用意する工程と、前記めっき浴を用いて、前記セラミック素体に対してめっきを行い、前記金属膜で被覆されたガラス粒子が分散しためっき層を形成する工程と、を備える前記ガラス粒子の少なくとも一部が前記セラミック素体に付着したセラミック電子部品の製造方法である。

また、本発明のセラミック電子部品の製造方法においては、前記セラミック素体が、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体であり、かつ、前記金属膜で被覆されたガラス粒子が分散しためっき層を形成する工程が、前記めっき浴を用いて、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部にめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層を形成するようにめっきする工程であることが好ましい。
また、本発明のセラミック電子部品の製造方法においては、前記金属膜で被覆されたガラス粒子が分散しためっき層を形成する工程の後に、前記ガラスの軟化点以上の温度において熱処理する工程を備えることも好ましい。
本発明によれば、外部電極が実質的にめっき層のみで形成されるため、実効体積率に優れたセラミック電子部品を得ることができる。また、めっき層が金属膜で被覆されたガラス粒子が分散しためっき層であるため、固着力が高く、ブリスタが少なく、信頼性に優れたセラミック電子部品を得ることができる。
また、めっき層を形成する面が、積層体における内部電極が露出する面である場合、熱処理が施された際、セラミック層と内部電極層との界面における隙間がガラス成分により充填され、
セラミック層と内部電極との界面から水分が浸入するのを防ぐことができる。したがって、より信頼性に優れた積層セラミック電子部品を得ることができる。
また、本発明のセラミック電子部品の製造方法によれば、めっき浴中に分散したガラス粒子が金属膜で被覆されているため、めっき析出と同時にガラス粒子が共析しやすくなる。したがって、めっき層中のガラス粒子の含有比率や分散度を容易に制御することができる。また、ガラス粒子が金属膜で被覆されているため、ガラス粒子がめっき浴中で溶解消失しにくくなり、めっき浴の管理が容易となる。さらに、ガラス粒子が金属膜で被覆されているため、ガラス粒子の凹凸部にめっき液などの水分が付着しにくいため、熱処理時にブリスタが発生しにくくなる。
また、本発明のセラミック電子部品の製造方法によれば、めっき工程の後にガラス軟化点以上の温度で熱処理することにより、ガラス成分とセラミック素体との固着力をより一層強くすることができ、信頼性により優れたセラミック電子部品を得ることができる。
本発明のセラミック電子部品は、その外部電極の形成において、ペースト電極、スパッタ電極、蒸着電極などを伴わず、セラミック素体に対し、直接めっき層を形成することが前提となる。そして、前記めっき層が金属膜で被覆されたガラス粒子が分散しためっき層であることを特徴とする。本発明のセラミック電子部品について、積層セラミックコンデンサの例を図1に示す。
図1によれば、積層セラミックコンデンサ1において、複数の積層された誘電体セラミック層3と、前記誘電体セラミック層の界面に沿って形成された複数の内部電極4、5とを含む積層体2に対し、前記積層体2の表面に露出した複数の内部電極4、5をそれぞれ電気的に接続するよう、外部電極が形成される。
外部電極は、まず内部電極4、5の露出する面に対し、金属膜で被覆されたガラス粒子が分散しためっき層である第1のめっき層6、7が形成される。その上に、必要に応じて耐はんだ喰われの役割をなす第2のめっき層8、9が形成される。さらにその上に、必要に応じてはんだ濡れ性を確保するための第3のめっき層10、11が形成されることにより構成される。第2のめっき層8、9、および第3のめっき層10、11においては、特に金属膜で被覆されたガラス粒子の分散は必須でない。また、図1においては、第1のめっき層6、7中の金属膜で被覆されたガラス粒子の表示は省略されている。また、図1では、外部電極が、第1のめっき層6、7、第2のめっき層8、9および第3のめっき層10、11からなる3層構造となっているが、本発明の目的を損なわなければ必ずしも3層構造である必要はない。
図1では、第3のめっき層10、11は、はんだに対し濡れ性が良好なことが求められるため、SnやAuなどを主成分とすることが望ましい。また、第2のめっき層8、9は、はんだ喰われを防ぐための下地の役割を果たすものであることが求められるため、Ni等を主成分とするものが好ましい。そして、第1のめっき層はの主成分は特に限られるものではないが、セラミック素体上へのつきまわりを重視すると、Cuなどが好ましい。
また、第1〜第3のめっき層は、通電処理により金属を析出させる電解めっきによるものであってもよいし、還元剤を用いて金属を析出させる無電解めっきによるものであってもよい。
次に、第1のめっき層6が積層体2の内部電極の露出面に形成されている部分の拡大図を図2に示す。図2では、第2のめっき層8および第3のめっき層10は省略されている。
図2に示すように、第1のめっき層6の中には、金属膜で被覆されたガラス粒子20が分散して存在している。これは、ガラス粒子21の表面のほぼ全面が金属膜22により被覆された状態である。ただし、熱処理などが施されたときは、ガラス粒子21が流動して球形に近い形状からから別の形状に変形したり、金属膜22が第1のめっき層6中に拡散したりすることがある。
このガラス粒子20のうち少なくとも一部が誘電体セラミック層3に付着することにより、第1のめっき層6の固着力が強くなる。また、ガラス成分が、誘電体セラミック層3と内部電極層4との界面に充填された場合、めっき液などの水分の浸入が効果的に防がれる。
このガラス粒子21の種類は特に限られるわけではないが、たとえば、B-Si系ガラスがあげられる。詳しくは、B-Si-Bi系、B-Si-アルカリ金属系、B-Si-アルカリ金属-(Ti,Zr)系、B-Si-アルカリ土類金属系、B-Si-アルカリ金属-アルカリ土類金属系、B-Si-Zn-アルカリ金属系、B-Si-Zn-アルカリ土類金属系、などが挙げられる。また、ガラス粒子の大きさは、0.01〜7μm程度が熱処理時の接合性のうえで好ましく、第1のめっき層6中のガラス粒子の含有割合は、0.1〜20体積%程度が好ましい。
また、ガラス粒子21を被覆する金属膜22の主成分は、本発明の目的を損なわない限り、特に限定されるものではないが、できればめっき金属と同種金属か、電気化学的に貴な金属が好ましい。これは、めっき浴中において、ガラス粒子21を被覆する金属膜22とめっき金属との置換反応を防ぐためである。たとえば、めっき金属種がCuの場合は、ガラス粒子21を被覆する金属膜22として適する金属として、Cu、Ag、Pd、Au、Ptなどがあげられ、めっき浴の成分によってはNiなども適する。また、めっき金属種がNiの場合は、これに加えて、Snなども適する。
金属膜22の被覆厚みは、ガラスを十分に被覆し、かつ粒径を抑えるために、0.05〜2μm程度が好ましい。
次に、本発明のセラミック電子部品の製造方法について、図1の積層セラミックコンデンサを例にとり説明する。
めっき前の積層体2は、露出している複数の内部電極4が、それぞれ電気的に絶縁された状態になっている。まず、この内部電極4の露出部分に対し、めっきによりめっき析出物を析出させる。そして析出しためっき析出物をさらに成長させ、隣り合う内部電極4の露出部におけるめっき析出物を互いに接続させる。これを内部電極4の露出する全面にて進めることにより、内部電極4の露出する面に対し、直接、均質で緻密な第1のめっき層6を形成する。
いわば、本発明におけるめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。電解めっきの場合は誘電体セラミック層3の厚みが10μm以下である場合、無電解めっきの場合は誘電体セラミック層3の厚みが20μm以下である場合、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
また、めっき前における、内部電極4の露出する面に対する内部電極の引っ込み量が、1μm以下であることが好ましい。これが1μmより大きいと、内部電極4の露出部分に電子が供給されにくく、めっき析出が生じにくくなるためである。この引っ込み量を小さくするには、サンドブラストやバレル研磨などの研磨を行えばよい。
さらに、めっき前における、内部電極4の露出する面に対して内部電極の端部が突出していることが好ましい。これは、サンドブラストなどの研磨条件を適宜調整することにより達成されるが、この研磨の際に内部電極4の突出した部分が被めっき面に平行な方向に伸びるため、隣り合う内部電極端部に析出しためっき析出物が互いに接続するのに要するめっき成長が低減される。このとき、電解めっきの場合は誘電体セラミック層3の厚みが20μm以下、無電解めっきの場合は誘電体セラミック層の厚みが50μm以下であれば、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
なお、第1のめっき層6、7が形成されれば、第2のめっき層8、9や第3のめっき層10、11は通常のめっき方法にて容易に形成できる。
次に、めっき方法の詳細について説明する。
電解めっきの場合は、例えば、給電端子を備える容器中に、前記外部電極を形成する前の積層体および導電性メディアを投入し、金属イオンまたは金属錯体を含むめっき浴に浸漬し、前記容器を回転、揺動、または振動させながら通電する。被めっき物が積層体である場合は、内部電極の露出端を析出開始点として利用することができるが、被めっき物表面がセラミックのみからなる場合は、表面に金属微粒子を付着させるなどの前処理が必要となる。
一方、無電解めっきの場合は、めっき浴中の還元剤によりめっき析出物を析出させる。この場合、還元剤の作用を促進させる触媒が必要であるが、被めっき物が積層体である場合は、内部電極の露出端を触媒核として利用することもできる。また、内部電極に触媒能がない場合、または被めっき物の表面がセラミックのみからなる場合は、事前の触媒付与処理や、触媒能を有する金属からなる攪拌媒体を用いることが必要である。
金属膜で被覆されたガラス粒子20が分散しためっき層を形成するには、使用するめっき浴中に金属膜で被覆されたガラス粒子20を分散させればよい。めっき金属が析出する際、同時に金属膜で被覆されたガラス粒子が共析する。このとき、ガラス粒子を被覆する金属膜22は、ガラス粒子21が第1のめっき層6中に吸着するのを助ける。結果として、めっき層中のガラス粒子21の含有割合や分散度を制御しやすくなる。さらに、ガラス粒子21を被覆する金属膜22には、ガラス粒子がめっき浴中にて溶解消失するのを防ぐ。
また、めっき浴中に金属膜で被覆されたガラス粒子20を安定して分散させるには、めっき浴を適度に攪拌すればよい。めっき浴中のガラス粒子の濃度は、0.5〜50g/L程度が好ましい。ガラス粒子21を金属膜22で被覆する方法は、本発明の目的を損なわなければ特に限定されるものではない。たとえば、スパッタ、蒸着、無電解めっき、などの方法がある。
金属膜で被覆されたガラス粒子を含むめっき層が形成された後、ガラス粒子の軟化点以上の温度にて熱処理を行うと、めっき層中のガラス粒子が積層体側に流動、固着し、第1のめっき層6の積層体に対する固着力がより向上する。このとき、熱処理に伴うブリスタは殆ど発生しない。
なお、本発明のセラミック電子部品が図1のような積層セラミック電子部品の場合、その外部電極は実質的にめっき層のみからなるが、複数の内部電極の接続に直接関わらない部分においてであれば、ペースト電極が形成されていても差し支えない。たとえば、内部電極が露出する端面に隣接する面へも外部電極を延長させたい場合には、厚膜ペースト電極を形成させてもよい。この場合、はんだ実装が行いやすくなるとともに、めっき層の端部からの水分浸入が効果的に防止される。
セラミック電子部品としては、積層セラミックコンデンサが代表的であるが、チップインダクタ、チップサーミスタなどにも応用可能である。すなわちセラミック層は、互いに電気的に絶縁されている状態であれば、その材質は特に問われるものではない。たとえば、誘電体セラミックに限らず、圧電体セラミック、半導体セラミック、磁性体セラミックなどでも構わないし、樹脂を含んだものでも構わない。もちろん、積層型の電子部品に限らず、内部電極を含まない単純なセラミック電子部品にも適用可能である。
また、図1の積層セラミックコンデンサにおいては、外部電極は1対であるが、外部電極が複数対備えるアレイタイプのものであってもよい。
以下、本発明のセラミック電子部品、およびその製造方法の実施例について説明する。
[実施例1]
被めっき物として、長さ1.0mm、幅0.5mm、厚み0.5mmの積層セラミックコンデンサ用の積層体を用意した。誘電体層はチタン酸バリウム系誘電体材料からなり、内部電極はNiを主成分とするものであった。また、隣り合う内部電極間の誘電体層の厚みは2μmであり、内部電極層の厚みは1μmであった。
この積層体を乾燥後、研磨剤を用いてサンドブラスト処理を行い、内部電極の露出する積層体の面に対する内部電極の平均突出量を1μmとした。
次に、軟化点が600℃で、平均粒径が1.1μmのB−Siガラス粉末を用意した。このガラス粉末の表面を、スパッタ法で導電化処理した後、ガラス侵食力の弱いワット浴によりNiめっき膜で被覆した。そして、非酸化雰囲気中にて550℃にて熱処理し、ガラス粒子に付着した水分を蒸発させるとともに、Ni膜の緻密性を向上させた。このNi膜の厚みは平均で0.2μmであった。
このNi膜で被覆されたガラス粒子を、メルテックス社製ピロゾールからなるピロりん酸系電解めっき浴に、濃度が10g/Lとなるよう添加し、浴温58℃、pH8.7の状態にて攪拌し、分散させた。
次に、上記積層体30mLを、容積300mLの回転バレル中に投入し、それに加えて、0.7mmφのはんだボールを70mL投入した。
前記回転バレルを、前記めっき浴に浸漬し、回転数20rpm.にて回転させながら、電流10Aにて通電を開始した。このようにして、内部電極の露出する積層体の表面に、Ni膜で被覆されたガラス粒子が分散した厚み5μmのCuめっき層が形成された。
次に、回転バレルより積層体を取り出し、窒素雰囲気中にて昇温速度5℃/minにて700℃に昇温し、10分間キープした。
再度、上記Cuめっき層を形成した積層体を回転バレルに投入し、pHを4.2に調整した浴温60℃のNiめっき用ワット浴に浸漬し、回転数20rpm.にて回転させながら、電流10Aにて通電を開始した。このようにして、Cuめっき層の上に、厚み3.0μmのNiめっき層が形成された。
さらに、上記Niめっき層を形成した積層体の入った回転バレルを、pHを5.0に調整した浴温33℃のSnめっき浴(ディップソール社製Sn−235)に浸漬させ、回転数20rpm.にて回転させながら、電流6Aにて通電を開始した。このようにして、Niめっき層の上に、厚み3.0μmのSnめっき層が形成された。
以上のようにして、積層体に対して、ペースト電極層などを形成せずに、めっき層からなる外部電極を備える積層セラミックコンデンサを得た。
積層セラミックコンデンサを100個サンプリングし、外部電極の表面を光学顕微鏡で観察したところ、いずれの試料においてもブリスタの発生は認められなかった。
また、積層セラミックコンデンサをエポキシ基板にはんだ実装し、図1の紙面に相当する積層セラミックコンデンサの側面の中心部に対し、基板と水平な方向、すなわち紙面に垂直な方向に相当する方向に応力を印加し、外部電極が剥離した時点の応力を外部電極の固着力とした。10個の固着力の平均値をとったところ、80Nという十分な値を示した。
[実施例2]
被めっき物として、実施例1と同じ積層体、およびガラス粒子を用意した。ガラス粒子は実施例1と同様の方法にてNi膜による被覆を行った。
このNi膜による被覆が施されたガラス粒子を、奥野製薬社製OPCカッパーTからなる無電解Cuめっき浴に、濃度が30g/Lとなるよう添加し、浴温40℃、pH12の状態にて攪拌し、分散させた。
次に、上記積層体30mLを、容積300mLの回転バレル中に投入し、それに加えて、0.7mmφのCu膜でコートされたはんだボールを70mL投入した。
前記回転バレルを、前記めっき浴に浸漬し、回転数12rpm.にて回転させたところ、内部電極の露出する積層体の表面に、ガラス粒子が分散した厚み5μmのCuめっき層が形成された。
次に、回転バレルより積層体を取り出し、窒素雰囲気中にて昇温速度5℃/minにて700℃に昇温し、10分間キープした。
以上にようにして、Cuめっき層を形成した積層体に対し、実施例1と同様の方法において、Niめっき層およびSnめっき層を形成した。このようにして、めっき層からなる外部電極を備える積層セラミックコンデンサを得た。
積層セラミックコンデンサを100個サンプリングし、外部電極の表面を光学顕微鏡で観察したところ、いずれの試料においてもブリスタの発生は認められなかった。
また、外部電極の固着力を実施例1と同じ方法で測定したところ、10個の平均値で80Nを示した。
[比較例1]
被めっき物として、実施例2と同じ積層体、およびガラス粒子を用意した。
この積層体に対し、ガラス粒子に対して金属膜による被覆を行わなかったこと以外においては、実施例2と同様の無電解めっき方法にて、Cuめっき層を形成した。
Cuめっき層を形成した積層体に対し、実施例2と同じ条件にて熱処理を行った後、実施例1と同様の方法にて、Niめっき層、Snめっき層を形成した。このようにして、めっき層からなる外部電極を備える積層セラミックコンデンサを得た。
積層セラミックコンデンサを100個サンプリングし、外部電極の表面を光学顕微鏡で観察したところ、すべての試料においてブリスタの発生が認められた。
また、外部電極の固着力を実施例1と同じ方法で測定したところ、10個の平均値で60Nという値が得られた。
本発明のセラミック電子部品の一例である積層セラミックコンデンサの断面図。 図1における、第1のめっき層の部分の拡大図である。 従来の積層セラミックコンデンサの断面図。
符号の説明
1 積層セラミックコンデンサ
2 積層体
3 誘電体セラミック層
4、5 内部電極層
6、7 第1のめっき層
8、9 第2のめっき層
10、11 第3のめっき層
20 金属膜で被覆されたガラス粒子
106、107 ペースト電極層

Claims (6)

  1. セラミック素体とセラミック素体の表面に形成された複数の外部電極とを備えるセラミック電子部品であって、
    前記外部電極が、金属膜で被覆されたガラス粒子が分散しためっき層を含み、当該ガラス粒子の少なくとも一部が前記セラミック素体に付着していることを特徴とする、セラミック電子部品。
  2. 前記セラミック素体が、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体であり、
    前記金属膜で被覆されたガラス粒子が分散しためっき層が、前記積層体の表面に露出した内部電極層を電気的に直接接続するよう形成されていることを特徴とする、請求項1に記載のセラミック電子部品。
  3. 前記めっき層の主成分がCuであり、かつ、前記金属膜の主成分がNiであることを特徴とする、請求項1または2に記載のセラミック電子部品。
  4. セラミック素体を用意する工程と、
    金属膜で被覆されたガラス粒子を用意する工程と、
    前記金属膜で被覆されたガラス粒子が分散しためっき浴を用意する工程と、
    前記めっき浴を用いて、前記セラミック素体に対してめっきを行い、前記金属膜で被覆されたガラス粒子が分散しためっき層を形成する工程と、を備える前記ガラス粒子の少なくとも一部が前記セラミック素体に付着したセラミック電子部品の製造方法。
  5. 前記セラミック素体が、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体であり、
    前記金属膜で被覆されたガラス粒子が分散しためっき層を形成する工程が、前記めっき浴を用いて、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部にめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層を形成するようにめっきする工程であることを特徴とする、請求項4に記載のセラミック電子部品の製造方法。
  6. 前記金属膜で被覆されたガラス粒子が分散しためっき層を形成する工程の後に、前記ガラスの軟化点以上の温度において熱処理する工程を備える、請求項4または5に記載のセラミック電子部品の製造方法。
JP2008151785A 2008-06-10 2008-06-10 セラミック電子部品、およびセラミック電子部品の製造方法 Active JP5217659B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008151785A JP5217659B2 (ja) 2008-06-10 2008-06-10 セラミック電子部品、およびセラミック電子部品の製造方法
US12/405,399 US8315036B2 (en) 2008-06-10 2009-03-17 Ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008151785A JP5217659B2 (ja) 2008-06-10 2008-06-10 セラミック電子部品、およびセラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2009302129A JP2009302129A (ja) 2009-12-24
JP5217659B2 true JP5217659B2 (ja) 2013-06-19

Family

ID=41400094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008151785A Active JP5217659B2 (ja) 2008-06-10 2008-06-10 セラミック電子部品、およびセラミック電子部品の製造方法

Country Status (2)

Country Link
US (1) US8315036B2 (ja)
JP (1) JP5217659B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267511B2 (ja) * 2010-06-23 2013-08-21 Tdk株式会社 電子部品
JP2012199353A (ja) 2011-03-22 2012-10-18 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5769532B2 (ja) * 2011-07-22 2015-08-26 京セラ株式会社 コンデンサおよびその製造方法
KR20130065199A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20140003001A (ko) * 2012-06-28 2014-01-09 삼성전기주식회사 적층 세라믹 전자부품
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
JP6451186B2 (ja) * 2014-09-30 2019-01-16 株式会社村田製作所 コンデンサ素子
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR102284127B1 (ko) * 2019-12-18 2021-07-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
JP2021103711A (ja) * 2019-12-25 2021-07-15 株式会社村田製作所 積層セラミック電子部品
KR20210106689A (ko) * 2020-02-21 2021-08-31 삼성전기주식회사 적층형 전자 부품
KR20220046893A (ko) * 2020-10-08 2022-04-15 삼성전기주식회사 적층 세라믹 전자부품
DE212021000512U1 (de) 2021-02-01 2023-08-22 Murata Manufacturing Co., Ltd. Elektronisches Bauteil

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH05343259A (ja) * 1992-06-11 1993-12-24 Tdk Corp セラミック電子部品及びその製造方法
JP3247767B2 (ja) 1993-06-08 2002-01-21 株式会社シミズ 複合めっき法
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
JP2000285733A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd 導電性粉体の製造方法とそれを用いた導電性ペースト及び電子部品
JP4748553B2 (ja) * 2000-09-12 2011-08-17 Hoya株式会社 ウエハ一括コンタクトボード用コンタクト部品及びその製造方法
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
WO2007049456A1 (ja) * 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007097180A1 (ja) * 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP4807410B2 (ja) * 2006-11-22 2011-11-02 株式会社村田製作所 積層型電子部品およびその製造方法

Also Published As

Publication number Publication date
JP2009302129A (ja) 2009-12-24
US8315036B2 (en) 2012-11-20
US20090303655A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
JP5217659B2 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP5181807B2 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP5217658B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP5289794B2 (ja) 積層型電子部品およびその製造方法
JP5188390B2 (ja) 積層型電子部品およびその製造方法
JP5397504B2 (ja) 積層型電子部品およびその製造方法
JP4807410B2 (ja) 積層型電子部品およびその製造方法
JP5056485B2 (ja) 積層型電子部品およびその製造方法
JP5116661B2 (ja) 積層型電子部品の製造方法
JP5493328B2 (ja) 積層型電子部品の製造方法
CN102376449B (zh) 层叠型陶瓷电子部件及其制造方法
JP2010267901A (ja) 積層型電子部品およびその製造方法
JP2010093113A (ja) 積層型電子部品およびその製造方法
US20070109718A1 (en) Insulating ceramic composition, insulating ceramic sintered compact, and mololithic ceramic electronic component
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
US8077445B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
CN102376450A (zh) 层叠型陶瓷电子部件及其制造方法
JP2002025345A (ja) 耐マイグレーション性に優れた導電性粒子
JPH08273967A (ja) 電子部品の電極形成方法
JP5783242B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5217659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150