JP5217182B2

JP5217182B2 - 高周波増幅回路

Info

Publication number: JP5217182B2
Application number: JP2007043001A
Authority: JP
Inventors: 工宮下
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-02-22
Filing date: 2007-02-22
Publication date: 2013-06-19
Anticipated expiration: 2027-02-22
Also published as: JP2008206106A

Description

本発明は高周波増幅回路に関し、更に詳しくは、入力信号を増幅するキャリア増幅素子と、前記入力信号のうちの振幅が所定以上となる該入力信号を増幅するピーク増幅素子とを備え、前記キャリア増幅素子と前記ピーク増幅素子の出力を合成して出力するドハティ型の高周波増幅器を備える高周波増幅回路に関する。

近年、広帯域なワイヤレスシステムが実用化されつつあり、その変復調システムには、直交する多数のキャリアを用いる直交周波数分割多重変調方式（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）を採用することで、周波数利用率の高いシステムを実現しようとしている。

例えば、ＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）に関する規格では、変調方式に直交周波数分割多重（ＯＦＤＭ)方式を用いており、各データが使用する周波数を時間で分ける方法を用いている。一方、モバイルブロードバンドシステムに関する規格では直交周波数分割多元接続（ＯＦＤＭＡ：Orthogonal Frequency Division Muule Access）方式を用いており、ＯＦＤＭ方式の時間に加えてサブキャリアでも各データを分けられる。

このように多数のキャリアを用いるＯＦＤＭ通信では、入力信号の振幅が瞬間的に大きく変動することから、信号波形のピーク電力対平均電力比（ＰＡＲ）が非常に高くなるため、高いピーク出力電力を持つ電力増幅器を使うことで歪みを抑える必要がある。このとき、広いダイナミックレンジで線形性を保つために平均電力と飽和電力との差として与えられるバックオフを大きく取らねばならず、このために電力効率が大幅に低下してしまう。

このような電力効率の低下を緩和するものとして、従来よりドハティ（Doherty）型の
増幅器（以下、ドハティ増幅器と呼ぶ）が知られている。図５は従来技術を説明する図で、ドハティ増幅器の典型的な動作を示している。ドハティ増幅器は、Ａ〜ＡＢ級で動作するキャリア（main）増幅器６１と、Ｃ級で動作するピーク（auxiliary）増幅器６４とを備え、キャリア増幅器６１の入力よりもλ／４（９０°）遅れた信号をピーク増幅器６４に入力すると共に、キャリア増幅器６１の出力をλ／４遅らせてピーク増幅器６４の出力に合成する構成となっており、入力の信号電力を上げて行くとキャリア増幅器６１が先に飽和動作を開始する。その際には、キャリア増幅器６１の出力にインピーダンスＲ０のλ/４波長線路（インピーダンス変換器）を設けることで、キャリア増幅器６１の見かけ上の負荷インピーダンスを変化させ、高い効率を実現している。

図５（Ａ）は入力信号レベルが小さい場合を示しており、この場合はＣ級バイアスされたピーク増幅器６４はＯＦＦ状態になっているため、その出力インピーダンスは∞（開放状態）であり、キャリア増幅器６１のみが動作する。この状態では、負荷インピーダンス（Ｒ０／２）はインピーダンス変換器６２の作用によりインピーダンス変換されるため、キャリア増幅器６１の出力から見た負荷インピーダンスはＲ０２／（Ｒ０/２）＝２Ｒ０
となり、飽和電力は小さいが、高い効率が得られる。

図３（Ｂ）は入力信号レベルが大きい場合を示しており、入力信号電力レベルが大きくなると、キャリア増幅器６１のみならず、ピーク増幅器６４も動作開始して電力を出力すると共に、両者は並列に接続されているため、各増幅器６１，６４が見た負荷インピーダンスは共にＲ０になり、より大きい飽和電力が得られる。

しかし、同一サイズ（出力容量）のキャリア増幅器とピーク増幅器とを組み合わせても、電力増幅の幅広いい動作レンジが得られない。

この点、従来は、キャリア増幅器と、ピーク増幅器とに最大出力電力（サイズ）の異なるデバイスを用いると共に、ピーク増幅器の前段の位相調整器と後段のインピーダンス変換器とにより、キャリア増幅器からみた負荷インピーダンスＲ_Ｌを減少させて電力増幅の最適動作を行わせ、ドハティ増幅器の電力増幅効率の高効率化及び高線形化を実現するものが知られている（特許文献１）。
特開２００６−１６６１４１

しかし、ドハティ増幅回路で素子サイズの比を４以上にとると、キャリア増幅器が低い信号電力で飽和して高い効率を与えるが、そこから信号電力を上げて行くとピーク増幅器が飽和動作に至るまでの広い電力範囲で効率の極端な低下が起きるため、実用的ではなかった。特に、多チャネルの信号をダイナミックに多重するＯＦＤＭＡ通信では入力信号電力が１０ｄＢ以上容易に振れるため、更にバックオフ（即ち、素子サイズの比）を深くする必要があるが、更に効率の低下を招いてしまう。

図５（Ｃ）に従来の４−Ｗａｙ（素子サイズの比が４に相当）ドハティ増幅器の理論上の効率特性を示す。横軸はキャリア増幅器とピーク増幅器が共に飽和したときの入力信号レベルを０ｄＢとし、それより入力を下げた時のバックオフ（ｄＢ）を表し、縦軸は効率（％）を表わす。図より分るように、４−Ｗａｙドハティ増幅器では１２ｄＢで最大効率が得られているが、それより入力信号レベルが増すところで効率は大幅に（−３０％程度）低下している。

本発明は上記従来技術の問題点に鑑みなされたもので、その目的は、最大信号レベルから相当程度低い信号電力が入力された時でも高い電源効率が得られるドハティ型の高周波増幅器を備える高周波増幅回路を提供することにある。

本発明の高周波増幅回路は、入力信号を増幅するキャリア増幅素子と、前記入力信号のうちの振幅が所定以上となる該入力信号を増幅するピーク増幅素子とを備え、前記キャリア増幅素子と前記ピーク増幅素子の増幅出力を合成して出力するドハティ型の高周波増幅器を備える高周波増幅回路において、主信号により所定の搬送波信号を変調して前記入力信号を形成する変調手段と、前記主信号の振幅に応じて前記所定の搬送波信号の振幅を変化させる振幅変調手段とを備え、前記高周波増幅器は、前記キャリア増幅素子よりも大きい出力容量の前記ピーク増幅素子を備え、該ピーク増幅素子はＥ級又はＦ級の出力回路を備えると共に、略Ｃ級の範囲で動作可能にバイアスされているものである。

本発明では、Ｅ級又はＦ級の出力回路を備えるピーク増幅素子を略Ｃ級の範囲で動作可能にバイアスする構成により、入力信号の振幅が比較的小さい時からでも、ピーク増幅素子では入力信号振幅に応じたパルス幅のパルス信号を生成する所謂パルス幅変調が高い線形性を保って行われることになり、これにより、入力信号の広いダイナミックレンジに渡って高い効率を維持できる。
また本発明では、主信号（即ち、入力信号）の振幅に応じてキャリア増幅器やピーク増幅器で生ずるような非線形歪みの分を、予め変調前の搬送波信号に対して主信号の振幅に応じた振幅補正を加える簡単な構成により最終の歪み補償を高速かつ適正に行える。従って、キャリア増幅出力とピーク増幅出力との間で常に適正な振幅合成が保て、よって、高い電力効率と線形性を維持できる。

好ましくは、前記ピーク増幅素子の出力容量が前記キャリア増幅素子の出力容量よりも７倍以上大きいものである。従って、ＯＦＤＭＡ通信におけるように極めて広いダイナミックレンジを有する入力信号の増幅用途においても、高い電力効率と線形性を維持できる。

また好ましくは、前記キャリア増幅素子はＢ級に近いＡＢ級にバイアスされている。従って、低レベルの入力信号を効率よく線形増幅可能である。

また好ましくは、前記ピーク増幅素子に加える電源電圧が前記キャリア増幅素子に加える電源電圧よりも高い。従って、大きい振幅の入力信号を効率よく増幅できる。

また好ましくは、前記キャリア増幅素子又はピーク増幅素子の出力を送信すべき距離に応じて該キャリア増幅素子又はピーク増幅素子の電源電圧を変化させる電圧制御手段を備える。従って、特に携帯端末等においては、基地局と遠い時にはキャリア／ピーク増幅素子の電源電圧を上げて、信頼性の高い通信を確保すると共に、基地局に近いときには電源電圧を下げることで、消費電力を節約し、こうしてバッテリ寿命を延ばせる。

また好ましくは、前記キャリア増幅素子に入力する入力信号の振幅を所定閾値でクランプするクランプ手段を備える。従って、キャリア増幅素子に過大な信号が入力されるのを阻止でき、キャリア増幅素子が破壊されるのを有効に防止できる。

以上述べた如く本発明によれば、マイクロ波やミリ波帯等における高周波信号を入力の広いダイナミックレンジにわたって効率よく増幅可能なため、例えば小型軽量な電池で長時間使用可能な移動機等を提供でき、また、固定局や基地局における通信装置の小型化、及び消費電力や発熱の削減に大きく寄与できる。

以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図１は実施の形態による高周波増幅器の回路図で、ドハティ型の電力増幅器を示している。

図において、１０はキャリア増幅器に入力する信号のディジタル信号処理を行うキャリア信号入力処理部、２０はピーク増幅器に入力する信号のディジタル信号処理を行うピーク信号入力処理部、５１，５２はＤ／Ａ変換器、３０はキャリア入力信号を増幅するキャリア増幅器、Ｑ１はキャリア増幅器を構成するＦＥＴ等からなるキャリア増幅素子、３１はキャリア増幅素子Ｑ１の入力インピーダンスに整合するための整合回路、Ｃｃはカップ
リングコンデンサ、Ｃ１は基本波成分の短絡用コンデンサ、３２はキャリア増幅素子Ｑ１に給電する給電回路（λ／４長スタブ）、４０はピーク入力信号を増幅するピーク増幅器、Ｑ２はピーク増幅器を構成するＦＥＴ等からなるピーク増幅素子、４１はピーク増幅素子Ｑ２の入力インピーダンスに整合するための整合回路、Ｃ２は基本波成分の短絡用コンデンサ、４２はピーク増幅素子Ｑ２に給電する給電回路（λ／４長スタブ）、５３，５４は基本波成分を通過させるＬＣ直列共振同調回路、５５は特性インピーダンス５０Ωでλ／４線路長のストリップ線路（インピーダンス変成器）、５６は特性インピーダンス５０のストリップ線路、ＲＬは負荷抵抗（例えば５０Ω）である。

上記の基本波成分とは、シングルキャリアの場合はその基本波成分を表し、またＯＦＤＭ通信の場合はマルチキャリアをカバーする帯域成分を表す。また、キャリア信号入力処理部１０やピーク信号入力処理部２０における各種のディジタル信号処理機能はＤＳＰ（Digital Signal Processor）等により実現される。

一例のキャリア増幅素子Ｑ１としてＭＥＳＦＥＴ（例えばＦＳＵ０２ＬＧ）を使用し、かつピーク増幅素子Ｑ２としてＭＥＳＦＥＴ（例えばＰＯ１２０００９Ｐ）を使用した。このキャリアＦＥＴＱ１はＰ１ｄＢ＝２５ｄＢｍ（２５０ｍＷ）までを出力可能であり、ピークＦＥＴＱ２はＰ１ｄＢ＝３５ｄＢｍ（略１Ｗ）までを出力可能である。ここで、Ｐ１ｄＢとは、増幅素子のリニア特性が維持できなくなる出力電力から１ｄＢバックオフしたところで出力可能な電力を表す。

キャリアＦＥＴＱ１は、例えばドレイン電圧Ｖｄｄ１＝８Ｖの下で、Ｂ級に近いＡＢ級にバイアスされ、Ｂ級相当で動作する。一方、ピークＦＥＴＱ２は、例えばドレイン電圧Ｖｄｄ２＝１０Ｖの下で、Ｃ級相当にバイアスされ、Ｅ級（又はＦ級）の出力回路と協動してＥ級（又はＦ級）相当のスイッチング動作を行う。この場合に、最大信号レベルから相当程度低い信号電力が入力された時にも高い電源効率を得るために、両ＦＥＴＱ１，Ｑ２共にバイアス電流は小さく（実質０に）設定されている。この事により両ＦＥＴＱ１，Ｑ２の出力信号は共に激しく歪み、高調波が発生する。この高調波については後述する。

信号源からの入力信号はキャリア信号入力処理部１０とピーク信号入力処理部２０とに入力する。一例の入力信号は所定周期で逆ＦＦＴ処理されたディジタル信号であり、１サンプリングデータ当たり、チャネル多重数に応じた信号振幅の情報を含んでいる。キャリア信号入力処理部１１では、図示しないが、入力信号中の所定閾値を超える振幅成分を該所定閾値にクランプすることで、キャリアＦＥＴＱ１に過大な信号が入力されるのを防止するクランプ手段を備える。一方、ピーク信号入力処理部２０では、入力信号の位相を９０°±α遅延させたピーク入力信号を形成して出力する。この±αはピークＦＥＴＱ２等における位相のずれを補償するためのものである。

係る構成により、入力信号が低レベルの場合はキャリア増幅器３０のみが増幅動作を行い、増幅信号を出力する。この時、ピーク増幅器４０ではピークＦＥＴＱ２がカットオフしているため、消費電力は発生しないと共に、キャリア増幅器３０の出力側に設けたλ／４長線路５５のインピーダンス変換作用により、負荷側を見た見かけ上のインピーダンスは１００^２／５０＝２００Ωに変化しており、これによりキャリア増幅器３０の電力効率を高めている。また、このλ／４長線路５５は、キャリア増幅器３０の増幅出力を９０°遅らせることでピーク増幅器４０の増幅出力に同相で合成する作用も有する。

一方、入力信号が所定レベル以上になると、ピークＦＥＴＱ２が動作状態となって入力信号を増幅し、出力信号を発生する。この場合に、ピークＦＥＴＱ２を広い信号電力範囲で高効率動作させるには、ピークＦＥＴＱ２をＥ級増幅器に準じた状態でスイッチング動作させるのが有効である。本実施の形態では、これは次のように実現されている。

ピークＦＥＴＱ２のドレイン端子に接続した給電線路４２は、偶数次の高調波を接地するフィルタ機能を有しており、これによりＦＥＴＱ２のドレイン端子では奇数次の高調波が基本波に重畳され、方形波に近い電圧波形が現れる。更に、この奇数次の高調波はドレイン−ゲート間の寄生容量を通して入力信号に重畳される。人出力間の信号の間係は以下の様に表される。

即ち、源入力信号ｖ_ｉｎは、

で表され、ドレイン電圧波形ｖ_ｄは、

で表される。また、ゲート電圧波形ｖ_ｇは、

で表される。ここで、ａは源入力信号の振幅、ｇ_３，ｇ_５，…は奇数次の高調波利得、ｇｆｂ_３，ｇｆｂ_５，…は高調波の帰還利得であり、これらの全ては正の量である。

上式により、ピークＦＥＴＱ２のドレイン端子では基本波成分に同符号の奇数次高調波が重畳され、ゲート端子では基本波に逆符号の奇数次高調波が重畳される事がわかる。このため、ドレイン電圧波形ｖｄは方形波に類したＦ級の動作となり、かつゲート電圧波形ｖｇは三角波に類し、こうして、ピークＦＥＴＱ２は入力信号振幅でパルス幅変調する働きを成すことになる。このため、ドレイン端子には入力信号振幅でパルス幅変調され方形波に類する電圧波形が現れることになり、Ｆ級動作のように広い出力電力範囲での高い電源効率を享受する事ができる。

このように、ピークＦＥＴＱ２では、入力信号中のゲートバイアスを超える成分が、ピークＦＥＴＱ２を高速でスイッチングさせ、かつ十分に飽和させることができるため、高い電力効率が得られる。即ち、ピークＦＥＴＱ２がオフのときは殆ど電流が流れないため損失は発生せず、かつ該ＦＥＴＱ２がオンのときはその電圧降下（ソース抵抗）が充分に小さいため、パワー損失は小さい。

更に、負荷側に接続したＬＣ直列共振同調回路５４は、基本波成分に対しては低いリアクタンス（例えば１００Ω）を示すが、その他の高調波成分に対しては高いリアクタンスを示すため、基本波成分電流は直列共振同調回路５４を通過して負荷抵抗Ｒ_Ｌに印加されるが，高調波電流は遮断される。このため、負荷抵抗ＲＬには実質的に正弦波電流が流れ、こうして、負荷抵抗ＲＬでは入力のシングルキャリア又はＯＦＤＭの信号波形が忠実に再生される。

このように、本実施の形態では、ピーク増幅素子Ｑ２の出力容量（サイズ）をキャリア増幅素子Ｑ１の出力容量（サイズ）の７倍以上としながらも、該ピーク増幅素子Ｑ２を、その入力信号レベルが相当量小さい段階よりＥ級（又はＦ級）アンプに準じた状態でスイッチング動作させるため、入力信号レベルの広いダイナミックレンジに渡って高い効率と線形性を維持できる。

なお、入力信号レベルが高い区間ではキャリアＦＥＴＱ１もピークＦＥＴＱ２と同様にスイッチング動作することになるため、高い効率が得られる。

図２は実施の形態による高周波増幅器の入出力特性を示す図で、図の横軸は入力電力Ｐｉｎを表し、縦軸は出力電力Ｐｏｕｔ及び、投入した直流電力Ｐ_ＤＣがどれだけマイクロ波電力Ｐｏｕｔに変換されたかを表す電力付加効率ＰＡＥ(power added efficiency)を表している。なお、電力付加効率ηは、
η＝（Ｐ_ｏｕｔ−Ｐ_ｉｎ）/Ｐ_ＤＣ
で定義される。また、図の実線は本実施の形態によるドハティ増幅器にシングルキャリア信号を加えた場合の特性を表し、点線はＯＦＤＭ（マルチキャリア）信号を加えた場合の特性を表している。但し、ＯＦＤＭ信号については平均入力及び平均出力のパワーを表している。

本実施の形態では、入力信号電力Ｐｉｎが−２０ｄＢｍ〜２０ｄＢｍの範囲で増加する時、出力信号電力Ｐｏｕｔは−１０ｄＢｍ〜３０ｄＢｍ弱の範囲で略リニアに増加している。一方、電力付加効率ＰＡＥについては、シングルキャリア信号では入力電力が略１０ｄＢｍのところで約４７％のピークをつけ、そこから１５ｄＢｍ以上の幅の入力範囲に渡って４０％以上の高い効率を維持している。ＯＦＤＭ信号についても同様の特性が得られた。従って、相当量低い入力信号レベルから高い電力効率が得られると共に、そこから入力信号レベルが高まっても電力効率は殆ど低下する事がなく、最大の入力信号レベルまで高い効率を維持している。

このように、本実施の形態によれ、ピーク増幅素子Ｑ２の出力容量（サイズ）をキャリア増幅素子Ｑ１の７（又は１０）倍以上としながらも、ピーク増幅素子Ｑ２をＥ（又はＦ級）で動作させることにより、入力信号レベルの広いダイナミックレンジに渡ってドハティ増幅器としての高い電力効率と線形性を維持できる。

このため、例えばＯＦＤＭ信号を用いた広帯域通信では、信号電力のＰＡＲ（peak average ratio）が１０倍以上となるような信号を高効率で送信する事が可能となる。従って、基地局ＢＳ（base station）や移動局ＭＳ（mobile station）等に対して省電力、小型、低コスト、高信頼、低運用コストの利益を提供でき、特に、移動局ＭＳに関してはこれに加えて電池の寿命延長、軽量化に大きく寄与できる。

図３は他の実施の形態による高周波増幅回路を説明する図（１）で、送信地域（目標）の遠近等に応じてキャリアＦＥＴＱ１及びピークＦＥＴＱ２に加えるドレイン電圧Ｖｄｄ１，Ｖｄｄ２を可変にする場合を示している。図において、電圧制御部１１，２１は送信地域に応じて入力される電圧制御信号に従ってキャリアＦＥＴＱ１及びピークＦＥＴＱ２に加えるドレイン電圧Ｖｄｄ１，Ｖｄｄ２を可変にする。例えば、送信距離が遠い場合はドレイン電圧Ｖｄｄ１，Ｖｄｄ２を上げ、送信距離が近い場合はドレイン電圧Ｖｄｄ１，Ｖｄｄ２を下げる。従って、本実施の形態による高周波増幅器を様々な通信環境に応じて効率よく運用できる。特に、携帯端末の電池寿命に与える影響が大きい。なお、基地局と端末局間の距離については、受信レベルの監視やＣＤＭＡにおける送信電力制御に伴い容易に検出することが可能である。

図４は他の実施の形態による高周波増幅回路を説明する図（２）で、入力信号振幅に応じてキャリア増幅器やピーク増幅器で生ずる非線形歪みや位相歪みの分を該各増幅器の入力信号に予め補正を加える事で高速かつ適正に補正する場合を示している。

本実施の形態による補正処理は、例えばディジタルシンセサイザ９０とディジタル直交変調器９３を用いて行う。図において、ルックアップテーブル（ＬＵＴ）８４は基準となるｓｉｎ波形情報を時系列に記憶している。ディジタルシンセサイザ９０はＩＦ信号の１周期内の各時間情報をｓｉｎ波ＬＵＴ８４に与えることで、該ＬＵＴ８４から正確なｓｉｎ波形の情報を読み出す。

一方、ＯＦＤＭ通信に係る入力Ｉ，Ｑ信号のうちの各上位複数（例えば３）ビットをピーク入力データとして絶対値回路（ＡＢＳ）８１により絶対値化して瞬時エンベロープ信号を生成すると共に、該エンベロープ信号を利得補正用ＬＵＴ８２と位相補正用ＬＵＴ８３とに入力し、それぞれから利得（ｇａｉｎ）と位相（ｐｈａｓｅ）の補正値を読み出す。更に、この読み出した各補正値で、位相補正部８５及び利得補正部８６により前記ｓｉｎ波ＬＵＴ８４から読み出したｓｉｎ波形情報に対する位相回転（ＲＯＴ）及び利得（ｇａｉｎ）調整の処理を行い、得られた補正後の波形情報でシンセサイザ９０内のＲＡＭからなるＬＵＴ９１の内容を書き換える。このＬＵＴ９１はＩ，Ｑ信号用に各４エントリー(４×over sampling) 程度の記憶容量を有する。これにより、入力信号の振幅に応じた位相及び振幅の補正が可能になる。

即ち、シンセサイザ９０はＬＵＴ９１に格納された補正後のｓｉｎ波形情報を読み出すと共に、ディジタル直交変調器９３では、増幅器入力のＩ，Ｑ信号にＬＵＴ９１出力のＩ’，Ｑ’信号を乗算（Ｉ×Ｉ’、Ｑ×Ｑ’）し、かつ各乗算結果を加算（合成）して出力する。この出力信号はＤ／Ａ変換器９４でＤ／Ａ変換され、フィルタ９５でＤ／Ａ変換出力波形が滑らかにされる。更に、フィルタ９５の出力信号はロ−カル信号Ｌｏ２でアップコンバートされ、不図示のキャリア増幅器３０又はピーク増幅器４０に入力する。このように、本実施の形態では、ＯＦＤＭ信号に変更を加えるのではなく、送信する直交キャリアの位相と振幅を調整する方法をとっている。

なお、上記入力信号の補正は、キャリア増幅器３０のみ又はピーク増幅器４０のみ、或いはキャリア増幅器３０及びピーク増幅器４０双方の入力信号に対して行っても良い。この場合における、ＬＵＴ８２，ＬＵＴ８３の各補正内容は、例えば上記の各補正方法（構成）についてそれぞれに最適な合成出力が得られる様に、予め行った多数のシミュレーションや実験データ等に基づき、統計的処理により作成される。また、上記入力信号のエンベロープを出力する絶対値回路（ＡＢＳ）８１は、キャリア増幅器３０とピーク増幅器４０の各入力信号のそれぞれを補正する場合にも共通に使用できる。

本実施の形態によれば、キャリア増幅器、ピーク増幅器（又は、ドハティ増幅器）として必要な特性改善処理を、予め各増幅器の入力信号に対して行うため、入力信号の大幅な変動に対しても高速な対応が可能である。また、これ以外にも、半導体素子の特性に起因するアナログ回路や、高周波同調回路の非理想的な特性をディジタル信号処理により補正する事ができる。

なお、上記実施の形態では増幅素子に一例のＦＥＴ（Field Effect Transistor）を使用した場合を述べたが、れに限らない。他のＭＯＳＦＥＴ，ＢＪＴ（Bipolar Junction Transistor），ＨＢＴ（Heterojunction Bipolar Transistor），ＨＥＭＴ（High Electron Mobility Transistor），ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）等を使用した場合でも同様に構成できる。

また、上記実施の形態ではピーク増幅素子Ｑ２の出力容量（サイズ）をキャリア増幅素子Ｑ１の出力容量（サイズ）の７〜１０倍程度に選んだが、これに限らない。ピーク増幅素子の出力容量をキャリア増幅素子の出力容量の１０倍〜１０００倍程度に選んでも同様に構成できる。

また、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組合せの様々な変更が行えることは言うまでも無い。

実施の形態による高周波増幅器の回路図である。実施の形態による高周波増幅器の入出力特性を示す図である他の実施の形態による高周波増幅回路を説明する図（１）である。他の実施の形態による高周波増幅回路を説明する図（２）である。従来技術を説明する図である。

符号の説明

１０キャリア信号入力処理部
２０ピーク信号入力処理部
３０キャリア増幅器
３１，４１整合回路
４０ピーク増幅器
５１，５２Ｄ／Ａ変換器
５３，５４直列共振同調回路
５５インピーダンス変成器
Ｑ１キャリア増幅素子（ＭＥＳＦＥＴ）
Ｑ２ピーク増幅素子（ＭＥＳＦＥＴ）

Claims

入力信号を増幅するキャリア増幅素子と、前記入力信号のうちの振幅が所定以上となる該入力信号を増幅するピーク増幅素子とを備え、前記キャリア増幅素子と前記ピーク増幅素子の増幅出力を合成して出力するドハティ型の高周波増幅器を備える高周波増幅回路において、
主信号により所定の搬送波信号を変調して前記入力信号を形成する変調手段と、
前記主信号の振幅に応じて前記所定の搬送波信号の振幅を変化させる振幅変調手段とを備え、
前記高周波増幅器は、前記キャリア増幅素子よりも大きい出力容量の前記ピーク増幅素子を備え、該ピーク増幅素子はＥ級又はＦ級の出力回路を備えると共に、略Ｃ級の範囲で動作可能にバイアスされていることを特徴とする高周波増幅回路。
前記ピーク増幅素子の出力容量が前記キャリア増幅素子の出力容量よりも７倍以上大きいことを特徴とする請求項１記載の高周波増幅回路。
前記キャリア増幅素子はＢ級に近いＡＢ級にバイアスされていることを特徴とする請求項２記載の高周波増幅回路。
前記ピーク増幅素子に加える電源電圧が前記キャリア増幅素子に加える電源電圧よりも高いことを特徴とする請求項３記載の高周波増幅回路。
前記キャリア増幅素子又はピーク増幅素子の出力を送信すべき距離に応じて該キャリア増幅素子又はピーク増幅素子の電源電圧を変化させる電圧制御手段を備えることを特徴とする請求項４記載の高周波増幅回路。
前記キャリア増幅素子に入力する入力信号の振幅を所定閾値でクランプするクランプ手段を備えることを特徴とする請求項２又は３記載の高周波増幅回路。