JP5217158B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5217158B2 JP5217158B2 JP2006328397A JP2006328397A JP5217158B2 JP 5217158 B2 JP5217158 B2 JP 5217158B2 JP 2006328397 A JP2006328397 A JP 2006328397A JP 2006328397 A JP2006328397 A JP 2006328397A JP 5217158 B2 JP5217158 B2 JP 5217158B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- conductivity type
- surface density
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000012535 impurity Substances 0.000 claims description 271
- 239000000758 substrate Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- 239000010410 layer Substances 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 17
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
領域の幅および隣り合う第1導電型の不純物領域の不純物濃度および隣り合う第2導電型の不純物領域の不純物濃度の少なくとも1つを異ならせた不均一領域をもたせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を不均一化した半導体装置を要旨とする。
る。
以下、本発明を具体化した第1の実施形態を図面に従って説明する。
図1は、本実施形態における半導体装置の縦断面図である。本半導体装置は縦型MOSFETであって、縦方向に電流が流れる。即ち、縦方向が電流が流れる方向であり、横方向が電流が流れる方向に直交する方向である。
スーパージャンクション構造を有する半導体装置(縦型MOSFET)において、半導体装置のアクティブ領域における、コラム対の、横方向での不純物面密度を場所により不均一化したので、オンからオフへの切換時(スイッチングのオフ時)に、N型不純物領域4とP型不純物領域5からなるコラム対(PNコラム対)の完全空乏化するタイミングが横方向でずれる。これにより、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
各N型不純物領域4の幅W4を一定にし、各P型不純物領域5の幅W5も一定にし、N型不純物領域4の不純物濃度をN1,N2,N3の三種類とし、P型不純物領域5の不純物濃度をP1の一種類としている。つまり、図1と異なる点は、N型不純物領域(Nコラム)4の濃度はN1,N2,N3の三種類であり、P型不純物領域(Pコラム)5の濃度はP1一種類である。
(第3の実施の形態)
次に、第3の実施の形態を、第1の実施の形態との相違点を中心に説明する。
N型不純物領域4の不純物濃度をN1の一種類とし、P型不純物領域5の不純物濃度をP1の一種類とし、各P型不純物領域5の幅W5を一定にし、N型不純物領域4の幅W4については三種類としている。
図8に示すように、N型半導体基板としてのN型シリコンウェハ20を用意し、当該ウェハ20に対しウェハ面内において図9に示すようにマスク21を用いてイオンエッチングを行ってトレンチ22を形成する。トレンチを形成する際に、トレンチ22の溝幅Wtは一様で(一定にし)、残し幅Wsが二種類以上となるようにする。
(参考例)
次に、参考例を、第1の実施の形態との相違点を中心に説明する。
第1〜第3の実施形態ではコラム単位(不純物領域単位)で面密度を変えるようにしたが、本参考例ではコラム内部で縦方向に不純物面密度差をつけている。つまり、半導体装置のアクティブ領域における、コラム対の、縦方向(電流が流れる方向)Zでの不純物面密度を場所(深さ)により不均一化している。
図1等でのシリコンウェハとして高不純物濃度シリコン基板1に低不純物濃度のシリコン層2を積層したエピタキシャルウェハを用いても、バルク基板を用いてもよい。
これまでの説明では第1導電型がN型で、第2導電型がP型であったが、これを逆にして第1導電型がP型で、第2導電型がN型でもよい。
図18には、不純物面密度と素子耐圧の関係を示す。
以上のように、これまでの各実施形態および参考例において、不純物面密度を場所により不均一化すべく、不純物面密度として、二種類とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定すると、素子耐圧が局所的に低下するのを防止することができる。また、これまでの各実施形態および参考例において、不純物面密度を場所により不均一化すべく、不純物面密度として、三種類以上とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定するとともに、その間に挟まれた領域に残りの不純物面密度を設定すると、素子耐圧が局所的に低下するのを防止することができる。
Claims (6)
- 半導体基板において、電流が流れる方向に延びる第1導電型の不純物領域(4)と、同じく電流が流れる方向に延びる第2導電型の不純物領域(5)とが、電流が流れる方向に直交する方向において、隣接して交互に配置され、オン時に前記第1導電型の不純物領域(4)と前記第2導電型の不純物領域(5)からなるコラム対における前記第1導電型の不純物領域(4)がドリフト層となって電流が流れるとともにオフ時に前記第1導電型の不純物領域(4)と第2導電型の不純物領域(5)との界面から空乏層が広がる、スーパージャンクション構造を有する半導体装置であって、
半導体装置のアクティブ領域の全域において、隣り合う第1導電型の不純物領域(4)の幅(W4)および隣り合う第2導電型の不純物領域(5)の幅(W5)および隣り合う第1導電型の不純物領域(4)の不純物濃度および隣り合う第2導電型の不純物領域(5)の不純物濃度の少なくとも1つを異ならせた不均一領域をもたせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を不均一化したことを特徴とする半導体装置。 - 各第1導電型の不純物領域(4)の幅(W4)を等しくするとともに各第2導電型の不純物領域(5)の幅(W5)を等しくし、前記不均一領域として、隣り合う第1導電型の不純物領域(4)の不純物濃度および隣り合う第2導電型の不純物領域(5)の不純物濃度を異ならせた領域をもたせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を不均一化したことを特徴とする請求項1に記載の半導体装置。
- 各第1導電型の不純物領域(4)の幅(W4)を等しくするとともに各第2導電型の不純物領域(5)の幅(W5)を等しくし、さらに、各第2導電型の不純物領域(5)の不純物濃度を等しくし、前記不均一領域として、隣り合う第1導電型の不純物領域(4)の不純物濃度を異ならせた領域をもたせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を不均一化したことを特徴とする請求項1に記載の半導体装置。
- 各第1導電型の不純物領域(4)の不純物濃度を等しくするとともに各第2導電型の不純物領域(5)の不純物濃度を等しくし、さらに、各第2導電型の不純物領域(5)の幅(
W5)を等しくし、前記不均一領域として、隣り合う第1導電型の不純物領域(4)の幅(W4)を異ならせた領域をもたせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を不均一化したことを特徴とする請求項1に記載の半導体装置。 - 不純物面密度を場所により不均一化すべく、不純物面密度として、二種類とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定したことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 不純物面密度を場所により不均一化すべく、不純物面密度として、三種類以上とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定するとともに、その間に挟まれた領域に残りの不純物面密度を設定したことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328397A JP5217158B2 (ja) | 2006-01-31 | 2006-12-05 | 半導体装置 |
DE102007063840.1A DE102007063840B3 (de) | 2006-01-31 | 2007-01-30 | Halbleitervorrichtungen mit Super-Junction-Struktur |
US11/699,579 US8106453B2 (en) | 2006-01-31 | 2007-01-30 | Semiconductor device having super junction structure |
DE200710004616 DE102007004616B4 (de) | 2006-01-31 | 2007-01-30 | Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben |
CN2007100073746A CN101013724B (zh) | 2006-01-31 | 2007-01-31 | 具有超结结构的半导体器件及其制造方法 |
CN2013100986196A CN103258853A (zh) | 2006-01-31 | 2007-01-31 | 具有超结结构的半导体器件及其制造方法 |
CN201210100028.3A CN102623349B (zh) | 2006-01-31 | 2007-01-31 | 具有超结结构的半导体器件及其制造方法 |
US13/307,878 US8421154B2 (en) | 2006-01-31 | 2011-11-30 | Semiconductor device having super junction structure and method for manufacturing the same |
US13/769,902 US8659082B2 (en) | 2006-01-31 | 2013-02-19 | Method for manufacturing a semiconductor device having super junction structure |
US14/091,663 US9368575B2 (en) | 2006-01-31 | 2013-11-27 | Semiconductor device having super junction structure and method for manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023145 | 2006-01-31 | ||
JP2006023145 | 2006-01-31 | ||
JP2006328397A JP5217158B2 (ja) | 2006-01-31 | 2006-12-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007235095A JP2007235095A (ja) | 2007-09-13 |
JP5217158B2 true JP5217158B2 (ja) | 2013-06-19 |
Family
ID=38555325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006328397A Expired - Fee Related JP5217158B2 (ja) | 2006-01-31 | 2006-12-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5217158B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101505553B1 (ko) * | 2008-05-16 | 2015-03-24 | 페어차일드코리아반도체 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
JP4686580B2 (ja) * | 2008-08-14 | 2011-05-25 | 株式会社東芝 | 電力用半導体装置 |
JP5659558B2 (ja) * | 2010-05-20 | 2015-01-28 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
US8399924B2 (en) * | 2010-06-17 | 2013-03-19 | Texas Instruments Incorporated | High voltage transistor using diluted drain |
CN102339866B (zh) * | 2011-10-14 | 2013-06-05 | 东南大学 | 纵向双扩散金属氧化物场效应晶体管终端结构 |
JP7081876B2 (ja) * | 2017-12-19 | 2022-06-07 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7297976B2 (ja) * | 2017-12-19 | 2023-06-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN116137283A (zh) | 2021-11-17 | 2023-05-19 | 苏州东微半导体股份有限公司 | 半导体超结功率器件 |
JP2024082005A (ja) * | 2022-12-07 | 2024-06-19 | 株式会社デンソー | 半導体装置とその製造方法 |
JP2024082007A (ja) * | 2022-12-07 | 2024-06-19 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821824B2 (en) * | 2001-02-21 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP4265201B2 (ja) * | 2002-10-25 | 2009-05-20 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子 |
JP4929594B2 (ja) * | 2004-12-27 | 2012-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2006
- 2006-12-05 JP JP2006328397A patent/JP5217158B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007235095A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217158B2 (ja) | 半導体装置 | |
US9368575B2 (en) | Semiconductor device having super junction structure and method for manufacturing the same | |
US9653595B2 (en) | Semiconductor device and semiconductor device fabrication method | |
US10453931B2 (en) | Semiconductor device having termination trench | |
JP2008108962A (ja) | 半導体装置 | |
JP5297706B2 (ja) | 半導体装置 | |
JP2005333068A (ja) | 半導体装置 | |
JP5299373B2 (ja) | 半導体素子 | |
JP2010103337A (ja) | 電力用半導体装置 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4595327B2 (ja) | 半導体素子 | |
JP2007317683A (ja) | 半導体装置 | |
JP2006261562A (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5076335B2 (ja) | 半導体装置およびスーパージャンクション構造を有する半導体基板の製造方法 | |
JP2018010983A (ja) | 半導体装置およびその製造方法 | |
JP2012227255A (ja) | トレンチ絶縁ゲート型半導体装置 | |
JP2007134500A (ja) | 双方向半導体装置 | |
JP2020031088A (ja) | 半導体装置 | |
JP4212552B2 (ja) | 半導体装置 | |
JP7297976B2 (ja) | 半導体装置 | |
JP2019110235A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020096083A (ja) | トレンチゲート型のスイッチング素子の製造方法 | |
JP2007087984A (ja) | 横型絶縁ゲートバイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5217158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |