JP5214220B2 - パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 - Google Patents
パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 Download PDFInfo
- Publication number
- JP5214220B2 JP5214220B2 JP2007294673A JP2007294673A JP5214220B2 JP 5214220 B2 JP5214220 B2 JP 5214220B2 JP 2007294673 A JP2007294673 A JP 2007294673A JP 2007294673 A JP2007294673 A JP 2007294673A JP 5214220 B2 JP5214220 B2 JP 5214220B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- mask
- duty ratio
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 83
- 230000000737 periodic effect Effects 0.000 claims description 52
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 13
- 238000013459 approach Methods 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 22
- 230000007423 decrease Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000007704 transition Effects 0.000 description 11
- 238000007599 discharging Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
マスク信号を遅延させることにより、パルス変調信号にひげ(ノッチ)が発生するのを防止できる。
同様に、「部材Aと部材Bの間に部材Cが設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、本発明の第1の実施の形態に係るチャージポンプ回路120の構成を示す回路図である。チャージポンプ回路120は、入力端子122に入力された入力電圧Vinを昇圧し、出力端子124から出力電圧Voutを出力する。入力電圧Vinとして、図示しない電池から出力される電池電圧や、電源回路から供給される電源電圧Vddが利用される。本発明は、任意の昇圧率のチャージポンプ回路に適用可能であるが、以下、理解を容易とするため、2倍のチャージポンプ回路について説明する。
(1)0%〜βmax%
(2)γmin%〜100%
のいずれかに設定することができる。以下、それぞれの範囲におけるフィードバック制御について説明する。
パルス変調器20は、帰還電圧Vfbが低いほどハイ期間THが長くなるようにパルス変調信号Spwm3を変調する。このとき、パルス変調信号Spwm3のデューティ比に上限値βmaxを設定し、パルス変調信号Spwm3のデューティ比が0%から上限値βmax%の範囲で変化するように変調する。
したがって、パルス変調信号Spwm3のハイ期間THに応じた時間を、充電期間φ1に割り当てることにより、放電期間φ2の方が充電期間φ1より長くなるため、出力電圧Voutのリップルを小さくできる。
図3(a)に示すように、負荷電流がある程度大きく一定値の場合、フィードバックによってパルス信号Spwm1のデューティ比が調節される。第1スイッチ群10は、パルス変調信号Spwm3がハイレベルとなる充電期間φ1にオンとなり、第2スイッチ群12は、パルス信号Spwm1がローレベルとなる放電期間φ2にオンとなる。充電期間φ1においては、出力キャパシタCo1から負荷電流が流れ出るため、出力電圧Voutは低下する。放電期間φ2においては、出力キャパシタCo1がフライングキャパシタCf1を用いて充電されるため、出力電圧Voutが上昇する。充電期間φ1と放電期間φ2を繰り返すことにより、出力電圧Voutはわずかに変動しながら目標値付近に安定化される。
ただし、本発明はこれに限定されず、軽負荷時にパルス変調信号Spwm3をハイレベルに固定してもよい。
Dsr=1−Vin/Vout
で与えられる。すなわち、パルス変調信号のデューティ比が入力電圧Vinと出力電圧の目標値Voutに応じて調節される。
第1の制御方法では、帰還電圧Vfbが低いほどハイ期間THが長くなるようにパルス変調信号を変調した。これに対して、第2の制御方法では、帰還電圧Vfbが低いほどロー期間TLが長くなるようにパルス変調信号Spwm3を変調する。さらに、パルス変調信号Spwm3のデューティ比に下限値γminを設定し、パルス変調信号Spwm3のデューティ比が下限値γmin%から100%の範囲で変化するように変調する。
第2の実施の形態では、第1の実施の形態に係るチャージポンプ回路120に好適に利用できるパルス変調器の別の構成を説明する。
このパルス変調器は、第1の実施の形態で説明したのと同様に、
(1)パルス変調信号Spwm3のデューティ比を所定の範囲に制限する機能
(2)パルス変調信号Spwm3のデューティ比をモニタし、下限値より小さなパルスをカットすることにより、軽負荷状態において、間欠モード(以下、PFMモードともいう)に切りかえる機能
を有している。
第1フリップフロップFF1は、MINDUTY1信号のポジティブエッジを利用して第1パルス信号S1をラッチする。また、第2フリップフロップFF2は、MINDUTY2信号のポジティブエッジを利用して第2パルス信号S2をラッチする。
MINDUTY1信号およびMINDUTY2信号はそれぞれ、周期電圧Voscの周波数の1/2の周波数を有しており、交互にハイレベルとなる逆相の信号である。MINDUTY1信号は、MAXDUTY1信号のポジティブエッジよりも最小パルス幅tmin遅れたタイミングにポジティブエッジを有している。同様に、MINDUTY2信号は、MAXDUTY2信号のポジティブエッジよりも最小パルス幅tmin遅れたタイミングにポジティブエッジを有する。
マスク信号遅延部64は、第3フリップフロップFF3、第4フリップフロップFF4、第1NOTゲート68、第2NOTゲート70を含む。
負荷が軽くなるにしたがい、誤差電圧Verrが低下していき、パルス信号Spwm1のデューティ比が小さくなっていく。パルス信号Spwm1を分周して得られる第1パルス信号S1、第2パルス信号S2のデューティ比も、パルス信号Spwm1のデューティ比に追従する。
Claims (12)
- 電源回路の出力電圧に応じた帰還電圧を受け、当該帰還電圧が所定の基準電圧に近づくようにデューティ比が制御されるパルス変調信号を生成し、前記電源回路のスイッチング素子に対して出力するパルス変調器であって、
前記帰還電圧と前記基準電圧の誤差を増幅して誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波状の周期電圧を生成するオシレータと、
前記周期電圧を前記誤差電圧によりスライスし、交点でレベルが変化するパルス信号を出力するコンパレータと、
前記パルス信号を1/2分周し、互いに逆相となる第1パルス信号および第2パルス信号を生成するパルス分周器と、
第1パルス信号のパルス幅を所定の最小パルス幅と比較し、前記第1パルス信号のパルス幅が前記最小パルス幅より短いとき所定レベルとなる第1マスク信号を生成するとともに、第2パルス信号のパルス幅を所定の最小パルス幅と比較し、前記第2パルス信号のパルス幅が前記最小パルス幅より短いとき所定レベルとなる第2マスク信号を生成するマスク信号生成部と、
前記第1パルス信号または前記第2パルス信号のいずれか一方を、前記第1、第2マスク信号が前記所定レベルとなる期間マスクし、前記パルス変調信号として出力するマスク処理部と、
を備え、
前記マスク信号生成部は、
前記周期電圧の1/2の周波数を有し、かつ前記第1パルス信号のポジティブエッジよりも所定時間遅れてハイレベルに遷移する第1最小デューティ比設定信号を受け、前記第1最小デューティ比設定信号のポジティブエッジのタイミングと、前記第1パルス信号のネガティブエッジのタイミングとの比較結果にもとづいて、前記第1マスク信号を生成し、
前記周期電圧の1/2の周波数を有し、かつ前記第2パルス信号のポジティブエッジよりも所定時間遅れてハイレベルに遷移する第2最小デューティ比設定信号を受け、前記第2最小デューティ比設定信号のポジティブエッジのタイミングと、前記第2パルス信号のネガティブエッジのタイミングとの比較結果にもとづいて、前記第2マスク信号を生成することを特徴とするパルス変調器。 - 前記マスク信号生成部は、
前記第1最小デューティ比設定信号がクロック端子に入力され、前記第1パルス信号が入力端子に入力された第1フリップフロップと、
前記第2最小デューティ比設定信号がクロック端子に入力され、前記第2パルス信号が入力端子に入力された第2フリップフロップと、
を含み、前記第1、第2フリップフロップの出力をそれぞれ、前記第1、第2マスク信号として出力することを特徴とする請求項1に記載のパルス変調器。 - 前記パルス分周器は、
前記周期電圧の1/2の周波数および所定の最大デューティ比を有する第1最大デューティ比設定信号と前記パルス信号の論理演算により前記第1パルス信号を生成し、
前記周期電圧の1/2の周波数および前記所定の最大デューティ比を有し、前記第1最大デューティ比設定信号と逆相の第2最大デューティ比設定信号と前記パルス信号の論理演算により前記第2パルス信号を生成することを特徴とする請求項1または2に記載のパルス変調器。 - 電源回路の出力電圧に応じた帰還電圧を受け、当該帰還電圧が所定の基準電圧に近づくようにデューティ比が制御されるパルス変調信号を生成し、前記電源回路のスイッチング素子に対して出力するパルス変調器であって、
前記帰還電圧と前記基準電圧の誤差を増幅して誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波状の周期電圧を生成するオシレータと、
前記周期電圧を前記誤差電圧によりスライスし、交点でレベルが変化するパルス信号を出力するコンパレータと、
前記パルス信号を1/2分周し、互いに逆相となる第1パルス信号および第2パルス信号を生成するパルス分周器と、
第1パルス信号のパルス幅を所定の最小パルス幅と比較し、前記第1パルス信号のパルス幅が前記最小パルス幅より短いとき所定レベルとなる第1マスク信号を生成するとともに、第2パルス信号のパルス幅を所定の最小パルス幅と比較し、前記第2パルス信号のパルス幅が前記最小パルス幅より短いとき所定レベルとなる第2マスク信号を生成するマスク信号生成部と、
前記第1パルス信号または前記第2パルス信号のいずれか一方を、前記第1、第2マスク信号が前記所定レベルとなる期間マスクし、前記パルス変調信号として出力するマスク処理部と、
を備え、
前記パルス分周器は、
前記周期電圧の1/2の周波数および所定の最大デューティ比を有する第1最大デューティ比設定信号と前記パルス信号の論理演算により前記第1パルス信号を生成し、
前記周期電圧の1/2の周波数および前記所定の最大デューティ比を有し、前記第1最大デューティ比設定信号と逆相の第2最大デューティ比設定信号と前記パルス信号の論理演算により前記第2パルス信号を生成することを特徴とするパルス変調器。 - 前記パルス分周器は、
前記第1最大デューティ比設定信号と前記パルス信号の論理積を前記第1パルス信号として出力する第1ANDゲートと、
前記第2最大デューティ比設定信号と前記パルス信号の論理積を前記第2パルス信号として出力する第2ANDゲートと、
を含むことを特徴とする請求項3または4に記載のパルス変調器。 - 前記第1、第2マスク信号を所定の遅延時間だけ遅延させるマスク信号遅延部をさらに備えることを特徴とする請求項1または2に記載のパルス変調器。
- 前記第1、第2マスク信号を所定の遅延時間だけ遅延させるマスク信号遅延部をさらに備え、
前記マスク信号遅延部は、
入力端子に前記第1マスク信号が、クロック端子に反転された前記第1最小デューティ比設定信号が入力された第3フリップフロップと、
入力端子に前記第2マスク信号が、クロック端子に反転された前記第2最小デューティ比設定信号が入力された第4フリップフロップと、
を含むことを特徴とする請求項1に記載のパルス変調器。 - 電源回路の出力電圧に応じた帰還電圧を受け、当該帰還電圧が所定の基準電圧に近づくようにデューティ比が制御されるパルス変調信号を生成し、前記電源回路のスイッチング素子に対して出力するパルス変調器であって、
前記帰還電圧と前記基準電圧の誤差を増幅して誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波状の周期電圧を生成するオシレータと、
前記周期電圧を前記誤差電圧によりスライスし、交点でレベルが変化するパルス信号を出力するコンパレータと、
前記パルス信号を1/2分周し、互いに逆相となる第1パルス信号および第2パルス信号を生成するパルス分周器と、
第1パルス信号のパルス幅を所定の最小パルス幅と比較し、前記第1パルス信号のパルス幅が前記最小パルス幅より短いとき所定レベルとなる第1マスク信号を生成するとともに、第2パルス信号のパルス幅を所定の最小パルス幅と比較し、前記第2パルス信号のパルス幅が前記最小パルス幅より短いとき所定レベルとなる第2マスク信号を生成するマスク信号生成部と、
前記第1パルス信号または前記第2パルス信号のいずれか一方を、前記第1、第2マスク信号が前記所定レベルとなる期間マスクし、前記パルス変調信号として出力するマスク処理部と、
を備え、
前記周期電圧は、ローレベルとなる第1期間と、一定の傾きで上昇する第2期間を交互に繰り返し、
前記パルス分周器は、
前記周期電圧が奇数番目に前記第2期間となる間、ハイレベルとなる第1最大デューティ比設定信号と前記パルス信号の論理積を、前記第1パルス信号として出力する第1ANDゲートと、
前記周期電圧が偶数番目に前記第2期間となる間、ハイレベルとなる第2最大デューティ比設定信号と前記パルス信号の論理積を、前記第2パルス信号として出力する第2ANDゲートと、
を含み、
前記マスク信号生成部は、
前記周期電圧が奇数番目に前記第2期間となってから所定時間経過後のタイミングにおいてハイレベルとなる第1最小デューティ比設定信号のポジティブエッジにより前記第1パルス信号をラッチし、前記第1マスク信号を生成する第1フリップフロップと、
前記周期電圧が偶数番目に前記第2期間となってから前記所定時間経過後のタイミングにおいてハイレベルとなる第2最小デューティ比設定信号のポジティブエッジにより前記第2パルス信号をラッチし、前記第2マスク信号を生成する第2フリップフロップと、
を含み、
前記マスク処理部は、前記第1パルス信号または前記第2パルス信号のいずれか一方と、前記第1、第2マスク信号の論理積を出力するANDゲートを含むことを特徴とするパルス変調器。 - 少なくともひとつのフライングキャパシタと、少なくともひとつの出力キャパシタと、を有するチャージポンプ回路の制御回路であって、
入力電圧を利用して前記フライングキャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第1スイッチ群と、
前記フライングキャパシタに蓄えられた電荷を利用して前記出力キャパシタを充電する経路に設けられた少なくともひとつのスイッチを含む第2スイッチ群と、
前記チャージポンプ回路の出力電圧に応じた帰還電圧を受け、パルス変調信号を生成する請求項1から8のいずれかに記載のパルス変調器と、
前記パルス変調器から前記パルス変調信号を受け、前記パルス変調信号のハイ期間に応じた期間、前記第1、第2スイッチ群のいずれか一方をオンし、そのロー期間に応じた期間、他方をオンするドライバと、
を備えることを特徴とする制御回路。 - フライングキャパシタと、
出力キャパシタと、
前記フライングキャパシタおよび前記出力キャパシタの充放電状態を制御する請求項9に記載の制御回路と、
を備えることを特徴とするチャージポンプ回路。 - 少なくともひとつのスイッチング素子を有するスイッチングレギュレータの制御回路であって、
前記スイッチングレギュレータの出力電圧に応じた帰還電圧を受け、パルス変調信号を生成する請求項1から8のいずれかに記載のパルス変調器と、
前記パルス変調器から前記パルス変調信号を受け、前記パルス変調信号にもとづいて、前記スイッチング素子を駆動するドライバと、
を備えることを特徴とする制御回路。 - 請求項11に記載の制御回路を備えることを特徴とするスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007294673A JP5214220B2 (ja) | 2007-11-13 | 2007-11-13 | パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007294673A JP5214220B2 (ja) | 2007-11-13 | 2007-11-13 | パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009124826A JP2009124826A (ja) | 2009-06-04 |
JP5214220B2 true JP5214220B2 (ja) | 2013-06-19 |
Family
ID=40816396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007294673A Active JP5214220B2 (ja) | 2007-11-13 | 2007-11-13 | パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5214220B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5170117B2 (ja) * | 2010-01-18 | 2013-03-27 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
KR101775162B1 (ko) * | 2010-06-28 | 2017-09-05 | 로무 가부시키가이샤 | 부하 구동 회로 및 이를 이용한 발광 장치 및 디스플레이 장치 |
JP2012100439A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | チャージポンプ回路及び電源回路 |
JP5633536B2 (ja) * | 2012-04-16 | 2014-12-03 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
CN104483580B (zh) * | 2014-12-25 | 2017-03-29 | 珠海全志科技股份有限公司 | 一种基于pfm脉冲计数的dc‑dc转换器空载检测装置 |
CN107370366B (zh) * | 2017-08-22 | 2024-04-23 | 瓴芯电子科技(无锡)有限公司 | 一种降压型dc-dc变换器*** |
JP7101590B2 (ja) * | 2018-10-18 | 2022-07-15 | エイブリック株式会社 | スイッチングレギュレータ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002369501A (ja) * | 2001-06-05 | 2002-12-20 | Sharp Corp | 安定化電源装置 |
JP2006050778A (ja) * | 2004-08-04 | 2006-02-16 | Sanyo Electric Co Ltd | チャージポンプ回路 |
JP4791762B2 (ja) * | 2005-05-25 | 2011-10-12 | ローム株式会社 | スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器 |
-
2007
- 2007-11-13 JP JP2007294673A patent/JP5214220B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009124826A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5103084B2 (ja) | チャージポンプ回路ならびにその制御回路 | |
JP5214221B2 (ja) | チャージポンプ回路ならびにその制御回路および制御方法 | |
US7847621B2 (en) | Control circuit and control method for charge pump circuit | |
JP5785814B2 (ja) | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 | |
KR101331721B1 (ko) | 스위칭 전압 조절기 및 제어 신호 생성 방법 | |
KR100927882B1 (ko) | Dc-dc 컨버터 및 dc-dc 컨버터의 제어 방법 | |
JP5214220B2 (ja) | パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 | |
JP4631916B2 (ja) | 昇圧形dc−dcコンバータ | |
US6696821B2 (en) | DC-DC converter, duty-ratio setting circuit and electric appliance using them | |
JP5039371B2 (ja) | スイッチングレギュレータの制御回路および電源装置、電子機器 | |
JP4762722B2 (ja) | 電源装置及びこれを備えた電子機器 | |
EP1146629A2 (en) | Control circuit and method for maintaining high efficiency in a buck-boost switching regulator | |
JP4791762B2 (ja) | スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器 | |
JP2009146130A (ja) | ドロッパ型レギュレータ | |
TWI540818B (zh) | 控制電路、直流轉直流(dcdc)轉換器及驅動方法 | |
JP7231991B2 (ja) | クロック生成回路、スイッチング電源装置及び半導体装置 | |
US20240204665A1 (en) | Resonant cockcroft-walton voltage converters using multi-phase clocking techniques | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5214219B2 (ja) | チャージポンプ回路ならびにその制御回路 | |
JP4938425B2 (ja) | スイッチング制御回路 | |
JP4762723B2 (ja) | 電源装置及びこれを備えた電子機器 | |
JP5290565B2 (ja) | チャージポンプ回路ならびにその制御回路 | |
JP2014113011A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
KR102076991B1 (ko) | 차지 펌프 장치 | |
JP2006174630A (ja) | スイッチング電源の制御方法、制御回路および電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5214220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |