JP5208998B2 - 電力消費を低減する方法及び装置 - Google Patents
電力消費を低減する方法及び装置 Download PDFInfo
- Publication number
- JP5208998B2 JP5208998B2 JP2010138028A JP2010138028A JP5208998B2 JP 5208998 B2 JP5208998 B2 JP 5208998B2 JP 2010138028 A JP2010138028 A JP 2010138028A JP 2010138028 A JP2010138028 A JP 2010138028A JP 5208998 B2 JP5208998 B2 JP 5208998B2
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- consumption state
- processor
- controller
- iio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000015654 memory Effects 0.000 claims description 49
- 238000004891 communication Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
101,102,501,502 プロセッサ
103,104,503 IIO
105 メモリ
106 コントローラ
500 システム
504 プロセッサ通信モジュール
505 コントローラ通信モジュール
Claims (27)
- 複数のプロセッサ回路のそれぞれから、前記複数のプロセッサ回路の1以上のIIO(Integrated Input/Output)が、要求される電力消費状態の電力管理リクエストを受信するステップと、
要求される電力消費状態に基づきコントローラのキャッシュにデータをキャッシュするため、低電力消費状態の電力管理リクエストを前記IIOから前記コントローラに送信するステップと、
前記IIOが、前記複数のプロセッサ回路のそれぞれに前記低電力消費状態に入るよう指示するステップと、
前記複数のプロセッサ回路の1以上をアクティブ電力消費状態に戻すため、前記IIOがインタラプトを受信するステップと、
前記コントローラに前記キャッシュされたデータをメモリにフラッシュさせるため、電力管理リクエストを前記IIOから前記コントローラに送信するステップと、
前記IIOが、前記複数のプロセッサ回路のそれぞれに前記アクティブ電力消費状態に入るよう指示するステップと、
を有する方法。 - 前記複数のプロセッサ回路のそれぞれの電力消費状態を決定するステップを有し、
各プロセッサ回路は、デフォルト電力消費状態を有する、請求項1記載の方法。 - 前記コントローラがデータをキャッシュすることを可能にした後、前記IIOが、前記コントローラから電力管理レスポンスを受信するステップと、
前記低電力消費状態に入るため、電力管理リクエストを前記IIOから前記複数のプロセッサ回路のそれぞれに送信するステップと、
を有する、請求項1記載の方法。 - 前記キャッシュのデータがメモリにフラッシュされた後、前記IIOが、前記コントローラからレスポンスを受信するステップと、
前記アクティブ電力消費状態に入るため、電力管理リクエストを前記IIOから前記複数のプロセッサ回路のそれぞれに送信するステップと、
を有する、請求項1記載の方法。 - ポイント・ツー・ポイントインタコネクトを介し前記電力管理リクエストを受信するステップを有する、請求項1記載の方法。
- DMI通信を介し低電力消費状態の前記電力管理リクエストを送信する、請求項1記載の方法。
- 前記IIOが、第1プロセッサ回路から第1電力消費状態を受信するステップと、
前記IIOが、第2プロセッサ回路から第2電力消費状態を受信するステップと、
前記第1電力消費状態が前記第2電力消費状態より小さい場合、前記低電力消費状態として前記第2電力消費状態を前記IIOから前記コントローラに送信するステップと、
前記第1電力消費状態が前記第2電力消費状態より大きい場合、前記低電力消費状態として前記第1電力消費状態を前記IIOから前記コントローラに送信するステップと、
を有する、請求項1記載の方法。 - 前記電力消費状態は、ACPI(Advanced Configuration and Power Interface)仕様により規定される状態を有する、請求項1記載の方法。
- 低電力消費状態に入るよう構成される複数のプロセッサ回路の第1プロセッサ回路を有する装置であって、
前記第1プロセッサ回路は、前記低電力消費状態の電力管理リクエストを受信し、前記第1プロセッサ回路に前記低電力消費状態に入るよう指示し、前記第1プロセッサ回路に接続されるコントローラに前記低電力消費状態に基づき前記コントローラのキャッシュにデータをキャッシュするよう指示し、アクティブ電力消費状態に戻るためのインタラプトを受信し、前記コントローラに前記キャッシュされたデータをメモリにフラッシュするよう指示し、前記第1プロセッサ回路に前記アクティブ電力消費状態に入るよう指示するよう動作するIIO(Integrated Input/Output)を有する装置。 - ポイント・ツー・ポイントインタコネクトを介し前記第1プロセッサ回路に接続されるIIOを有する第2プロセッサ回路を有し、
前記第2プロセッサ回路は、前記低電力消費状態の電力管理リクエストを送信するよう動作する、請求項9記載の装置。 - ポイント・ツー・ポイントインタコネクトを介し前記第1プロセッサ回路に接続されるIIOを有する第2プロセッサ回路と、
ポイント・ツー・ポイントインタコネクトを介し前記第1プロセッサ回路に接続されるIIOを有する第3プロセッサ回路と
を有する、請求項9記載の装置。 - 前記第1プロセッサ回路に接続され、データを格納するよう構成される前記メモリを有する、請求項9記載の装置。
- DMI通信を介し前記第1プロセッサ回路に接続される前記コントローラを有する、請求項9記載の装置。
- 前記コントローラに接続される外部デバイスを有する、請求項12記載の装置。
- 複数のプロセッサ回路を有するシステムであって、
前記複数のプロセッサ回路からの1以上のプロセッサ回路は、前記複数のプロセッサ回路のそれぞれが低電力消費状態を要求したか判断するよう構成されるプロセッサ通信モジュールと、前記低電力消費状態の電力管理リクエストを送信し、インタラプトを受信するとアクティブ電力消費状態の電力管理リクエストを送信するコントローラ通信モジュールと、前記低電力消費状態の電力管理リクエストを受信し、コントローラのキャッシュにデータを格納し、前記アクティブ電力消費状態の電力管理リクエストを受信し、前記データを前記キャッシュからメモリにリリースするよう構成されるコントローラと、前記複数のプロセッサ回路の1以上と接続されるヒートシンクとを有するIIO(Integrated Input/Output)を有するシステム。 - 前記プロセッサ通信モジュールは、前記複数のプロセッサ回路のそれぞれに低電力消費状態に入るよう指示するよう構成される、請求項15記載のシステム。
- 前記プロセッサ通信モジュールは、前記複数のプロセッサ回路のそれぞれにアクティブ電力消費状態に戻るよう指示するよう構成される、請求項15記載のシステム。
- 前記複数のプロセッサ回路は、2以上のプロセッサ回路を有する、請求項15記載のシステム。
- 前記複数のプロセッサ回路は、4以上のプロセッサ回路を有する、請求項15記載のシステム。
- 複数のプロセッサ回路のそれぞれから、前記複数のプロセッサ回路の1以上のIIO(Integrated Input/Output)が、低電力消費状態の電力管理リクエストを受信する手段と、
コントローラのキャッシュへのデータのキャッシュを開始するため、前記低電力消費状態の電力管理リクエストを前記IIOから前記コントローラに送信する手段と、
前記IIOが、前記複数のプロセッサ回路のそれぞれに前記低電力消費状態に入るよう指示する手段と、
前記IIOが、前記複数のプロセッサ回路の1以上をアクティブ電力消費状態に戻すためのインタラプトを受信する手段と、
前記コントローラに前記キャッシュされたデータをメモリにフラッシュさせるため、前記IIOから前記コントローラに電力管理リクエストを送信する手段と、
前記IIOが、前記複数のプロセッサ回路のそれぞれに前記アクティブ電力消費状態に入るよう指示する手段と、
を有する装置。 - 前記複数のプロセッサ回路のそれぞれの電力消費状態を判断する手段を有し、
各プロセッサ回路は、デフォルト電力消費状態を有する、請求項20記載の装置。 - 前記低電力消費状態に入る手段は、
前記コントローラがデータをキャッシュするのを可能にした後、前記コントローラから電力管理レスポンスを受信する手段と、
前記低電力消費状態に入るため、電力管理リクエストを前記複数のプロセッサ回路のそれぞれに送信する手段と、
を有する、請求項20記載の装置。 - 前記アクティブ電力消費状態に入る手段は、
前記キャッシュのデータがメモリにフラッシュされた後、前記コントローラからレスポンスを受信する手段と、
前記低電力消費状態に入るため、電力管理リクエストを前記複数のプロセッサ回路のそれぞれに送信する手段と、
を有する、請求項20記載の装置。 - 前記低電力消費状態は、ACPI(Advanced Configuration and Power Interface)仕様により規定される状態C3を有する、請求項20記載の装置。
- 前記プロセッサ回路から電力管理リクエストを受信する手段は、ポイント・ツー・ポイントインタコネクトを介しプロセッサ回路から電力管理リクエストを受信する手段を有する、請求項20記載の装置。
- 前記電力管理リクエストをコントローラに送信する手段は、DMI通信を介し電力管理リクエストをコントローラに送信する手段を有する、請求項20記載の装置。
- 前記複数のプロセッサ回路のそれぞれから、低電力消費状態の電力管理リクエストを受信する手段は、
第1プロセッサ回路から第1電力消費状態を受信する手段と、
第2プロセッサ回路から第2電力消費状態を受信する手段と、
前記データのキャッシュを開始するため、前記低電力消費状態の電力管理リクエストをコントローラに送信する手段と、
前記第1電力消費状態が前記第2電力消費状態より小さい場合、前記低電力消費状態として前記第2電力消費状態を前記コントローラに送信する手段と、
前記第1電力消費状態が前記第2電力消費状態より大きい場合、前記低電力消費状態として前記第1電力消費状態を前記コントローラに送信する手段と、
を有する、請求項20記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/495,446 US20100332877A1 (en) | 2009-06-30 | 2009-06-30 | Method and apparatus for reducing power consumption |
US12/495,446 | 2009-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014135A JP2011014135A (ja) | 2011-01-20 |
JP5208998B2 true JP5208998B2 (ja) | 2013-06-12 |
Family
ID=43382089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010138028A Active JP5208998B2 (ja) | 2009-06-30 | 2010-06-17 | 電力消費を低減する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20100332877A1 (ja) |
JP (1) | JP5208998B2 (ja) |
KR (1) | KR20110001984A (ja) |
CN (1) | CN101937265A (ja) |
DE (1) | DE102010025307A1 (ja) |
TW (1) | TWI427472B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9026829B2 (en) | 2010-09-25 | 2015-05-05 | Intel Corporation | Package level power state optimization |
US9116692B1 (en) * | 2010-12-10 | 2015-08-25 | The Board Of Trustees Of The University Of Illinois | System and method for improving power conversion for advanced electronic circuits |
US8972707B2 (en) | 2010-12-22 | 2015-03-03 | Via Technologies, Inc. | Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin |
WO2013100940A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | Cache memory staged reopen |
US8775838B2 (en) * | 2012-02-01 | 2014-07-08 | Texas Instruments Incorporated | Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data |
WO2013147849A1 (en) | 2012-03-30 | 2013-10-03 | Intel Corporation | Dynamically measuring power consumption in a processor |
KR20150012235A (ko) * | 2012-04-20 | 2015-02-03 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 전압 레귤레이터 제어 시스템 |
US20130311804A1 (en) * | 2012-04-30 | 2013-11-21 | Vivek Garg | Master slave qpi protocol for coordinated idle power management in glueless and clustered systems |
KR101828756B1 (ko) * | 2012-10-22 | 2018-02-12 | 인텔 코포레이션 | 고성능 인터커넥트 코히어런스 프로토콜 |
KR102063716B1 (ko) * | 2013-05-14 | 2020-02-11 | 삼성전자주식회사 | 데이터를 기반으로 전력을 관리하는 프로세싱 장치 및 그 장치를 이용한 방법 |
CN104281539B (zh) * | 2013-07-10 | 2019-02-26 | 北京旋极信息技术股份有限公司 | 一种缓存管理方法及装置 |
CN104345861B (zh) * | 2013-08-07 | 2017-05-24 | 联想(北京)有限公司 | 一种数据处理方法和装置及电子设备 |
US9513687B2 (en) | 2013-08-28 | 2016-12-06 | Via Technologies, Inc. | Core synchronization mechanism in a multi-die multi-core microprocessor |
US9465432B2 (en) | 2013-08-28 | 2016-10-11 | Via Technologies, Inc. | Multi-core synchronization mechanism |
US20160187958A1 (en) * | 2014-12-24 | 2016-06-30 | Intel Corporation | Techniques for managing power and performance for a networking device |
CN110121818B (zh) * | 2017-01-06 | 2023-08-01 | 伊顿智能动力有限公司 | 用于电气装置的控制*** |
US10795429B2 (en) * | 2018-06-22 | 2020-10-06 | Blackberry Limited | Method and system for asset tracking |
US10964290B2 (en) | 2018-12-28 | 2021-03-30 | Disney Enterprises, Inc. | Selective reduction of pixel intensity to enhance energy efficiency during display of an image |
CN111045738B (zh) * | 2019-11-29 | 2023-12-29 | RealMe重庆移动通信有限公司 | 电子设备控制方法、装置、电子设备及存储介质 |
CN113495611A (zh) * | 2020-03-20 | 2021-10-12 | 龙芯中科技术股份有限公司 | 功耗管理电路及芯片 |
CN111722559B (zh) * | 2020-05-18 | 2022-03-08 | 四川九洲电器集团有限责任公司 | 一种基于dsp和fpga架构的低功耗处理方法 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4313160A (en) * | 1976-08-17 | 1982-01-26 | Computer Automation, Inc. | Distributed input/output controller system |
JPH0462614A (ja) * | 1990-06-30 | 1992-02-27 | Nec Home Electron Ltd | 携帯型データ処理装置 |
JPH04160422A (ja) * | 1990-10-23 | 1992-06-03 | Matsushita Electric Ind Co Ltd | 低消費電力型情報処理装置 |
JP2720838B2 (ja) * | 1995-06-19 | 1998-03-04 | 日本電気株式会社 | データ転送装置 |
JP2865131B2 (ja) * | 1996-04-26 | 1999-03-08 | 日本電気株式会社 | データ転送方式 |
US6105142A (en) * | 1997-02-11 | 2000-08-15 | Vlsi Technology, Inc. | Intelligent power management interface for computer system hardware |
US6065121A (en) * | 1998-03-31 | 2000-05-16 | Compaq Computer Corporation | Control of computer system wake/sleep transitions |
TW374871B (en) * | 1998-08-12 | 1999-11-21 | Windbond Electronics Corp | Control circuit and waking method by a peripheral equipment when the computer enters into the standby status |
US6775785B1 (en) * | 2000-09-29 | 2004-08-10 | Intel Corporation | Method and apparatus for access to resources not mapped to an autonomous subsystem in a computer based system without involvement of the main operating system |
TWI282918B (en) * | 2000-11-13 | 2007-06-21 | Intel Corp | Method, device, and system for placing a processor in an idle state |
US6748548B2 (en) * | 2000-12-29 | 2004-06-08 | Intel Corporation | Computer peripheral device that remains operable when central processor operations are suspended |
US6952748B1 (en) * | 2001-01-02 | 2005-10-04 | Advanced Micro Devices, Inc. | Voltage request arbiter |
US6976181B2 (en) * | 2001-12-20 | 2005-12-13 | Intel Corporation | Method and apparatus for enabling a low power mode for a processor |
FI116702B (fi) * | 2001-12-20 | 2006-01-31 | Nokia Corp | Dynaaminen tehonsäätö integroiduissa piireissä |
US6968468B2 (en) * | 2002-02-25 | 2005-11-22 | O2 Micro, Inc. | Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data |
US7055046B2 (en) * | 2002-06-28 | 2006-05-30 | Microsoft Corporation | Power management architecture for defining component power states under a global power state and applying a new component power state when a new component power state is greater than a registered power state floor |
US7117379B2 (en) * | 2002-08-14 | 2006-10-03 | Intel Corporation | Method and apparatus for a computing system having an active sleep mode |
US6957355B2 (en) * | 2002-09-18 | 2005-10-18 | Sun Microsystems, Inc. | Method and system for dynamically adjusting storage system write cache based on the backup battery level |
US7219241B2 (en) * | 2002-11-30 | 2007-05-15 | Intel Corporation | Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode |
US7191349B2 (en) * | 2002-12-26 | 2007-03-13 | Intel Corporation | Mechanism for processor power state aware distribution of lowest priority interrupt |
US7068080B1 (en) * | 2003-01-17 | 2006-06-27 | Xilinx, Inc. | Method and apparatus for reducing power consumption within a logic device |
JP3857661B2 (ja) * | 2003-03-13 | 2006-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、プログラム、及び記録媒体 |
US20050138296A1 (en) * | 2003-12-18 | 2005-06-23 | Coulson Richard L. | Method and system to alter a cache policy |
US7698575B2 (en) * | 2004-03-30 | 2010-04-13 | Intel Corporation | Managing power consumption by requesting an adjustment to an operating point of a processor |
US7558884B2 (en) * | 2004-05-03 | 2009-07-07 | Microsoft Corporation | Processing information received at an auxiliary computing device |
US7360103B2 (en) * | 2004-05-21 | 2008-04-15 | Intel Corporation | P-state feedback to operating system with hardware coordination |
US7500123B2 (en) * | 2004-06-28 | 2009-03-03 | Ati Technologies Ulc | Apparatus and method for reducing power consumption in a graphics processing device |
US7451333B2 (en) * | 2004-09-03 | 2008-11-11 | Intel Corporation | Coordinating idle state transitions in multi-core processors |
US7426648B2 (en) * | 2004-09-30 | 2008-09-16 | Intel Corporation | Global and pseudo power state management for multiple processing elements |
US7290153B2 (en) * | 2004-11-08 | 2007-10-30 | Via Technologies, Inc. | System, method, and apparatus for reducing power consumption in a microprocessor |
US7263621B2 (en) * | 2004-11-15 | 2007-08-28 | Via Technologies, Inc. | System for reducing power consumption in a microprocessor having multiple instruction decoders that are coupled to selectors receiving their own output as feedback |
TWI247218B (en) * | 2004-11-24 | 2006-01-11 | Via Tech Inc | Computer system and power state switching method thereof |
US20060171244A1 (en) * | 2005-02-03 | 2006-08-03 | Yoshiyuki Ando | Chip layout for multiple cpu core microprocessor |
US7454632B2 (en) * | 2005-06-16 | 2008-11-18 | Intel Corporation | Reducing computing system power through idle synchronization |
US7558981B2 (en) * | 2005-10-18 | 2009-07-07 | Dot Hill Systems Corp. | Method and apparatus for mirroring customer data and metadata in paired controllers |
US7516342B2 (en) * | 2005-12-30 | 2009-04-07 | Intel Corporation | Method, apparatus and system to dynamically choose an optimum power state |
TW200727133A (en) * | 2006-01-03 | 2007-07-16 | Via Tech Inc | Central processing unit power saving method |
US7437584B2 (en) * | 2006-02-27 | 2008-10-14 | Atmel Corporation | Apparatus and method for reducing power consumption in electronic devices |
US7778838B2 (en) * | 2006-09-29 | 2010-08-17 | Intel Corporation | Apparatus, system and method for buffering audio data to allow low power states in a processing system during audio playback |
US8527709B2 (en) * | 2007-07-20 | 2013-09-03 | Intel Corporation | Technique for preserving cached information during a low power mode |
US7962771B2 (en) * | 2007-12-31 | 2011-06-14 | Intel Corporation | Method, system, and apparatus for rerouting interrupts in a multi-core processor |
US8156362B2 (en) * | 2008-03-11 | 2012-04-10 | Globalfoundries Inc. | Hardware monitoring and decision making for transitioning in and out of low-power state |
US8037380B2 (en) * | 2008-07-08 | 2011-10-11 | International Business Machines Corporation | Verifying data integrity of a non-volatile memory system during data caching process |
US8112647B2 (en) * | 2008-08-27 | 2012-02-07 | Globalfoundries Inc. | Protocol for power state determination and demotion |
-
2009
- 2009-06-30 US US12/495,446 patent/US20100332877A1/en not_active Abandoned
-
2010
- 2010-05-14 TW TW099115486A patent/TWI427472B/zh active
- 2010-06-17 JP JP2010138028A patent/JP5208998B2/ja active Active
- 2010-06-28 DE DE102010025307A patent/DE102010025307A1/de not_active Ceased
- 2010-06-29 CN CN201010220747XA patent/CN101937265A/zh active Pending
- 2010-06-30 KR KR1020100062884A patent/KR20110001984A/ko active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
CN101937265A (zh) | 2011-01-05 |
TW201111975A (en) | 2011-04-01 |
TWI427472B (zh) | 2014-02-21 |
KR20110001984A (ko) | 2011-01-06 |
JP2011014135A (ja) | 2011-01-20 |
US20100332877A1 (en) | 2010-12-30 |
DE102010025307A1 (de) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5208998B2 (ja) | 電力消費を低減する方法及び装置 | |
US9946325B2 (en) | Interprocessor power state transitions | |
US9740645B2 (en) | Reducing latency in a peripheral component interconnect express link | |
KR101569610B1 (ko) | 플랫폼 애그노스틱 전력 관리 | |
US9497254B2 (en) | Communication method, communication apparatus and electronic device | |
US7529955B2 (en) | Dynamic bus parking | |
CN107003948B (zh) | 电子设备及用于控制其可共享的高速缓存存储器的方法 | |
US9632557B2 (en) | Active state power management (ASPM) to reduce power consumption by PCI express components | |
US20110153924A1 (en) | Core snoop handling during performance state and power state transitions in a distributed caching agent | |
EP3032373B1 (en) | Device power management state transition latency advertisement for faster boot time | |
US20080065832A1 (en) | Direct cache access in multiple core processors | |
JP2009043256A (ja) | 記憶装置のアクセス方法及び装置 | |
US9201663B2 (en) | Computer system and remote control method for computer device | |
WO2014004737A1 (en) | Low power low frequency squelch break protocol | |
US9612652B2 (en) | Controlling power consumption by power management link | |
US9729335B2 (en) | Method for remotely accessing data and local apparatus using the method | |
EP2808758B1 (en) | Reduced Power Mode of a Cache Unit | |
KR101531790B1 (ko) | 모바일 디바이스에서의 임계 배터리 상태의 표시 | |
US20040215867A1 (en) | Control chip, circuit and method thereof for inhibiting bus cycle | |
CN104753830A (zh) | 基带芯片及其数据处理方法 | |
CN100376096C (zh) | 电脑***自动开启语音通讯(VoIP)应用程式的构架及其方法 | |
US11630502B2 (en) | Hierarchical state save and restore for device with varying power states | |
CN117980860A (zh) | 用于管理处于掉电状态下的控制器的方法和装置 | |
US20100023662A1 (en) | Bus mastering method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5208998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |