JP5208998B2 - 電力消費を低減する方法及び装置 - Google Patents

電力消費を低減する方法及び装置 Download PDF

Info

Publication number
JP5208998B2
JP5208998B2 JP2010138028A JP2010138028A JP5208998B2 JP 5208998 B2 JP5208998 B2 JP 5208998B2 JP 2010138028 A JP2010138028 A JP 2010138028A JP 2010138028 A JP2010138028 A JP 2010138028A JP 5208998 B2 JP5208998 B2 JP 5208998B2
Authority
JP
Japan
Prior art keywords
power consumption
consumption state
processor
controller
iio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010138028A
Other languages
English (en)
Other versions
JP2011014135A (ja
Inventor
エー. ヤーチ マーク
グエン ハン
ジャイン サジーヴ
コンラッド ショーン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2011014135A publication Critical patent/JP2011014135A/ja
Application granted granted Critical
Publication of JP5208998B2 publication Critical patent/JP5208998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本発明は、電力消費を低減する方法及び装置に関する。
デバイスはしばしば電力消費を最小化することを試みる。これらのデバイスのプロセッサはしばしば、エネルギーを節約するため低電力消費状態に入る。低電力消費状態は、デバイスが消費する電力を低減し、ある期間の間中断しないことを可能にする。しかしながら、USB(Universal Serial Bus)カードやネットワークインタフェースカードなどの外部デバイスは、新たなデータがメモリに配置されるごとに、プロセッサをウェイクアップすることによって、デバイスを妨害してきた。この結果、装着された外部デバイスを有したデバイスは、外部デバイスが定期的にメモリにアクセスすることによって最適化されなかった。
本発明の課題は、上記問題点に鑑み、効果的に電力消費を低減する方法及び装置を提供することである。
上記課題を解決するため、本発明の一態様は、複数のプロセッサのそれぞれから、要求される電力消費状態の電力管理リクエストを受信するステップと、要求される電力消費状態に基づきデータをキャッシュするため、低電力消費状態の電力管理リクエストをコントローラに送信するステップと、前記複数のプロセッサのそれぞれに前記低電力消費状態に入るよう指示するステップと、アクティブ電力消費状態に戻るため、インタラプトを受信するステップと、前記キャッシュされたデータをメモリにフラッシュするため、電力管理リクエストを前記コントローラに送信するステップと、前記複数のプロセッサのそれぞれに前記アクティブ電力消費状態に入るよう指示するステップとを有する方法に関する。
本発明によると、効果的に電力消費を低減する方法及び装置を提供することができる。
図1は、装置の一実施例を示す。 図2は、一例となるロジックフローの一実施例を示す。 図3は、一実施例による低電力消費を要求するための一例となる通信図を示す。 図4は、一実施例によるアクティブ電力消費状態に戻るための一例となる通信図を示す。 図5は、一例となるシステムの一実施例を示す。
以下、図面に基づいて本発明の実施の形態を説明する。
各実施例は、一般に電力消費を最小化するために技術に関する。一実施例では、たとえば、装置は、各自がIIO(Integrated Input/Output)を備えた複数のプロセッサ、コントローラ及びメモリを有する。付属されたIIOを備えた各プロセッサは、デフォルト電力消費モードを有する。第1プロセッサにかかる第1IIOは、その他のプロセッサ及びコントローラと通信する。第1IIOが各プロセッサから低電力消費状態に入るためのリクエストを受信すると、低電力消費状態に対する電力管理リクエストがコントローラに送信される。コントローラは、外部デバイスからの入力データを、当該データがプロセッサを介しメモリに送信されないように、キャッシュし始める。この結果、プロセッサは入力データをメモリに送信するためアクティブ電力消費状態に入らないため、電力消費は低減する。各プロセッサは、プロセッサの1つがインタラプトを受信するまで低電力消費状態にとどまる。インタラプトが受信されると、第1IIOがデータをキャッシュからメモリに不ラッシュするため、メッセージをコントローラに送信する。データがメモリに送信されると、プロセッサはそれらのアクティブ電力消費状態に戻る。このように、インタラプトがプロセッサをアクティブ電力消費状態に戻すまで、プロセッサは低電力消費状態を維持し、メモリは外部デバイスによる影響を受けない。他の実施例が説明及び請求される。
各種実施例は、1以上の要素を有する。ある要素は特定の処理を実行するよう構成される何れかの構成を有する。各要素は、所与の設計パラメータセットまたはパフォーマンス制約セットに対して所望されるようなハードウェア、ソフトウェア又はこれらの何れかの組み合わせとして実現されてもよい。例えば、特定のトポロジーの限定数の要素を備えた実施例が説明されるが、当該実施例は所与の実現形態に対して所望されるような他のトポロジーにおいてより多くの又はより少数の要素を含むものであってもよい。“一実施例”又は“ある実施例”という表現は、当該実施例に関連して説明された特定の機能、構成又は特徴が少なくとも1つの実施例に含まれることを意味することに留意することが重要である。明細書の各所における“一実施例では”という表現の出現は、必ずしもすべてが同一の実施例を参照しているとは限らない。
図1は、電力消費を低減する一例となる装置を示す。図1は、装置100のブロック図を示す。一実施例では、装置100は、プロセッシングシステム、コンピュータ、コンピュータシステム、コンピュータサブシステム、アプライアンス、ネットワークアプリケーション、ワークステーション、ターミナル、サーバ、パーソナルコンピュータ(PC)、デスクトップコンピュータ、ラップトップコンピュータ、ウルトララップトップコンピュータ、ノートブックコンピュータ、携帯コンピュータ、PDA(Personal Digital Assistant)、電話、携帯電話、セルラ電話、ハンドセット、スマートフォン、ページャ、ワンウェイページャ、ツーウェイページャ、デジタルカメラ、デジタルビデオレコーダ、デジタルビデオプレーヤー、デジタルオーディオレコーダ、デジタルオーディオプレーヤー、セットトップボックス(STB)、メディアサーバなどを含むものであってもよい。しかしながら、各実施例はこの具体例に限定されるものでない。
図1に示されるように、装置100は、IIO103を備えた第1プロセッサ101、IIO104を備えた第2プロセッサ102、メモリ105及びコントローラ106などの複数の要素を含む。しかしながら、当該実施例はこの図に示される要素に限定されるものでない。図1は限定数の要素により示されるが、装置100が所与の実現形態について所望されるようなより多数の要素を有してもよい。
各種実施例では、装置100は複数のプロセッサ101,102を有する。本実施例はデュアルプロセッサシステムであるが、他の実施例はマイクロプロセッサシステムを有してもよい。しかしながら、これらの実施例はこの具体例に限定されるものでない。プロセッサ101,102は、CPU(Central Processing Unit)、CISC(Complex Instruction Set Computer)マイクロプロセッサ、RISC(Reduced Instruction Set Computing)マイクロプロセッサ、VLIW(Very Long Instruction Word)マイクロプロセッサ、命令セットの組み合わせを実現するプロセッサ又は他のプロセッサデバイスなどの何れかのプロセッサ又はロジックデバイスを用いて実現されてもよい。一実施例では、例えば、プロセッサ101,102は、カリフォルニア州サンタクララのインテルコーポレイションにより製造されるプロセッサなどの汎用プロセッサとして実現されてもよい。プロセッサ101,102はまた、コントローラ、マイクロコントローラ、埋め込みプロセッサ、デジタル信号プロセッサ(DSP)、ネットワークプロセッサ、メディアプロセッサ、I/O(Input/Output)プロセッサ、MAC(Media Access Control)プロセッサ、ラジオベースバンドプロセッサ、FPGA(Field Programmable Gate Array)、PLD(Programmable Logic Device)などの専用プロセッサを含むものであってもよい。各実施例は、これに限定されるものでない。
各プロセッサ101,102は、まとめて“低電力プロセッサモード”と呼ばれる1以上の電力セービング又は電力消費状態を含む各種動作モード又は状態で動作する。例えば、プロセッサ101,102は、ACPI(Advanced Configuration and Power Interface)仕様により規定されるような電力消費状態を用いて動作するものであってもよい。動作状態の具体例として、限定することなく、2006年10月10日付けの“ADVANCED CONFIGURATION AND POWER INTERFACE SPECIFICATION,Revision 3.0b及びその改訂版、それに後続するもの及び変形などのACPI仕様により規定されるパフォーマンス状態があげられる。ACPI仕様は、コンピュータオペレーションシステムがコンピュータシステムのプロセッサ及び周辺デバイスにより消費される電力量を制御することを可能にする電力管理システムを規定する。ACPI仕様によると、一例となるパフォーマンス状態はグローバル状態(G0-G3など)、デバイス状態(D0-D3など)及びプロセッサ状態(C0-C7など)を有してもよい。
ACPI仕様は、電力セービングモードC0-Cxを規定する。ここで、Cx状態はプロセッサの電力消費状態のため利用される。一実施例では、電力消費状態は、Cx状態を参照して決定される。第1Cx状態はC0状態を含む。C0状態は、プロセッサがフル動作状態であり、アクティブ電力消費状態であるときである。C0状態はデフォルト状態である。一実施例では、C3状態は低電力消費状態である。C4状態は、C3状態より低い電力消費状態である。最も低い電力消費状態はC7状態である。一実施例では、Cx状態の個数が増加するに従って、電力消費は減少する。他の電力セービングモードは、所与の実現形態について所望されるプロセッサ101,102について実現されてもよい。
一実施例では、第1プロセッサ101は、プロセッサ間のメッセージの送信を可能にするバスを介し第2プロセッサ102と通信する。一実施例では、第1プロセッサは、限定されることなくQPI(Quick Path Interconnect)などのインターコネクトを介し第2プロセッサと通信する。インターコネクトは、あるプロセッサとネットワークの他の1以上のプロセッサ、1以上のIOハブ又はルーティングハブとを接続するのに利用される。インターコネクトは、すべてのコンポーネントがネットワークを介し他のコンポーネントにアクセスすることを可能にする。インターコネクトはQPIとして説明されるが、他の適切なポイント・ツー・ポイントインターコネクトが利用されてもよい。各実施例は、これに限定されるものでない。
一実施例では、各プロセッサ101,102は、IIO103,104を有する。第1IIO103は、第1プロセッサ101と関連付けされる。第2IIO104は、第2プロセッサ102と関連付けされる。IIO103,104は、プロセッサ101,102が装置100の他の要素と情報を通信することを可能にする。
各種実施例では、装置100はメモリ105を有する。メモリ105はプロセッサ101,102と接続される。一実施例では、プロセッサにより実現されるメモリプロトコルは、メモリとプロセッサとが通信するため利用される。例えば、メモリとプロセッサとは、DDR3プロトコルにより通信する。メモリとプロセッサとは所与の実現形態について所望される他のプロトコルを介し通信してもよいことが理解される。各実施例は、これに限定されるものでない。
メモリ105は、揮発性及び不揮発性メモリの双方を含むデータを格納可能な何れかのマシーン可読又はコンピュータ可読媒体を用いて実現されてもよい。例えば、メモリ105は、RAM(Random Access Memory)、DRAM(Dynamic RAM)、DDRAM(Double-Data-Rate DRAM)、シンクロナスDRAM(SDRAM)、スタティックRAM(SRAM)又は情報を格納するのに適した他の何れかのタイプのメディアを含むものであってもよい。メモリ105の一部又はすべてはプロセッサ101,102と同じ集積回路上に含まれてもよく、又はメモリ105の一部又はすべてはプロセッサ101,102の集積回路の外部のハードディスクドライブなどの集積回路又は他のメディアに配置されてもよいことに留意することが有用である。各実施例は、この具体例に限定されるものでない。
各種実施例では、装置100は、プロセッサ101に接続されるコントローラ106を有する。コントローラ106は、1以上の相互接続を介し各種外部デバイスと情報をやりとりする。コントローラ106は、低速の周辺バス及びデバイスと接続するのに使用されるサウスブリッジであってもよい。コントローラ106の具体例として、PCH(Platform Controller Hub)があげられる。しかしながら、各実施例はこの具体例に限定されるものでない。装置はコントローラを使用するとして説明されるが、他の適切な通信モジュールが利用されてもよい。各実施例は、これに限定されるものでない。
コントローラ105は、IIOとコントローラとの間のDMI(Direct Media Interface)又は他の適切な通信リンクを介しIIO103と通信する。DMIは、プロセッサとコントローラとの間のポイント・ツー・ポイント通信を可能にする。
各種実施例では、外部デバイス(図1に図示せず)は、コントローラ106を介し装置100に接続される。外部デバイスは、装置100のメモリ105に追加的なデータを供給する。外部デバイスの具体例として、USB(Universal Serial Bus)カード、PCI(Peripheral Component Interconnect)バス、リアルタイムクロック、又はNIC(Network Interface Card)があげられる。しかしながら、各実施例はこの具体例に限定されるものでない。
全体動作として、装置100において、第1プロセッサ101に係る第1IIO103は、プロセッサ101,102とコントローラ106と通信する。第1IIO103が各プロセッサ101,102から低電力消費状態リクエストを受信すると、低電力消費状態のための電力管理リクエストがコントローラ106に送信される。コントローラに送信される電力管理リクエストの電力状態は、2つのプロセッサ101,102から受信される低電力消費状態リクエストの電力状態より高いものであってもよい。コントローラ106は、外部デバイスからの入力データのキャッシュを開始する。データをキャッシュすることによって、データはメモリ105に即座に送信される必要がなくなり、プロセッサ101,102は、これらが低電力状態に入ることをコントローラ106が許可すると、低電力消費状態にとどまる。プロセッサ101,102の1つがインタラプトを受信するまで、プロセッサ101,102は低電力消費状態にとどまる。インタラプトが受信されると、第1IIO103は、メモリ105にキャッシュされたデータをフラッシュするため、電力管理リクエストをコントローラ106に送信する。データがメモリ105により受信されると、プロセッサ101,102は、各自のアクティブ電力消費状態に戻る。他の実施例が説明及び請求される。
装置100の動作が、図2及び関連する実施例を参照してさらに説明される。ここに与えられる図2は特定のプログラミングロジックを含むが、プログラミングロジックは単にここに記載される一般的な機能がどのようにして実現可能かの具体例を提供することが理解できる。さらに、与えられたプログラミングロジックは、特段の指摘がない場合、その順序により実行される必要はない。
図2は、一実施例によるプロセッサの電力消費状態を低減するためのプログラミングロジック200を示す。ロジックフロー200は、ここに記載される1以上の実施例により実行される処理を表す。ロジックフロー200に示されるように、第1プロセッサに係る第1IIOは、ブロック205において、複数のプロセッサの各プロセッサの電力消費状態を決定する。一実施例では、第1プロセッサに係る第1IIOは、コントローラに接続されるプロセッサであってもよい。IIOを備える他のプロセッサは、第1プロセッサと関連する第1IIOと通信する。しかしながら、一実施例では、第1IIOのみがコントローラと直接通信する。この結果、コントローラは単一のIIOのみから情報を受信する。
各プロセッサは、ACPI仕様により規定されるような電力消費状態を用いて動作する。一実施例では、電力消費状態は、パッケージCx状態を参照して決定される。C0状態では、プロセッサはアクティブ電力消費状態においてフル動作する。C0状態はデフォルト状態であってもよい。
一実施例では、第1IIOは、1以上のプロセッサから低電力消費状態のリクエストを受信する。低電力消費状態をリクエストしたプロセッサは、その他すべてのプロセッサにC状態リクエストを配信する。一実施例では、第1IIOは、ブロック210において、各プロセッサがリクエストされた電力消費状態リクエストについて電力管理リクエストを送信したか判断する。
例えば、プロセッサの1つは、C3状態などの電力消費状態をリクエストする。プロセッサは、他のすべてのプロセッサとIIOにC3状態リクエストを配信する。しかしながら、第1IIOは、すべてのプロセッサが電力消費状態をリクエストするまで、電力管理リクエストをコントローラに送信することはできない。すべてのプロセッサが電力消費状態をリクエストすると、第1IIOは、ブロック215において、低電力消費状態のための電力管理リクエストをコントローラに送信する。
一実施例では、第1プロセッサによりリクエストされる低電力消費状態は、第2プロセッサにより送信されるリクエストされた電力消費状態に等しいものでなくてもよい。例えば、第1プロセッサはC3状態をリクエストし、第2プロセッサはC6状態などのより低い電力消費状態をリクエストするようにしてもよい。プロセッサが異なるC状態をリクエストした場合、第1IIOは、より高い電力消費状態により電力管理リクエストをコントローラに送信する。上記具体例を参照して、第1プロセッサがC3状態をリクエストし、第2プロセッサがC6状態をリクエストする場合、第1IIOはC3状態の電力管理リクエストを送信する。
一実施例では、プロセッサが異なるC状態をリクエストした場合、第1IIOは、より高い電力消費のより小さな番号のCx状態により電力管理リクエストをコントローラに送信する。一実施例では、プロセッサが異なるC状態をリクエストした場合、第1IIOは、電力消費状態の平均により電力管理リクエストをコントローラに送信する。
第1IIOは、ブロック220において、コントローラがデータのキャッシュを開始すると、コントローラから電力管理レスポンスを受信する。一実施例では、外部デバイスは、プロセッサに送信されるデータをコントローラに提供し、プロセッサは、データをメモリに提供する。一実施例では、プロセッサは低電力消費状態をリクエストする。コントローラがプロセッサにデータを送信し続ける場合、プロセッサは、低電力消費状態にとどまることはできない。データをコントローラにキャッシュすることによって、コントローラは、低電力消費状態にプロセッサがとどまることを可能にするデータを保持する。
IIOにより電力管理レスポンスが受信された後、第1IIOは、ブロック225において、複数のプロセッサが低電力消費状態に入るよう指示する。一実施例では、IIOは、コントローラがデータをキャッシュすることを可能にした後、コントローラから電力管理レスポンスを受信する。IIOは、低電力消費状態に入るため、電力管理リクエストを各プロセッサに送信する。低電力消費状態に入るためのリクエストを発信することによって、低電力消費状態に入る。
図3は、一実施例による低電力消費をリクエストするIIOを備えたデュアルプロセッサの一例となる通信図を示す。図3は限定数のプロセッサを有するよう示されるが、デバイスは所与の実現形態について所望されるようなより多数のプロセッサを有してもよいことが理解される。図3はC3状態の電力管理リクエストにより示されるが、異なるCx状態が所与の実現形態について所望されるようにリクエストされてもよい。図3は第1プロセッサが電力管理リクエストを送信することにより示されるが、異なるプロセッサが所与の実現形態について所望されるような電力管理リクエストを送信するようにしてもよいことが理解される。各実施例は、これに限定されるものでない。
一実施例では、第1プロセッサは、ブロック301において、C3状態に対する電力管理リクエストを第1IIOに送信する。ブロック302において、第1IIOは当該リクエストのアクノリッジメントを送信し、ブロック303において、第1プロセッサはC3状態の電力管理リクエストを第2プロセッサに配信する。第2プロセッサは、ブロック304において、第1プロセッサにアクノリッジメントを送信する。ブロック305において、第1プロセッサは、C3状態の電力管理リクエストを第2IIOに送信し、ブロック306において、第2IIOは、リクエストのアクノリッジメントを送信する。しかしながら、第1IIOは、第2プロセッサが低電力消費状態をリクエストするまで、低電力消費状態に入るための電力管理リクエストをコントローラに送信しない。
一実施例では、ブロック307において、第2プロセッサは、C3状態の電力管理リクエストを第2IIOに送信する。ブロック308において、第2IIOは、当該リクエストのアクノリッジメントを返す。ブロック309において、第2プロセッサは、C3状態の電力管理リクエストを第1プロセッサに送信する。ブロック310において、第1プロセッサは、アクノリッジメントを第2プロセッサに送信する。
第2プロセッサからの電力管理リクエストは、ブロック311において、第1プロセッサがC3状態の第2リクエストを第1IIOに再送することをトリガーする。ブロック312において、第1IIOは、第1プロセッサがC3状態に入ることを可能にするよう、アクノリッジメントを第1プロセッサに送信する。ブロック313において、第2プロセッサは、C3状態の電力管理リクエストを第1IIOに送信する。第1プロセッサと第2プロセッサの双方がC3状態の電力管理リクエストを送信したため、ブロック314において、第1IIOは、C3状態の電力管理リクエストをコントローラに送信する。ブロック315において、コントローラは、レスポンスを第1IIOに送信し、ブロック316において、外部デバイスから受信したデータのキャッシュを開始する。ブロック317において、第1IIOは、ブロック313における以前のリクエストのアクノリッジメントを第2プロセッサに送信する。
同時に、ブロック312においてトリガーイベントに応答して、アクノリッジメントが第1IIOから第1プロセッサに受信された後、ブロック318において、第1プロセッサは、C3状態の電力管理リクエストを第2プロセッサに送信する。ブロック319において、第2プロセッサは当該リクエストをアクノリッジする。ブロック320において、第1プロセッサは、C3状態の電力管理リクエストを、第2プロセッサがアクノリッジする(ブロック321)第2IIOに送信する。このアクノリッジメント321が第1プロセッサにより受信された後、第1プロセッサは、ブロック322において、低電力消費のC3状態を開始するためのリクエストを第1IIOに送信し、ブロック323において、第2プロセッサにおいて低電力消費のC3状態を開始するためのリクエストを送信する。一実施例では、第1プロセッサは、第1IIOからアクノリッジメントを受信した後、C3状態の電力消費リクエストを発信する。第2プロセッサは、ブロック324において、当該リクエストのアクノリッジメントを送信し、第1プロセッサは、低電力消費のC3状態に入る。
一方、第2プロセッサは、アクノリッジメントを受信した後(317)、ブロック325において、低電力消費のC3状態を開始するためのリクエストを第2IIOに送信する。第2IIOは、ブロック326において、低電力消費状態に入る準備ができていない場合、非アクノリッジメントレスポンスを送信する。第2プロセッサは、ブロック327において、低電力消費のC3状態を開始するためのさらなるリクエストを第2IIOに送信する。第2IIOは、ブロック328において、低電力消費状態に入る準備ができると、当該リクエストのアクノリッジメントを送信し、第2プロセッサは、低電力消費のC3状態に入る。
第1プロセッサが低電力消費のC3状態を開始するためのリクエストを第1IIOに送信すると(322)、第1IIOは、ブロック329において、非アクノリッジメントレスポンスを送信する。第1IIOは、活動時間が経過し、プロセッサがアクティブ電力消費状態に戻るためのインタラプトを受信するまで、ブロック330において、非アクノリッジメントレスポンスを第1プロセッサのリクエスト(322)に非アクノリッジメントレスポンスを送信し続ける。
図2を参照するに、デバイスは、ブロック230においてインタラプトを受信するまで、低電力消費状態にとどまる。低電力消費状態からのイグジットをトリガーするためのインタラプト又は他の適切なメソッドが受信される。一実施例では、インタラプトは、プロセッサがアクティブ電力消費状態に戻るためのリクエストである。一実施例では、インタラプトは、ある期間後に受信される。
プロセッサがインタラプトを受信すると、当該プロセッサは、アクティブ状態電力消費リクエストを他のすべてのプロセッサとIIOに配信する。第1IIOがインタラプトを受信すると、電力管理リクエストがコントローラに送信され、ブロック235において、1以上のプロセッサがアクティブ電力消費状態を再開する。電力管理リクエストを受信した後、コントローラは、キャッシュのデータをメモリにフラッシュする。キャッシュのデータは、プロセッサがアクティブ電力消費状態に戻る前にメモリにフラッシュされる。プロセッサがアクティブ電力消費状態を再開する前にメモリにキャッシュのデータを提供することによって、データコンシスタンシが確保される。一実施例では、1つのプロセッサしかアクティブ電力消費状態に戻っていなくても、コントローラは、プロセッサがアクティブ電力消費状態に入る前に、キャッシュからのデータをメモリにフラッシュする。
キャッシュのデータがフラッシュされた後、コントローラは電力管理レスポンスを送信する。第1IIOは、ブロック240において、コントローラから電力管理レスポンスを受信する。第1IIOは、ブロック245において、複数のプロセッサにアクティブ電力消費状態に入るよう指示する。プロセッサにアクティブ電力消費状態に入るよう指示する前に、コントローラからのレスポンスが、キャッシュのデータのメモリへのフラッシュ後に受信される。電力管理リクエストは、アクティブ電力消費状態に入るため、各プロセッサに送信される。
図4は、一実施例によるアクティブ状態に戻るIIOを備えたデュアルプロセッサの一例となる通信図を示す。一実施例では、プロセッサはインタラプトを受信する。一実施例では、インタラプトを受信したプロセッサは、他のすべてのプロセッサとIIOとにインタラプトを配信する。一実施例では、第2プロセッサはインタラプトを受信する。第2プロセッサは、ブロック401において、アクティブ電力消費のC0状態に戻るための電力管理リクエストを第2IIOに送信する。第2IIOは、ブロック402において、アクノリッジメントを第2プロセッサに送信する。第2プロセッサは、ブロック403において、アクノリッジメントを第2プロセッサに送信する。第2プロセッサは、ブロック403において、C0状態への電力管理リクエストを第1プロセッサに送信する。第1プロセッサは、ブロック404において、第1プロセッサが低電力消費のC3状態にとどまることを示すアクノリッジメントにより応答する。第2プロセッサは、ブロック405において、アクティブ電力消費のC0状態に戻るための電力管理リクエストを第1IIOに送信する。
さらに、第1プロセッサのアクノリッジメント404に応答して、第1プロセッサは、ブロック406において、低電力消費状態C3にとどまるためのリクエストを第1IIOに送信する。第1IIOは、ブロック407において、C3状態に関するアクノリッジメントを送信する。第1プロセッサは、ブロック408において、低電力消費状態C3にとどまるための電力管理リクエストを第2プロセッサに送信する。第2プロセッサは、ブロック409において、アクティブ電力消費状態C0のアクノリッジメントにより応答する。
同時に、第2プロセッサが、ブロック405において、アクティブ電力消費のC0状態の電力管理リクエストを第1IIOに送信した後、第1IIOは、ブロック411において、アクティブ電力消費のC0状態に戻るための電力管理リクエストをコントローラに送信する。コントローラは、ブロック412,413,414において、キャッシュからのデータをメモリにフラッシュする。キャッシュのすべてのデータがメモリにフラッシュされた後、コントローラは、ブロック415において、電力管理レスポンスを第1IIOに送信する。第1IIOは、ブロック416において、アクティブ電力管理のC0状態に対する第2プロセッサの電力管理リクエスト405に対するアクノリッジメントを送信する。アクノリッジメントが送信された後(416)、プロセッサは、メモリのデータにアクセスすることができる。このアクノリッジメントは、第2プロセッサにアクティブ電力消費のC0状態に戻らせる。一実施例では、低電力消費状態C3にとどまるための第1プロセッサから第2IIOに送信されるリクエスト(410)は、ブロック417において、アクノリッジメントを送信してもよい。第1プロセッサは、アクティブ電力消費のC0状態に戻る。プロセッサの1つがウェイクアップすると、その他のプロセッサもまた、すべてのプロセッサがキャッシュに対してスヌープを実行し、メモリコントローラにアクセスするよう求められるため、ウェイクアップする。一実施例では、プロセッサはウェイクアップするが、プロセッサ内のコアはウェイクアップする必要はない。
図5は、システムの一実施例を示す。図5はシステム500を示す。システム500は、装置100やロジックフロー200など、ここに記載される1以上の実施例により用いるのに適したシステム又はアーキテクチャであってもよい。
各種実施例では、システム500は、無線システム、有線システム又は双方の組み合わせとして実現されてもよい。無線システムとして実現されるとき、システム500は、1以上のアンテナ、送信機、受信機、送受信機、アンプ、フィルタ、制御ロジックなど、無線共有メディアを介し通信するのに適したコンポーネントとインタフェースとを有するものであってもよい。無線共有メディアの一例は、RFスペクトルなどの無線スペクトルの一部を含むものであってもよい。有線システムとして実現されるとき、システム500は、入出力(I/O)アダプタ、I/Oアダプタと対応する有線通信メディアとを接続する物理コネクタ、ネットワークインタフェースカード(NIC)、ディスクコントローラ、ビデオコントローラ、オーディオコントローラなど、有線通信メディアを介し通信するのに適したコンポーネントとインタフェースとを有するものであってもよい。有線通信メディアの具体例として、ワイヤ、ケーブル、メタルリード、PCB(Printed Circuit Board)、バックプレーン、スイッチファブリック、半導体物質、ツイストペアワイヤ、同軸ケーブル、光ファイバなどがあげられる。
各種実施例では、システム500は複数のプロセッサ501,502を有し、これら複数のプロセッサからの1つのプロセッサ501はIIO503を有する。IIO503は、プロセッサ通信モジュール504とコントローラ通信モジュール505とを有する。一実施例では、1以上のプロセッサがヒートシンクに接続される。
一実施例では、プロセッサ通信モジュール504は、各プロセッサが低電力消費状態をリクエストしたか判断するよう構成される。一実施例では、プロセッサ通信モジュール504は、各プロセッサに低電力消費状態に入るよう指示するよう構成される。一実施例では、プロセッサ通信モジュール504は、各プロセッサにアクティブ電力消費状態に戻るよう指示するよう構成される。
コントローラ通信モジュール505は、低電力消費状態に対する電力管理リクエストを送信するよう構成される。コントローラ通信モジュール505は、低電力消費状態に対する電力管理レスポンスを受信するよう構成される。一実施例では、コントローラ通信モジュール505は、アクティブ電力消費状態に対する電力管理リクエストを送信するよう構成される。一実施例では、コントローラ通信モジュール505は、アクティブ電力消費状態に対する電力管理レスポンスを受信するよう構成される。
システムは、情報を通信するための1以上の論理又は物理チャネルを確立する。この情報は、メディア情報と制御情報とを含むものであってもよい。メディア情報は、ユーザ用コンテンツをあらわすデータを意味する。コンテンツの具体例として、例えば、会話からのデータ、テレビ会議、ストリーミングビデオ、電子メール(email)メッセージ、ボイスメールメッセージ、英数字シンボル、グラフィックス、画像、ビデオ、テキストなどであってもよい。会話からのデータは、例えば、発話情報、サイレンス期間、バックグラウンドノイズ、コンフォートノイズ、トーンなどがあげられる。制御情報は、自動システム用のコマンド、命令又は制御ワードを表すデータを意味する。例えば、制御情報は、システムを介しメディア情報をルーティングし、又はノードに所定の方法によりメディア情報を処理するよう指示するのに利用されてもよい。
全体処理について、システム500では、IIO503のプロセッサ通信モジュール504は、各プロセッサ501,502から低電力消費状態リクエストを受信する。IIO503のコントローラ通信モジュール505は、低電力消費状態の電力管理リクエストを送信する。IIO503のプロセッサ通信モジュール504は、インタラプトを受信する。コントローラ通信モジュール505は、電力管理リクエストを送信する。電力管理リクエストに対するレスポンスがプロセッサ501,502により受信されると、プロセッサ501,502は、各自のアクティブ電力消費状態に戻る。他の実施例が説明及び請求される。
各実施例の完全な理解を提供するため、多数の具体的詳細が提供された。しかしながら、各実施例はこれら具体的詳細なしに実現可能であることは当業者に理解されるであろう。他の例では、実施例を不明瞭にしないように、周知の処理、コンポーネント及び回路は詳細には説明されていない。ここに開示される具体的な構成及び機能の詳細は、典型例であり、実施例の範囲を必ずしも限定するものでないことは理解されうる。
各種実施例は、ハードウェア要素、ソフトウェア要素又は双方の組み合わせを用いて実現されてもよい。ハードウェア要素の具体例として、プロセッサ、マイクロプロセッサ、回路、回路要素(トランジスタ、レジスタ、キャパシタ、インダクタなど)、集積回路、ASIC(Application Specific Integrated Circuit)、PLD(Programmable Logic Device)、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセットなどがあげられる。ソフトウェアの具体例として、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシーンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、プロシージャ、ソフトウェアインタフェース、API(Application Program Interface)、命令セット、計算コード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル又はこれらの何れかの組み合わせなどがあげられる。実施例がハードウェア要素及び/又はソフトウェア要素を用いて実現されるかの判断は、所望の計算レート、電力レベル、熱耐性、処理リサイクルバジェット、入力データレート、出力データレート、メモリリソース、データバススピード、他の設計又はパフォーマンス制約などの任意数のファクタに従って変化する。
一部の実施例は、“接続される”及び“結合される”という表現とその派生語を用いて説明される。これらの用語は、互いに同義語として意図されるものでない。例えば、一部の実施例は、2以上の要素が互いに直接的な物理的又は電気的接触状態にあることを示すために“接続される”及び/又は“結合される”という用語を用いて説明される。しかしながら、“接続される”という用語はまた、2以上の要素が互いに直接的な接触状態にないが、依然として互いに協調又は相互作用することを意味するかもしれない。
一部の実施例は、例えば、マシーンによる実行時に、マシーンに各実施例による方法及び/又は処理を実行させる命令又は命令セットを格納するマシーン可読媒体又は物を用いて実現されてもよい。このようなマシーンは、例えば、何れか適切な処理プラットフォーム、計算プラットフォーム、計算装置、処理装置、計算システム、処理システム、コンピュータ、プロセッサなどがあり、ハードウェア及び/又はソフトウェアの何れか適切な組み合わせを用いて実現可能である。マシーン可読媒体又は物は、例えば、何れか適切なタイプのメモリユニット、メモリデバイス、メモリ物、記憶媒体、ストレージデバイス、ストレージ物、格納媒体及び/又は格納ユニット、メモリ、着脱可能又は着脱不可なメディアなどを含む。命令は、何れか適切なハイレベル、ローレベル、オブジェクト指向、ビジュアル、コンパイル及び/又はインタプリットプログラミング言語を用いて実現されるソースコード、コンパイルコード、インタプリットコード、実行可能コード、スタティックコード、ダイナミックコード、暗号化コードなどの何れか適切なタイプのコードを含む。
特段の断りがない場合、“処理”、“計算”、“算出”、“判断”などの用語は、計算システムのレジスタ及び/又はメモリ内の物理量(電子など)として表現されるデータを、計算システムのメモリ、レジスタ又は他の同様の情報ストレージ、送信装置又は表示装置内の物理量として同様に表現される他のデータに変換及び/又は操作するコンピュータ、計算システム又は同様の電子計算装置のアクション及び/又は処理を表す。各実施例は、これに限定されるものでない。
ここに記載される方法は記載された順序により又は何れか特定の順序により実行される必要はないことに留意すべきである。さらに、ここに特定される方法に関して説明される各種動作は逐次的又は並列的に実行可能である。
ここでは特定の実施例が説明及び図示されたが、同一の目的を達成するため計算される何れかの構成が図示される特定の実施例に置換可能であることが理解されるべきである。この開示は、上記記載は例示的になされたものであり、限定するものでないことが理解されるべきである。上記実施例の組み合わせとここでは具体的には示されない他の実施例とが、上記説明を参照すると当業者に明らかになるであろう。このため、各種実施例の範囲は、上記組み合わせ、構成及び方法が使用される他の何れかの用途を含む。
開示の概要は、読者が技術的な開示の性質を迅速に確認するのを可能にする概要を求める37C.F.R.セクション1.72(b)に準拠するよう与えられる。それは請求項の範囲又は意義を解釈又は限定するのに利用されるものでないことが主張される。さらに、上述した詳細な説明では、開示の簡略化のため、各種特徴が1つの実施例に組み合わされることが理解されうる。この開示の方法は、請求された実施例が各請求項に明示的に記載されるより多くの特徴を要求する意図を反映するものとして解釈されるべきでない。むしろ、以下の請求項が反映するように、発明の主題は開示された1つの実施例のすべての特徴より少なくてもよい。従って、以下の請求項は、各請求項が個別の好適な実施例として主張する詳細な説明に含まれる。添付された請求項では、“含まれる”という用語は、“有する”という用語と同義的に使用される。さらに、“第1”、“第2”、“第3”などの用語は単なるラベルとして用いられ、それらの目的に対する数値的な要求を課すものでない。
主題は構造的特徴及び/又は方法ステップに特有の用語により説明されたが、添付した請求項に規定される主題は上述した具体的特徴又はステップに必ずしも限定されないことが理解されるべきである。むしろ、これらの具体的特徴及びステップは、請求項を実現する実現形態として開示される。
以上、本発明の実施例について詳述したが、本発明は上述した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
100 装置
101,102,501,502 プロセッサ
103,104,503 IIO
105 メモリ
106 コントローラ
500 システム
504 プロセッサ通信モジュール
505 コントローラ通信モジュール

Claims (27)

  1. 複数のプロセッサ回路のそれぞれから、前記複数のプロセッサ回路の1以上のIIO(Integrated Input/Output)が、要求される電力消費状態の電力管理リクエストを受信するステップと、
    要求される電力消費状態に基づきコントローラのキャッシュにデータをキャッシュするため、低電力消費状態の電力管理リクエストを前記IIOから前記コントローラに送信するステップと、
    前記IIOが、前記複数のプロセッサ回路のそれぞれに前記低電力消費状態に入るよう指示するステップと、
    前記複数のプロセッサ回路の1以上をアクティブ電力消費状態に戻ため、前記IIOがインタラプトを受信するステップと、
    前記コントローラに前記キャッシュされたデータをメモリにフラッシュさせるため、電力管理リクエストを前記IIOから前記コントローラに送信するステップと、
    前記IIOが、前記複数のプロセッサ回路のそれぞれに前記アクティブ電力消費状態に入るよう指示するステップと、
    を有する方法。
  2. 前記複数のプロセッサ回路のそれぞれの電力消費状態を決定するステップを有し、
    各プロセッサ回路は、デフォルト電力消費状態を有する、請求項1記載の方法。
  3. 前記コントローラがデータをキャッシュすることを可能にした後、前記IIOが、前記コントローラから電力管理レスポンスを受信するステップと、
    前記低電力消費状態に入るため、電力管理リクエストを前記IIOから前記複数のプロセッサ回路のそれぞれに送信するステップと、
    を有する、請求項1記載の方法。
  4. 前記キャッシュのデータがメモリにフラッシュされた後、前記IIOが、前記コントローラからレスポンスを受信するステップと、
    前記アクティブ電力消費状態に入るため、電力管理リクエストを前記IIOから前記複数のプロセッサ回路のそれぞれに送信するステップと、
    を有する、請求項1記載の方法。
  5. ポイント・ツー・ポイントインタコネクトを介し前記電力管理リクエストを受信するステップを有する、請求項1記載の方法。
  6. DMI通信を介し低電力消費状態の前記電力管理リクエストを送信する、請求項1記載の方法。
  7. 前記IIOが、第1プロセッサ回路から第1電力消費状態を受信するステップと、
    前記IIOが、第2プロセッサ回路から第2電力消費状態を受信するステップと、
    前記第1電力消費状態が前記第2電力消費状態より小さい場合、前記低電力消費状態として前記第2電力消費状態を前記IIOから前記コントローラに送信するステップと、
    前記第1電力消費状態が前記第2電力消費状態より大きい場合、前記低電力消費状態として前記第1電力消費状態を前記IIOから前記コントローラに送信するステップと、
    を有する、請求項1記載の方法。
  8. 前記電力消費状態は、ACPI(Advanced Configuration and Power Interface)仕様により規定される状態を有する、請求項1記載の方法。
  9. 低電力消費状態に入るよう構成される複数のプロセッサ回路の第1プロセッサ回路を有する装置であって、
    前記第1プロセッサ回路は、前記低電力消費状態の電力管理リクエストを受信し、前記第1プロセッサ回路に前記低電力消費状態に入るよう指示し、前記第1プロセッサ回路に接続されるコントローラに前記低電力消費状態に基づき前記コントローラのキャッシュにデータをキャッシュするよう指示し、アクティブ電力消費状態に戻るためのインタラプトを受信し、前記コントローラに前記キャッシュされたデータをメモリにフラッシュするよう指示し、前記第1プロセッサ回路に前記アクティブ電力消費状態に入るよう指示するよう動作するIIO(Integrated Input/Output)を有する装置。
  10. ポイント・ツー・ポイントインタコネクトを介し前記第1プロセッサ回路に接続されるIIOを有する第2プロセッサ回路を有し、
    前記第2プロセッサ回路は、前記低電力消費状態の電力管理リクエストを送信するよう動作する、請求項9記載の装置。
  11. ポイント・ツー・ポイントインタコネクトを介し前記第1プロセッサ回路に接続されるIIOを有する第2プロセッサ回路と、
    ポイント・ツー・ポイントインタコネクトを介し前記第1プロセッサ回路に接続されるIIOを有する第3プロセッサ回路
    を有する、請求項9記載の装置。
  12. 前記第1プロセッサ回路に接続され、データを格納するよう構成される前記メモリを有する、請求項9記載の装置。
  13. DMI通信を介し前記第1プロセッサ回路に接続される前記コントローラを有する、請求項9記載の装置。
  14. 前記コントローラに接続される外部デバイスを有する、請求項12記載の装置。
  15. 複数のプロセッサ回路を有するシステムであって、
    前記複数のプロセッサ回路からの1以上のプロセッサ回路は、前記複数のプロセッサ回路のそれぞれが低電力消費状態を要求したか判断するよう構成されるプロセッサ通信モジュールと、前記低電力消費状態の電力管理リクエストを送信し、インタラプトを受信するとアクティブ電力消費状態の電力管理リクエストを送信するコントローラ通信モジュールと、前記低電力消費状態の電力管理リクエストを受信し、コントローラのキャッシュにデータを格納し、前記アクティブ電力消費状態の電力管理リクエストを受信し、前記データを前記キャッシュからメモリにリリースするよう構成されるコントローラと、前記複数のプロセッサ回路の1以上と接続されるヒートシンクとを有するIIO(Integrated Input/Output)を有するシステム。
  16. 前記プロセッサ通信モジュールは、前記複数のプロセッサ回路のそれぞれに低電力消費状態に入るよう指示するよう構成される、請求項15記載のシステム。
  17. 前記プロセッサ通信モジュールは、前記複数のプロセッサ回路のそれぞれにアクティブ電力消費状態に戻るよう指示するよう構成される、請求項15記載のシステム。
  18. 前記複数のプロセッサ回路は、2以上のプロセッサ回路を有する、請求項15記載のシステム。
  19. 前記複数のプロセッサ回路は、4以上のプロセッサ回路を有する、請求項15記載のシステム。
  20. 複数のプロセッサ回路のそれぞれから、前記複数のプロセッサ回路の1以上のIIO(Integrated Input/Output)が、低電力消費状態の電力管理リクエストを受信する手段と
    コントローラのキャッシュへのデータのキャッシュを開始するため、前記低電力消費状態の電力管理リクエストを前記IIOから前記コントローラに送信する手段と
    前記IIOが、前記複数のプロセッサ回路のそれぞれに前記低電力消費状態に入るよう指示する手段と、
    前記IIOが、前記複数のプロセッサ回路の1以上をアクティブ電力消費状態に戻すためのインタラプトを受信する手段と、
    前記コントローラに前記キャッシュされたデータをメモリにフラッシュさせるため、前記IIOから前記コントローラに電力管理リクエストを送信する手段と、
    前記IIOが、前記複数のプロセッサ回路のそれぞれに前記アクティブ電力消費状態に入るよう指示する手段と、
    を有する装置。
  21. 前記複数のプロセッサ回路のそれぞれの電力消費状態を判断する手段を有し、
    各プロセッサ回路は、デフォルト電力消費状態を有する、請求項20記載の装置
  22. 前記低電力消費状態に入る手段は、
    前記コントローラがデータをキャッシュするのを可能にした後、前記コントローラから電力管理レスポンスを受信する手段と
    前記低電力消費状態に入るため、電力管理リクエストを前記複数のプロセッサ回路のそれぞれに送信する手段と
    を有する、請求項20記載の装置
  23. 前記アクティブ電力消費状態に入る手段は、
    前記キャッシュのデータがメモリにフラッシュされた後、前記コントローラからレスポンスを受信する手段と
    前記低電力消費状態に入るため、電力管理リクエストを前記複数のプロセッサ回路のそれぞれに送信する手段と
    を有する、請求項20記載の装置
  24. 前記低電力消費状態は、ACPI(Advanced Configuration and Power Interface)仕様により規定される状態C3を有する、請求項20記載の装置
  25. 前記プロセッサ回路から電力管理リクエストを受信する手段は、ポイント・ツー・ポイントインタコネクトを介しプロセッサ回路から電力管理リクエストを受信する手段を有する、請求項20記載の装置
  26. 前記電力管理リクエストをコントローラに送信する手段は、DMI通信を介し電力管理リクエストをコントローラに送信する手段を有する、請求項20記載の装置
  27. 前記複数のプロセッサ回路のそれぞれから、低電力消費状態の電力管理リクエストを受信する手段は、
    第1プロセッサ回路から第1電力消費状態を受信する手段と
    第2プロセッサ回路から第2電力消費状態を受信する手段と
    前記データのキャッシュを開始するため、前記低電力消費状態の電力管理リクエストをコントローラに送信する手段と
    前記第1電力消費状態が前記第2電力消費状態より小さい場合、前記低電力消費状態として前記第2電力消費状態を前記コントローラに送信する手段と
    前記第1電力消費状態が前記第2電力消費状態より大きい場合、前記低電力消費状態として前記第1電力消費状態を前記コントローラに送信する手段と
    を有する、請求項20記載の装置
JP2010138028A 2009-06-30 2010-06-17 電力消費を低減する方法及び装置 Active JP5208998B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/495,446 US20100332877A1 (en) 2009-06-30 2009-06-30 Method and apparatus for reducing power consumption
US12/495,446 2009-06-30

Publications (2)

Publication Number Publication Date
JP2011014135A JP2011014135A (ja) 2011-01-20
JP5208998B2 true JP5208998B2 (ja) 2013-06-12

Family

ID=43382089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010138028A Active JP5208998B2 (ja) 2009-06-30 2010-06-17 電力消費を低減する方法及び装置

Country Status (6)

Country Link
US (1) US20100332877A1 (ja)
JP (1) JP5208998B2 (ja)
KR (1) KR20110001984A (ja)
CN (1) CN101937265A (ja)
DE (1) DE102010025307A1 (ja)
TW (1) TWI427472B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026829B2 (en) 2010-09-25 2015-05-05 Intel Corporation Package level power state optimization
US9116692B1 (en) * 2010-12-10 2015-08-25 The Board Of Trustees Of The University Of Illinois System and method for improving power conversion for advanced electronic circuits
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
WO2013100940A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Cache memory staged reopen
US8775838B2 (en) * 2012-02-01 2014-07-08 Texas Instruments Incorporated Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data
WO2013147849A1 (en) 2012-03-30 2013-10-03 Intel Corporation Dynamically measuring power consumption in a processor
KR20150012235A (ko) * 2012-04-20 2015-02-03 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 전압 레귤레이터 제어 시스템
US20130311804A1 (en) * 2012-04-30 2013-11-21 Vivek Garg Master slave qpi protocol for coordinated idle power management in glueless and clustered systems
KR101828756B1 (ko) * 2012-10-22 2018-02-12 인텔 코포레이션 고성능 인터커넥트 코히어런스 프로토콜
KR102063716B1 (ko) * 2013-05-14 2020-02-11 삼성전자주식회사 데이터를 기반으로 전력을 관리하는 프로세싱 장치 및 그 장치를 이용한 방법
CN104281539B (zh) * 2013-07-10 2019-02-26 北京旋极信息技术股份有限公司 一种缓存管理方法及装置
CN104345861B (zh) * 2013-08-07 2017-05-24 联想(北京)有限公司 一种数据处理方法和装置及电子设备
US9513687B2 (en) 2013-08-28 2016-12-06 Via Technologies, Inc. Core synchronization mechanism in a multi-die multi-core microprocessor
US9465432B2 (en) 2013-08-28 2016-10-11 Via Technologies, Inc. Multi-core synchronization mechanism
US20160187958A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Techniques for managing power and performance for a networking device
CN110121818B (zh) * 2017-01-06 2023-08-01 伊顿智能动力有限公司 用于电气装置的控制***
US10795429B2 (en) * 2018-06-22 2020-10-06 Blackberry Limited Method and system for asset tracking
US10964290B2 (en) 2018-12-28 2021-03-30 Disney Enterprises, Inc. Selective reduction of pixel intensity to enhance energy efficiency during display of an image
CN111045738B (zh) * 2019-11-29 2023-12-29 RealMe重庆移动通信有限公司 电子设备控制方法、装置、电子设备及存储介质
CN113495611A (zh) * 2020-03-20 2021-10-12 龙芯中科技术股份有限公司 功耗管理电路及芯片
CN111722559B (zh) * 2020-05-18 2022-03-08 四川九洲电器集团有限责任公司 一种基于dsp和fpga架构的低功耗处理方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313160A (en) * 1976-08-17 1982-01-26 Computer Automation, Inc. Distributed input/output controller system
JPH0462614A (ja) * 1990-06-30 1992-02-27 Nec Home Electron Ltd 携帯型データ処理装置
JPH04160422A (ja) * 1990-10-23 1992-06-03 Matsushita Electric Ind Co Ltd 低消費電力型情報処理装置
JP2720838B2 (ja) * 1995-06-19 1998-03-04 日本電気株式会社 データ転送装置
JP2865131B2 (ja) * 1996-04-26 1999-03-08 日本電気株式会社 データ転送方式
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6065121A (en) * 1998-03-31 2000-05-16 Compaq Computer Corporation Control of computer system wake/sleep transitions
TW374871B (en) * 1998-08-12 1999-11-21 Windbond Electronics Corp Control circuit and waking method by a peripheral equipment when the computer enters into the standby status
US6775785B1 (en) * 2000-09-29 2004-08-10 Intel Corporation Method and apparatus for access to resources not mapped to an autonomous subsystem in a computer based system without involvement of the main operating system
TWI282918B (en) * 2000-11-13 2007-06-21 Intel Corp Method, device, and system for placing a processor in an idle state
US6748548B2 (en) * 2000-12-29 2004-06-08 Intel Corporation Computer peripheral device that remains operable when central processor operations are suspended
US6952748B1 (en) * 2001-01-02 2005-10-04 Advanced Micro Devices, Inc. Voltage request arbiter
US6976181B2 (en) * 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
FI116702B (fi) * 2001-12-20 2006-01-31 Nokia Corp Dynaaminen tehonsäätö integroiduissa piireissä
US6968468B2 (en) * 2002-02-25 2005-11-22 O2 Micro, Inc. Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data
US7055046B2 (en) * 2002-06-28 2006-05-30 Microsoft Corporation Power management architecture for defining component power states under a global power state and applying a new component power state when a new component power state is greater than a registered power state floor
US7117379B2 (en) * 2002-08-14 2006-10-03 Intel Corporation Method and apparatus for a computing system having an active sleep mode
US6957355B2 (en) * 2002-09-18 2005-10-18 Sun Microsystems, Inc. Method and system for dynamically adjusting storage system write cache based on the backup battery level
US7219241B2 (en) * 2002-11-30 2007-05-15 Intel Corporation Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode
US7191349B2 (en) * 2002-12-26 2007-03-13 Intel Corporation Mechanism for processor power state aware distribution of lowest priority interrupt
US7068080B1 (en) * 2003-01-17 2006-06-27 Xilinx, Inc. Method and apparatus for reducing power consumption within a logic device
JP3857661B2 (ja) * 2003-03-13 2006-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、及び記録媒体
US20050138296A1 (en) * 2003-12-18 2005-06-23 Coulson Richard L. Method and system to alter a cache policy
US7698575B2 (en) * 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7558884B2 (en) * 2004-05-03 2009-07-07 Microsoft Corporation Processing information received at an auxiliary computing device
US7360103B2 (en) * 2004-05-21 2008-04-15 Intel Corporation P-state feedback to operating system with hardware coordination
US7500123B2 (en) * 2004-06-28 2009-03-03 Ati Technologies Ulc Apparatus and method for reducing power consumption in a graphics processing device
US7451333B2 (en) * 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7426648B2 (en) * 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7290153B2 (en) * 2004-11-08 2007-10-30 Via Technologies, Inc. System, method, and apparatus for reducing power consumption in a microprocessor
US7263621B2 (en) * 2004-11-15 2007-08-28 Via Technologies, Inc. System for reducing power consumption in a microprocessor having multiple instruction decoders that are coupled to selectors receiving their own output as feedback
TWI247218B (en) * 2004-11-24 2006-01-11 Via Tech Inc Computer system and power state switching method thereof
US20060171244A1 (en) * 2005-02-03 2006-08-03 Yoshiyuki Ando Chip layout for multiple cpu core microprocessor
US7454632B2 (en) * 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7558981B2 (en) * 2005-10-18 2009-07-07 Dot Hill Systems Corp. Method and apparatus for mirroring customer data and metadata in paired controllers
US7516342B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Method, apparatus and system to dynamically choose an optimum power state
TW200727133A (en) * 2006-01-03 2007-07-16 Via Tech Inc Central processing unit power saving method
US7437584B2 (en) * 2006-02-27 2008-10-14 Atmel Corporation Apparatus and method for reducing power consumption in electronic devices
US7778838B2 (en) * 2006-09-29 2010-08-17 Intel Corporation Apparatus, system and method for buffering audio data to allow low power states in a processing system during audio playback
US8527709B2 (en) * 2007-07-20 2013-09-03 Intel Corporation Technique for preserving cached information during a low power mode
US7962771B2 (en) * 2007-12-31 2011-06-14 Intel Corporation Method, system, and apparatus for rerouting interrupts in a multi-core processor
US8156362B2 (en) * 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8037380B2 (en) * 2008-07-08 2011-10-11 International Business Machines Corporation Verifying data integrity of a non-volatile memory system during data caching process
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion

Also Published As

Publication number Publication date
CN101937265A (zh) 2011-01-05
TW201111975A (en) 2011-04-01
TWI427472B (zh) 2014-02-21
KR20110001984A (ko) 2011-01-06
JP2011014135A (ja) 2011-01-20
US20100332877A1 (en) 2010-12-30
DE102010025307A1 (de) 2011-03-03

Similar Documents

Publication Publication Date Title
JP5208998B2 (ja) 電力消費を低減する方法及び装置
US9946325B2 (en) Interprocessor power state transitions
US9740645B2 (en) Reducing latency in a peripheral component interconnect express link
KR101569610B1 (ko) 플랫폼 애그노스틱 전력 관리
US9497254B2 (en) Communication method, communication apparatus and electronic device
US7529955B2 (en) Dynamic bus parking
CN107003948B (zh) 电子设备及用于控制其可共享的高速缓存存储器的方法
US9632557B2 (en) Active state power management (ASPM) to reduce power consumption by PCI express components
US20110153924A1 (en) Core snoop handling during performance state and power state transitions in a distributed caching agent
EP3032373B1 (en) Device power management state transition latency advertisement for faster boot time
US20080065832A1 (en) Direct cache access in multiple core processors
JP2009043256A (ja) 記憶装置のアクセス方法及び装置
US9201663B2 (en) Computer system and remote control method for computer device
WO2014004737A1 (en) Low power low frequency squelch break protocol
US9612652B2 (en) Controlling power consumption by power management link
US9729335B2 (en) Method for remotely accessing data and local apparatus using the method
EP2808758B1 (en) Reduced Power Mode of a Cache Unit
KR101531790B1 (ko) 모바일 디바이스에서의 임계 배터리 상태의 표시
US20040215867A1 (en) Control chip, circuit and method thereof for inhibiting bus cycle
CN104753830A (zh) 基带芯片及其数据处理方法
CN100376096C (zh) 电脑***自动开启语音通讯(VoIP)应用程式的构架及其方法
US11630502B2 (en) Hierarchical state save and restore for device with varying power states
CN117980860A (zh) 用于管理处于掉电状态下的控制器的方法和装置
US20100023662A1 (en) Bus mastering method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5208998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250