JP5207615B2 - 成膜方法および基板処理装置 - Google Patents

成膜方法および基板処理装置 Download PDF

Info

Publication number
JP5207615B2
JP5207615B2 JP2006293938A JP2006293938A JP5207615B2 JP 5207615 B2 JP5207615 B2 JP 5207615B2 JP 2006293938 A JP2006293938 A JP 2006293938A JP 2006293938 A JP2006293938 A JP 2006293938A JP 5207615 B2 JP5207615 B2 JP 5207615B2
Authority
JP
Japan
Prior art keywords
film
titanium
gas
processing chamber
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006293938A
Other languages
English (en)
Other versions
JP2008112803A (ja
Inventor
健索 成嶋
文貴 天野
哲 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006293938A priority Critical patent/JP5207615B2/ja
Priority to KR1020097007662A priority patent/KR101163277B1/ko
Priority to PCT/JP2007/065433 priority patent/WO2008053625A1/ja
Priority to US12/445,813 priority patent/US7981794B2/en
Priority to CN2007800009536A priority patent/CN101346802B/zh
Priority to TW096140591A priority patent/TWI464790B/zh
Publication of JP2008112803A publication Critical patent/JP2008112803A/ja
Application granted granted Critical
Publication of JP5207615B2 publication Critical patent/JP5207615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は，半導体ウエハ，ＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）基板などの被処理基板上に所定の膜を成膜する成膜方法および基板処理装置に関する。
ＣＭＯＳトランジスタなどの半導体デバイスでは，配線層と基板，配線層と配線層などの接続構造を有する。具体的には例えば図１７に示すように，Ｓｉ基板（Ｓｉウエハ）のｐ／ｎ不純物拡散層（拡散層）１０と第１配線との間にはコンタクトホール２０が形成され，第１配線と第２配線との間にはビアホール３０が形成される。このようなコンタクトホール２０およびビアホール３０には，タングステンや銅などの金属が埋め込まれ，Ｓｉ基板や配線層が電気的に接続される。近年では，この金属の埋め込みに先立って，コンタクトホール２０およびビアホール３０にＴｉ／ＴｉＮ積層膜などのバリア層を成膜し，バリア層２２，３２が形成される。
従来，このようなＴｉ膜やＴｉＮ膜の形成には，物理的蒸着（ＰＶＤ）法が用いられてきた。ところが，半導体デバイスの微細化および高集積化が進んだ今日においては，コンタクトホールやビアホールのアスペクト比（口径と深さの比）が極めて大きくなっている。このため，バリア層の形成にはステップカバレッジのよい化学的蒸着（ＣＶＤ）法が多く採用されている。
ところで，拡散層１０とコンタクトホール２０内の金属とのコンタクト抵抗を下げるためには，例えばバリア層２２と拡散層１０との間にＴｉＳｉｘ膜（チタンシリサイド膜）などの合金層１２を介在させて，バリア層２２と拡散層１０との界面における仕事関数を調節することにより，その仕事関数差に基づくショットキー障壁を低くすることが望ましい。
このようなＴｉＳｉｘ膜の形成には例えばプラズマＣＶＤ法を用いることができる。この方法では，原料ガスとしてＴｉＣｌ４を用いるとともに，還元ガスとしてＨ２ガス等を用いて，温度６５０℃程度でＴｉ膜を成膜し，同時にその一部をＳｉ基板と反応させ自己整合的に合金層１２を形成する。
その他にも，所定の膜厚のＴｉ膜を複数の工程に分割して成膜する方法が提案されている。例えば，下記特許文献１には，このような分割成膜方法としてプラズマＳＦＤ（Ｓｅｑｕｅｎｔｉａｌ Ｆｌｏｗ Ｄｅｐｏｓｉｔｉｏｎ）が開示されている。この処理方法によれば，例えば４５０℃以下の低温下で成膜してもＴｉ膜の剥離が防止され，結果として良好な膜質のＴｉ膜を形成することができる。
特開２００４−２３２０８０号公報
ところで，近年，主に半導体デバイスの高速化を目的とした成膜温度の低温化の要請が高まってきている。このため，コンタクトホールのバリア層形成においても被処理基板を低温（例えば４５０℃以下）に維持することが好ましい。ところが，従来のプラズマＣＶＤ法を用いて低温下でＴｉ膜を形成すると，ＣｌがＴｉ膜中に多量に残留してしまい，その結果，Ｔｉ膜の抵抗値を上昇させてしまうという問題があった。
この点，プラズマＳＦＤ処理によるＴｉ膜形成処理によれば，低温下であってもＣｌの残留が極めて少ない良質なＴｉ膜を形成することができる。ところが，このプラズマＳＦＤ処理を，例えば６５０℃以上の高温下で実行して形成したＴｉ膜についてはＳｉ基板と反応して良好にシリサイド化し，良好なＴｉＳｉｘ膜を形成できるのに対して，例えば４５０℃以下の低温下で実行して形成したＴｉ膜についてはシリサイド化し難く，良好なＴｉＳｉｘ膜を形成することは困難であるという問題があった。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，低温下であっても，良質なＴｉ膜を含むバリア層を効率よく形成することができ，しかもそのＴｉ膜と下地との界面領域に自己整合的にＴｉＳｉｘ膜を形成することができる成膜方法等を提供することにある。
上記課題を解決するために，本発明のある観点によれば，処理室内にて被処理基板にチタン膜またはチタン化合物膜を形成する成膜方法であって，前記被処理基板にチタンシリサイド膜を形成するチタンシリサイド膜形成工程と，前記チタンシリサイド膜上にチタン膜を形成するチタン膜形成工程と，を有し，前記チタンシリサイド膜形成工程では，チタン化合物ガスを前記処理室に導入して前記チタン化合物ガスを前記被処理基板の表面に吸着させる第１の工程と，前記チタン化合物ガスの前記処理室への導入を停止して，前記処理室内に残留している前記チタン化合物ガスを除去する第２の工程と，水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して，前記被処理基板のシリコン含有表面に吸着させた前記チタン化合物ガスを還元するとともに前記シリコン含有表面のシリコンと反応させチタンシリサイド膜を形成する第３の工程と，を複数回繰り返し，前記チタン膜形成工程では，前記チタン化合物ガスと前記水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記被処理基板上にチタン膜を形成する第４の工程と，前記プラズマを維持しつつ前記チタン化合物ガスの前記処理室への導入を停止して，前記チタン膜をプラズマアニールする第５の工程と，を複数回繰り返すことを特徴とする成膜方法が提供される。
また，被処理基板に対して膜形成処理を施す処理室と，前記処理室内に少なくともチタン化合物ガス，還元ガス，およびアルゴンガスを選択的に供給するガス供給手段と，前記処理室内にプラズマを生成するプラズマ生成手段と，前記処理室内に載置された前記被処理基板の温度を調整する温度調整手段と，前記ガス供給手段，前記プラズマ生成手段，および前記温度調整手段の動作を制御する制御部と，を備えた基板処理装置であって，前記制御部は，前記被処理基板にチタンシリサイド膜を形成するチタンシリサイド膜形成処理として，チタン化合物ガスを前記処理室に導入して前記チタン化合物ガスを前記被処理基板の表面に吸着させる第１の工程と，前記チタン化合物ガスの前記処理室への導入を停止して，前記処理室内に残留している前記チタン化合物ガスを除去する第２の工程と，水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して，前記被処理基板のシリコン含有表面に吸着させた前記チタン化合物ガスを還元するとともに前記シリコン含有表面のシリコンと反応させチタンシリサイド膜を形成する第３の工程と，を複数回繰り返し，前記チタンシリサイド膜上にチタン膜を形成するチタン膜形成処理として，前記チタン化合物ガスと前記水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記被処理基板上にチタン膜を形成する第４の工程と，前記プラズマを維持しつつ前記チタン化合物ガスの前記処理室への導入を停止して，前記チタン膜をプラズマアニールする第５の工程と，を複数回繰り返すことを特徴とする基板処理装置が提供される。
本発明によれば，前記被処理基板のシリコン含有表面上にチタンシリサイド膜を積層させる第１〜３工程を複数回繰り返して，所定の膜厚のチタンシリサイド膜を形成することができる。また，低温下であっても，第３の工程においてチタン化合物を水素プラズマ還元作用により効果的にチタンに還元することができるため，チタンシリサイド膜中に混入するＣｌなどの不純物濃度を極めて低く抑えることができる。
また，前記第３の工程ではアルゴンガスを前記処理室に導入しないことが好ましい。このようにすれば，被処理基板のシリコン含有表面に形成されたチタンシリサイド膜の表面へのアルゴン原子の衝突を防止することができる。これによって，チタンシリサイド膜の表面モホロジ（ｍｏｒｐｈｏｌｏｇｙ）が良好な状態に保たれる。
さらに第１〜３工程を複数回繰り返して所定の膜厚のチタンシリサイド膜を形成した後，第４〜５工程を複数回繰り返すチタン膜形成工程を行うことによって，チタンシリサイド膜の上にチタン膜を形成することができる。このチタン膜形成工程は，前記プラズマＳＦＤの処理方法であり，この処理によれば，比較的高い成膜レートを得ることができるため，短時間のうちにチタンシリサイド膜とチタン膜を含むバリア層を形成することができる。しかも，このチタン膜形成処理によれば，低温下であっても不純物の極めて少ないチタン膜を形成することができる。
前記チタンシリサイド膜形成工程および前記チタン膜形成工程では，前記被処理基板の温度を４５０℃以下に調整することが好ましい。このように本発明によれば，半導体デバイスのサーマルバジェット（Ｔｈｅｒｍａｌ Ｂｕｄｇｅｔ）を低減し，高温処理による電気特性の劣化を防止することができる。
前記第１の工程では前記チタン化合物ガスとともに水素ガスを前記処理室に導入し，前記第２の工程では前記水素ガスを継続して前記処理室に導入することが好ましい。これによって，チタン化合物ガスを処理室から除去するためのパージガスとして水素ガスを使うことができる。
前記チタン膜形成工程において，少なくとも前記処理室内にプラズマを形成する期間では前記処理室にアルゴンガスを導入することでチタン化合物ガスの分解が促進されるとともにプラズマの安定化が図られ，成膜処理の効率を高めることができる。
上記の成膜方法は，さらに，前記チタン膜上に窒化チタン膜を形成する窒化チタン膜形成工程を有し，前記窒化チタン膜形成工程では，前記チタン化合物ガスと前記水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記被処理基板上にチタン膜を形成する第６の工程と，前記チタン化合物ガスの前記処理室への導入を停止して，前記処理室内に残留している前記チタン化合物ガスを除去する第７の工程と，前記窒素化合物ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記チタン膜を窒化する第８の工程と，を複数回繰り返すようにしてもよい。
また，上記の基板処理装置において，前記ガス供給手段は，前記処理室内にさらに窒素化合物ガスを選択的に供給するものであり，前記制御部は，前記チタン膜上に窒化チタン膜を形成する窒化チタン膜形成処理として，前記チタン化合物ガスと前記水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記被処理基板上にチタン膜を形成する第６の工程と，前記チタン化合物ガスの前記処理室への導入を停止して，前記処理室内に残留している前記チタン化合物ガスを除去する第７の工程と，前記窒素化合物ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記チタン膜を窒化する第８の工程と，を複数回繰り返すことが好ましい。
本発明によれば，前記チタン膜に窒化チタンを積層させる第６〜８工程を複数回繰り返して，所定の膜厚の窒化チタン膜を形成することができる。そして，この窒化チタン膜形成処理によれば，低温下であってもＣｌなどの不純物の極めて少ない窒化チタン膜を形成することができる。したがって，処理温度を高める必要がない。
前記窒化チタン膜形成工程では，前記被処理基板の温度を４５０℃以下に調整することが好ましい。このような温度であれば，半導体デバイスのサーマルバジェットを低減し，高温処理による電気特性劣化を防止することができる。
前記窒化チタン膜形成工程において，少なくとも前記処理室内にプラズマを形成する期間では前記処理室にアルゴンガスを導入することでチタン化合物ガスの分解が促進されるとともにプラズマの安定化が図られ，成膜処理の効率を高めることができる。また，窒素化合物ガスの分解も促進されるため，効果的にチタン膜が窒化し，良質な窒化チタン膜を形成することができる。
前記チタン化合物ガスとしてＴｉＣｌ４ガスを採用し，前記窒素化合物ガスとしてＮＨ３ガスを採用することができる。これらのガスを用いることによって，低温下であっても良質なチタンシリサイド膜，チタン膜，および窒化チタン膜を効率よく形成することができる。
また本発明によれば，チタンシリサイド膜形成処理，チタン膜形成処理，および窒化チタン膜形成処理を一つの処理室で実施することができる。すなわち，処理ごとに処理室を用意する必要がないため，基板処理装置の小型化が可能となる。また，各処理を連続して一つの処理室で実施できることから，例えば処理室内での被処理基板の位置合わせ処理や処理室間の搬送処理が不要となり，結果的にスループットを向上させることができる。さらに，処理室内の真空状態を保ったまま連続処理が可能であるため，常に清浄な環境下で成膜処理を行うことができる。
本発明によれば，低温下であっても，良質なＴｉ膜を含むバリア層を効率よく形成することができ，しかもそのＴｉ膜と下地との界面領域に自己整合的にＴｉＳｉｘ膜を形成することができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（基板処理装置の構成例）
本発明の実施形態にかかる基板処理装置の構成例を図面を参照しながら説明する。図１は本実施形態にかかる基板処理装置の一例を示す概略構成図である。図１に示すように，基板処理装置１００は，略多角形状（例えば六角形状）に形成された共通搬送室１０２，真空引き可能に構成された複数（例えば４つ）の処理室１０４Ａ〜１０４Ｄ，真空引き可能に構成された２つのロードロック室１０８Ａ，１０８Ｂ，略長方形状の搬入側搬送室１１０，ウエハＷを複数枚収容できるカセットを載置する複数（例えば３つ）の導入ポート１１２Ａ〜１１２Ｃ，およびウエハＷを回転してこの偏心量を光学的に求めて位置合わせを行うオリエンタ１１４を有する。
処理室１０４Ａ〜１０４Ｄはそれぞれ，共通搬送室１０２の周囲にゲートバルブ１０６Ａ〜１０６Ｄを介して連結されている。各処理室１０４Ａ〜１０４Ｄには被処理基板例えば半導体ウエハ（以下，単に「ウエハ」とも称する）Ｗを載置する載置台１０５Ａ〜１０５Ｄが設けられている。各処理室１０４Ａ〜１０４Ｄはそれぞれ載置台１０５Ａ〜１０５Ｄに載置されたウエハＷに対して所定の処理を施し得るようになっている。
共通搬送室１０２内には，ウエハＷを保持する２つのピック１１６Ａ，１１６Ｂを有して屈伸および旋回可能に構成された搬送機構１１６が設けられている。共通搬送室１０２には，２つのロードロック室１０８Ａ，１０８Ｂを介して搬入側搬送室１１０が連結されている。ロードロック室１０８Ａは，共通搬送室１０２と搬入側搬送室１１０にゲートバルブ１０７Ａを介して接続されており，ロードロック室１０８Ｂは，共通搬送室１０２と搬入側搬送室１１０にゲートバルブ１０７Ｂを介して接続されている。
なお，共通搬送室１０２と２つのロードロック室の内のいずれか一方，例えばロードロック室１０８Ａとの連結部の搬送口１０９ＡはウエハＷを共通搬送室１０２内へ専用に搬入する搬入口として用いられ，他方のロードロック室１０８Ｂとの連結部の搬送口１０９ＢはウエハＷを共通搬送室１０２から外へ専用に搬出する搬出口として用いられる。
上記搬入側搬送室１１０には，例えば３つの導入ポート１１２Ａ〜１１２Ｃおよびオリエンタ１１４が連結されている。また，搬入側搬送室１１０内には，ウエハＷを保持する２つのピック１１８Ａ，１１８Ｂを有して屈伸，旋回，昇降および直線移動可能に構成された搬入側搬送機構１１８が設けられている。
そして，基板処理装置１００には，制御部２００が接続されており，この制御部２００により基板処理装置１００の各部が制御されるようになっている。
（制御部の構成例）
基板処理装置１００の制御部２００の構成例を図面を参照しながら説明する。図２は，制御部（システムコントローラ）２００の構成を示すブロック図である。図２に示すように，制御部２００は，装置制御部（ＥＣ：Ｅｑｕｉｐｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）３００と，複数のモジュール制御部（ＭＣ：Ｍｏｄｕｌｅ Ｃｏｎｔｒｏｌｌｅｒ）２３０Ａ，２３０Ｂ，２３０Ｃ・・・と，ＥＣ３００と各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ・・・とをそれぞれ接続するスイッチングハブ（ＨＵＢ）２２０とを備える。
制御部２００は，ＥＣ３００から例えばＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）２０２を介して基板処理装置１００が設置される工場全体の製造工程を管理するＭＥＳ（Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｘｅｃｕｔｉｏｎ Ｓｙｓｔｅｍ）２０４に接続されている。ＭＥＳ２０４は例えばコンピュータにより構成される。ＭＥＳ２０４は，制御部２００と連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示せず）にフィードバックするとともに，工場全体の負担等を考慮して工程に関する判断を行う。
ＥＣ３００は，ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ・・・を統括して基板処理装置１００全体の動作を制御する主制御部（マスタ制御部）を構成する。スイッチングハブ２２０は，ＥＣ３００からの制御信号に応じてＥＣ３００の接続先としてのＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ・・・を切換える。
各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ・・・はそれぞれ，基板処理装置１００の共通搬送室１０２，処理室１０４Ａ〜１０４Ｄ，ロードロック室１０８Ａ，１０８Ｂ，搬送室１１０，オリエンタ１１４等の各モジュールの動作を制御する副制御部（スレーブ制御部）を構成する。各ＭＣ２３０Ａ，２３０Ｂ，２３０Ｃ・・・はそれぞれ，ＤＩＳＴ（Ｄｉｓｔｒｉｂｕｔｉｏｎ）ボード２３４Ａ，２３４Ｂ，２３４Ｃ・・・によって例えばＧＨＯＳＴネットワーク２０６を介して各Ｉ／Ｏ（入出力）モジュール２３６Ａ，２３６Ｂ，２３６Ｃ・・・に接続される。ＧＨＯＳＴネットワーク２０６は，ＥＣ３００が有するＭＣボードに搭載されたＧＨＯＳＴ（Ｇｅｎｅｒａｌ Ｈｉｇｈ−Ｓｐｅｅｄ Ｏｐｔｉｍｕｍ Ｓｃａｌａｂｌｅ Ｔｒａｎｓｃｅｉｖｅｒ）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク２０６には最大で３１個のＩ／Ｏモジュールを接続することができる。なお，ＧＨＯＳＴネットワーク２０６ではＭＣがマスタに相当し，Ｉ／Ｏモジュールがスレーブに相当する。
各Ｉ／Ｏモジュール２３６Ａ，２３６Ｂ，２３６Ｃ・・・はそれぞれ，処理室１０４Ａ〜１０４Ｄなどの各モジュールの各構成要素（以下，「エンドデバイス」と称する）に接続された複数のＩ／Ｏ部２３８Ａ，２３８Ｂ，２３８Ｃ・・・からなり，各エンドデバイスへの制御信号および各エンドデバイスからの出力信号の伝達を行う。例えば処理室１０４のエンドデバイスとしては，処理室１０４内に導入されるガスの流量を制御するマスフローコントローラ，処理室１０４からの排気を制御するＡＰＣバルブなどが挙げられる。
各ＧＨＯＳＴネットワーク２０６には，Ｉ／Ｏ部２３８Ａ，２３８Ｂ，２３８Ｃ・・・におけるデジタル信号，アナログ信号，シリアル信号の入出力を制御するＩ／Ｏボード（図示せず）も接続される。
ここで，図２に示すＥＣ３００の構成例を図面を参照しながら説明する。図３はＥＣ３００の構成例を示すブロック図である。図３に示すように，ＥＣ３００はＥＣ本体を構成するＣＰＵ（中央処理装置）３１０，ＣＰＵ３１０が行う各種データ処理のために使用されるメモリエリア等を設けたＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３２０，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段３３０，オペレータによるプロセスレシピの入力や編集など種々のデータの入力および所定の記憶媒体へのプロセスレシピやプロセス・ログの出力など種々のデータの出力などを行うことができる入出力手段３４０，基板処理装置１００に漏電等の異常が発生した際に報知する警報器（例えばブザー）などの報知手段３５０を備える。
また，ＥＣ３００は，基板処理装置１００の種々の処理を実行するための処理プログラムを記憶するプログラムデータ記憶手段３６０，処理プログラムを実行するために必要な情報（データ）が記憶される処理データ記憶手段３７０を備える。プログラムデータ記憶手段３６０，処理データ記憶手段３７０は例えばハードディスク（ＨＤＤ）などの記憶領域に構築される。ＣＰＵ３１０は必要に応じてプログラムデータ記憶手段３６０，処理データ記憶手段３７０から必要なプログラム，データ等を読み出して，各種の処理プログラムを実行する。
上記ＣＰＵ３１０と，ＲＡＭ３２０，表示手段３３０，入出力手段３４０，報知手段３５０，プログラムデータ記憶手段３６０，処理データ記憶手段３７０等とは，制御バス，データバス等のバスラインにより接続されている。このバスラインには，上記スイッチングハブ２２０なども接続されている。
ここで，上述したような構成の制御部２００による基板処理装置１００の制御例について説明する。各処理室１０４Ａ〜１０４Ｄにおいて，例えばＳｉウエハＷにＣＯＲ（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ）処理，ＰＨＴ（Ｐｏｓｔ Ｈｅａｔ Ｔｒｅａｔｍｅｎｔ）処理，Ｔｉ膜形成処理，ＴｉＮ膜形成処理などのプロセス処理を施す場合には，ＥＣ３００のＣＰＵ３１０はプログラムデータ記憶手段３６０のプロセス処理プログラム３６４から実行する処理プログラムを読出し，処理データ記憶手段３７０のプロセス処理情報３７４から実行する処理のプロセスレシピの処理情報に基づいて各処理を実行する。なお，ＣＯＲ処理とＰＨＴ処理は異物除去処理の一種である。また，各処理の詳細については後述する。
ＣＰＵ３１０は，各処理プログラムに応じてスイッチングハブ２２０および処理室１０４Ａ〜１０４Ｄを制御するそれぞれのＭＣ２３０，ＧＨＯＳＴネットワーク２０６およびＩ／Ｏモジュール２３６におけるＩ／Ｏ部２３８を介して，所望のエンドデバイスに制御信号を送信することによって各処理を実行する。
このような図２に示す制御部（システムコントローラ）２００では，複数のエンドデバイスがＥＣ３００に直接接続されることなく，その複数のエンドデバイスに接続されたＩ／Ｏ部がモジュール化されてＩ／Ｏモジュールを構成する。このＩ／ＯモジュールはＭＣおよびスイッチングハブ２２０を介してＥＣ３００に接続されるため，通信系統を簡素化することができる。
また，ＥＣ３００のＣＰＵ３１０が送信する制御信号には，所望のエンドデバイスに接続されたＩ／Ｏ部のアドレス，およびそのＩ／Ｏ部を含むＩ／Ｏモジュールのアドレスが含まれているため，スイッチングハブ２２０は制御信号におけるＩ／Ｏモジュールのアドレスを参照し，ＭＣのＧＨＯＳＴが制御信号におけるＩ／Ｏ部のアドレスを参照することによって，スイッチングハブ２２０やＭＣがＣＰＵ３１０に制御信号の送信先の問い合わせを行う必要を無くすことができ，これにより，制御信号の円滑な伝達を実現することができる。
（処理室の構成例）
次に，図１に示す基板処理装置１００における処理室の構成例を説明する。基板処理装置１００は，Ｓｉウエハ上の自然酸化膜などの異物を，減圧下でプラズマを用いずに除去する異物除去処理，この異物除去処理が施されたＳｉウエハのＳｉ表面上にＴｉ膜を形成するＴｉ膜形成処理，およびＴｉ膜の上にＴｉＮ膜を形成するＴｉＮ膜形成処理を連続して実行可能な構成にすることができる。
本実施形態では，例えば処理室１０４Ａ〜１０４Ｄのうちのいずれか一室を，異物除去処理を行う異物除去処理室として構成し，他の一室をＴｉ膜形成処理（Ｔｉ膜の自己整合的なシリサイド化も含む）およびＴｉＮ膜形成処理を行うＴｉ膜・ＴｉＮ膜形成処理室として構成する。また，異物除去処理を生成物生成処理（例えばＣＯＲ処理）と，生成物除去処理（例えばＰＨＴ処理）との２段階に分けて行う場合には，処理室１０４Ａ〜１０４Ｄのうちのいずれか二室を，生成物生成処理室と生成物除去処理室として構成する。なお，Ｔｉ膜形成処理とＴｉＮ膜形成処理を別個の処理室で行うようにしてもよい。このように，基板処理装置１００において実行する処理内容に応じて各処理室１０４Ａ〜１０４Ｄの構成を定める。
ここで，例えばコンタクトホールが形成されたＳｉウエハＷを基板処理装置１００に導入し，このＳｉウエハＷに対して上述したような異物除去処理としてのＣＯＲ処理，ＰＨＴ処理を連続して実行した後，Ｔｉ膜成膜処理，ＴｉＮ膜成膜処理を連続して実行する場合の基板処理装置１００における処理室の構成例を図４に示す。
図４に示すように，本実施形態にかかる基板処理装置１００において，処理室１０４Ａ，１０４Ｂ，１０４Ｃはそれぞれ，ＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜・ＴｉＮ膜形成処理室として構成されている。各処理室１０４Ａ〜１０４Ｃにおける処理はそれぞれ，制御部２００のＥＣ３００に設けられるプログラムデータ記憶手段３６０に記憶されたプロセス処理プログラム３６４に基づいて実行される。すなわち，ＥＣ３００のＣＰＵ３１０はプロセス処理プログラム３６４から必要な処理プログラムを読出し，処理データ記憶手段３７０に記憶されるプロセス処理情報（例えばプロセスレシピ情報）３７４から必要な情報を読み出して各処理を実行する。
（Ｔｉ膜成膜処理室の構成例）
次に，本実施形態において主要な処理室であるＴｉ膜・ＴｉＮ膜形成処理室の構成例について図面を参照しながら説明する。Ｔｉ膜成膜処理室は，プラズマＣＶＤによりＴｉ膜を成膜する，例えば図５に示すようなプラズマＣＶＤ処理室４００によって構成される。このプラズマＣＶＤ処理室４００は，気密に構成された略円筒状の処理室４１１を有している。
処理室４１１の中にはウエハＷを水平に支持するためのサセプタ４１２がその中央下部に設けられた円筒状の支持部材４１３により支持された状態で配置されている。このサセプタ４１２はＡｌＮ等のセラミックスからなり，その外縁部にはウエハＷをガイドするためのガイドリング４１４が設けられている。
また，サセプタ４１２にはヒータ４１５が埋め込まれており，このヒータ４１５はヒータ電源４４０から給電されることによりウエハＷを所定の温度に加熱する。すなわち，ヒータ４１５とヒータ電源４４０は温度調整手段を構成する。サセプタ４１２には，下部電極４１６がヒータ４１５の上に埋設されており，下部電極４１６は例えば接地されている。
処理室４１１の天壁４１１Ａには，絶縁部材４１９を介してシャワーヘッド４２０が設けられている。このシャワーヘッド４２０は，大きく分けると上部分であるベース部材４２１と下部分であるシャワープレート４２２から構成されている。
ベース部材４２１には，ヒータ４２３が埋設されており，このヒータ４２３はヒータ電源４４１から給電されることにより，シャワーヘッド４２０を所定温度に加熱することが可能となっている。
シャワープレート４２２には処理室４１１内にガスを吐出する多数の吐出孔４２４が形成されている。各吐出孔４２４は，ベース部材４２１とシャワープレート４２２の間に形成されるガス拡散空間４２５に連通している。ベース部材４２１の中央部には処理ガスをガス拡散空間４２５に供給するためのガス導入ポート４２６が設けられている。ガス導入ポート４２６は，後述するガス供給手段４３０の混合ガス供給ライン４３８に接続されている。
ガス供給手段４３０は，Ｔｉ化合物ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源４３１，Ａｒガスを供給するＡｒガス供給源４３２，還元ガスであるＨ２ガスを供給するＨ２ガス供給源４３３，窒素化合物ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源４３４を有している。
そして，ＴｉＣｌ４ガス供給源４３１にはＴｉＣｌ４ガス供給ライン４３１Ｌが接続されており，Ａｒガス供給源４３２にはＡｒガス供給ライン４３２Ｌが接続されており，Ｈ２ガス供給源４３３にはＨ２ガス供給ライン４３３Ｌが接続されており，ＮＨ３ガス供給源４３４にはＮＨ３ガス供給ライン４３４Ｌが接続されている。各ガスライン４３１Ｌ〜４３４Ｌにはそれぞれマスフローコントローラ（ＭＦＣ）４３１Ｃ〜４３４Ｃおよびこのマスフローコントローラ４３１Ｃ〜４３４Ｃを挟んで２つのバルブ４３１Ｖ〜４３４Ｖが設けられている。
ガス混合部４３７は，上記のプロセスガスを混合してシャワーヘッド４２０に供給する機能を有するものであり，そのガス流入側には，各ガスライン４３１Ｌ〜４３４Ｌを介してプロセスガス供給源４３１〜４３４が接続されており，そのガス流出側には混合ガス供給ライン４３８を介してシャワーヘッド４２０が接続されている。
プロセス時には，ＴｉＣｌ４ガス，Ａｒガス，Ｈ２ガス，およびＮＨ３ガスの中から選択された一種類のガスまたは複数のガスの混合ガスが，シャワーヘッド４２０のガス導入ポート４２６とガス拡散空間４２５を経由して，複数の吐出孔４２４から処理室４１１内に導入される。
このように本実施形態にかかるシャワーヘッド４２０は，プロセスガスを予め混合して処理室４１１内に供給するいわゆるプリミックスタイプで構成されているが，各プロセスガスを独立して処理室４１１内に供給するポストミックスタイプで構成されるようにしてもよい。
シャワーヘッド４２０には，整合器４４２を介して高周波電源４４３が接続されており，成膜の際にこの高周波電源４４３からシャワーヘッド４２０に，例えば４５０ｋＨｚの高周波電力を供給することにより，シャワーヘッド４２０および下部電極４１６の間に高周波電界が生じ，処理室４１１内に供給されたプロセスガスがプラズマ化し，Ｔｉ膜またはＴｉＮ膜が形成される。すなわち，シャワーヘッド４２０，整合器４４２，高周波電源４４３，および下部電極４１６はプラズマ生成手段を構成する。
処理室４１１の底壁４１１Ｂの中央部には円形の穴４１７が形成されており，底壁４１１Ｂにはこの穴４１７を覆うように下方に向けて突出する排気室４５０が設けられている。排気室４５０の側面には排気管４５１が接続されており，この排気管４５１には排気装置４５２が接続されている。そしてこの排気装置４５２を作動させることにより処理室４１１内を所定の真空度まで減圧することが可能となっている。
サセプタ４１２には，ＳｉウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン４６０がサセプタ４１２の表面に対して突没可能に設けられ，これらウエハ支持ピン４６０は支持板４６１に固定されている。そして，ウエハ支持ピン４６０は，エアシリンダ等の駆動機構４６２により支持板４６１を介して昇降される。
処理室４１１の側壁４１１Ｃには，共通搬送室１０２との間でＳｉウエハＷの搬入出を行うための搬入出口４１８と，この搬入出口４１８を開閉するゲートバルブＧが設けられている。なお，上記のように構成される処理室４１１において行われるＴｉ膜およびＴｉＮ膜の形成処理の詳細については後述する。
（ウエハ搬送処理の具体例）
ここで，図４に示すように構成された基板処理装置１００のウエハ搬送処理について説明する。共通搬送室１０２内ではＳｉウエハＷは処理室１０４Ａ，１０４Ｂ，１０４Ｃの順に搬送されて処理される。このため，ＳｉウエハＷの搬送経路は図４に示す実線矢印のようになる。
このようなウエハ搬送処理は，制御部２００のＥＣ（装置制御部）３００に設けられるプログラムデータ記憶手段３６０に記憶された搬送処理プログラム３６２に基づいて実行される。すなわち，ＥＣ３００のＣＰＵ３１０は処理データ記憶手段３７０に記憶される搬送処理情報（例えば搬送経路情報）３７２から必要な情報を読み出して搬送処理プログラム３６２を実行することによって，ＳｉウエハＷの搬送処理を実行する。
ここでは，一例として中央の導入ポート１１２Ｂに設置したカセット（キャリアも含む）から例えばコンタクトホールまたはビアホールが形成された処理前ウエハＷが取り出されるものとし，また２つのロードロック室１０８Ａ，１０８Ｂのうちのいずれか一方のロードロック室，例えばロードロック室１０８Ａを処理前ウエハＷの搬入用に用い，他方のロードロック室１０８Ｂを処理済ウエハＷの搬出用に用いる。今，各処理室１０４Ａ〜１０４Ｃ内にはそれぞれウエハＷが収容されてそれぞれの処理が終了しているか，またはほぼ終了しかけているものとする。
まず，搬入側搬送室１１０内の搬送処理について説明する。ロードロック室１０８Ｂ内には，処理室１０４Ｃでの処理が終了した処理済のＳｉウエハＷが収容されているものとすると，この処理済のＳｉウエハＷは，搬入側搬送機構１１８により搬送経路Ｘ１１に示すように中央の導入ポート１１２Ｂへ搬送して収容される。
また，中央の導入ポート１１２Ｂに収容されている処理前のＳｉウエハＷは，搬入側搬送機構１１８により搬送経路Ｘ１２に示すようにオリエンタ１１４へ搬送され，ここでＳｉウエハＷの位置合わせをした後に，再度，搬入側搬送機構１１８により搬送経路Ｘ１３に示すように位置合わせ後のＳｉウエハＷを他方のロードロック室１０８Ａ内へ収容し，待機させておく。以上の操作が，ＳｉウエハＷの処理が進む毎に繰り返し行われる。
次に，共通搬送室１０２内でのウエハの搬送処理について説明する。まず，搬送機構１１６により処理室１０４Ｃに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１１に示すようにこれを空き状態のロードロック室１０８Ｂ内に置く。次いで，搬送機構１１６により処理室１０４Ｂ内に収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１２に示すようにこれを空き状態の処理室１０４Ｃ内へ搬入して置き，処理室１０４Ｃ内での処理を開始する。
続いて，搬送機構１１６により処理室１０４Ａに収容されている処理済のウエハＷを取りに行き，搬送経路Ｙ１３に示すようにこれを空き状態の処理室１０４Ｂ内へ搬入して置き，処理室１０４Ｂ内での処理を開始する。
続いて，ロードロック室１０８Ａ内で待機していた処理前のウエハＷを搬送機構１１６によって取りに行き，搬送経路Ｙ１４に示すようにこれを上記空き状態の処理室１０４Ａ内へ搬入して置き，この処理室１０４Ａ内での処理を開始する。なお，ウエハＷの搬出入の際には，各ゲートバルブ１０６Ａ〜１０６Ｃ，１０７Ａ，１０７Ｂのうち，ウエハＷの搬出入に必要なゲートバルブを開閉操作する。そして，各処理室１０４Ａ〜１０４ＣにてウエハＷの処理が完了する毎に上記の操作が繰り返し行われることになる。
（ウエハ処理の具体例）
次に，上述した本実施形態にかかる基板処理装置１００により実行されるウエハ処理について説明する。基板処理装置１００は，例えば図６に示すような膜構造を有するＳｉウエハ（Ｓｉ基板）５００に対して処理を行う。Ｓｉウエハ５００は，ベア基板５０２上に，ＳｉＯ２膜などの層間絶縁膜５０４を形成し，エッチングによりコンタクトホール５０５を形成し，コンタクトホール５０５の底部にＳｉ表面５０３を露出させたものである。
ここでは，図６に示すようなＳｉ表面５０３上にＴｉＳｉｘ膜（Ｔｉシリサイド膜）を形成する場合を例に挙げる。図７Ａ〜図７Ｄは，本実施形態にかかるウエハ処理を説明するための工程図である。本実施形態にかかる基板処理装置１００は，図６に示すようなＳｉウエハ５００を搬入して，以下に示す処理を連続して実行する。
まず，図７Ａに示すように，Ｓｉ表面５０３上の異物（例えばエッチング残渣などのコンタミネーション，パーティクル，自然酸化膜など）を除去する異物除去処理を行う。これにより，例えばコンタクトホールの底部（図７Ａに示すＡ部）は，自然酸化膜などの異物がないフラットで均一な面となる。従来は，この異物除去処理として，Ａｒプラズマスパッタによるエッチングを実施していた。これはプラズマによってイオン化したＡｒイオンをＳｉウエハに印加したバイアス電圧によって加速し，Ｓｉウエハに付着した自然酸化膜を含む異物をスパッタエッチングする技術である。ところが，近年半導体デバイスの微細化に伴い，コンタクトホールの形状も微細になっており，Ａｒプラズマスパッタを用いたのではコンタクトホール底部から異物を除去することが困難になっている。
そこで，本実施形態では，減圧下でプラズマを用いない異物除去処理を実行する。この異物除去処理は，例えばＳｉウエハに付着した自然酸化膜を含む異物とガス成分とを化学反応させて生成物を生成する生成物生成処理と，Ｓｉウエハ上に生成された生成物を熱処理により除去する生成物除去処理との２段階の処理によって構成される。
生成物生成処理は例えばＣＯＲ処理であり，生成物除去処理は例えばＰＨＴ処理である。ＣＯＲ処理は，Ｓｉウエハ上に付着した異物例えば自然酸化膜などの酸化膜と例えばアンモニア（ＮＨ３）ガスおよび弗化水素（ＨＦ）ガスなどのガス分子とを化学反応させて生成物（主に（ＮＨ４）２ＳｉＦ６）を生成する処理である。ＰＨＴ処理は，ＣＯＲ処理が施されたＳｉウエハを加熱して，ＣＯＲ処理の化学反応によってＳｉウエハ上に生成した生成物を気化（昇華）させてＳｉウエハから除去する処理である。
このように，ＣＯＲ処理とＰＨＴ処理の組合せは，減圧下でプラズマを用いずにＳｉウエハの自然酸化膜などの異物を除去することができるため，ドライクリーニング処理（乾式洗浄処理）のうちで純粋なケミカルクリーニングの技術に相当する。
このように，本実施形態では，減圧下でプラズマを用いない異物除去処理を実行することにより，次に連続して行うＴｉ膜成膜処理において膜の密着性，強度を向上させることができる。また，本実施形態にかかる異物除去処理ではプラズマを用いないため，Ｔｉ膜の下地，特にＳｉウエハの拡散層表面にプラズマ起因のチャージアップダメージを負わせることを防止することができ，またスパッタエッチングによる拡散層表面の荒れや削れを防止することができる。このようにダメージのないコンタクト構造を形成することができ，良好なコンタクト抵抗を有する膜を成膜することができる。
次いで，Ｓｉウエハ５００を大気に曝すことなく，Ｔｉ膜５０６の形成処理を基板処理装置１００内で連続して行う。本実施形態にかかるＴｉ膜５０６の形成処理は，第１のＴｉ膜５０６ＡおよびＴｉＳｉｘ膜５０７を形成する工程と，第２のＴｉ膜５０６Ｂを形成する工程の２段階に分けて実行される。
図７Ｂに示す第１のＴｉ膜５０６ＡおよびＴｉＳｉｘ膜５０７を形成する工程では，原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒｅｄ Ｄｅｐｏｓｉｔｉｏｎ）の手法を用いたプラズマＡＬＤ処理によるＴｉ膜形成処理を行う。このプラズマＡＬＤ処理では，例えば，処理室にＴｉＣｌ４ガスなどのＴｉ化合物ガスを供給してＳｉ表面５０３および層間絶縁膜５０４の表面にＴｉ化合物の吸着反応（ＴｉとＳｉとの反応）を生じさせる吸着工程と，Ｈ２ガスなどの還元ガスを供給しつつこれをプラズマ励起してＳｉ表面５０３および層間絶縁膜５０４の表面に吸着したＴｉ化合物を還元する還元工程が複数回繰り返される。これによって，下地にＴｉが堆積し，Ｔｉ膜が形成される。本実施形態にかかるプラズマＡＬＤ処理によるＴｉ膜形成の具体的なプロセスレシピについては後述する。
この方法によって，図７Ｂに示すように，Ｓｉ表面５０３および層間絶縁膜５０４の表面には原子レベルでＴｉが堆積し，そのうち層間絶縁膜５０４の表面には第１のＴｉ膜５０６Ａが形成される。一方，Ｓｉ表面５０３の表面すなわちコンタクトホールの底部（図７Ａに示すＡ部）では，堆積したＴｉが下地のＳｉ表面５０３のＳｉと珪化反応（シリサイド化）して，自己整合的にＴｉＳｉｘ膜５０７が形成される。
このようなプラズマＡＬＤ処理を行うことによって，原子レベルで第１のＴｉ膜５０６ＡおよびＴｉＳｉｘ膜５０７の各膜厚を自由に制御できる。また，Ｔｉ化合物の吸着工程と還元工程とを分けて複数回繰返してＴｉを堆積させることにより，Ｔｉ膜中のＣｌなどの不純物を確実に減らすことができる。特に，本実施形態では，ＣＯＲ処理およびＰＨＴ処理による異物除去処理によってＳｉウエハ５００のＳｉ表面５０３に自然酸化膜などの異物が付着していない状態で，連続してプラズマＡＬＤ処理によって原子配列を制御しながら，Ｔｉを堆積させるため，より平坦で均一な第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成できる。
また，本実施形態では第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成する際に，プロセス温度（Ｓｉウエハの温度）を比較的低温，例えば４５０℃以下の温度範囲に設定する。このようにプロセス温度を比較的低温に設定することによって，半導体デバイスのサーマルバジェットを低減させることができる。しかも，本実施形態では，プラズマＡＬＤ処理を行うため，プロセス温度を４５０℃以下に調整しても，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７の中に含まれるＣｌなどの不純物の濃度を低減させ，良質な膜を形成することができる。
また，本実施形態では第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成する際に，処理室内にＡｒガスを導入しないようにする。処理室内にＡｒガスを導入した場合，Ａｒ原子がＳｉ表面５０３や層間絶縁膜５０４の表面に衝突してこれらの膜の表面モホロジを悪化させるおそれがある。この点，本実施形態によれば，各膜層の表面モホロジを良好な状態に保つことができる。したがって，これらの膜の上に形成される第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７の膜質も向上する。また，ＴｉＳｉｘ膜５０７とその下地のＳｉ表面５０３との界面を平坦化できるため，界面全体にわたりショットキー障壁の高さを一定にして，安定したオーミックコンタクトを形成することができる。例えば，トランジスタにこのようなコンタクト構造を適用することによって，コンタクト抵抗を小さくすることができる。
また，Ａｒガスは，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７にもダメージを及ぼすおそれがある。この場合，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７の膜質が劣化して，バリア機能が低下するとともに，コンタクト抵抗が上昇する可能性がある。さらに，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７の成膜レートが低下する可能性もある。この点，本実施形態によれば，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成する際に，処理室内にＡｒガスを導入しないようにするため，短時間のうちに，良質な第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成することができる。
次に，図７Ｃに示すように，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７の上に第２のＴｉ膜５０６Ｂを形成するＴｉ膜形成処理を行う。ここでは，プラズマＳＦＤ（Ｓｅｑｕｅｎｔｉａｌ Ｆｌｏｗ Ｄｅｐｏｓｉｔｉｏｎ）処理を行う。このプラズマＳＦＤ処理によるＴｉ膜形成処理では，例えば，処理室に対してＴｉ化合物ガスとＡｒガスとＨ２ガスを同時期に供給しつつプラズマを生成しＴｉ膜を形成する工程と，Ｔｉ化合物ガスの供給を止めてＨ２プラズマによるプラズマアニールの工程が複数回繰り返される。これによって，所定の膜厚のＴｉ膜が短時間のうちに形成される。本実施形態にかかるプラズマＳＦＤ処理によるＴｉ膜形成の具体的なプロセスレシピについては後述する。
ところで，上述のプラズマＡＬＤ処理によるＴｉ膜形成処理を行うことによって，良質なＴｉＳｉｘ膜５０７を形成することができる。しかし，その成膜レートは極めて小さいため，バリア層としてのＴｉ膜５０６に必要な膜厚を得るためには膨大な時間を要することになり現実的ではない。この点，本実施形態では，ＴｉＳｉｘ膜５０７の膜厚が所定値に達したところで第１のＴｉ膜５０６Ａの形成工程を終了して，第２のＴｉ膜５０６Ｂの形成工程に移行する。この第２のＴｉ膜５０６Ｂを形成するために用いるプラズマＳＦＤ処理によれば，プラズマＡＬＤ処理に比べて，Ｔｉ膜の形成について高い成膜レートが得られる。したがって，短時間のうちに所定の膜厚のＴｉ膜５０６を形成することができる。
また，本実施形態では第２のＴｉ膜５０６Ｂを形成する際にも，第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成する際と同様に，プロセス温度を比較的低温，例えば４５０℃以下の温度範囲に設定する。本実施形態では，プラズマＳＦＤ処理のＨ２プラズマによるプラズマアニールにより，プロセス温度を４５０℃以下に調整しても，第２のＴｉ膜５０６Ｂの中に含まれるＣｌなどの不純物の濃度を大幅に低減させることができる。
続いて，図７Ｄに示すように，Ｔｉ膜５０６上にさらにＴｉＮ膜５０８を成膜するＴｉＮ膜形成処理を行う。ここでは，通常の熱ＣＶＤによるＴｉＮ膜形成ではなく，プラズマＳＦＤ処理によるＴｉＮ膜形成処理を行う。このプラズマＳＦＤ処理では，例えば，処理室に対してＴｉ化合物ガスとＡｒガスとＨ２ガスを同時期に供給しつつプラズマを生成し，Ｔｉ膜を形成する工程と，Ｔｉ化合物ガスの供給を止める工程と，処理室に対してＮＨ３ガスとＡｒガスとＨ２ガスを同時期に供給しつつプラズマを生成し，Ｔｉ膜を窒化する窒化工程が複数回繰り返される。これによって，下地にＴｉＮが堆積し，ＴｉＮ膜が形成される。本実施形態にかかるプラズマＳＦＤ処理によるＴｉＮ膜形成の具体的なプロセスレシピについては後述する。
以上のようにして，Ｓｉウエハ５００のコンタクトホール５０５内にＴｉＳｉｘ膜５０７，Ｔｉ膜５０６，およびＴｉＮ膜５０８からなるバリア層が形成される。
（第１のＴｉ膜形成処理）
上述した各プロセス処理のうち，本発明の主要プロセス処理である第１のＴｉ膜形成処理（チタンシリサイド膜形成工程），第２のＴｉ膜形成処理（チタン膜形成工程），およびＴｉＮ膜形成処理について，より詳細に説明する。なおここでは，Ｔｉ化合物ガスとしてＴｉＣｌ４ガスを用い，還元ガスとしてＨ２ガスを用い，窒素化合物ガスとしてＮＨ３ガスを用いた場合に例に本実施形態にかかるプロセス処理を説明する。
まず，第１のＴｉ膜形成処理について図面を参照しながら説明する。上述のように，第１のＴｉ膜５０６Ａの形成には，プラズマＡＬＤ処理を適用する。このプラズマＡＬＤ処理によるＴｉ膜形成処理の具体例を図８に示す。
まず，第１のＴｉ膜形成処理を行うにあたり，サセプタ４１２に埋め込まれているヒータ４１５にヒータ電源４４０から電力を供給して，ＳｉウエハＷの温度を例えば４５０℃に調整する。そして，ステップＳ１１（第１の工程）にて，処理室４１１内にＴｉＣｌ４ガスとＨ２ガスを供給する。このとき，ＴｉＣｌ４ガスの流量を例えば１２ｓｃｃｍに調整し，Ｈ２ガスの流量を例えば４０００ｓｃｃｍに調整する。このステップＳ１１を実行することによって，Ｓｉ表面５０３および層間絶縁膜５０４の表面にＴｉＣｌ４が吸着する。ステップＳ１１の時間は例えば４秒とする。
次に，ステップＳ１２（第２の工程）にて，ＴｉＣｌ４ガスの供給を停止して，処理室４１１内にはＨ２ガスのみを供給して，処理室４１１内に残留するＴｉＣｌ４ガスをパージする。このとき，Ｈ２ガスの流量を例えば４０００ｓｃｃｍに調整する。ステップＳ１２の時間は例えば１．５秒とする。
続いて，ステップＳ１３（第３の工程）にて，処理室４１１内にＨ２ガスを例えば流量４０００ｓｃｃｍで供給するとともに，処理室４１１内に配置したシャワーヘッド（上部電極）４２０に例えば８００Ｗの高周波電力を印加して処理室４１１内でＨ２ガスをプラズマ化する。これによって，先のステップＳ１１にてＳｉ表面５０３および層間絶縁膜５０４の表面に吸着したＴｉＣｌ４は還元されＴｉが残る。
以上のステップＳ１１〜Ｓ１３を１サイクルとして，第１のＴｉ膜５０６Ａが所望の膜厚（例えば２ｎｍ）に達するまでサイクルを繰り返す。このとき，上で説明したように，Ｓｉ表面５０３の表面すなわちコンタクトホールの底部（図７Ａに示すＡ部）では，堆積したＴｉが下地のＳｉ表面５０３のＳｉと珪化反応（シリサイド化）して，自己整合的にＴｉＳｉｘ膜５０７が形成される（図７Ｂ参照）。
（第２のＴｉ膜形成処理）
次に，第２のＴｉ膜形成処理について図面を参照しながら説明する。第２のＴｉ膜５０６Ｂは第１のＴｉ膜５０６ＡおよびＴｉＳｉｘ膜５０７の上に形成されるものであり，上述のように，第２のＴｉ膜５０６Ｂの形成にはプラズマＳＦＤ処理を適用する。このプラズマＳＦＤ処理の具体例を図９に示す。
まず，第１のＴｉ膜形成処理を行うにあたり，サセプタ４１２に埋め込まれているヒータ４１５にヒータ電源４４０から電力を供給して，ＳｉウエハＷの温度を例えば４５０℃に調整する。そして，ステップＳ２１（ガス安定化工程）にて，処理室４１１内にＴｉＣｌ４ガスとＨ２ガスとＡｒガスを供給する。このとき，ＴｉＣｌ４ガスの流量を例えば１２ｓｃｃｍに調整し，Ｈ２ガスの流量を例えば４０００ｓｃｃｍに調整し，Ａｒガスの流量を例えば１６００ｓｃｃｍに調整する。なお，このステップＳ２１の主な目的は，次のステップＳ２２に先立って処理室内の処理ガスを安定化させることにある。ステップＳ２１の時間は例えば０〜２秒とする。
次に，ステップＳ２２（第４の工程）にて，ＴｉＣｌ４ガス，Ｈ２ガス，およびＡｒガスを，ステップＳ２１から同じ流量で継続して処理室４１１内に供給したまま，処理室４１１内に配置したシャワーヘッド（上部電極）４２０に例えば８００Ｗの高周波電力を印加して処理室４１１内にプラズマを形成する。これによって，第１のチタン膜５０６ＡおよびＴｉＳｉｘ膜５０７の上に第２のＴｉ膜が形成される。ステップＳ２２の時間は例えば４秒とする。
続いて，ステップＳ２２の状態からＴｉＣｌ４ガスの供給を停止してステップＳ２３（第５の工程）へ移行する。すなわち，ステップＳ２３にて，処理室４１１内にＨ２ガスとＡｒガスをステップＳ２２と同じ流量で供給し，これらを処理室４１１内でプラズマ化する。これによって，先のステップＳ２２にて第１のチタン膜５０６ＡおよびＴｉＳｉｘ膜５０７の上に形成された第２のＴｉ膜がプラズマアニールされる。ステップＳ２３の時間は例えば５秒とする。
次いで，ステップＳ２３の状態からプラズマを消してステップＳ２４に移行する。このステップＳ２４は，次のサイクルが開始されるまでの待ち時間であり，この時間は例えば１秒とする。
以上のステップＳ２１〜Ｓ２４を１サイクルとして，第２のＴｉ膜５０６Ｂが所望の膜厚に達するまでサイクルを繰り返す。なお，ステップＳ２１〜Ｓ２４では，Ａｒガスを処理室に導入しないようにしてもよい。
このようにして，第１のＴｉ膜形成処理と第２のＴｉ膜形成処理を実行することで，第１のＴｉ膜５０６Ａと第２のＴｉ膜５０６Ｂが積層してなるＴｉ膜５０６が形成される。そして，このＴｉ膜５０６とＳｉ表面５０３の境界領域にＴｉＳｉｘ膜５０７が形成される（図７Ｃ参照）。
（ＴｉＮ膜形成処理）
次に，ＴｉＮ膜形成処理について図面を参照しながら説明する。ＴｉＮ膜５０８はＴｉ膜５０６の上に形成されるものであり，上述のように，ＴｉＮ膜５０８の形成には，プラズマＳＦＤ処理によるＴｉＮ膜形成処理を適用する。このプラズマＳＦＤ処理の具体例を図１０に示す。
このＴｉＮ膜形成処理のステップＳ３１〜Ｓ３６のうち，ステップＳ３１〜Ｓ３４（ガス安定化工程，第６，７の工程）は，上述の第２のＴｉ膜形成処理のステップＳ２１〜Ｓ２４と同様の処理を行うため，ここではその詳細な説明を省略する。そして，ステップＳ３１〜Ｓ３４を実行することで，Ｔｉ膜５０６の上にＴｉ膜が形成される。その後，ステップＳ３５（第８の工程）を実行して，このＴｉ膜を窒化し，ＴｉＮ膜を形成する。なお，ＴｉＮ膜形成処理を行うにあたり，サセプタ４１２に埋め込まれているヒータ４１５にヒータ電源４４０から電力を供給して，ＳｉウエハＷの温度を例えば４５０℃に調整する。
ステップＳ３５では，処理室４１１内にＨ２ガス，Ａｒガス，およびＮＨ３ガスを供給するとともに，処理室４１１内に配置したシャワーヘッド（上部電極）４２０に例えば８００Ｗの高周波電力を印加して処理室４１１内にプラズマを再び形成する。このときＨ２ガスの流量を例えば２０００ｓｃｃｍに調整し，Ａｒガスの流量を例えば１６００ｓｃｃｍに調整し，ＮＨ３ガスの流量を例えば１５００ｓｃｃｍに調整する。ステップＳ３５の時間は例えば２秒とする。
次のステップＳ３６ではプラズマを消すとともに，処理室４１１内へのＮＨ３ガスの供給を止める。Ｈ２ガスとＡｒガスについては，ステップＳ３５のときと同じ流量に調整し，これらのガスによって処理室４１１内に残留しているＮＨ３ガスをパージする。これによって，次のサイクルのステップＳ３１において，処理室４１１内に供給されるＴｉＣｌ４ガスが残留ＮＨ３ガスと混合してしまうことが防止され，より良質なＴｉＮ膜を形成することができる。このステップＳ３６の時間は例えば２秒とする。以上のステップＳ３１〜Ｓ３６を１サイクルとして，ＴｉＮ膜５０８が所定の膜厚に達するまでサイクルを繰り返す。
（本実施の形態にかかる成膜処理の特徴）
本実施形態にかかる成膜処理の特徴として，まず，Ｔｉ膜５０６を第１のＴｉ膜形成処理と第２のＴｉ膜処理の２段階に分けて形成する点を挙げることができる。しかも，本実施形態では第１のＴｉ膜５０６Ａの形成と第２のＴｉ膜５０６Ｂの形成には，それぞれ異なる処理，すなわちプラズマＡＬＤ処理とプラズマＳＦＤ処理を適用する。
最初にプラズマＡＬＤ処理を実行することによって，ＳｉウエハＷの温度を例えば４５０℃以下に低く調整して，良質なＴｉＳｉｘ膜５０７を形成することができるとともに，Ｔｉ膜中のＣｌなどの不純物を確実に減らすことができる。その後，比較的高い成膜レートが得られるプラズマＳＦＤ処理に切り替えることによって，短時間のうちに所定の膜厚のＴｉ膜５０６を形成することができる。また，その際にもＳｉウエハＷの温度を例えば４５０℃以下に低く調整して，サーマルバジェットを低減することができる。
本実施形態にかかる成膜処理の他の特徴は，第１のＴｉ膜形成処理のときに処理室４１１内にＡｒガスを導入しない点である。これによって，成膜レートを落とすことなく，より良質な第１のＴｉ膜５０６ＡとＴｉＳｉｘ膜５０７を形成することができる。
ところで，図１０に示すプラズマＳＦＤ処理におけるステップＳ３３は，Ｔｉ膜に対するＨ２プラズマアニール処理が行われる工程である。この処理については，後のステップＳ３５においても，プラズマ窒化処理と同時に行われる。したがって，図１０に示すプラズマＳＦＤ処理に代えて，図１１に示すステップＳ３３を省略したプラズマＳＦＤ処理を実施するようにしてもよい。また，図１１に示すプラズマＳＦＤ処理におけるステップＳ３４は，次のステップＳ３５が開始されるまでの待ち時間の位置づけではなく，Ｈ２ガスとＡｒガスによって，処理室４１１内に残留しているＴｉＣｌ４ガスをパージするための工程である。この場合，ステップＳ３４の時間は例えば２秒とする。
（プラズマＡＬＤ処理の効果を確認した実験）
以上の特徴を有する本実施形態にかかる成膜処理から得られる効果を確認した実験結果について図面を参照しながら説明する。まず，低温下でＴｉ膜を形成する場合，プラズマＡＬＤ処理を採用することによって，Ｔｉ膜をシリサイド化させることができることを実験によって確認した。この実験結果を図１２と図１３に示す。
図１２は，図６に示した膜構造を有するサンプルウエハに対して上記のプラズマＡＬＤ処理とプラズマＳＦＤ処理を別個に実施したときのＴｉ膜の膜厚を測定した結果を示すものである。図１２に示すように，プラズマＳＦＤ処理を実施した場合，ＳｉＯ２膜（層間絶縁膜５０４）の上に形成されたＴｉ膜の厚さは９．５ｎｍであり，Ｓｉ膜（Ｓｉ表面５０３）の上に形成されたＴｉ膜の厚さは８．７ｎｍであり，それらの比は０．９２である。つまり，プラズマＳＦＤ処理を実施した場合，ＳｉＯ２膜とＳｉ膜の上にはほぼ同じ厚さのＴｉ膜が形成される。このことからＳｉＯ２膜とＳｉ膜の上に形成されるＴｉ膜の膜質は同一と考えることができる。
一方，図１２に示すように，プラズマＡＬＤ処理を実施した場合，ＳｉＯ２膜（層間絶縁膜５０４）の上に形成されたＴｉ膜の厚さは７．４ｎｍであり，Ｓｉ膜（Ｓｉ表面５０３）の上に形成されたＴｉ膜の厚さは２３．１ｎｍであり，それらの比は３．１２である。つまり，プラズマＡＬＤ処理を実施した場合，Ｓｉ膜の上にはＳｉＯ２膜の上に比べて３倍以上厚いＴｉ膜が形成される。このことからＳｉ膜の上にはＳｉＯ２膜に形成されるＴｉ膜とは異なる膜質のＴｉ膜が形成されていると考えることができる。そして，下地がＳｉ膜であることからＴｉ膜がシリサイド化して体積（膜厚）が増加していると推察できる。
図６に示した膜構造を有するサンプルウエハに対して上記のプラズマＡＬＤ処理を実施してＳｉ膜上に形成したＴｉ膜がシリサイド化しているか否かを直接的に確認するために，ＥＤＸ（蛍光Ｘ線）を用いてＳｉ膜上のＴｉ膜（Ｔｉ含有膜）の組成を分析した。その結果を図１３に示す。
図１３に示すように，Ｓｉ膜上のＴｉ含有膜におけるＳｉの割合は８１．３８ａｔｏｍ％（原子数割合）であり，Ｔｉの割合は１３．１９ａｔｏｍ％であり，Ｃｌの割合は０．１８ａｔｏｍ％であり，Ｏの割合は５．２５ａｔｏｍ％である。この結果から，プラズマＡＬＤ処理を実施してＳｉ膜上に形成したＴｉ膜はシリサイド化して，ＴｉＳｉｘ膜に変化していることがわかる。
なお，図１３に示す実験結果から，プラズマＡＬＤ処理を実施して得られたＴｉＳｉｘ膜にはほとんどＣｌが含まれていないことがわかる。したがって，プラズマＡＬＤ処理中にＳｉ膜に吸着したＴｉＣｌ４の還元が的確に行われていると判断できる。
（Ａｒガスを用いないＴｉ膜形成処理の効果を確認した実験）
次に，Ａｒガスを用いないで第１のＴｉ膜形成処理を行うことによって得られる効果を実験によって確認した。この実験結果を図１４Ａ，図１４Ｂ，図１５，図１６に示す。
まず，図６に示した膜構造を有するサンプルウエハに対して，ＡｒガスとＨ２ガスを処理室に導入してプラズマ還元処理を施した場合と，Ｈ２ガスのみを処理室に導入してプラズマ還元処理を施した場合の処理結果を比較した。図１４Ａは，ＡｒガスとＨ２ガスによるプラズマ還元処理を施したサンプルウエハの中で，Ｓｉ膜とＳｉＯ２膜が積層状態になっている部分の断面と表面の走査型電子顕微鏡（ＳＥＭ）の写真を示すものである。また，図１４Ｂは，Ｈ２ガスのみのプラズマ還元処理を施したサンプルウエハの中で，Ｓｉ膜とＳｉＯ２膜が積層状態になっている部分の断面と表面のＳＥＭの写真を示すものである。
図１４Ａと図１４Ｂの写真から，Ｈ２ガスのみのプラズマ還元処理を施したサンプルウエハの方が，ＳｉＯ２膜の表面モホロジが良好な状態に保たれていることがわかる。この実験結果から，Ａｒガスが膜の表面に少なからずダメージを与えるおそれがあると考えることができる。
図１５は，図６に示した膜構造を有するサンプルウエハに対して，上記のプラズマＡＬＤ処理を３００サイクル実施したときにＳｉＯ２膜上に形成されるＴｉ膜の電気的特性を示している。図１５中のウエハの平面図に示されている曲線は，ウエハ面内において抵抗値が等しいポイント同士を結ぶものであり，ウエハ面内におけるＴｉ膜の抵抗値のばらつきが大きい領域では，各曲線の間隔が密になる。
図１５に示すように，プラズマＡＬＤ処理中に処理室内にＡｒガスを供給した場合には，Ａｒガスを供給しない場合に比べて曲線がウエハ面内全域で密になるため，ウエハ面内のＴｉ膜の抵抗ばらつきが大きいことがわかる。このことは，下段に示すウエハ面内のＴｉ膜の均一性の値からも明らかであり，Ａｒガスなしの場合，２．１％であるのに対して，Ａｒガスありの場合，９０．４％という極めて大きい抵抗ばらつきを示している。
また，図１５に示すように，Ａｒガスなしの場合，ウエハの表面抵抗が２７０Ω／ｓｑ．であり，比抵抗が２０９μΩ・ｃｍであるのに対して，Ａｒガスありの場合，ウエハの表面抵抗が１３０６Ω／ｓｑ．であり，比抵抗が１２０８μΩ・ｃｍである。処理室内にＡｒガスが供給されるとＴｉ膜の各抵抗値が上昇してしまうことがわかる。
以上のように，Ｔｉ膜の抵抗値の面内均一性，表面抵抗，および比抵抗のすべての点において，Ａｒガスありの場合はＡｒガスなしの場合に比べて特性が劣ることがわかる。この実験結果から，Ａｒガスありの場合には，ＡｒがＴｉ膜そのものや下地のＳｉ膜やＳｉＯ２膜にダメージを与えて，良質なＴｉ膜が形成されなくなると考えることができる。例えば，ＡｒがＳｉＯ２膜に衝突して，Ｏが放出され，そのＯがＴｉと結合してＴｉ膜の一部がＴｉＯＸ膜（酸化チタン膜）になる可能性がある。ＴｉＯＸ膜は金属であるＴｉ膜に比べて抵抗値が高くなるため，図１５に示したような電気的特性が測定されることになる。
図１６は，４５０℃に温度調整したサンプルウエハに対して上記のプラズマＡＬＤ処理によるＴｉ膜形成処理を実施したときにＳｉＯ２膜上に形成されるＴｉ膜の膜厚と膜形成処理のサイクル数との関係を示している。図１６のグラフにおいて，Ａｒガスを処理室に導入しない場合の処理結果については白丸で表し，Ａｒガスを処理室に導入した場合の処理結果については黒丸で表している。
この図１６から明らかなように，サイクル数が約３００回以下のときには，Ａｒガスを用いない方が同じサイクル数でも厚くＴｉ膜を形成することができる。換言すれば，短時間で所望の膜厚の第１のＴｉ膜５０６Ａを形成することができる。これに対して，サイクル数が約３００回を上回ると，Ａｒガスを用いたほうがＴｉ膜の成膜レートが高くなる。ただし，実際には，第１のＴｉ膜５０６Ａは，極めて薄く（例えば２ｎｍ）形成されるため，サイクル数が約３００回以下の領域だけを注目すれば足りる。
このように，Ａｒガスの有無によってＴｉ膜の成膜レートに差が生じるという図１６の結果から，特にＴｉ膜の形成初期段階において，ＡｒがＴｉ膜の成膜レートを低下させる原因になり得ると考えられる。したがって，成膜レートを低下させないためにも，プラズマＡＬＤ処理を実施している間は，処理室にＡｒガスを導入しないことが好ましい。
以上のように，本実施形態にかかる成膜処理によれば，低温下であってもＣｌなどの不純物の混入が極めて少ないＴｉ膜５０６およびＴｉＮ膜５０８を形成することができる。また，Ｔｉ膜５０６を形成する際に，低温下でのＴｉＳｉｘ膜の形成が可能なプラズマＡＬＤ処理と，成膜レートの高いプラズマＳＦＤ処理を併用するため，良質なＴｉＳｉｘ膜５０７を得ることができるとともに，Ｔｉ膜５０６の成膜にかかる時間を短くすることができる。さらに，プラズマＡＬＤ処理では，処理室内にＡｒガスを導入しないため，Ｔｉ膜５０６やＴｉＳｉｘ膜５０７の膜質の一層の向上が図られる。
なお，上記各処理室１０４Ａ〜１０４Ｄの構成は図４に示すものに限られるものではない。例えば各処理室１０４Ａ〜１０４Ｄのうちのどの処理室をＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜・ＴｉＮ膜形成処理室として構成してもよい。したがって，ＳｉウエハＷの搬送順序も，各処理室１０４Ａ〜１０４ＤのうちのＣＯＲ処理室，ＰＨＴ処理室，Ｔｉ膜・ＴｉＮ膜形成処理室の順に搬送すれば，必ずしも各処理室１０４Ａ〜１０４Ｃの順でなくてもよい。
また，本実施形態では，処理室１０４ＣにてＴｉ膜形成処理とＴｉＮ膜形成処理を連続して行う場合に即して構成および作用を説明したが，各処理を個別の処理室で行うようにしてもよい。例えば，処理室１０４ＣにてＴｉ膜形成処理を行い，処理室１０４ＤにてＴｉＮ膜形成処理を行うようにしてもよい。
上記実施形態により詳述した本発明については，複数の機器から構成されるシステムに適用しても，１つの機器からなる装置に適用してもよい。上述した実施形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体等の媒体をシステム或いは装置に供給し，そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体等の媒体に格納されたプログラムを読み出して実行することによっても，本発明が達成されることは言うまでもない。
この場合，記憶媒体等の媒体から読み出されたプログラム自体が上述した実施形態の機能を実現することになり，そのプログラムを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムを供給するための記憶媒体等の媒体としては，例えば，フロッピー（登録商標）ディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−ＲＷ，ＤＶＤ＋ＲＷ，磁気テープ，不揮発性のメモリカード，ＲＯＭ，或いはネットワークを介したダウンロードなどを用いることができる。
なお，コンピュータが読み出したプログラムを実行することにより，上述した実施形態の機能が実現されるだけでなく，そのプログラムの指示に基づき，コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
さらに，記憶媒体等の媒体から読み出されたプログラムが，コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後，そのプログラムの指示に基づき，その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば，上記実施形態においては，Ｓｉ含有表面としてＳｉウエハのＳｉ表面上にＴｉＳｉｘ膜を形成する場合について説明したが，本発明はこれに限られるものではなく，Ｓｉ含有表面としてＳｉウエハ上に形成されたＣｏＳｉ２やＮｉＳｉなどの金属シリサイド膜上やポリシリコン（ｐｏｌｙ−Ｓｉ）膜上にＴｉＳｉｘ膜を形成するようにしてもよい。
また，上記実施形態においては，チタン化合物ガスとしてＴｉＣｌ４ガスを用いた場合を例に挙げて説明したが，これに限定されるものではなく，他のチタン化合物ガスを採用してもよい。例えば有機チタンとしてＴＤＭＡＴ（ジメチルアミノチタニウム），ＴＤＥＡＴ（ジエチルアミノチタン）等を用いることもできる。
本発明は，半導体ウエハ，ＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）基板などの被処理基板上に所定の膜を成膜する成膜方法および基板処理装置に適用可能である。
本発明の実施形態にかかる基板処理装置の構成例を示す断面図である。 図１に示す制御部（システムコントローラ）の構成例を示すブロック図である。 同実施形態におけるＥＣ（装置制御部）の構成例を示すブロック図である。 図１に示す基板処理装置における処理室の構成例を示す図である。 同実施形態にかかるＴｉ膜・ＴｉＮ膜形成処理室の構成例を示す断面図である。 同実施形態におけるＳｉウエハの膜構造の具体例を示す模式図である。 同実施形態にかかる異物除去処理を説明するための模式図である。 同実施形態にかかる第１のＴｉ膜形成処理を説明するための模式図である。 同実施形態にかかる第２のＴｉ膜形成処理を説明するための模式図である。 同実施形態にかかるＴｉＮ膜形成処理を説明するための模式図である。 同実施形態にかかるプラズマＡＬＤ処理によるＴｉ膜形成処理の具体例を示すタイミングチャートである。 同実施形態にかかるプラズマＳＦＤ処理によるＴｉ膜形成処理の具体例を示すタイミングチャートである。 同実施形態にかかるプラズマＳＦＤ処理によるＴｉＮ膜形成処理の具体例を示すタイミングチャートである。 同実施形態にかかるプラズマＳＦＤ処理によるＴｉＮ膜形成処理の他の具体例を示すタイミングチャートである。 サンプルウエハに対してプラズマＡＬＤ処理によるＴｉ膜形成処理とプラズマＳＦＤ処理によるＴｉ膜形成処理を実施したときのＴｉ膜の膜厚の差を示す図である。 サンプルウエハに対してプラズマＡＬＤ処理によるＴｉ膜形成処理を実施してＳｉ膜上に形成したＴｉ膜の組成を分析した結果を示す図である。 ＡｒガスとＨ２ガスによるプラズマ還元処理を施したサンプルウエハの断面と表面の走査型電子顕微鏡（ＳＥＭ）の写真を示す図である。 Ｈ２ガスのみのプラズマ還元処理を施したサンプルウエハの断面と表面の走査型電子顕微鏡（ＳＥＭ）の写真を示す図である。 サンプルウエハに対してプラズマＡＬＤ処理によるＴｉ膜形成処理を実施したときにＳｉＯ２膜上に形成されるＴｉ膜の電気的特性を示す図である。 サンプルウエハに対してプラズマＡＬＤ処理によるＴｉ膜形成処理を実施したときにＳｉＯ２膜上に形成されるＴｉ膜の膜厚と膜形成処理のサイクル数との関係を示す図である。 半導体デバイスの配線構造を示す模式図である。
符号の説明
１００ 基板処理装置
１０２ 共通搬送室
１０４（１０４Ａ〜１０４Ｄ） 処理室
１０５（１０５Ａ〜１０５Ｄ） 載置台
１０６Ａ〜１０６Ｄ ゲートバルブ
１０７Ａ，１０７Ｂ ゲートバルブ
１０８（１０８Ａ，１０８Ｂ） ロードロック室
１０９（１０９Ａ，１０９Ｂ） 搬送口
１１０ 搬入側搬送室
１１２（１１２Ａ〜１１２Ｃ） 導入ポート
１１４ オリエンタ
１１６ 搬送機構
１１６Ａ，１１６Ｂ ピック
１１８ 搬入側搬送機構
１１８Ａ，１１８Ｂ ピック
２００ 制御部（システムコントローラ）
３００ ＥＣ（装置制御部）
３１０ ＣＰＵ
３２０ ＲＡＭ
３３０ 表示手段
３４０ 入出力手段
３５０ 報知手段
３６０ プログラムデータ記憶手段
３６２ 搬送処理プログラム
３６４ プロセス処理プログラム
３７０ 処理データ記憶手段
３７４ プロセス処理情報
４００ プラズマＣＶＤ処理室
４１１ 処理室
４１２ サセプタ
４１３ 支持部材
４１４ ガイドリング
４１５ ヒータ
４１６ 下部電極
４１８ 搬入出口
４１９ 絶縁部材
４２０ シャワーヘッド
４２１ ベース部材
４２２ シャワープレート
４２３ ヒータ
４２４ 吐出孔
４２５ ガス拡散空間
４２６ ガス導入ポート
４３０ ガス供給手段
４３１ ＴｉＣｌ４ガス供給源
４３１Ｃ〜４３４Ｃ マスフローコントローラ
４３１Ｌ ＴｉＣｌ４ガス供給ライン
４３２ Ａｒガス供給源
４３２Ｌ Ａｒガス供給ライン
４３３ Ｈ２ガス供給源
４３３Ｌ Ｈ２ガス供給ライン
４３４ ＮＨ３ガス供給源
４３４Ｌ ＮＨ３ガス供給ライン
４３７ ガス混合部
４３８ 混合ガス供給ライン
４４０ ヒータ電源
４４１ ヒータ電源
４４２ 整合器
４４３ 高周波電源
４５０ 排気室
４５１ 排気管
４５２ 排気装置
４６０ ウエハ支持ピン
４６１ 支持板
４６２ 駆動機構
５００ Ｓｉウエハ（シリコンウエハ）
５０２ ベア基板
５０３ Ｓｉ表面
５０４ 層間絶縁膜
５０５ コンタクトホール
５０６ Ｔｉ膜
５０６Ａ 第１のＴｉ膜
５０６Ｂ 第２のＴｉ膜
５０７ ＴｉＳｉｘ膜
５０８ ＴｉＮ膜
Ｇ ゲートバルブ
Ｗ ウエハ（Ｓｉウエハ）

Claims (11)

  1. 処理室内にて被処理基板にチタン膜を形成する成膜方法であって，
    アルゴンガスを用いない第１チタン膜形成工程と，これに続くアルゴンガスを用いる第２チタン膜形成工程との異なる２段階の工程によって，シリコン含有表面を有する前記被処理基板上にチタン膜を形成し，
    前記第１チタン膜形成工程では，
    チタン化合物ガスと水素ガスを前記処理室に導入して前記チタン化合物ガスを前記被処理基板の表面に吸着させる第１の工程と，
    前記チタン化合物ガスの前記処理室への導入を停止して，前記水素ガスを継続して導入しつつ前記処理室内に残留している前記チタン化合物ガスを除去する第２の工程と，
    前記処理室に前記アルゴンガスを導入せずに水素ガスを導入しつつプラズマを生成して，前記被処理基板のシリコン含有表面に吸着させた前記チタン化合物ガスを還元する第３の工程と，
    を複数回繰り返すことによって，前記被処理基板の前記シリコン含有表面にそのシリコンと反応して形成されたチタンシリサイド膜を有する第１チタン膜を形成し，
    前記第２チタン膜形成工程では，
    前記処理室に前記アルゴンガスを前記チタン化合物ガスと前記水素ガスとともに導入しつつ前記処理室内にプラズマを生成して前記第１チタン膜上にさらにチタン膜を形成する第４の工程と，
    前記プラズマを維持しつつ前記チタン化合物ガスの前記処理室への導入を停止して，前記チタン膜をプラズマアニールする第５の工程と，
    を複数回繰り返すことによって，前記第１チタン膜上に第２チタン膜を形成することを特徴とする成膜方法。
  2. 前記第１チタン膜形成工程および前記第２チタン膜形成工程では，前記被処理基板の温度を４５０℃以下に調整することを特徴とする請求項１に記載の成膜方法。
  3. さらに，前記第２チタン膜上に窒化チタン膜を形成する窒化チタン膜形成工程を有し，
    前記窒化チタン膜形成工程では，
    前記チタン化合物ガスと前記水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記第２チタン膜上にチタン膜を形成する第６の工程と，
    前記チタン化合物ガスの前記処理室への導入を停止して，前記処理室内に残留している前記チタン化合物ガスを除去する第７の工程と，
    窒素化合物ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記チタン膜を窒化する第８の工程と，
    を複数回繰り返すことを特徴とする請求項１又は２に記載の成膜方法。
  4. 前記窒化チタン膜形成工程では，前記被処理基板の温度を４５０℃以下に調整することを特徴とする，請求項３に記載の成膜方法。
  5. 前記窒化チタン膜形成工程において，少なくとも前記処理室内にプラズマを形成する期間では前記処理室にアルゴンガスを導入することを特徴とする請求項３又は４に記載の成膜方法。
  6. 前記チタン化合物ガスは，ＴｉＣｌ４ガスであることを特徴とする請求項１〜５のいずれかに記載の成膜方法。
  7. 前記窒素化合物ガスは，ＮＨ３ガスであることを特徴とする請求項３〜５のいずれかに記載の成膜方法。
  8. 被処理基板に対して膜形成処理を施す処理室と，
    前記処理室内に少なくともチタン化合物ガス，水素ガス，およびアルゴンガスを選択的に供給するガス供給手段と，
    前記処理室内にプラズマを生成するプラズマ生成手段と，
    前記処理室内に載置された前記被処理基板の温度を調整する温度調整手段と，
    前記ガス供給手段，前記プラズマ生成手段，および前記温度調整手段の動作を制御することによって，アルゴンガスを用いない第１チタン膜形成工程と，これに続くアルゴンガスを用いる第２チタン膜形成工程との異なる２段階の工程によって，シリコン含有表面を有する前記被処理基板上にチタン膜を形成する制御部と，
    を備えた基板処理装置であって，
    前記制御部は，
    前記第１チタン膜形成工程では，
    チタン化合物ガスと水素ガスを前記処理室に導入して前記チタン化合物ガスを前記被処理基板の表面に吸着させる第１の工程と，
    前記チタン化合物ガスの前記処理室への導入を停止して，前記水素ガスを継続して導入しつつ前記処理室内に残留している前記チタン化合物ガスを除去する第２の工程と，
    前記処理室に前記アルゴンガスを導入せずに水素ガスを導入しつつプラズマを生成して，前記被処理基板のシリコン含有表面に吸着させた前記チタン化合物ガスを還元する第３の工程と，
    を複数回繰り返すことによって，前記被処理基板の前記シリコン含有表面にそのシリコンと反応して形成されたチタンシリサイド膜を有する第１チタン膜を形成し，
    前記第２チタン膜形成工程では，
    前記処理室に前記アルゴンガスを前記チタン化合物ガスと前記水素ガスとともに導入しつつ前記処理室内にプラズマを生成して前記第１チタン膜上にさらにチタン膜を形成する第４の工程と，
    前記プラズマを維持しつつ前記チタン化合物ガスの前記処理室への導入を停止して，前記チタン膜をプラズマアニールする第５の工程と，
    を複数回繰り返すことによって，前記第１チタン膜上に第２チタン膜を形成することを特徴とする基板処理装置。
  9. 前記ガス供給手段は，前記処理室内にさらに窒素化合物ガスを選択的に供給するものであり，
    前記制御部は，前記第２チタン膜上に窒化チタン膜を形成する窒化チタン膜形成処理として，
    前記チタン化合物ガスと前記水素ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記第２チタン膜上にチタン膜を形成する第６の工程と，
    前記チタン化合物ガスの前記処理室への導入を停止して，前記処理室内に残留している前記チタン化合物ガスを除去する第７の工程と，
    前記窒素化合物ガスを前記処理室に導入しつつ前記処理室内にプラズマを生成して前記チタン膜を窒化する第８の工程と，
    を複数回繰り返すことを特徴とする請求項８に記載の基板処理装置。
  10. 処理室内にて被処理基板にチタン膜を形成する成膜方法であって，
    アルゴンガスを用いない第１チタン膜形成工程と，これに続くアルゴンガスを用いる第２チタン膜形成工程との異なる２段階の工程によって，シリコン含有表面を有する前記被処理基板上にチタン膜を形成し，
    前記第１チタン膜形成工程では，
    チタン化合物ガスと還元ガスを前記処理室に導入して前記被処理基板の表面にチタン化合物の吸着反応を生じさせる吸着工程と，
    前記処理室に前記アルゴンガスを導入せずに還元ガスを導入しつつプラズマを生成して，前記被処理基板のシリコン含有表面に吸着させた前記チタン化合物を還元する還元工程と，
    を複数回繰り返すことによって，前記被処理基板の前記シリコン含有表面にそのシリコンと反応して形成されたチタンシリサイド膜を有する第１チタン膜を形成し，
    前記第２チタン膜形成工程では，
    前記処理室に前記アルゴンガスを前記チタン化合物ガスと水素ガスとともに導入しつつ前記処理室内にプラズマを生成して前記第１チタン膜上にさらにチタン膜を形成する工程と，
    前記プラズマを維持しつつ前記チタン化合物ガスの前記処理室への導入を停止して，前記チタン膜をプラズマアニールする工程と，
    を複数回繰り返すことによって，前記第１チタン膜上に第２チタン膜を形成することを特徴とする成膜方法。
  11. 被処理基板に対して膜形成処理を施す処理室と，
    前記処理室内に少なくともチタン化合物ガス，水素ガス，およびアルゴンガスを選択的に供給するガス供給手段と，
    前記処理室内にプラズマを生成するプラズマ生成手段と，
    前記処理室内に載置された前記被処理基板の温度を調整する温度調整手段と，
    前記ガス供給手段，前記プラズマ生成手段，および前記温度調整手段の動作を制御することによって，アルゴンガスを用いない第１チタン膜形成工程と，これに続くアルゴンガスを用いる第２チタン膜形成工程との異なる２段階の工程によって，シリコン含有表面を有する前記被処理基板上にチタン膜を形成する制御部と，
    を備えた基板処理装置であって，
    前記制御部は，
    前記第１チタン膜形成工程では，
    チタン化合物ガスと還元ガスを前記処理室に導入して前記被処理基板の表面にチタン化合物の吸着反応を生じさせる吸着工程と，
    前記処理室に前記アルゴンガスを導入せずに前記還元ガスを導入しつつプラズマを生成して，前記被処理基板のシリコン含有表面に吸着させた前記チタン化合物を還元する還元工程と，
    を複数回繰り返すことによって，前記被処理基板の前記シリコン含有表面にそのシリコンと反応して形成されたチタンシリサイド膜を有する第１チタン膜を形成し，
    前記第２チタン膜形成工程では，
    前記処理室に前記アルゴンガスを前記チタン化合物ガスと前記水素ガスとともに導入しつつ前記処理室内にプラズマを生成して前記第１チタン膜上にさらにチタン膜を形成する工程と，
    前記プラズマを維持しつつ前記チタン化合物ガスの前記処理室への導入を停止して，前記チタン膜をプラズマアニールする工程と，
    を複数回繰り返すことによって，前記第１チタン膜上に第２チタン膜を形成することを特徴とする基板処理装置。
JP2006293938A 2006-10-30 2006-10-30 成膜方法および基板処理装置 Active JP5207615B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006293938A JP5207615B2 (ja) 2006-10-30 2006-10-30 成膜方法および基板処理装置
KR1020097007662A KR101163277B1 (ko) 2006-10-30 2007-08-07 성막 방법 및 기판 처리 장치
PCT/JP2007/065433 WO2008053625A1 (fr) 2006-10-30 2007-08-07 Procédé de dépôt de film et appareillage pour traiter des substrats
US12/445,813 US7981794B2 (en) 2006-10-30 2007-08-07 Film forming method and substrate processing apparatus
CN2007800009536A CN101346802B (zh) 2006-10-30 2007-08-07 成膜方法和基板处理装置
TW096140591A TWI464790B (zh) 2006-10-30 2007-10-29 Film forming method and substrate processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293938A JP5207615B2 (ja) 2006-10-30 2006-10-30 成膜方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2008112803A JP2008112803A (ja) 2008-05-15
JP5207615B2 true JP5207615B2 (ja) 2013-06-12

Family

ID=39343976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293938A Active JP5207615B2 (ja) 2006-10-30 2006-10-30 成膜方法および基板処理装置

Country Status (6)

Country Link
US (1) US7981794B2 (ja)
JP (1) JP5207615B2 (ja)
KR (1) KR101163277B1 (ja)
CN (1) CN101346802B (ja)
TW (1) TWI464790B (ja)
WO (1) WO2008053625A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP2010016136A (ja) * 2008-07-02 2010-01-21 Tokyo Electron Ltd 薄膜の成膜方法及び成膜装置
KR101108879B1 (ko) 2009-08-31 2012-01-30 주식회사 원익아이피에스 가스분사장치 및 이를 이용한 기판처리장치
KR101625078B1 (ko) * 2009-09-02 2016-05-27 주식회사 원익아이피에스 가스분사장치 및 이를 이용한 기판처리장치
JP5358366B2 (ja) * 2009-09-14 2013-12-04 東京エレクトロン株式会社 基板処理装置及び方法
CN102383106B (zh) * 2010-09-03 2013-12-25 甘志银 快速清除残余反应气体的金属有机物化学气相沉积反应腔体
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US8785310B2 (en) 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
US10029217B2 (en) 2015-05-22 2018-07-24 Chevron U.S.A. Inc. Methods of making crosslinked membranes utilizing an inert gas atmosphere
JP2017022302A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US11217672B2 (en) * 2019-08-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain
CN110729166A (zh) * 2019-09-23 2020-01-24 长江存储科技有限责任公司 存储器的制作设备及制作方法
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
CN111524778B (zh) * 2020-04-24 2023-06-16 北京北方华创微电子装备有限公司 气体输运管路、控制气体输运的方法及半导体设备
US20220319991A1 (en) * 2021-03-31 2022-10-06 Nanya Technology Corporation Semiconductor device with dual barrier layers and method for fabricating the same
JP2023055111A (ja) 2021-10-05 2023-04-17 東京エレクトロン株式会社 チタン膜を形成する方法、及びチタン膜を形成する装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196418A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
JP3194256B2 (ja) * 1991-11-14 2001-07-30 富士通株式会社 膜成長方法と膜成長装置
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JP4196418B2 (ja) 1997-09-05 2008-12-17 Ｄｉｃ株式会社 顔料組成物並びにこれを用いた分散液及びカラーフィルター用カラーレジスト
US6548402B2 (en) * 1999-06-11 2003-04-15 Applied Materials, Inc. Method of depositing a thick titanium nitride film
JP2001203171A (ja) * 1999-06-25 2001-07-27 Applied Materials Inc 半導体デバイスのシリサイド形成方法
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
KR100760291B1 (ko) * 2001-11-08 2007-09-19 에이에스엠지니텍코리아 주식회사 박막 형성 방법
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
JP4361747B2 (ja) * 2003-03-04 2009-11-11 東京エレクトロン株式会社 薄膜の形成方法
CN1777977B (zh) * 2003-08-11 2010-07-07 东京毅力科创株式会社 成膜方法
KR100591157B1 (ko) * 2004-06-07 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 Ｉｎ-ｓｉｔｕ 박막증착방법

Also Published As

Publication number Publication date
TWI464790B (zh) 2014-12-11
JP2008112803A (ja) 2008-05-15
US20100304561A1 (en) 2010-12-02
WO2008053625A1 (fr) 2008-05-08
CN101346802A (zh) 2009-01-14
US7981794B2 (en) 2011-07-19
TW200837813A (en) 2008-09-16
CN101346802B (zh) 2010-06-02
KR101163277B1 (ko) 2012-07-05
KR20090069298A (ko) 2009-06-30

Similar Documents

Publication Publication Date Title
JP5207615B2 (ja) 成膜方法および基板処理装置
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
JP2009144242A (ja) 低抵抗率タングステン膜の均一性および接着性を高める方法
US20120171863A1 (en) Metal silicide film forming method
US20160276214A1 (en) Methods for etching via atomic layer deposition (ald) cycles
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
KR101102739B1 (ko) 성막 방법, 기판 처리 장치, 및 반도체 장치
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
JP6013901B2 (ja) Ｃｕ配線の形成方法
TW201907480A (zh) 形成鈦矽化物區域之方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
WO2022080153A1 (ja) 基板処理方法および基板処理装置
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
KR20100121418A (ko) 성막 방법 및 플라즈마 성막 장치
WO2022209982A1 (ja) ルテニウム膜の成膜方法及び処理装置
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
JP2008300436A (ja) バリヤ層の形成方法及び処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5207615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250