JP5195370B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5195370B2
JP5195370B2 JP2008310779A JP2008310779A JP5195370B2 JP 5195370 B2 JP5195370 B2 JP 5195370B2 JP 2008310779 A JP2008310779 A JP 2008310779A JP 2008310779 A JP2008310779 A JP 2008310779A JP 5195370 B2 JP5195370 B2 JP 5195370B2
Authority
JP
Japan
Prior art keywords
susceptor
wafer
hole
semiconductor wafer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008310779A
Other languages
English (en)
Other versions
JP2010135598A (ja
Inventor
孝 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008310779A priority Critical patent/JP5195370B2/ja
Publication of JP2010135598A publication Critical patent/JP2010135598A/ja
Application granted granted Critical
Publication of JP5195370B2 publication Critical patent/JP5195370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
半導体ウェーハにエピタキシャル膜を成長させるためには、加熱方法やサセプタの形状の違いにより各種構造の気相成長装置が使用されている。近年、このような気相成長装置としては、半導体ウェーハを1枚単位で処理する枚葉式の処理装置が主流になってきている。枚葉式の処理装置では、密閉可能な反応チャンバ内にサセプタを配置し、このサセプタ上で半導体ウェーハを所定温度に加熱しながら半導体ウェーハ上に原料ガスを供給することによりエピタキシャル膜の形成が行われる。
典型的なサセプタは、略円板状で枚葉式処理装置内に水平に配置され、座ぐり部(半導体ウェーハ載置領域)に3つ以上の貫通孔が設けられ、各孔内にウェーハ保持ピンが挿入されている。外部の搬送装置から反応チャンバ内に半導体ウェーハが搬入されると、ウェーハリフトピンが貫通孔より上方に上昇して半導体ウェーハを受け取り、続いて下方に下降して半導体ウェーハをサセプタ上に載置する。そして気相成長工程が終了すると、ウェーハリフトピンが再び貫通孔より上方に上昇して半導体ウェーハを持ち上げる。持ち上げられた半導体ウェーハはロボットアーム等により搬送装置に移され反応チャンバ外へ排出される。そのようなサセプタを含む枚葉式処理装置は、例えば特許文献1〜3に開示されている。
特表2005−515630号公報 特開2004−63865号公報 特開2002−299260号公報
しかし本発明者の検討の結果、上記枚葉式処理装置には、以下の課題があることが判明した。
(1)気相成長後のウェーハの主裏面を観察すると、全体または局所的にクモリ(エッチング斑、裏面クモリともいう)が観察される。
(2)上記の通り、サセプタの座ぐり内には、半導体ウェーハをサセプタ上に搬送・載置する際に必要となるウェーハリフトピンとその挿入孔が設けられているが、これらリフトピン先端部と対向する半導体ウェーハの主裏面には、「ピンハロー」と呼ばれるドーナツ状のクモリが発生する。
このような裏面クモリやピンハローが目視でも確認できるようになると、外観不良となり製品ウェーハとしては好ましくない。更に、近年、デバイス工程ではデザインルールの微細化に伴い、エピタキシャルウェーハに対し、より高度な平坦度が要求されている。そのため、これまでデバイス特性に影響を及ぼさなかった裏面クモリやピンハローによる面荒れ(凹凸)が問題視されてきている。
したがって、高品質なエピタキシャルウェーハを得るためには、裏面クモリおよびピンハローを抑制することが求められる。
そこで本発明の目的は、裏面クモリおよびピンハローを抑制することにより、高品質なエピタキシャルウェーハを製造する手段を提供することにある。
本発明者は、上記目的を達成するために鋭意検討を重ねた結果、裏面クモリおよびピンハローは、気相成長中にキャリアガスがサセプタとウェーハとの隙間から滲入して自然酸化膜をエッチングした際の境界で見られるエッチング反応斑や、成膜ガス(原料ガス)の滲入による異常成膜によって、他領域と比較し粗さが不均一になったことに起因するとの新たな知見を得た。そして上記知見に基づき更に検討を重ね、半導体ウェーハ昇降用リフトピンを挿通するための貫通孔周囲に貫通孔を設けるとともに、サセプタ載置前の半導体ウェーハの主裏面を弗酸系溶液で処理することにより、上記課題を解決できることを見出し、本発明を完成するに至った。
即ち、上記目的は、下記手段により達成された。
[1]反応チャンバと、半導体ウェーハを該ウェーハの主裏面で支持するための昇降可能なリフトピンと、該反応チャンバ内に配置された、該半導体ウェーハの載置領域に上記リフトピンを挿通可能なリフトピン挿通用貫通孔を有するサセプタと、を有する気相成長装置内で半導体ウェーハの主表面上にエピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であって、
前記サセプタは、上記リフトピン挿通用貫通孔の中心を基準として直径30mm以内の領域に貫通孔を有し、該領域以外の領域には貫通孔を有さず、
前記気相成長を、前記半導体ウェーハの主裏面を弗酸系溶液により洗浄した後、該半導体ウェーハを前記サセプタ上に載置して行うことを特徴とするエピタキシャルウェーハの製造方法。
[2]前記気相成長を、反応チャンバ内でサセプタ上面側に原料ガスおよびキャリアガスを供給し、かつサセプタ下面側にキャリアガスを供給することにより行う[1]に記載のエピタキシャルウェーハの製造方法。
[3]前記弗酸系溶液は、弗酸水溶液である[1]または[2]に記載のエピタキシャルウェーハの製造方法。
本発明によれば、裏面クモリおよびピンハローによる面荒れを抑制することにより、外観が良好であり、かつ高い平坦度を有する、高品質なエピタキシャルウェーハを提供することができる。
本発明のエピタキシャルウェーハの製造方法は、反応チャンバと、半導体ウェーハを該ウェーハの主裏面で支持するための昇降可能なリフトピンと、該反応チャンバ内に配置された、該半導体ウェーハの載置領域に上記リフトピンを挿通可能なリフトピン挿通用貫通孔を有するサセプタと、を有する気相成長装置内で半導体ウェーハの主表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する。本発明のエピタキシャルウェーハの製造方法では、前記サセプタとして、上記リフトピン挿通用貫通孔の周囲に貫通孔(以下、「周辺貫通孔」という)を有するサセプタを使用すること、エピタキシャル層形成のための気相成長を、半導体ウェーハの主裏面を弗酸系溶液により洗浄した後、該半導体ウェーハを前記サセプタ上に載置して行うことにより、前述の裏面クモリおよびピンハローを抑制し高度な平坦度を有するエピタキシャルウェーハを提供することができる。以下に、この点についてより詳細に説明する。
図1に、本発明において使用可能な気相成長装置の一例(概略断面図)を示す。
気相成長装置(以下、装置)1は、その内部にエピタキシャル膜の形成室(以下、反応チャンバ)2を有している。この反応チャンバ2は、上側ドーム3と下側ドーム4とドーム取り付け体5とを備えている。上側ドーム3および下側ドーム4は、石英などの透明な材料から構成され、装置1の上方および下方に複数配置されたハロゲンランプ6により、サセプタ10および半導体ウェーハWが加熱される。サセプタ10は、サセプタ回転軸7に連なる支持アーム8によって、該サセプタの下面の外周部が水平に保持されて回転する。サセプタ10は、通常、炭素母材の表面にSiC膜をコーティングしたものが採用されている。従来、このサセプタ10は、図2に示すような円板形状、または、図3に示すような凹部を有する円板形状で、半導体ウェーハWの主裏面全体を面支持していた。この凹部は、半導体ウェーハWが収納される略円形の底壁と、これを取り囲む側壁とにより形成されるポケット10aを構成する。また、サセプタ10の外周部には、その周方向に向かって、例えば120度毎に合計3本の貫通孔(リフトピン挿通用貫通孔)10bが形成されている。各リフトピン挿通用貫通孔10bには、半導体ウェーハWを昇降させるリフトピン9が遊挿されている。リフトピン9の昇降は、リフトアーム11により行われる。
ドーム取り付け体5のうち、サセプタ10と対峙する高さ位置には、ガス供給口12とガス排出口13とが対向配置されている。ガス供給口12からは、反応チャンバ2内にSiHClなどのSiソースガス(原料ガス)を水素ガス(キャリアガス)で希釈し、それにドーパントを微量混合した反応ガスが、半導体ウェーハWの主表面に対して平行(水平方向)に供給される。この供給された反応ガスは、半導体ウェーハWの主表面を通過してエピタキシャル膜成長後、ガス排出口13より装置1の外に排出される。一方、サセプタ下面側には、通常、下側ドーム4を清浄に保つために、ガス供給口14からキャリアガスが供給される。
本発明者は、前述のピンハローが発生する原因は、図2、3に示すようなリフトピン挿通用貫通孔を有するサセプタを含む気相成長装置では、原料ガスおよびキャリアガスが図4に示すように流れることにあると推察した。即ち、サセプタ上面側を流れる反応ガスの一部は、サセプタ外周側(図4中、隔壁部材とサセプタの隙間)からサセプタ下面側へ回り込む。気相成長装置内では、この回り込んだ反応ガスの大部分はガス排出口15から排出されるものの、一部は上側ドーム3と下側ドーム4との圧力差により、リフトピンとリフトピン挿通用貫通孔との隙間からウェーハとサセプタの隙間に入り込む。この入り込んだ反応ガスに含まれる原料ガスが、図4に示すようにウェーハ裏面のリフトピンと対向する部分に堆積することが、ウェーハの主裏面におけるピンハローの原因と考えられる。
これに対し本発明では、図5に示すように、リフトピン挿通用貫通孔の周囲に貫通孔(周辺貫通孔)を、好ましくは複数配置する。このような周辺貫通孔を有するサセプタでは、周辺貫通孔により、上側ドーム3と下側ドーム4との圧力差を変化させることができる。これにより、ウェーハとサセプタに挟まれた空間において、上側ドーム3側から下側ドーム4側へのガスの流れが、下側ドーム4側から上側ドーム3側へのガスの流れに対して優勢となるため、ピンハローの発生を抑制することができる。
しかし上記サセプタを使用するのみでは、ピンハローを抑制することはできても裏面クモリは抑制できない。そこで本発明では、上記サセプタを使用するとともに、半導体ウェーハを、ウェーハ主裏面を弗酸系溶液により洗浄した後にサセプタ上に載置する。このように気相成長前に弗酸系溶液による洗浄を行うことで裏面クモリが抑制できる理由は、弗酸系溶液による洗浄によりウェーハ主裏面の自然酸化膜を除去し撥水面とすることができるため、水分が付着しにくくなることにあると推察している。
以上説明したように、本発明によれば、
(1)リフトピン挿通用貫通孔の周囲に貫通孔を設けることによりサセプタ上面側から下面側へのガス流れを優勢にすること、および、
(2)サセプタ上に載置する前の半導体ウェーハの主裏面を弗酸系溶液により洗浄すること、
により裏面クモリおよびピンハローを抑制することができる。このように裏面クモリおよびピンハローが抑制されたエピタキシャルウェーハは、外観良好である上に、高度な平坦度を有するため微細化されたデバイス作製に好適である。
以下、本発明のエピタキシャルウェーハの製造方法について更に詳細に説明する。
気相成長装置
反応チャンバおよび半導体ウェーハを該半導体ウェーハの主裏面で支持するための昇降可能なリフトピンを有する気相成長装置としては、エピタキシャルウェーハ製造のために通常使用される気相成長装置を何ら制限なく使用することができる。そのような装置については、例えば特開2004−63865号公報、特表2005−515630号公報等に詳細に記載されている。
前記気相成長装置に載置するサセプタは、前述のように半導体ウェーハ載置領域(座ぐり部)に、リフトピン挿通用貫通孔と、該貫通孔の周囲に位置する貫通孔(周辺貫通孔)を有する。リフトピン挿通用貫通孔は、1本のリフトピンに対し1つ設けられる。通常、リフトピンはウェーハの安定支持が可能なように3本以上設けられるため、リフトピン挿通用貫通孔もリフトピンの数と同様、通常3つ以上設ける。リフトピン挿通用貫通孔の直径は、リフトピンの直径に応じて決定することが好ましい。例えば直径2〜6mm程度のリフトピンに対しては、リフトピン挿通用貫通孔の直径は、リフトピンの直径より、0.2〜0.7mm大きい直径とすることが好ましい。
前述のようにピンハローは、サセプタ下面側からサセプタと半導体ウェーハ主裏面との間に原料ガスが流れ込み、ウェーハ主裏面のリフトピンと対向する部分に堆積することが原因で発生すると考えられる。本発明では、周辺貫通孔を設けることによりサセプタ上面側から下面側へのガス流れを優勢にすることができればよいが、サセプタの加工コストとライフタイムを考慮、例えば図5に示すようにリフトピン挿通用貫通孔の周囲に貫通孔を設け、他の領域には設けない。この場合、周辺貫通孔を設ける領域は、リフトピン挿通用貫通孔の中心を基準として直径30mm以内の領域とする。該領域に8ヶ以上の周辺貫通孔を設けることが更に好ましい。また、周辺貫通孔は、図6に示すように、リフトピン挿通用貫通孔の中心を基準として、円周方向に等間隔に均一に配置することが好ましい。このように周辺貫通孔を配置することにより、サセプタ下面側から、サセプタと半導体ウェーハ主裏面との間に反応ガスが流れ込むことを効率的に防止することができる。
周辺貫通孔の直径が過度に大きいと、気相成長装置の下部に位置する熱源ランプ(図1中、ハロゲンランプ6)からの光が貫通孔を大量に通過するため、ウェーハ主裏面の周辺貫通孔を配置した部分に対向する領域と、周辺貫通孔を配置しなかった部分に対向する領域との温度差が大きくなり、ウェーハ主裏面上に温度斑が発生する。この温度斑の発生が顕著になると、ウェーハのスリップの品質特性が損なわれる。また、周辺貫通孔の直径が過度に小さいと、後述するようにSiC被覆を孔の内部に施すことが困難となる。SiC被覆が不十分であると、電気特性の代表的な項目であるライフタイムを低下させるおそれがある。上記観点から、周辺貫通孔の直径は、0.5mm以上3mm以下とすることが好ましく、0.8mm以上1.9mm以下とすることが更に好ましい。
サセプタの表面および各貫通孔の内壁面には、SiC膜が被着されていることが好ましい。これは、SiC膜で被覆することにより母材(例えば炭素部材)による汚染を防ぐことができるからである。
弗酸系溶液による洗浄
本発明では半導体ウェーハを、サセプタ上に載置する前にウェーハ主裏面を弗酸系溶液で洗浄する。ウェーハ主裏面を弗酸系溶液で洗浄することにより、裏面クモリを抑制することができる。これは前述のように、主裏面上の自然酸化膜を除去し撥水面とすることによって、水分の付着を抑制することができるからと考えられる。
半導体ウェーハとしては、シリコン単結晶ウェーハ等の通常エピタキシャルウェーハの基板ウェーハとして使用されるウェーハを何ら制限なく使用することができる。
弗酸系溶液としては、HF溶液、BHF溶液、HF溶液や、それらとO水(オゾン水)とを組み合わせた溶液等を挙げることができる。中でも弗酸水溶液が好ましい。弗酸水溶液としては、弗化水素濃度0.2〜10vol%の水溶液を使用することが好ましい。
洗浄方法は特に限定されず、ウェーハ全体を上記溶液に浸漬する方法、枚葉式の洗浄装置において弗酸水溶液をウェーハ主裏面の上方から注液することにより、ウェーハ主裏面を洗浄する方法、等を使用することができる。
気相成長
上記洗浄処理後、半導体ウェーハ主表面がサセプタ上面側となるように半導体ウェーハをサセプタ上に載置する。例えば、外部の搬送装置から反応チャンバ内に半導体ウェーハを搬入した後、リフトピンを貫通孔より上方に上昇して半導体ウェーハを受け取り、続いて下方に下降することで、半導体ウェーハをサセプタ上に載置することができる。その後、反応チャンバ内でサセプタ上面側に原料ガスを供給することにより、半導体ウェーハ主表面と原料ガスとを接触させ気相成長反応(エピタキシャル成長)を進行させることができる。原料ガスとしては、例えばSiH、SiHCl、SiHCl、SiClなどを採用することができる。原料ガスは、通常キャリアガスと混合して供給される。キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。原料ガスとキャリアガスとの混合比は適宜設定すればよい。
サセプタ上面側に供給するガスの流量は、反応チャンバ内の温度条件や所望のエピタキシャル層厚等に応じて決定すればよいが、通常50〜100リットル/分程度である。
本発明ではサセプタ下面側にキャリアガスを供給することが好ましい。キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。サセプタ下面側に供給するガスの流量は、上面側に供給するガス流量の1/2〜1/4(体積基準)とすることが好ましい。下面側ガスが過度に少ないと、上面側を流れる反応ガスの一部が隔壁部材とサセプタとの隙間から下側ドームへ大量に流れ込み、下側ドームの内壁面がシリコンで被覆されてしまう現象が発生する。このように下側ドームの内壁面がシリコンで被覆されると、温度制御が困難となったりパーティクルが多発する場合がある。また、上面側ガスに対する下面側ガス流量が過度に多いと、サセプタ上面側から下面側へのガス流れを優勢にするためにより多くの周辺貫通孔を設ける必要がありコスト面で不利である。
前記ガス供給時には通常、半導体ウェーハは加熱されている。加熱手段としては、例えば図1に示すようにサセプタ上方および/または下方に設けた加熱ランプを用いることができる。また、隔壁部材を兼ねた、サセプタを取り囲むような環状の予熱板(予熱リング)を設けることも可能である。予熱板を使用する場合、通常サセプタと予熱板との間には、図4および図5に示すように隙間があり、従来の気相成長装置では、この隙間を通してサセプタ上面側に供給されるガスの一部が下面側に流入することがピンハローの原因となっていたと考えられる。これに対し、本発明によれば前述の構成を取ることによりこのような隙間によるガス流入があったとしてもピンハローの発生を抑制することが可能である。ウェーハおよびサセプタの加熱温度は、適宜設定すればよい。
気相成長工程が終了し表面上にエピタキシャル層が形成されたウェーハは、リフトピンを貫通孔より上方に上昇させることで持ち上げることができる。持ち上げられたウェーハはロボットアーム等により搬送装置に移し反応チャンバ外へ排出することができる。上記一連の工程を繰り返すことにより、エピタキシャルウェーハを量産することができる。
以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。
[実施例1]
図1に示す枚葉式気相成長装置に、サセプタ表面に拡開したリフトピン挿通用貫通孔(直径約4mm)を3つ有し、各貫通孔を取り囲むように周辺貫通孔(直径1mm)を、リフトピン挿通用貫通孔中心を基準として直径30mmの円内に、等間隔に33個配置したサセプタ(座ぐり部の直径303mm)を設置した。リフトピン挿通用貫通孔中心から周辺貫通孔中心までの距離は、円周方向に最も近い孔で6mmであった。次いで、サセプタを取り囲むように予熱リングを配置した。
定法により表面を鏡面研磨したCZシリコンウェーハの主裏面を、枚葉式洗浄機にて、10秒間純水洗浄、20秒間弗酸水溶液(弗化水素濃度0.5vol%)洗浄、40秒純水洗浄、の順に洗浄処理(ウェーハ主裏面上方から洗浄液を注液)を施した後、乾燥させた。
主裏面洗浄後のシリコンウェーハを、リフトピンを昇降させて主表面を上に向けてサセプタ上に設置した。その後、サセプタ上面側へ、流速90リットル/分でH:SiHCl:B=88.8:11.0:0.2(体積比)の混合ガス(反応ガス)を供給し、エピタキシャル成長温度1130℃で、厚さ8μm、比抵抗10ΩcmのP型エピタキシャル膜をウェーハ主表面に成長させた。図1に示す気相成長装置において、反応ガス供給口12から供給された反応ガスは、装置1の上方および下方に複数配置されたハロゲンランプ6によってサセプタ10およびシリコンウェーハWが加熱される反応チャンバ2内を通過しながら、シリコンウェーハWの表面にエピタキシャル膜を形成した後、ガス排出口13から装置1に排出された。これとは別にガス供給口14からは、水素ガスを、サセプタ10の下面側を通過するように20リットル/分の流量で反応チャンバ2内に供給し、その水素ガスはガス排出口15から排出した。
[比較例1]
弗酸溶液による洗浄に代え、シリコンウェーハ主裏面をSC1洗浄した以外は実施例1と同様の方法でエピタキシャルウェーハを得た。
[比較例2]
周辺貫通孔なしのサセプタを使用した以外は実施例1と同様の方法でエピタキシャルウェーハを得た。
[比較例3]
比較例1と同様の方法でウェーハの主裏面を洗浄し、かつ周辺貫通孔なしのサセプタを使用した以外は実施例1と同様の方法でエピタキシャルウェーハを得た。
評価結果
(1)主裏面外観観察
実施例1、比較例1〜3で得られたエピタキシャルウェーハの主裏面を、集光灯下、目視で観察した。実施例1で得たエピタキシャルウェーハでは、裏面クモリもピンハローも観察されず、外観が良好であった。
これに対し、比較例1〜3で得たエピタキシャルウェーハでは、いずれも主裏面にクモリが観察された。これは、比較例1では弗酸系溶液による洗浄を行わなかったため裏面クモリを抑制できなかったこと、比較例2では周辺貫通孔を設けなかったためピンハローを抑制できなかったこと、比較例3では、周辺貫通孔を設けず弗酸系溶液による洗浄も行わなかったため、ピンハローも裏面クモリも抑制できなかったこと、に起因すると考えられる。
(2)平坦度測定
実施例1で得たエピタキシャルウェーハおよび比較例3で得たエピタキシャルウェーハを、ADE製(KALテンコール社)フラットネス測定器にて静電容量方式で平坦度を測定した。図7に、平坦度としてウェーハ全面の厚みを表示した鳥瞰図を示し、図8にリフトピンと対向する位置における平坦度劣化量の比較結果を示す。図7および図8に示すように、比較例3ではリフトピンに対向する位置で平坦度が局所的に低下した。また、図7の結果から、ウェーハ全体としても、実施例1と比べて比較例3は平坦度が低いことがわかる。
以上の結果から、実施例1のエピタキシャルウェーハは、裏面ハローおよびピンハローが抑制されたため、外観も良好で、かつ平坦度に優れることが確認できた。
本発明は、高集積デバイス用エピタキシャルウェーハの製造に好適である。
気相成長装置の一例を示す概略断面図である。 従来のサセプタの概略図である。 従来のサセプタ断面の概略図である。 従来のサセプタ使用時の裏面ピンハロー発生メカニズムの説明図である。 本発明による裏面ピンハロー抑制メカニズムの説明図である。 周辺貫通孔の配置例を示す。 実施例1および比較例3で得たエピタキシャルウェーハの平坦度測定結果を示す。 実施例1および比較例3で得たエピタキシャルウェーハのピン部分の平坦度劣化量を示す。
符号の説明
1 気相成長装置
2 反応チャンバ
3 上側ドーム
4 下側ドーム
5 ドーム取り付け体
6 ハロゲンランプ
7 サセプタ回転軸
8 支持アーム
9 リフトピン
10 サセプタ
11 リフトアーム
12 ガス供給口
13 ガス排出口
14 ガス供給口
15 ガス排出口

Claims (3)

  1. 反応チャンバと、半導体ウェーハを該ウェーハの主裏面で支持するための昇降可能なリフトピンと、該反応チャンバ内に配置された、該半導体ウェーハの載置領域に上記リフトピンを挿通可能なリフトピン挿通用貫通孔を有するサセプタと、を有する気相成長装置内で半導体ウェーハの主表面上にエピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であって、
    前記サセプタは、上記リフトピン挿通用貫通孔の中心を基準として直径30mm以内の領域に貫通孔を有し、該領域以外の領域には貫通孔を有さず、
    前記気相成長を、前記半導体ウェーハの主裏面を弗酸系溶液により洗浄した後、該半導体ウェーハを前記サセプタ上に載置して行うことを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記気相成長を、反応チャンバ内でサセプタ上面側に原料ガスおよびキャリアガスを供給し、かつサセプタ下面側にキャリアガスを供給することにより行う請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記弗酸系溶液は、弗酸水溶液である請求項1または2に記載のエピタキシャルウェーハの製造方法。
JP2008310779A 2008-12-05 2008-12-05 エピタキシャルウェーハの製造方法 Active JP5195370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008310779A JP5195370B2 (ja) 2008-12-05 2008-12-05 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008310779A JP5195370B2 (ja) 2008-12-05 2008-12-05 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010135598A JP2010135598A (ja) 2010-06-17
JP5195370B2 true JP5195370B2 (ja) 2013-05-08

Family

ID=42346583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008310779A Active JP5195370B2 (ja) 2008-12-05 2008-12-05 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5195370B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9650726B2 (en) * 2010-02-26 2017-05-16 Applied Materials, Inc. Methods and apparatus for deposition processes
JP5849674B2 (ja) * 2011-12-12 2016-02-03 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5928133B2 (ja) * 2012-04-27 2016-06-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5535347B1 (ja) * 2013-02-04 2014-07-02 エピクルー株式会社 撮像装置、半導体製造装置および半導体製造方法
JP2020177967A (ja) * 2019-04-16 2020-10-29 東京エレクトロン株式会社 基板処理装置
EP3990680A4 (en) * 2019-06-25 2023-01-11 Picosun Oy SUBSTRATE REAR FACE PROTECTION

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116844A (ja) * 1997-06-23 1999-01-22 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP4263410B2 (ja) * 2000-12-29 2009-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
KR101144825B1 (ko) * 2003-06-26 2012-05-11 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼

Also Published As

Publication number Publication date
JP2010135598A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4492840B2 (ja) 化学的蒸着処理に使用する改良された受容体
JP5141541B2 (ja) エピタキシャルウェーハの製造方法
JP4798163B2 (ja) エピタキシャル成長用サセプタ
JP5092975B2 (ja) エピタキシャルウェーハの製造方法
JP5195370B2 (ja) エピタキシャルウェーハの製造方法
EP0953659A2 (en) Apparatus for thin film growth
JP3092801B2 (ja) 薄膜成長装置
JP6459801B2 (ja) エピタキシャルシリコンウェーハの製造方法
TWI435377B (zh) Epitaxial silicon wafers and their manufacturing methods
JP2010016312A (ja) エピタキシャルウェーハの製造方法
TWI626730B (zh) 外延晶片的製造方法
EP1569264A1 (en) Method for producing silicon epitaxial wafer
JP2013123004A (ja) シリコンエピタキシャルウェーハの製造方法
JP2004356416A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153483A (ja) 成膜装置、及び、成膜方法
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP5140990B2 (ja) エピタキシャルシリコンウエーハの製造方法
JP2006041028A (ja) サセプタ、およびエピタキシャルウェーハの製造方法
JP4591824B2 (ja) サセプタ
JP2013191889A (ja) シリコンエピタキシャルウェーハ
TWI775211B (zh) 磊晶矽晶圓的製造方法
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
JP2013105924A (ja) シリコンエピタキシャルウェーハの製造方法
JP2003197533A (ja) エピタキシャル成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250