JP5195087B2 - 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法 - Google Patents

光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法 Download PDF

Info

Publication number
JP5195087B2
JP5195087B2 JP2008171762A JP2008171762A JP5195087B2 JP 5195087 B2 JP5195087 B2 JP 5195087B2 JP 2008171762 A JP2008171762 A JP 2008171762A JP 2008171762 A JP2008171762 A JP 2008171762A JP 5195087 B2 JP5195087 B2 JP 5195087B2
Authority
JP
Japan
Prior art keywords
recess
photoelectric conversion
optical element
conversion device
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008171762A
Other languages
English (en)
Other versions
JP2010016012A (ja
Inventor
裕之 延原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008171762A priority Critical patent/JP5195087B2/ja
Priority to US12/382,909 priority patent/US8090228B2/en
Publication of JP2010016012A publication Critical patent/JP2010016012A/ja
Application granted granted Critical
Publication of JP5195087B2 publication Critical patent/JP5195087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02251Out-coupling of light using optical fibres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • H01S5/02325Mechanically integrated components on mount members or optical micro-benches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法に関する。
光電気変換モジュールは、電気信号を光信号に変換するための送信部および/または光信号を電気信号に変換するための受信部を備えている。送信部には、発光素子と、発光素子を駆動するための駆動回路チップと、が含まれている。受信部には、受光素子と、受光素子で生じた信号電流を増幅する増幅回路チップと、が含まれている。以下、発光素子および受光素子を光素子と総称する。また、駆動回路チップおよび増幅回路チップを回路チップと総称する。
光電気変換モジュールを小型化するためには、光素子と回路チップとの配線を短くしかつ実装スペースを小さくする必要がある。例えば、特許文献1は、光素子が回路チップの表面に積層された光電気変換モジュールを開示している(例えば、特許文献1参照)。
米国特許第712874号明細書
しかしながら、光素子を回路チップの表面にフリップチップボンディングする場合、ボンディング用の半田バンプ領域が必要となる。また、フリップチップボンディングの際に、半田バンプ領域およびその近傍の領域に熱および応力がかかる。熱および応力のトランジスタ等への影響を回避するためには、回路チップにおけるトランジスタ等の配置箇所が制限されてしまう。それにより、回路チップ表面の活用面積が低下する。回路チップの面積は光素子の面積よりも大きいことが多いが、光電気変換モジュールのチャンネル数が少ない場合には両者の面積差が小さくなる。したがって、この場合、回路チップ表面の活用面積低下の影響が大きくなってしまう。
本発明は上記課題に鑑みなされたものであり、回路チップ表面の活用面積を大きくすることが可能な光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、明細書開示の光電気変換デバイスは、光透過孔が形成された第1凹部を有する回路基板と、回路基板において第1凹部の底面から第1凹部が形成された面にかけて形成された第1金属配線と、光透過孔を光軸が通るように第1凹部内に配置され第1凹部の底面において第1金属配線にフリップチップボンディングされた光素子と、光素子の駆動用の駆動回路チップまたは光素子からの信号の増幅用の増幅回路チップであって第1凹部が形成された面上の第1金属配線にフリップチップボンディングされた回路チップと、ビア配線が設けられた電極コンタクトシートと、を備え、ビア配線は、回路チップの光素子と反対側の面に接続されているものである。
また、明細書開示の光電気変換デバイスの製造方法は、光透過孔が形成された凹部を有し凹部の底面から凹部が形成された面にかけて金属配線が設けられた回路基板を準備する工程と、光素子を光素子の光軸が光透過孔を通るように凹部内に配置し凹部の底面において金属配線にフリップチップボンディングする工程と、光素子を駆動用の駆動回路チップまたは光素子からの信号の増幅用の増幅回路チップを凹部が形成された面上の金属配線にフリップチップボンディングする工程と、ビア配線が設けられた電極コンタクトシートのビア配線を駆動回路チップまたは増幅回路チップの光素子と反対側の面に接続する工程と、を含むものである。
明細書開示の光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法によれば、回路チップの活用面積を大きくすることができる。
以下に説明する実施例によれば、光素子を回路チップ上にフリップチップボンディングしなくてもよいため、バンプ領域が不要となる。また、フリップチップボンディングの際の熱応力を回避することができる。それにより、回路チップにおけるトランジスタ等の配置箇所の制限が緩和される。その結果、回路チップの活用面積が大きくなる。
以下、図面を参照しつつ、本発明の実施例について説明する。
図1は、実施例1に係る光電気変換デバイス100を備える光電気変換モジュール200の全体構成を説明する分解斜視図である。図1に説明するように、光電気変換モジュール200は、光コネクタ201、光電気変換デバイス100、電極コンタクトシート202および電気コネクタ基板203が順に接続された構造を有する。
光コネクタ201は、外部の光ファイバに接続されるコネクタである。光コネクタ201には、光ファイバ芯線204が設けられている。本実施例においては、光ファイバ芯線204は、2本設けられている。光ファイバ芯線204の光電気変換デバイス100と反対側の先端には、光ファイバテープ205が設けられている。また、光コネクタ201には、光電気変換デバイス100側にガイドピン206が設けられている。
光電気変換デバイス100は、回路基板に光素子および回路チップが搭載された構造を有する。光電気変換デバイス100には、光ファイバ芯線204の光軸が通るように光透過孔10が形成されている。したがって、本実施例においては、2つの光透過孔10が形成されている。また、光電気変換デバイス100には、ガイドピン206と嵌合するための第1の孔aが形成されている。光電気変換デバイス100の詳細は、後述する。
電極コンタクトシート202は、電気コネクタ基板203と光電気変換デバイス100との電気的導通を確保するためのシート部材である。電極コンタクトシート202には、例えば、ビア配線が設けられている。また、電極コンタクトシート202には、ガイドピン206と嵌合するための第2の孔bが形成されている。
電気コネクタ基板203は、光電気変換デバイス100と外部の電気インタフェースとを接続するためのコネクタである。電気コネクタ基板203は、例えば、USB(Universal System Bus)ポートに接続するためのコネクタである。電気コネクタ基板203には、電極コンタクトシート202のビア配線に対応した位置に電気配線207が設けられている。また、電気コネクタ基板203には、ガイドピン206と嵌合するための第3の孔cが形成されている。
ガイドピン206が第1の孔a〜第3の孔cと順に嵌合することによって、光コネクタ201、光電気変換デバイス100、電極コンタクトシート202および電気コネクタ基板203が位置決めされる。
図2は、光電気変換デバイス100の詳細を説明するための図である。図2(a)は、光電気変換デバイス100における一方の光透過孔10近傍の領域の平面図である。図2(b)は、図2(a)のA−A線断面図である。図2(c)は、図2(a)のB−B線断面図である。図2(d)は、後述する回路基板20のA−A線断面図である。
図2(a)〜図2(d)に説明するように、光電気変換デバイス100は、回路基板20、光素子30および回路チップ40を備える。図2(d)に説明するように、回路基板20の光コネクタ201と反対側の面21に凹部22が形成されており、この凹部22の底面にさらに凹部23が形成されている。すなわち、回路基板20には、径の大きい凹部22の底面に径の小さい凹部23が形成されている。したがって、面21から凹部22にかけて段差が形成され、凹部22の底面から凹部23にかけて段差が形成されている。
回路基板20の凹部22および凹部23には、金属配線24〜26が形成されている。金属配線24〜26は、それぞれ1本または複数本設けられている。金属配線24は、凹部23の底面から凹部23の側面、凹部22の底面および凹部22の側面を通って面21にかけて形成されている。金属配線24は、光素子30の放熱用配線である。また、金属配線25は、凹部23の底面から凹部23の側面を通って凹部22の底面にかけて形成されている。金属配線25は、光素子30と回路チップ40との間の高速信号配線である。金属配線26は、凹部22の底面から凹部22の側面を通って面21にかけて形成されている。金属配線26は、回路チップ40の放熱用配線、低速制御配線、電源またはグランドとの間の配線等である。
光素子30は、発光素子または受光素子である。光素子30は、光軸が光透過孔10を通るように、凹部23内に配置されている。光素子30が受光素子である場合には、光素子30は、光ファイバ芯線204の光軸に受光領域が位置するように配置される。光素子30が発光素子である場合には、光素子30は、光素子30からの光が光透過孔10を通って光ファイバ芯線204の光軸を通るように配置される。光透過孔10は、空間でもよく、レンズ等の透過部材が設けられていてもよい。
光素子30は、半田バンプ31を介して、凹部23の底面の金属配線24および金属配線25にフリップチップボンディングされている。それにより、光素子30は、金属配線24を介して面21に接続され、金属配線25を介して凹部22の底面に接続される。
回路チップ40は、例えば、ICチップである。光素子30が受光素子である場合には、回路チップ40は、光素子30で生じた微小の信号電流を増幅して標準振幅の信号電圧に変換する増幅回路チップである。光素子30が発光素子である場合には、回路チップ40は、標準振幅の信号電圧から発光素子を駆動するための信号電流を発光素子に供給する駆動回路チップである。
回路チップ40は、光素子30と対向しつつ、凹部22内に配置されている。回路チップ40は、半田バンプ41を介して、凹部22の底面の金属配線25および金属配線26にフリップチップボンディングされている。それにより、金属配線25を介して、光素子30と回路チップ40とが電気的に接続される。また、金属配線26を介して回路チップ40が面21と接続される。
本実施例に係る光電気変換デバイス100においては、光素子30を回路チップ40上に搭載しなくてもよい。この場合、回路チップ40において、光素子30をボンディングする際の半田バンプ領域が不要となる。それにより、回路チップ40を小型化することができる。また、光素子30を回路チップ40上にフリップチップボンディングしなくてもよいため、フリップチップボンディングの際の熱応力を回避することができる。それにより、回路チップ40におけるトランジスタ等の配置箇所の制限が緩和される。その結果、回路チップ40の活用面積が大きくなる。
また、回路基板20に形成された凹部内に光素子30および回路チップ40が配置されていることから、光電気変換デバイス100が小型化される。また、光透過孔10は凹部内に形成されていることから、光透過孔10の深さが小さくなる。それにより、光素子30と光ファイバ芯線204との距離が短くなる。
この場合、VCSEL(Vertical Cavity Surface Emitting Laser:垂直共振器面発光レーザ)を光素子30として用いることが好ましい。以下、その理由について説明する。
VCSELを光素子30として用いる場合、光ファイバ芯線204の光軸と光素子30の光軸との位置ずれは、光ファイバ芯線204がマルチモードファイバの場合において、±10μm程度許容される。したがって、第1の孔a〜第3の孔cの孔径は、ガイドピン206の外径に対して+5μm〜+20μmの範囲にあればよい。
光ファイバ芯線204と光素子30とは、光透過孔10を介して光結合される。この場合、光ファイバ芯線204の端面と光素子30表面との距離は、光透過孔10の深さで決まる。例えば、この深さを0.05mm〜0.3mmとし、±0.02mm〜±0.05mmの精度で光透過孔10の深さを調整することによって、レンズ無しでも高効率の光結合を得ることができる。それにより、レンズ部材が不要になるとともに、レンズの位置合せ工程が省略される。なお、光素子30としてVCSELを用いる場合、光ファイバ芯線204には、マルチモードファイバを用いる。
なお、回路チップ40を光素子30とは、接していても離間していてもよい。ただし、発熱の影響を抑制するためには、回路チップ40と光素子30とは離間していることが好ましい。
図3(a)〜図3(c)は、光電気変換デバイス100の製造方法について説明するためのフロー図である。以下、図3(a)〜図3(c)を参照しつつ、光電気変換デバイス100の製造方法について説明する。
まず、図3(a)に説明するように、金属配線24〜金属配線26が形成された回路基板20を準備する。次に、図3(b)に説明するように、回路基板20の凹部23に光素子30を配置し、凹部23の底面の金属配線24および金属配線25にフリップチップボンディングする。それにより、光素子30が回路基板20に固定される。
次いで、図3(c)に説明するように、回路チップ40を光素子30と対向させつつ凹部22内に配置し、凹部22の底面の金属配線25および金属配線26にフリップチップボンディングする。それにより、回路チップ40が回路基板20に固定される。以上の工程により、光電気変換デバイス100が完成する。
図3(a)〜図3(c)の製造方法によれば、光素子30を回路チップ40上にフリップチップボンディングしなくてもよいため、フリップチップボンディングの際の熱応力を回避することができる。それにより、回路チップ40における活用面積を大きくすることができる。また、回路チップ40が回路基板20にフリップチップボンディングされることから、回路基板20と回路チップ40とのワイヤボンディング工程が省略される。さらに、回路チップ40の回路基板20への接着工程が省略される。
図4は、光電気変換モジュール200の光透過孔10近傍の模式的断面図である。以下、図4を参照しつつ、光電気変換デバイス100と光電気変換モジュール200との関係について説明する。図4に説明するように、金属配線24は、電極コンタクトシート202のビア配線を介して電気コネクタ基板203の電気配線207に接続されている。また、金属配線26も上記ビア配線を介して電気コネクタ基板203の電気配線207に接続されている。それにより、光素子30および回路チップ40から電気コネクタ基板203に放熱される。その結果、光素子30および回路チップ40の発熱の影響を抑制することができる。
図5は、光電気変換モジュール200の他の例を説明する模式的断面図である。図5に説明するように、回路チップ40の光素子30と反対側の面が電極コンタクトシート202のビア配線を介して電気コネクタ基板203の電気配線207に接続されていてもよい。この場合、回路チップ40からの放熱が促進される。なお、放熱の効率を向上させるために、回路チップ40のビア配線に接続される面に、金属製のキャリア等が設けられていてもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
実施例1に係る光電気変換デバイスを備える光電気変換モジュールの全体構成を説明する分解斜視図である。 光電気変換デバイスの詳細を説明するための図である。 光電気変換デバイスの製造方法について説明するためのフロー図である。 光電気変換モジュールの光透過孔近傍の模式的断面図である。 光電気変換モジュールの他の例を説明する模式的断面図である。
符号の説明
10 光透過孔
20 回路基板
21 面
22,23 凹部
24,25,26 金属配線
30 光素子
31,41 半田バンプ
40 回路チップ
100 光電気変換デバイス
200 光電気変換モジュール
201 光コネクタ
202 電極コンタクトシート
203 電気コネクタ基板
206 ガイドピン

Claims (7)

  1. 光透過孔が形成された第1凹部を有する回路基板と、
    前記回路基板において、前記第1凹部の底面から前記第1凹部が形成された面にかけて形成された第1金属配線と、
    前記光透過孔を光軸が通るように前記第1凹部内に配置され、前記第1凹部の底面において前記第1金属配線にフリップチップボンディングされた光素子と、
    前記光素子の駆動用の駆動回路チップまたは前記光素子からの信号の増幅用の増幅回路チップであって、前記第1凹部が形成された面上の前記第1金属配線にフリップチップボンディングされた回路チップと、
    ビア配線が設けられた電極コンタクトシートと、を備え、
    前記ビア配線は、前記回路チップの前記光素子と反対側の面に接続されていることを特徴とする光電気変換デバイス。
  2. 前記第1凹部が形成された面は、前記回路基板の一面に形成された第2凹部の底面であり、
    前記回路チップは、前記第2凹部内に配置されていることを特徴とする請求項1記載の光電気変換デバイス。
  3. 前記第2凹部の底面から前記回路基板の一面にかけて形成され、前記第2凹部の底面において前記回路チップがフリップチップボンディングされた第2金属配線をさらに備えることを特徴とする請求項2記載の光電気変換デバイス。
  4. 前記第1凹部の底面から前記回路基板の一面にかけて形成され、前記第1凹部の底面において前記光素子がフリップチップボンディングされた第3金属配線をさらに備えることを特徴とする請求項2記載の光電気変換デバイス。
  5. 前記光素子は、垂直共振器面発光レーザであり、
    前記光透過孔は、空間であることを特徴とする請求項1〜3のいずれかに記載の光電気変換デバイス。
  6. ガイドピンを有する光コネクタと、
    請求項1〜5のいずれかに記載の光電気変換デバイスであって前記ガイドピンと嵌合するための第1の孔を有する光電気変換デバイスと、
    記ガイドピンと嵌合するための第2の孔を有する電気コネクタ基板と、を備え、
    前記ガイドピンは、前記第1の孔および前記第2の孔と順に嵌合していることを特徴とする光電気変換モジュール。
  7. 光透過孔が形成された凹部を有し、前記凹部の底面から前記凹部が形成された面にかけて金属配線が設けられた回路基板を準備する工程と、
    光素子を、前記光素子の光軸が前記光透過孔を通るように前記凹部内に配置し、前記凹部の底面において前記金属配線にフリップチップボンディングする工程と、
    前記光素子の駆動用の駆動回路チップまたは前記光素子からの信号の増幅用の増幅回路チップを、前記凹部が形成された面上の前記金属配線にフリップチップボンディングする工程と、
    ビア配線が設けられた電極コンタクトシートの前記ビア配線を前記駆動回路チップまたは前記増幅回路チップの前記光素子と反対側の面に接続する工程と、を含むことを特徴とする光電気変換デバイスの製造方法。
JP2008171762A 2008-06-30 2008-06-30 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法 Expired - Fee Related JP5195087B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008171762A JP5195087B2 (ja) 2008-06-30 2008-06-30 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法
US12/382,909 US8090228B2 (en) 2008-06-30 2009-03-26 Photoelectric conversion device, photoelectric conversion module and method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008171762A JP5195087B2 (ja) 2008-06-30 2008-06-30 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2010016012A JP2010016012A (ja) 2010-01-21
JP5195087B2 true JP5195087B2 (ja) 2013-05-08

Family

ID=41447361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008171762A Expired - Fee Related JP5195087B2 (ja) 2008-06-30 2008-06-30 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法

Country Status (2)

Country Link
US (1) US8090228B2 (ja)
JP (1) JP5195087B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101589324B (zh) * 2007-01-26 2011-09-28 日本航空电子工业株式会社 光电转换连接装置
JP5477723B2 (ja) * 2011-01-18 2014-04-23 日立金属株式会社 光電変換モジュール、及び、光電変換モジュールの製造方法
JP2012182309A (ja) * 2011-03-01 2012-09-20 Seiko Instruments Inc 光学デバイス
US9263424B2 (en) * 2011-12-06 2016-02-16 Intel Corporation Semiconductor chip stacking assemblies
EP2839329A4 (en) * 2012-04-16 2015-12-16 Hewlett Packard Development Co INTEGRATED OPTICAL ASSEMBLY
US9275969B2 (en) 2012-12-17 2016-03-01 Intel Corporation Optical interconnect on bumpless build-up layer package
JP2014182202A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 電子機器および光コネクタ
KR101637426B1 (ko) * 2015-05-29 2016-07-07 한국광기술원 광데이터 신호 분석용 초고속 광전 변환장치
FR3046697B1 (fr) * 2016-01-08 2018-03-02 Stmicroelectronics (Crolles 2) Sas Structure photonique integree tridimensionnelle a proprietes optiques ameliorees
US11002926B1 (en) 2019-11-07 2021-05-11 Hewlett Packard Enterprise Development Lp Wavelength division multiplexing optical module
US11637211B2 (en) * 2021-02-02 2023-04-25 Rockwell Collins, Inc. Optically clear thermal spreader for status indication within an electronics package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684326A (ja) 1992-01-24 1994-03-25 Ricoh Co Ltd カートリッジ式ディスク駆動装置のエアシール
JP2001059923A (ja) * 1999-06-16 2001-03-06 Seiko Epson Corp 光モジュール及びその製造方法、半導体装置並びに光伝達装置
JP3865036B2 (ja) * 2000-04-07 2007-01-10 セイコーエプソン株式会社 光モジュール及びその製造方法並びに光伝達装置
US7128474B2 (en) * 2001-11-13 2006-10-31 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical device, enclosure and method of fabricating
JP4066665B2 (ja) 2002-02-08 2008-03-26 住友電気工業株式会社 パラレル送受信モジュール
JP2004191564A (ja) * 2002-12-10 2004-07-08 Mitsubishi Electric Corp 光路変換コネクタ
JP3807385B2 (ja) * 2003-05-14 2006-08-09 セイコーエプソン株式会社 光モジュール及びその製造方法、光通信装置、電子機器
JP4138689B2 (ja) 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付lsiパッケージ及びlsiパッケージ
JP2005292739A (ja) * 2004-04-06 2005-10-20 Hitachi Ltd 光モジュール
TWI247152B (en) * 2004-12-24 2006-01-11 Ind Tech Res Inst Array type optical sub-device
JP4768384B2 (ja) 2005-09-29 2011-09-07 株式会社東芝 光伝送路保持部材及び光モジュール
JP4425936B2 (ja) 2006-02-20 2010-03-03 Necエレクトロニクス株式会社 光モジュール
JP2007271998A (ja) 2006-03-31 2007-10-18 Nec Corp 光コネクタ及び光モジュール

Also Published As

Publication number Publication date
US8090228B2 (en) 2012-01-03
JP2010016012A (ja) 2010-01-21
US20090323748A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP5195087B2 (ja) 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法
US8575529B2 (en) Photoelectric converter providing a waveguide along the surface of the mount substrate
US8705906B2 (en) Photoelectric conversion module
TWI499819B (zh) 光機總成及使用該光機總成之收發器
US20110049334A1 (en) Optical module
JP2004253456A (ja) インターフェイスモジュール付lsiパッケージ及びその実装方法
JP2014071414A (ja) 光モジュール及び光モジュールの製造方法
US8888381B2 (en) Optical module base and optical module
JP2005345560A (ja) 光モジュール、光モジュール用セラミック基板、光モジュールと光ファイバコネクタのプラグとの結合構造
WO2019012607A1 (ja) 光モジュール
JP2012098411A (ja) 光モジュール
JP4867046B2 (ja) 光モジュール
US20130129276A1 (en) Optical engine assembly and optoelectronic package
JP6589345B2 (ja) 光配線基板、光モジュール、及び光アクティブケーブル
JP7300625B2 (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
TWI578052B (zh) 光纖連接器電路板及光纖連接器
CN111916419B (zh) 用于光电模块的电耦合配件和方法
JP5090261B2 (ja) 光モジュール
JP4654807B2 (ja) 光情報処理装置
TWI506325B (zh) 光纖傳輸模組
KR20100117005A (ko) 광전변환모듈
JP2007057972A (ja) 光モジュール
JP2016200622A (ja) 光配線基板、光モジュール、及び光アクティブケーブル
TWM616310U (zh) 光收發模組及光收發裝置
JP2015222291A (ja) 基板構造体および光モジュール用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees