JP5193590B2

JP5193590B2 - 発振回路

Info

Publication number: JP5193590B2
Application number: JP2007335563A
Authority: JP
Inventors: 英夫原
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2013-05-08
Anticipated expiration: 2027-12-27
Also published as: JP2009159344A

Description

本発明は、矩形波信号ないしは三角波信号を生成する発振回路に関するものである。

図３は、発振回路の一従来例を示す回路図である。

本従来例の発振回路は、定電流Ｉ１を生成する定電流源１０１と、定電流Ｉ２（＝２×Ｉ１）を生成する定電流源１０２と、定電流Ｉ１から定電流Ｉ２を差し引いた差分電流Ｉ３（＝Ｉ１−Ｉ２）によって充放電されるコンデンサ１０３と、コンデンサ１０３の一端から引き出される電圧信号Ｖａ（三角波信号）と所定の閾値電圧Ｖｔｈ１、Ｖｔｈ２とを各々比較するコンパレータ１０４、１０５と、コンパレータ１０４、１０５の各出力信号によってセット／リセットされるフリップフロップ１０６と、を有して成り、フリップフロップ１０６から出力される電圧信号Ｖｂ（矩形波信号）に基づいて、定電流源１０２のオン／オフ制御を行う構成とされている。

すなわち、上記従来の発振回路では、図中の破線で示したように、定電流源１０１、１０２とコンデンサ１０３によって三角波信号生成部が形成されており、また、コンパレータ１０４、１０５によってウィンドウコンパレータ部が形成されている。

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。
特開平０２−２６４５１１号公報（例えば第３図）特開平０８−１４８９７８号公報

確かに、上記従来の発振回路であれば、所望の矩形波信号ないしは三角波信号を生成することが可能である。

しかしながら、上記従来の発振回路は、ソース側の定電流Ｉ１からシンク側の定電流Ｉ２（＝２×Ｉ１）を差し引いた差分電流Ｉ３（＝Ｉ１−Ｉ２）によってコンデンサ１０３を充放電することで、所望の三角波信号を生成する構成とされていたため、２つの定電流源１０１、１０２が必要であり、三角波信号生成部の回路規模や消費電流が大きい、という課題があった。

また、上記従来の発振回路は、三角波信号の立上がり及び立下がりを検出する際に、コンパレータ１０４、１０５を片方ずつしか利用しないにも関わらず、常に両方に駆動電流を供給する構成とされていたため、ウィンドウコンパレータ部の消費電流が大きい、という課題があった。

本発明は、上記の問題点に鑑み、回路規模の縮小や消費電流の低減を実現することが可能な発振回路を提供することを目的とする。

上記目的を達成するために、本発明に係る発振回路は、第１入力信号が第２入力信号よりも高いときには、ソース側から出力端に向けて所定の定電流を送り出し、第１入力信号が第２入力信号よりも低いときには、前記出力端からシンク側に向けて前記定電流を引き込むアンプと；前記アンプの出力端に接続され、前記定電流によって充放電されるコンデンサと；前記コンデンサの端子電圧と所定の上限電圧とを比較する第１コンパレータと；前記コンデンサの端子電圧と所定の下限電圧とを比較する第２コンパレータと；第１コンパレータの出力信号によってリセットされ、第２コンパレータの出力信号によってセットされるフリップフロップと；制御信号に応じて第１、第２コンパレータのいずれか一方にのみ駆動電流を供給するスイッチと；を有して成る発振回路であって、前記アンプは、前記フリップフロップの出力電圧を第１入力信号とし、前記コンデンサの端子電圧を第２入力信号とするものであり、前記スイッチは、前記フリップフロップの出力電圧を前記制御信号とするものである構成（第１の構成）とされている。

なお、上記第１の構成から成る発振回路は、前記フリップフロップの出力電圧を矩形波信号として出力する構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る発振回路は、前記コンデンサの端子電圧を三角波信号として出力する構成（第３の構成）にするとよい。

本発明に係る発振回路であれば、回路規模の縮小や消費電流の低減を実現することが可能となる。

図１は、本発明に係る発振回路の一実施形態を示す回路図である。

図１に示すように、本実施形態の発振回路は、三角波信号生成部１０と、ウィンドウコンパレータ部２０と、ＲＳフリップフロップ３０と、を有して成る。

三角波信号生成部１０は、ｐｎｐ型バイポーラトランジスタ１１、１２と、ｎｐｎ型バイポーラトランジスタ１３、１４と、定電流源１５と、コンデンサ１６とを有して成る。

定電流源１５の一端は、電源端に接続されている。定電流源１５の他端（定電流Ｉの出力端）は、トランジスタ１１、１２のエミッタに接続されている。トランジスタ１１、１２のコレクタは、それぞれトランジスタ１３、１４のコレクタに接続されている。トランジスタ１１のベースは、ＲＳフリップフロップ３０の出力端（Ｑ）に接続されている。トランジスタ１２のベースは、トランジスタ１２のコレクタとトランジスタ１４のコレクタとの接続ノードに接続されている。トランジスタ１３、１４のベースは、トランジスタ１３のコレクタに接続されている。トランジスタ１３、１４のエミッタは、いずれも接地端に接続されている。コンデンサ１６の一端は、トランジスタ１２のコレクタとトランジスタ１４のコレクタとの接続ノードに接続されている。

ウィンドウコンパレータ部２０は、コンパレータ２１、２２と、定電流源２３と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２４、２５と、インバータ２６と、を有して成る。

コンパレータ２１の非反転入力端（＋）、及び、コンパレータ２２の反転入力端（−）は、いずれも、コンデンサ１６の一端に接続されている。コンパレータ２１の反転入力端（−）は、所定の上限電圧Ｖｔｈ１の印加端に接続されている。コンパレータ２２の非反転入力端（＋）は、所定の下限電圧Ｖｔｈ２の印加端に接続されている。コンパレータ２１の出力端は、ＲＳフリップフロップ３０のリセット入力端（Ｒ）に接続されている。コンパレータ２２の出力端は、ＲＳフリップフロップ３０のセット入力端（Ｒ）に接続されている。定電流源２３の一端は、電源端に接続されている。定電流源２３の他端は、トランジスタ２４、２５のソースに接続されている。トランジスタ２４、２５のドレインは、それぞれ、コンパレータ２１、２２の駆動電流供給端に接続されている。トランジスタ２４のゲートは、インバータ２６の出力端に接続されている。トランジスタ２５のゲート、及び、インバータ２６の入力端は、いずれも、ＲＳフリップフロップ３０の出力端（Ｑ）に接続されている。

なお、コンパレータ２１の反転入力端（−）に印加される上限電圧Ｖｔｈ１は、出力電圧Ｖｂのハイレベルよりも低い電圧に設定されており、コンパレータ２２の非反転入力端（＋）に印加される下限電圧Ｖｔｈ２は、出力電圧Ｖｂのローレベルよりも高い電圧に設定されている。

上記構成から成る発振回路では、コンデンサ１６の端子電圧Ｖａが三角波信号として出力され、ＲＳフリップフロップ３０の出力電圧Ｖｂが矩形波信号として出力される。以下では、その発振動作について、図２を参照しながら詳細に説明する。

図２は、本発明に係る発振回路の一動作例を示すタイミングチャートであり、上から順に、コンデンサ１６の端子電圧Ｖａ、ＲＳフリップフロップ３０の出力電圧Ｖｂ、セット信号Ｓ、リセット信号Ｒ、及び、コンパレータ２１、２２の動作状態を示している。

出力電圧Ｖｂがハイレベルであるとき、トランジスタ１１のベースに印加される出力電圧Ｖｂは、トランジスタ１２のベースに印加される端子電圧Ｖａよりも高くなり、トランジスタ１１〜１４と定電流源１５で形成される電流出力アンプ（電流出力コンパレータ）は、フルオン状態（ソース側から出力端に向けて定電流を送り出す状態）となる。その結果、三角波信号生成部１０では、トランジスタ１２を介する電流経路で、定電流源１５からコンデンサ１６に向けて定電流Ｉが流し込まれ、コンデンサ１６の充電が行われる。

また、出力電圧Ｖｂがハイレベルであるとき、ウィンドウコンパレータ部２０では、トランジスタ２４がオンされ、トランジスタ２５がオフされる。すなわち、トランジスタ２４、２５は、ＲＳフリップフロップ３０の出力電圧Ｖｂを制御信号とするスイッチとして機能し、出力電圧Ｖｂがハイレベルであるときには、端子電圧Ｖａと上限電圧Ｖｔｈ１とを比較するコンパレータ２１にのみ駆動電流が供給される。その結果、コンパレータ２１はオン状態（駆動状態）となり、コンパレータ２２はオフ状態（非駆動状態）となる。

一方、コンデンサ１６の充電が進んで、端子電圧Ｖａが上限電圧Ｖｔｈ１に達すると、コンパレータ２１の出力信号（ＲＳフリップフロップ３０のリセット信号Ｒ）がローレベルからハイレベルに立ち上げられ、ＲＳフリップフロップ３０がリセットされる。その結果、出力電圧Ｖｂはハイレベルからローレベルに立ち下げられる。

出力電圧Ｖｂがローレベルであるとき、トランジスタ１１のベースに印加される出力電圧Ｖｂは、トランジスタ１２のベースに印加される端子電圧Ｖａよりも低くなり、トランジスタ１１〜１４と定電流源１５で形成される電流出力アンプ（電流出力コンパレータ）は、フルオフ状態（出力端からシンク側に向けて定電流を引き込む状態）となる。その結果、三角波信号生成部１０では、トランジスタ１４を介する電流経路で、コンデンサ１６から接地端に向けて定電流Ｉが引き込まれ、コンデンサ１６の放電が行われる。

また、出力電圧Ｖｂがローレベルであるとき、ウィンドウコンパレータ部２０では、トランジスタ２４がオフされ、トランジスタ２５がオンされる。すなわち、端子電圧Ｖａと下限電圧Ｖｔｈ２とを比較するコンパレータ２２にのみ駆動電流が供給される形となる。その結果、コンパレータ２１はオフ状態（非駆動状態）となり、コンパレータ２２はオン状態（駆動状態）となる。

一方、コンデンサ１６の放電が進んで、端子電圧Ｖａが下限電圧Ｖｔｈ２に達すると、コンパレータ２２の出力信号（ＲＳフリップフロップ３０のセット信号Ｓ）がローレベルからハイレベルに立ち上げられ、ＲＳフリップフロップ３０がセットされる。その結果、出力電圧Ｖｂはローレベルからハイレベルに立ち上げられる。

上記動作が繰り返されることにより、コンデンサ１６の端子電圧Ｖａが三角波信号として出力され、ＲＳフリップフロップ３０の出力電圧Ｖｂが矩形波信号として出力される。

上記のように、本実施形態の発振回路は、コンデンサ１６を充放電する手段として、複数の定電流源を用いた従来構成（図３を参照）ではなく、出力電圧Ｖｂが端子電圧Ｖａよりも高いときには、ソース側からコンデンサ１６に向けて所定の定電流Ｉを送り出し、出力電圧Ｖｂが端子電圧Ｖａよりも低いときには、コンデンサ１６からシンク側に向けて定電流Ｉを引き込む電流出力アンプ（電流出力コンパレータ）を用いた構成とされている。

このような構成であれば、単一の定電流源１５を用いて、三角波信号（端子電圧Ｖａ）を生成することができるので、図３の従来構成に比べて、消費電流を５０％削減することが可能となる。

また、本実施形態の発振回路は、トランジスタ１２のベースに所定のバイアス電圧を印加するのではなく、トランジスタ１２のベースをコンデンサ１６の一端にショートすることで、コンデンサ１６の端子電圧Ｖａを印加する構成とされている。このような構成とすることにより、別途のバイアス回路（例えば、電源電圧を分圧して所定のバイアス電圧を生成する抵抗分割回路）を設ける必要がなくなるので、不要な電流を浪費せずに済む。

なお、先にも述べた通り、コンパレータ２１の反転入力端（−）に印加される上限電圧Ｖｔｈ１は、出力電圧Ｖｂのハイレベルよりも低い電圧に設定されており、コンパレータ２２の非反転入力端（＋）に印加される下限電圧Ｖｔｈ２は、出力電圧Ｖｂのローレベルよりも高い電圧に設定されている。従って、トランジスタ１２のベースにコンデンサ１６の端子電圧Ｖａを印加しても、コンデンサ１６の充放電動作に支障が生じることはない。

また、本実施形態の発振回路は、ＲＳフリップフロップ３０の出力電圧Ｖｂがハイレベルであるかローレベルであるかに応じて、コンパレータ２１、２２に対する駆動電流の供給制御を行う構成とされている。このような構成とすることにより、ウィンドウコンパレータ部２０では、コンデンサ１６の端子電圧Ｖａを監視すべきコンパレータのみがオン状態（駆動状態）となり、他方のコンパレータはオフ状態（非駆動状態）となるので、図３の従来構成に比べて、消費電流をさらに５０％削減することが可能となる。

なお、上記の実施形態では、三角波信号と矩形波信号の両方を出力する構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、三角波信号と矩形波信号のいずれか一方のみを出力する発振回路にも広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

本発明は、自励式の発振回路を備えた半導体装置全般に好適な技術であり、特に、回路規模の縮小や消費電流の低減を図る上で有用な技術である。

は、本発明に係る発振回路の一実施形態を示す回路図である。は、本発明に係る発振回路の一動作例を示すタイミングチャートである。は、発振回路の一従来例を示す回路図である。

符号の説明

１０三角波信号生成部
１１、１２ｐｎｐ型バイポーラトランジスタ
１３、１４ｎｐｎ型バイポーラトランジスタ
１５定電流源
１６コンデンサ
２０ウィンドウコンパレータ部
２１、２２コンパレータ
２３定電流源
２４、２５スイッチ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
２６インバータ
３０ＲＳフリップフロップ

Claims

第１入力信号が第２入力信号よりも高いときには、ソース側から出力端に向けて所定の定電流を送り出し、第１入力信号が第２入力信号よりも低いときには、前記出力端からシンク側に向けて前記定電流を引き込むアンプと；
前記アンプの出力端に接続され、前記定電流によって充放電されるコンデンサと；
前記コンデンサの端子電圧と所定の上限電圧とを比較する第１コンパレータと；
前記コンデンサの端子電圧と所定の下限電圧とを比較する第２コンパレータと；
第１コンパレータの出力信号によってリセットされ、第２コンパレータの出力信号によってセットされるフリップフロップと；
制御信号に応じて第１、第２コンパレータのいずれか一方にのみ駆動電流を供給するスイッチと；
を有して成る発振回路であって、
前記アンプは、
単一の定電流源と、
前記定電流源に接続され、前記フリップフロップの出力電圧を第１入力信号とし、前記コンデンサの端子電圧を第２入力信号とする差動増幅器と、
を含むものであり、
前記スイッチは、前記フリップフロップの出力電圧を前記制御信号とするものであることを特徴とする発振回路。
前記スイッチは、
前記駆動電流を生成する第２定電流源と、
前記第２定電流源と前記第１コンパレータの駆動電流供給端との間を導通／遮断する第１トランジスタと、
前記第２定電流源と前記第２コンパレータの駆動電流供給端との間を導通／遮断する第２トランジスタと、
を含み、
前記第１、第２トランジスタは、前記制御信号に応じて相補的にオン／オフ制御されることを特徴とする請求項１に記載の発振回路。
前記第１トランジスタは、ソースが前記第２定電流源に接続され、ドレインが前記第１コンパレータの駆動電流供給端に接続され、ゲートがインバータを介して前記制御信号の印加端に接続されたＰチャネル型ＭＯＳ電界効果トランジスタであり、
前記第２トランジスタは、ソースが前記第２定電流源に接続され、ドレインが前記第２コンパレータの駆動電流供給端に接続され、ゲートが前記制御信号の印加端に接続されたＰチャネル型ＭＯＳ電界効果トランジスタである、
ことを特徴とする請求項２に記載の発振回路。
第１入力信号が第２入力信号よりも高いときには、ソース側から出力端に向けて所定の定電流を送り出し、第１入力信号が第２入力信号よりも低いときには、前記出力端からシンク側に向けて前記定電流を引き込むアンプと；
前記アンプの出力端に接続され、前記定電流によって充放電されるコンデンサと；
前記コンデンサの端子電圧と所定の上限電圧とを比較する第１コンパレータと；
前記コンデンサの端子電圧と所定の下限電圧とを比較する第２コンパレータと；
第１コンパレータの出力信号によってリセットされ、第２コンパレータの出力信号によってセットされるフリップフロップと；
を有して成る発振回路であって、
前記アンプは、
単一の定電流源と、
前記定電流源に接続され、前記フリップフロップの出力電圧を第１入力信号とし、前記コンデンサの端子電圧を第２入力信号とする差動増幅器と、
を含むものであることを特徴とする発振回路。
第１コンパレータの非反転入力端及び第２コンパレータの反転入力端に前記コンデンサの端子電圧が印加され、第１コンパレータの反転入力端及び第２コンパレータの非反転入力端に前記上限電圧及び前記下限電圧が印加されることを特徴とする請求項１〜請求項４のいずれか一項に記載の発振回路。
前記上限電圧は、前記フリップフロップの出力電圧のハイレベルよりも低い電圧に設定されており、
前記下限電圧は、前記フリップフロップの出力電圧のローレベルよりも高い電圧に設定されている、
ことを特徴とする請求項１〜請求項４のいずれか一項に記載の発振回路。
前記フリップフロップの出力電圧を矩形波信号として出力することを特徴とする請求項１〜請求項６のいずれか一項に記載の発振回路。
前記コンデンサの端子電圧を三角波信号として出力することを特徴とする請求項１〜請求項７のいずれか一項に記載の発振回路。