JP4274520B2 - 発振振幅検出回路、発振回路及び発振用集積回路 - Google Patents
発振振幅検出回路、発振回路及び発振用集積回路 Download PDFInfo
- Publication number
- JP4274520B2 JP4274520B2 JP2002351645A JP2002351645A JP4274520B2 JP 4274520 B2 JP4274520 B2 JP 4274520B2 JP 2002351645 A JP2002351645 A JP 2002351645A JP 2002351645 A JP2002351645 A JP 2002351645A JP 4274520 B2 JP4274520 B2 JP 4274520B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- reference potential
- output
- circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発振振幅検出回路、発振回路及び発振用集積回路に関する。より詳細には、本発明は、発振出力が所定の振幅値にあるか否かを検出する発振振幅検出回路と、当該検出回路を利用して発振出力の振幅値が適正なときに発振出力を後段の回路に送る構成を備える発振回路及び発振用集積回路に関する。
【０００２】
【従来の技術】
発振回路及び発振用集積回路では、発振出力が所定の振幅値にあるか否かを検出し、所定の振幅値に満たない場合には発振の初期状態あるいは異常状態とみなして発振出力を後段の回路へ送ることを停止するものがある。
【０００３】
例えば、ＣＭＯＳインバータを発振部に用いるものでは、発振部のＣＭＯＳインバータの出力を、所定の振幅値に応じてしきい値電圧Ｖｔｈを定めたＣＭＯＳインバータ段を介してコンデンサを放電するＭＯＳトランジスタのゲートに印加し、コンデンサの一方の電極の電位を電圧検出用のＣＭＯＳインバータに印加し、電圧検出用のＣＭＯＳインバータの出力を検出出力とする発振振幅検出回路を用いる発振用集積回路及び発振回路があり、このようなものとしては、特許文献１に開示されるものがある。
【０００４】
【特許文献１】
特開平７−１９３４２８号公報
【０００５】
【発明が解決しようとする課題】
この特許文献１に記載された発振振幅検出回路では、ＭＯＳトランジスタにより構成されているので、ＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきにより、発振振幅値の検出精度にばらつきを生じていた。近年、電源電圧の低電圧化が進むにつれて発振振幅値も小さなものとなり、この検出精度のばらつきは無視できないものとなっている。
【０００６】
【課題を解決するための手段】
従って、本発明は上記した従来技術の問題点を解決することを目的とする。
この目的を達成するため、請求項１に記載の本発明は、基準電位端子に基準電位を発生する基準電位源と、第１のコンデンサを介して発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータとを特徴とする発振振幅検出回路を提供する。
【０００７】
本発明は上記構成により、コンデンサの放電はバイポーラトランジスタにより行なわれ、バイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅの製造時のばらつきはＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきより小さいので、精度良く発振振幅値を検出することができる。
【０００８】
請求項２に記載の本発明は、請求項１に記載の発振振幅検出回路において、上記基準電位源はさらに、基準電位設定用のバイポーラトランジスタのベース、エミッタ間電圧に基づいて基準電位を発生するものであることを特徴とする発振振幅検出回路を提供する。
【０００９】
本発明は上記構成により、上記基準電位をバイポーラトランジスタのベース、エミッタ間電圧に基づいて発生するので、基準電位は製造時のばらつきの影響が抑えられるとともに、電源電圧の変動の影響を抑えて精度良く発振振幅値を検出することができる。
【００１０】
請求項３に記載の本発明は、請求項１又は２に記載の発振振幅検出回路において、上記インバータはシュミットインバータであることを特徴とする発振振幅検出回路を提供する。
【００１１】
本発明は上記構成により、所定の振幅値の近傍に長く振幅が滞留するような発振が生じる場合でも、検出出力を安定させることができる。
【００１２】
請求項４に記載の本発明は、ＭＯＳトランジスタ、バイポーラトランジスタ等で構成され、水晶振動子、弾性表面波振動子等の圧電振動子を接続した発振部と、基準電位端子に基準電位を発生する基準電位源と、第１のコンデンサを介して上記発振部からの発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータと、上記発振出力は、上記検出出力があるときに上記発振部から上記発振部の後段の回路に送られることを特徴とする発振回路を提供する。
【００１３】
本発明は上記構成により、精度良く検出される発振振幅に応じて適正な発振出力のみ後段の回路に送ることができる。これにより、例えば、発振初期状態あるいは発振が不安定になる異常状態を精度良く検出し、その場合は後段の回路と発振部を切り離し、後段回路のノイズにより発振部の発振が不安定になることを抑えることができる。しかも、発振振幅を高精度に検出できるので電源電圧の低電圧化を進めることができる。
【００１４】
請求項５に記載の本発明は、ＭＯＳトランジスタ、バイポーラトランジスタ等で構成され、水晶振動子、弾性表面波振動子等の圧電振動子を外付けにて接続される発振部と、基準電位端子に基準電位を発生する基準電位源と、第１のコンデンサを介して上記発振部からの発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータとを備え、上記検出出力があるときに上記発振出力を上記発振部から上記発振部の後段の回路に送ることを特徴とする発振用集積回路を提供する。
【００１５】
本発明は上記構成により、請求項４に記載の発振回路を実現する発振用集積回路を提供できる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明を実施の形態について詳細に説明する。
図１は、本発明の第１の実施例による発振振幅検出回路、発振回路及び発振用集積回路の構成を示す構成図である。発振回路１は、圧電振動子としての水晶振動子Ｘｌを接続した発振部ＯＳＣ１と、発振部ＯＳＣ１からの発振出力を入力して発振出力の振幅値が所定の値を超えたことを検出する発振振幅検出回路２と、発振振幅検出回路２の検出出力に応じて発振部ＯＳＣ１の発振出力を発振部ＯＳＣ１の後段の回路に送るトランスミッションゲート等のスイッチング回路３と、スイッチング回路３を介して入力される発振出力を増幅して発振回路１の外部に出力する後段の回路としての出力部４とからなる。発振回路１は、水晶振動子Ｘｌを除いて１チップの発振用集積回路５に集積化されている。発振部ＯＳＣ１としては、特に図示しないが、ＣＭＯＳインバータの入出力間に圧電振動子と帰還抵抗とを接続する構成のものでも良いし、バイポーラトランジスタのベース、コレクタ間に圧電振動子と帰還抵抗とを接続する構成のものでも良い。また、圧電振動子としては水晶振動子に限らず、弾性表面波振動子等の他の圧電振動子であっても良い。
【００１７】
発振振幅検出回路２の構成の詳細は次の通りである。発振振幅検出回路２の入力端子ＩＮには発振部１の発振出力が印加されてあり、コンデンサＣ１は入力端子ＩＮと、基準電位端子としての接続点Ａとの間に接続されてあり、これによって入力信号が基準電位に交流カップリングさせている。基準電位端子に基準電位を発生する基準電位源２１は、バイポーラトランジスタＴＲ１、抵抗Ｒ１、Ｒ２及びＲ３から構成される。すなわち、電流を制限するための抵抗Ｒ１が電源端子ＶＤＤと、基準電位を設定するためにダイオード接続されたバイポーラトランジスタＴＲ１のベース及びコレクタに接続される。バイポーラトランジスタＴＲ１のエミッタは電源端子ＶＳＳに接続される。バイポーラトランジスタＴＲ１で得られた電位から抵抗Ｒ２、Ｒ３で分圧することによって接続点Ａで基準の電位を得る。また、接続点Ａは検出用のバイポーラトランジスタＴＲ２のベースにも接続されている。電源端子ＶＤＤとバイポーラトランジスタＴＲ２のコレクタ（接続点Ｂ）間には、電荷を蓄えるためのコンデンサＣ２と、コンデンサＣ２に電荷を供給するために抵抗Ｒ４が接続されている。バイポーラトランジスタＴＲ２のエミッタはＶＳＳに接続されている。接続点ＢはＣＭＯＳインバータＩＮＶ１の入力端子に接続されている。ＣＭＯＳインバータＩＮＶ１は、発振出力の振幅値が所定の値を超えてバイポーラトランジスタＴＲ２がオンを繰り返し、コンデンサＣ２を放電して接続点Ｂの電位が所定の電位より低くなったときに出力端子ＯＵＴの論理レベルが反転して検出出力を発生するものである。
【００１８】
次に本例の動作について、図１の各端子の信号状態を示す図２の波形図を参照しながら説明する。図２においてＩＮは入力端子の電位を示し、Ａは接続点Ａの電位を示し、ＴＲ２はバイポーラトランジスタＴＲ２に流れる電流を示し、Ｂは接続点Ｂの電位を示し、ＯＵＴはＣＭＯＳインバータＩＮＶ１の出力端子ＯＵＴの電圧を示している。図２は発振部ＯＳＣ１が発振初期の状態から次第に発振出力を大きくする場合を示している。発振出力の振幅が大きくなり、接続点Ａの信号がある電位を超えると、バイポーラトランジスタＴＲ２は発振出力の周期に対応してオンする。そのときバイポーラトランジスタＴＲ２を流れる電流によってコンデンサＣ２に蓄えられた電荷を放電させる。発振出力の振幅が大きくなると、バイポーラトランジスタＴＲ２がオンする時間が長くなり、より多くの電荷を放電するためにコンデンサＣ２に電荷が蓄えられなくなる。すると接続点Ｂの電位が下がり、ＣＭＯＳインバータＩＮＶ１の出力端子ＯＵＴの信号が反転し、これを発振出力の振幅値が所定の値を超えたことを示す検出出力とする。スイッチング回路３はＣＭＯＳインバータＩＮＶ１からの検出出力によってオンとなり、発振出力を出力部４に送る。出力部４は、発振出力を増幅して発振回路１の外部、例えば、発振用集積回路５の外部に出力する。
【００１９】
以上のように本例の発振振幅検出回路、発振回路及び発振用集積回路では、コンデンサＣ２を放電する検出用のトランジスタをバイポーラトランジスタＴＲ２としてある。バイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅの製造時のばらつきはＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきより小さいことから、従来のＭＯＳトランジスタにより構成された発振振幅検出回路に比べて、バイポーラトランジスタＴＲ２は、発振出力が所定の発振振幅値となったときに精度良くオンするように製造でき、精度良く発振振幅値を検出することができる。また、基準電位源２１としてバイポーラトランジスタＴＲ１のベース、エミッタ間電圧Ｖｂｅを利用して基準電位を発生するものを用いるので、製造時のばらつき少なく基準電位を設定でき、また、電源電圧の変動の影響を抑えて安定した基準電位を発生できる。このため、バイポーラトランジスタＴＲ２のベースに印加される信号の振幅中心を所望の電位に高精度にバイアスでき、このことからも精度良く発振振幅値を検出することを可能としている。このため、発振出力が発振初期状態あるいは異常状態にあるときは、後段の回路への発振出力を停止し、発振初期状態では後段回路のノイズの影響が発振部ＯＳＣ１に及ぶことを抑えて発振を安定させた後に後段回路に発振出力を送り、異常状態では後段回路の誤作動を防止するという動作を高精度に行なうことが可能となる。これらにより、発振振幅検出回路、発振回路及び発振用集積回路の電源電圧の低電圧化に対応可能となる。
【００２０】
次に本発明の第２の実施例について述べる。上記第１の実施例では、バイポーラトランジスタＴＲ１のベース、エミッタ間電圧Ｖｂｅを利用して基準電位を発生することとしたが、本発明はこれに限るものではない。第２の実施例では、図３に示すように接続点Ａに他の基準電位源２２を接続している。このような変更点以外については、図１と同様の符号で各構成を示してある。他の基準電位源２２としては、例えば、電源端子ＶＤＤ、ＶＳＳ間の電圧を抵抗分割して得たりすれば良い。また、本例では、ＣＭＯＳインバータＩＮＶ１に代わってシュミットインバータＩＮＶ２を用いている。ＣＭＯＳインバータＩＮＶ１を用いた場合、所定の振幅値の近傍に長く振幅が滞留するような発振が生じることにより、接続点Ｂの電位が変動し、検出出力が変動する恐れがあるが、入出力特性としてヒステリシス特性を有するシュミットインバータＩＮＶ２を用いることにより、接続点Ｂの電位の変動をヒステリシス特性によって吸収し、検出出力を安定させることができる。なお、本例のその他の構成及び動作については上記第１の実施例と同様のものであり、同様の作用、効果を奏する。
【００２１】
次に本発明の第３の実施例について述べる。上記第１及び第２の実施例では、ＮＰＮ型のバイポーラトランジスタＴＲ２を例に述べたが、本発明はこれに限らず、ＰＮＰ型のバイポーラトランジスタを用いても良い。第３の実施例の構成は図４に示すようにＰＮＰ型のバイポーラトランジスタＴＲ２’を用い、上記第１及び第２の実施例の発振振幅検出回路２に対して電源極性を反転した構成の発振振幅検出回路２’となっている。便宜上、図１と同様の構成は同様の符号で示してあり、上記第１の実施例と同様の作用、効果を奏する。
【００２２】
【発明の効果】
本発明の発振振幅検出回路、発振回路及び発振用集積回路によれば、発振出力に応じてコンデンサを放電する検出用のトランジスタをバイポーラトランジスタとすることにより、バイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅの製造時のばらつきはＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきより小さいので、発振出力が所定の発振振幅値となったときに精度良くオンするように製造でき、精度良く発振振幅値を検出することができる。
【００２３】
さらに、基準電位源としてバイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅを利用して基準電位を発生するものを用いることにより、製造時のばらつきの少ない基準電位を設定でき、また、電源電圧の変動の影響を抑えて安定した基準電位を発生できる。このため、バイポーラトランジスタのベースに印加される信号の振幅中心を高精度にバイアスでき、このことからも精度良く発振振幅値を検出することができる。
【００２４】
特に発振回路及び発振用集積回路では、発振出力が発振初期状態あるいは異常状態にあるときは、後段の回路への発振出力を停止し、発振初期状態では後段回路のノイズの影響が発振部ＯＳＣ１に及ぶことを抑えて発振を安定させた後に後段回路に発振出力を送り、異常状態では後段回路の誤作動を防止するという動作を高精度に行なうことが可能となる。
【００２５】
高精度の発振振幅検出が可能となることから、本発明の発振振幅検出回路、発振回路及び発振用集積回路の電源電圧の低電圧化を進めることが容易となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の発振振幅検出回路、発振回路及び発振用集積回路の構成図。
【図２】 図１の発振振幅検出回路、発振回路及び発振用集積回路の動作説明のための波形図。
【図３】 本発明の第２の実施例の発振振幅検出回路、発振回路及び発振用集積回路の構成図。
【図４】 本発明の第３の実施例の発振振幅検出回路、発振回路及び発振用集積回路の構成図。
【符号の説明】
１ 発振回路
２ 発振振幅検出回路
５ 発振用集積回路
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
２１ 基準電位源
ＴＲ２ バイポーラトランジスタ
ＩＮＶ１ ＣＭＯＳインバータ
ＴＲ１ 基準電位設定用のバイポーラトランジスタ
ＩＮＶ２ シュミットインバータ
【発明の属する技術分野】
本発明は、発振振幅検出回路、発振回路及び発振用集積回路に関する。より詳細には、本発明は、発振出力が所定の振幅値にあるか否かを検出する発振振幅検出回路と、当該検出回路を利用して発振出力の振幅値が適正なときに発振出力を後段の回路に送る構成を備える発振回路及び発振用集積回路に関する。
【０００２】
【従来の技術】
発振回路及び発振用集積回路では、発振出力が所定の振幅値にあるか否かを検出し、所定の振幅値に満たない場合には発振の初期状態あるいは異常状態とみなして発振出力を後段の回路へ送ることを停止するものがある。
【０００３】
例えば、ＣＭＯＳインバータを発振部に用いるものでは、発振部のＣＭＯＳインバータの出力を、所定の振幅値に応じてしきい値電圧Ｖｔｈを定めたＣＭＯＳインバータ段を介してコンデンサを放電するＭＯＳトランジスタのゲートに印加し、コンデンサの一方の電極の電位を電圧検出用のＣＭＯＳインバータに印加し、電圧検出用のＣＭＯＳインバータの出力を検出出力とする発振振幅検出回路を用いる発振用集積回路及び発振回路があり、このようなものとしては、特許文献１に開示されるものがある。
【０００４】
【特許文献１】
特開平７−１９３４２８号公報
【０００５】
【発明が解決しようとする課題】
この特許文献１に記載された発振振幅検出回路では、ＭＯＳトランジスタにより構成されているので、ＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきにより、発振振幅値の検出精度にばらつきを生じていた。近年、電源電圧の低電圧化が進むにつれて発振振幅値も小さなものとなり、この検出精度のばらつきは無視できないものとなっている。
【０００６】
【課題を解決するための手段】
従って、本発明は上記した従来技術の問題点を解決することを目的とする。
この目的を達成するため、請求項１に記載の本発明は、基準電位端子に基準電位を発生する基準電位源と、第１のコンデンサを介して発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータとを特徴とする発振振幅検出回路を提供する。
【０００７】
本発明は上記構成により、コンデンサの放電はバイポーラトランジスタにより行なわれ、バイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅの製造時のばらつきはＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきより小さいので、精度良く発振振幅値を検出することができる。
【０００８】
請求項２に記載の本発明は、請求項１に記載の発振振幅検出回路において、上記基準電位源はさらに、基準電位設定用のバイポーラトランジスタのベース、エミッタ間電圧に基づいて基準電位を発生するものであることを特徴とする発振振幅検出回路を提供する。
【０００９】
本発明は上記構成により、上記基準電位をバイポーラトランジスタのベース、エミッタ間電圧に基づいて発生するので、基準電位は製造時のばらつきの影響が抑えられるとともに、電源電圧の変動の影響を抑えて精度良く発振振幅値を検出することができる。
【００１０】
請求項３に記載の本発明は、請求項１又は２に記載の発振振幅検出回路において、上記インバータはシュミットインバータであることを特徴とする発振振幅検出回路を提供する。
【００１１】
本発明は上記構成により、所定の振幅値の近傍に長く振幅が滞留するような発振が生じる場合でも、検出出力を安定させることができる。
【００１２】
請求項４に記載の本発明は、ＭＯＳトランジスタ、バイポーラトランジスタ等で構成され、水晶振動子、弾性表面波振動子等の圧電振動子を接続した発振部と、基準電位端子に基準電位を発生する基準電位源と、第１のコンデンサを介して上記発振部からの発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータと、上記発振出力は、上記検出出力があるときに上記発振部から上記発振部の後段の回路に送られることを特徴とする発振回路を提供する。
【００１３】
本発明は上記構成により、精度良く検出される発振振幅に応じて適正な発振出力のみ後段の回路に送ることができる。これにより、例えば、発振初期状態あるいは発振が不安定になる異常状態を精度良く検出し、その場合は後段の回路と発振部を切り離し、後段回路のノイズにより発振部の発振が不安定になることを抑えることができる。しかも、発振振幅を高精度に検出できるので電源電圧の低電圧化を進めることができる。
【００１４】
請求項５に記載の本発明は、ＭＯＳトランジスタ、バイポーラトランジスタ等で構成され、水晶振動子、弾性表面波振動子等の圧電振動子を外付けにて接続される発振部と、基準電位端子に基準電位を発生する基準電位源と、第１のコンデンサを介して上記発振部からの発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータとを備え、上記検出出力があるときに上記発振出力を上記発振部から上記発振部の後段の回路に送ることを特徴とする発振用集積回路を提供する。
【００１５】
本発明は上記構成により、請求項４に記載の発振回路を実現する発振用集積回路を提供できる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明を実施の形態について詳細に説明する。
図１は、本発明の第１の実施例による発振振幅検出回路、発振回路及び発振用集積回路の構成を示す構成図である。発振回路１は、圧電振動子としての水晶振動子Ｘｌを接続した発振部ＯＳＣ１と、発振部ＯＳＣ１からの発振出力を入力して発振出力の振幅値が所定の値を超えたことを検出する発振振幅検出回路２と、発振振幅検出回路２の検出出力に応じて発振部ＯＳＣ１の発振出力を発振部ＯＳＣ１の後段の回路に送るトランスミッションゲート等のスイッチング回路３と、スイッチング回路３を介して入力される発振出力を増幅して発振回路１の外部に出力する後段の回路としての出力部４とからなる。発振回路１は、水晶振動子Ｘｌを除いて１チップの発振用集積回路５に集積化されている。発振部ＯＳＣ１としては、特に図示しないが、ＣＭＯＳインバータの入出力間に圧電振動子と帰還抵抗とを接続する構成のものでも良いし、バイポーラトランジスタのベース、コレクタ間に圧電振動子と帰還抵抗とを接続する構成のものでも良い。また、圧電振動子としては水晶振動子に限らず、弾性表面波振動子等の他の圧電振動子であっても良い。
【００１７】
発振振幅検出回路２の構成の詳細は次の通りである。発振振幅検出回路２の入力端子ＩＮには発振部１の発振出力が印加されてあり、コンデンサＣ１は入力端子ＩＮと、基準電位端子としての接続点Ａとの間に接続されてあり、これによって入力信号が基準電位に交流カップリングさせている。基準電位端子に基準電位を発生する基準電位源２１は、バイポーラトランジスタＴＲ１、抵抗Ｒ１、Ｒ２及びＲ３から構成される。すなわち、電流を制限するための抵抗Ｒ１が電源端子ＶＤＤと、基準電位を設定するためにダイオード接続されたバイポーラトランジスタＴＲ１のベース及びコレクタに接続される。バイポーラトランジスタＴＲ１のエミッタは電源端子ＶＳＳに接続される。バイポーラトランジスタＴＲ１で得られた電位から抵抗Ｒ２、Ｒ３で分圧することによって接続点Ａで基準の電位を得る。また、接続点Ａは検出用のバイポーラトランジスタＴＲ２のベースにも接続されている。電源端子ＶＤＤとバイポーラトランジスタＴＲ２のコレクタ（接続点Ｂ）間には、電荷を蓄えるためのコンデンサＣ２と、コンデンサＣ２に電荷を供給するために抵抗Ｒ４が接続されている。バイポーラトランジスタＴＲ２のエミッタはＶＳＳに接続されている。接続点ＢはＣＭＯＳインバータＩＮＶ１の入力端子に接続されている。ＣＭＯＳインバータＩＮＶ１は、発振出力の振幅値が所定の値を超えてバイポーラトランジスタＴＲ２がオンを繰り返し、コンデンサＣ２を放電して接続点Ｂの電位が所定の電位より低くなったときに出力端子ＯＵＴの論理レベルが反転して検出出力を発生するものである。
【００１８】
次に本例の動作について、図１の各端子の信号状態を示す図２の波形図を参照しながら説明する。図２においてＩＮは入力端子の電位を示し、Ａは接続点Ａの電位を示し、ＴＲ２はバイポーラトランジスタＴＲ２に流れる電流を示し、Ｂは接続点Ｂの電位を示し、ＯＵＴはＣＭＯＳインバータＩＮＶ１の出力端子ＯＵＴの電圧を示している。図２は発振部ＯＳＣ１が発振初期の状態から次第に発振出力を大きくする場合を示している。発振出力の振幅が大きくなり、接続点Ａの信号がある電位を超えると、バイポーラトランジスタＴＲ２は発振出力の周期に対応してオンする。そのときバイポーラトランジスタＴＲ２を流れる電流によってコンデンサＣ２に蓄えられた電荷を放電させる。発振出力の振幅が大きくなると、バイポーラトランジスタＴＲ２がオンする時間が長くなり、より多くの電荷を放電するためにコンデンサＣ２に電荷が蓄えられなくなる。すると接続点Ｂの電位が下がり、ＣＭＯＳインバータＩＮＶ１の出力端子ＯＵＴの信号が反転し、これを発振出力の振幅値が所定の値を超えたことを示す検出出力とする。スイッチング回路３はＣＭＯＳインバータＩＮＶ１からの検出出力によってオンとなり、発振出力を出力部４に送る。出力部４は、発振出力を増幅して発振回路１の外部、例えば、発振用集積回路５の外部に出力する。
【００１９】
以上のように本例の発振振幅検出回路、発振回路及び発振用集積回路では、コンデンサＣ２を放電する検出用のトランジスタをバイポーラトランジスタＴＲ２としてある。バイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅの製造時のばらつきはＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきより小さいことから、従来のＭＯＳトランジスタにより構成された発振振幅検出回路に比べて、バイポーラトランジスタＴＲ２は、発振出力が所定の発振振幅値となったときに精度良くオンするように製造でき、精度良く発振振幅値を検出することができる。また、基準電位源２１としてバイポーラトランジスタＴＲ１のベース、エミッタ間電圧Ｖｂｅを利用して基準電位を発生するものを用いるので、製造時のばらつき少なく基準電位を設定でき、また、電源電圧の変動の影響を抑えて安定した基準電位を発生できる。このため、バイポーラトランジスタＴＲ２のベースに印加される信号の振幅中心を所望の電位に高精度にバイアスでき、このことからも精度良く発振振幅値を検出することを可能としている。このため、発振出力が発振初期状態あるいは異常状態にあるときは、後段の回路への発振出力を停止し、発振初期状態では後段回路のノイズの影響が発振部ＯＳＣ１に及ぶことを抑えて発振を安定させた後に後段回路に発振出力を送り、異常状態では後段回路の誤作動を防止するという動作を高精度に行なうことが可能となる。これらにより、発振振幅検出回路、発振回路及び発振用集積回路の電源電圧の低電圧化に対応可能となる。
【００２０】
次に本発明の第２の実施例について述べる。上記第１の実施例では、バイポーラトランジスタＴＲ１のベース、エミッタ間電圧Ｖｂｅを利用して基準電位を発生することとしたが、本発明はこれに限るものではない。第２の実施例では、図３に示すように接続点Ａに他の基準電位源２２を接続している。このような変更点以外については、図１と同様の符号で各構成を示してある。他の基準電位源２２としては、例えば、電源端子ＶＤＤ、ＶＳＳ間の電圧を抵抗分割して得たりすれば良い。また、本例では、ＣＭＯＳインバータＩＮＶ１に代わってシュミットインバータＩＮＶ２を用いている。ＣＭＯＳインバータＩＮＶ１を用いた場合、所定の振幅値の近傍に長く振幅が滞留するような発振が生じることにより、接続点Ｂの電位が変動し、検出出力が変動する恐れがあるが、入出力特性としてヒステリシス特性を有するシュミットインバータＩＮＶ２を用いることにより、接続点Ｂの電位の変動をヒステリシス特性によって吸収し、検出出力を安定させることができる。なお、本例のその他の構成及び動作については上記第１の実施例と同様のものであり、同様の作用、効果を奏する。
【００２１】
次に本発明の第３の実施例について述べる。上記第１及び第２の実施例では、ＮＰＮ型のバイポーラトランジスタＴＲ２を例に述べたが、本発明はこれに限らず、ＰＮＰ型のバイポーラトランジスタを用いても良い。第３の実施例の構成は図４に示すようにＰＮＰ型のバイポーラトランジスタＴＲ２’を用い、上記第１及び第２の実施例の発振振幅検出回路２に対して電源極性を反転した構成の発振振幅検出回路２’となっている。便宜上、図１と同様の構成は同様の符号で示してあり、上記第１の実施例と同様の作用、効果を奏する。
【００２２】
【発明の効果】
本発明の発振振幅検出回路、発振回路及び発振用集積回路によれば、発振出力に応じてコンデンサを放電する検出用のトランジスタをバイポーラトランジスタとすることにより、バイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅの製造時のばらつきはＭＯＳトランジスタのしきい値電圧Ｖｔｈの製造時のばらつきより小さいので、発振出力が所定の発振振幅値となったときに精度良くオンするように製造でき、精度良く発振振幅値を検出することができる。
【００２３】
さらに、基準電位源としてバイポーラトランジスタのベース、エミッタ間電圧Ｖｂｅを利用して基準電位を発生するものを用いることにより、製造時のばらつきの少ない基準電位を設定でき、また、電源電圧の変動の影響を抑えて安定した基準電位を発生できる。このため、バイポーラトランジスタのベースに印加される信号の振幅中心を高精度にバイアスでき、このことからも精度良く発振振幅値を検出することができる。
【００２４】
特に発振回路及び発振用集積回路では、発振出力が発振初期状態あるいは異常状態にあるときは、後段の回路への発振出力を停止し、発振初期状態では後段回路のノイズの影響が発振部ＯＳＣ１に及ぶことを抑えて発振を安定させた後に後段回路に発振出力を送り、異常状態では後段回路の誤作動を防止するという動作を高精度に行なうことが可能となる。
【００２５】
高精度の発振振幅検出が可能となることから、本発明の発振振幅検出回路、発振回路及び発振用集積回路の電源電圧の低電圧化を進めることが容易となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の発振振幅検出回路、発振回路及び発振用集積回路の構成図。
【図２】 図１の発振振幅検出回路、発振回路及び発振用集積回路の動作説明のための波形図。
【図３】 本発明の第２の実施例の発振振幅検出回路、発振回路及び発振用集積回路の構成図。
【図４】 本発明の第３の実施例の発振振幅検出回路、発振回路及び発振用集積回路の構成図。
【符号の説明】
１ 発振回路
２ 発振振幅検出回路
５ 発振用集積回路
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
２１ 基準電位源
ＴＲ２ バイポーラトランジスタ
ＩＮＶ１ ＣＭＯＳインバータ
ＴＲ１ 基準電位設定用のバイポーラトランジスタ
ＩＮＶ２ シュミットインバータ
Claims (5)
- 基準電位端子に基準電位を発生する抵抗分割を用いた基準電位源と、
第１のコンデンサを介して発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、
上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータと
を特徴とする発振振幅検出回路。 - 上記基準電位源は、基準電位設定用のバイポーラトランジスタのベース、エミッタ間電圧に基づいて基準電位を発生するものであることを特徴とする請求項１に記載の発振振幅検出回路。
- 上記インバータはシュミットインバータであることを特徴とする請求項１または２に記載の発振振幅検出回路。
- ＭＯＳトランジスタ、バイポーラトランジスタ等で構成され、水晶振動子、弾性表面波振動子等の圧電振動子を接続した発振部と、
基準電位端子に基準電位を発生する抵抗分割を用いた基準電位源と、
第１のコンデンサを介して上記発振部からの発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、
上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータと
上記発振出力は、上記検出出力があるときに上記発振部から上記発振部の後段の回路に送られること
を特徴とする発振回路。 - ＭＯＳトランジスタ、バイポーラトランジスタ等で構成され、水晶振動子、弾性表面波振動子等の圧電振動子を外付けにて接続される発振部と、
基準電位端子に基準電位を発生する抵抗分割を用いた基準電位源と、
第１のコンデンサを介して上記発振部からの発振出力をベースに印加してあり、上記ベースに上記基準電位端子を接続してあり、コレクタに接続された第２のコンデンサに充電された電荷を放電するバイポーラトランジスタと、
上記バイポーラトランジスタのコレクタと上記第２のコンデンサとの接続点の電位を入力端子に印加してあり、上記発振出力が所定の振幅値を超えたときに出力端子に検出出力を発生するＣＭＯＳインバータと
上記発振出力は、上記検出出力があるときに上記発振部から上記発振部の後段の回路に送られること
を特徴とする発振用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351645A JP4274520B2 (ja) | 2002-12-03 | 2002-12-03 | 発振振幅検出回路、発振回路及び発振用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351645A JP4274520B2 (ja) | 2002-12-03 | 2002-12-03 | 発振振幅検出回路、発振回路及び発振用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004187004A JP2004187004A (ja) | 2004-07-02 |
| JP4274520B2 true JP4274520B2 (ja) | 2009-06-10 |
Family
ID=32753506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351645A Expired - Lifetime JP4274520B2 (ja) | 2002-12-03 | 2002-12-03 | 発振振幅検出回路、発振回路及び発振用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4274520B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5048355B2 (ja) * | 2007-02-06 | 2012-10-17 | 新日本無線株式会社 | 発振回路 |
| CN102419392B (zh) * | 2011-11-28 | 2013-08-28 | 思瑞浦微电子科技（苏州）有限公司 | 振荡电路幅度的数字化检测装置 |
| JP6160812B2 (ja) * | 2013-03-28 | 2017-07-12 | セイコーエプソン株式会社 | 半導体集積回路、振動デバイス、電子機器、移動体および半導体集積回路の検査方法 |
| JP6369837B2 (ja) | 2015-09-24 | 2018-08-08 | 日本特殊陶業株式会社 | スパークプラグ |
-
2002
- 2002-12-03 JP JP2002351645A patent/JP4274520B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004187004A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4922360B2 (ja) | 圧電発振器 | |
| JP4510054B2 (ja) | 超低電力ｒｃ発振器 | |
| JP2008252783A (ja) | 圧電発振器 | |
| JP4274520B2 (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
| JP5048355B2 (ja) | 発振回路 | |
| JP6829824B2 (ja) | コンパレータを用いた発振器回路 | |
| JP5140944B2 (ja) | 発振回路およびその制御方法 | |
| JP6128483B2 (ja) | 電圧制御型発振回路 | |
| TWI448695B (zh) | Oscillation detection circuit | |
| JP2001274627A (ja) | 水晶発振器 | |
| US6690245B2 (en) | Oscillation control circuit | |
| JP6786968B2 (ja) | コンパレータを用いた発振器回路 | |
| JP5193590B2 (ja) | 発振回路 | |
| JP2003044150A (ja) | シリーズレギュレータ | |
| JP2006279608A (ja) | 圧電発振器 | |
| JP3255581B2 (ja) | 発振回路 | |
| JP2000183652A (ja) | 発振回路 | |
| JP2003317495A (ja) | 差動回路、ピークホールド回路及びコンパレータ | |
| JP3564976B2 (ja) | 発振検出回路 | |
| JPH08307154A (ja) | 発振回路 | |
| JP4613932B2 (ja) | 増幅回路 | |
| US20060105734A1 (en) | Oscillation device and oscillation method | |
| JP2005354131A (ja) | クロック発生回路 | |
| JP2005354132A (ja) | クロック発生回路 | |
| JP2003195958A (ja) | 定電流源回路および集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4274520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |