JP5192726B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP5192726B2 JP5192726B2 JP2007128831A JP2007128831A JP5192726B2 JP 5192726 B2 JP5192726 B2 JP 5192726B2 JP 2007128831 A JP2007128831 A JP 2007128831A JP 2007128831 A JP2007128831 A JP 2007128831A JP 5192726 B2 JP5192726 B2 JP 5192726B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- input
- diodes
- output terminal
- biased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、静電破壊から半導体集積回路を保護する静電保護回路を備えた半導体集積回路に関し、特に静電保護回路からの2次高調波の発生を抑制することができる半導体集積回路に関する。 The present invention relates to a semiconductor integrated circuit including an electrostatic protection circuit that protects a semiconductor integrated circuit from electrostatic breakdown, and more particularly to a semiconductor integrated circuit that can suppress the generation of second harmonics from the electrostatic protection circuit.
高周波用の半導体集積回路は静電耐圧が低い場合が多く、入出力端子と接地端子との間に保護ダイオードを用いた静電保護回路がしばしば用いられる。図9には、入出力端子に保護ダイオードを用いた静電保護回路を接続した従来の半導体集積回路の一例を示す。図9に示す静電保護回路は、高周波回路1の入出力端子2と接地端子3との間に、順方向に接続したダイオード4と逆方向に接続したダイオード5が直列に接続されている。このような半導体集積回路では、入出力端子2に直流電圧や交流電圧が加わってもダイオードには電流が流れず、サージ電圧のように高い電圧が加わったとき、ダイオード4とダイオード5がオン状態となり、電流が接地端子3に流れ、高周波回路1を静電破壊から保護することができる。この種の半導体集積回路は、例えば、特許文献1に開示されている。
ところで、保護ダイオードを用いた静電保護回路を備えた半導体集積回路では、保護ダイオードから不要な高調波が発生することが知られている。図9に示す半導体集積回路では、入出力端子2が接地電位と同じ場合には、入力する高周波信号の正の周期と負の周期で、ダイオード4とダイオード5から発生する2次高調波が相互に打ち消し合い(相殺し)、入出力端子2に2次高調波はほとんど発生しない。しかし、入出力端子2に正の直流電圧が印加されている場合、ダイオード4は順バイアスされ、ダイオード5は逆バイアスされた状態となる。このような状態で高周波信号が入出力端子2に入力すると、正の周期と負の周期とで歪が異なり、入出力端子2に相殺されない2次高調波が残り、高周波特性を悪化させるという問題があった。本発明はこのような問題を解消し、静電保護回路で発生した2次高調波を相殺することができる静電保護回路を備えた半導体集積回路を提供することを目的とする。
Incidentally, it is known that unnecessary harmonics are generated from the protection diode in the semiconductor integrated circuit including the electrostatic protection circuit using the protection diode. In the semiconductor integrated circuit shown in FIG. 9, when the input /
上記目的を達成するため、本願請求項1に係る発明は、入出力端子を有する高周波回路と、前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記第1のダイオードのアノード幅と前記第2のダイオードのアノード幅をそれぞれ設定した静電保護回路と、を備えたことを特徴とする。
To achieve the above object, the invention according to
本願請求項2に係る発明は、入出力端子を有する高周波回路と、前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記第1のダイオードの数と前記第2のダイオードの数をそれぞれ設定した静電保護回路と、を備えたことを特徴とする。
In the invention according to
本願請求項3に係る発明は、入出力端子を有する高周波回路と、前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記第1のダイオードの数と前記第2のダイオードの数及び前記第1のダイオードのアノード幅と前記第2のダイオードのアノード幅をそれぞれ設定した静電保護回路と、を備えたことを特徴とする。
The invention according to
本願請求項4に係る発明は、入出力端子を有する高周波回路と、前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように少なくとも2つの前記ダイオードの接続点にバイアス電圧を印加する手段を備えた静電保護回路と、を備えたことを特徴とする。
In the invention according to
本願請求項5に係る発明は、入出力端子を有する高周波回路と、前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記ダイオードに並列に抵抗素子を接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記抵抗素子の抵抗値を設定した静電保護回路と、を備えたことを特徴とする。
In the invention according to
本発明によれば、静電保護回路が接続されている入出力端子に正の直流電圧が印加されている場合であっても、順方向に接続した1個以上の第1のダイオードから発生する2次高調波と逆方向に接続した1個以上の第2のダイオードから発生する2次高調波が、正の周期と負の周期で相殺され、入出力端子に2次高調波はほとんど発生しない。 According to the present invention, even when a positive DC voltage is applied to the input / output terminal to which the electrostatic protection circuit is connected, it is generated from one or more first diodes connected in the forward direction. Secondary harmonics generated from one or more second diodes connected in the opposite direction to the secondary harmonics cancel each other out in a positive cycle and a negative cycle, and almost no secondary harmonics are generated at the input / output terminals. .
具体的に本発明では、静電保護回路を構成するダイオードのアノード幅や接続するダイオードの数を、所定の幅や数に設定する。またダイオードに所定のバイアス電圧を印加する。さらに所定の抵抗値の抵抗素子をダイオードと並列に接続する。このような静電保護回路は、従来の静電保護回路をわずかに変更するだけで良く、非常に簡便な構成で大きな効果が得られるという利点もある。 Specifically, in the present invention, the anode width of the diode constituting the electrostatic protection circuit and the number of connected diodes are set to a predetermined width and number. A predetermined bias voltage is applied to the diode. Further, a resistance element having a predetermined resistance value is connected in parallel with the diode. Such an electrostatic protection circuit requires only a slight modification of the conventional electrostatic protection circuit, and has an advantage that a great effect can be obtained with a very simple configuration.
本発明の半導体集積回路は、2次高調波の発生がほとんどなく、高周波特性の優れた半導体集積回路を提供することができる。 The semiconductor integrated circuit of the present invention can provide a semiconductor integrated circuit that has almost no generation of the second harmonic and has excellent high frequency characteristics.
以下、本発明の半導体集積回路について、詳細に説明する。 Hereinafter, the semiconductor integrated circuit of the present invention will be described in detail.
図1は本発明の第1の実施例の説明図である。図1に示すように、静電保護回路は、高周波回路1の入出力端子2と接地端子3との間に、順方向に接続したダイオード4(請求項1の第1のダイオードに相当)と、逆方向に接続したダイオード5(請求項1の第2のダイオードに相当)が直列に接続した構成となっている。ここで、本実施例の静電保護回路では、ダイオード4のアノード幅とダイオード5のアノード幅が異なる構成となっている。
FIG. 1 is an explanatory diagram of a first embodiment of the present invention. As shown in FIG. 1, the electrostatic protection circuit includes a diode 4 (corresponding to the first diode of claim 1) connected in the forward direction between the input /
このような構成の半導体集積回路では、従来の静電保護回路同様、入出力端子2に交流信号が入力されてもダイオードには電流が流れない。一方、サージ電圧のように高い電圧が加わるとダイオードを介して接地端子に電流が流れ、静電破壊を防止することができる。
In the semiconductor integrated circuit having such a configuration, like the conventional electrostatic protection circuit, even if an AC signal is input to the input /
入出力端子2に正の直流バイアスを印加した場合、ダイオード4は順バイアスされ、ダイオード5は逆バイアスされる。本実施例では、ダイオード4とダイオード5のアノード幅を、このバイアス状態で入出力端子2に高周波信号が入力したとき、それぞれのダイオードから発生する2次高調波が入力信号の正の周期と負の周期で相殺されるように設定する。設定方法は、バイアス条件等を考慮したシミュレーションによる。
When a positive DC bias is applied to the input /
具体的には、入出力端子2を3Vにバイアスし、ダイオード4のアノード幅を大きくしたとき、入出力端子に発生する2次高調波のシミュレーション結果を図2に示す。ダイオード4のアノード幅をダイオード5のアノード幅の2.5倍程度にした時、2次高調波が大幅に抑制できることがわかる。なお、図9で説明した静電保護回路において、ダイオード4、5のアノード幅を共に大きくした場合についても同様のシミュレーションを行った結果を図10に示す。図10に示すように、ダイオードのアノード幅を単に大きくするだけでは、2次高調波の発生は抑制できなかった。
Specifically, FIG. 2 shows a simulation result of the second harmonic generated at the input / output terminal when the input /
以上説明したように、直列に接続したダイオードのアノード幅を所定の値に設定することで、2次高調波の発生を抑制できることが確認された。このような2次高調波の抑制効果は、ダイオード4のアノード幅をダイオード5のアノード幅より大きくする場合に限らず、逆にダイオード5のアノード幅をダイオード4のアノード幅より大きくしても良い。アノード幅の比率は、入出力端子のバイアス電圧、ダイオードの特性等によって決定されるので、半導体集積回路の動作に応じて、最適な条件に設定すればよい。
As described above, it was confirmed that the generation of the second harmonic can be suppressed by setting the anode width of the diodes connected in series to a predetermined value. Such a suppression effect of the second harmonic is not limited to the case where the anode width of the
なお、交流信号の振幅が大きく、ダイオードに電流が流れてしまう場合には、ダイオードを複数直列に接続させればよく、その場合もそれぞれのダイオードのアノード幅は、シミュレーションから最適な条件を設定することができる。 If the amplitude of the AC signal is large and current flows through the diode, a plurality of diodes may be connected in series. In this case, the anode width of each diode is set to an optimum condition from simulation. be able to.
図3は本発明の第2の実施例の説明図である。図3に示すように、静電保護回路は、高周波回路1の入出力端子2と接地端子3との間に、順方向に接続したダイオード4(請求項2の第1のダイオードに相当)と、逆方向に接続したダイオード5及びダイオード6(請求項2の第2のダイオードに相当)が直列に接続した構成となっている。ここで、本実施例の静電保護回路では、順方向に接続したダイオードの数と逆方向に接続したダイオードの数が異なる構成となっている。
FIG. 3 is an explanatory diagram of the second embodiment of the present invention. As shown in FIG. 3, the electrostatic protection circuit includes a diode 4 (corresponding to the first diode of claim 2) connected in the forward direction between the input /
このような構成の半導体集積回路では、従来の静電保護回路同様、入出力端子2に交流信号が入力されてもダイオードには電流が流れない。一方、サージ電圧のように高い電圧が加わるとダイオードを介して接地端子に電流が流れ、静電破壊を防止することができる。
In the semiconductor integrated circuit having such a configuration, like the conventional electrostatic protection circuit, even if an AC signal is input to the input /
入出力端子2に正の直流バイアスを印加した場合、ダイオード4は順バイアスされ、ダイオード5及びダイオード6は逆バイアスされる。本実施例では、順方向に接続したダイオードの数と逆方向に接続したダイオードの数を、このバイアス状態で入出力端子2に高周波信号が入力したとき、それぞれのダイオードから発生する2次高調波が入力信号の正の周期と負の周期で相殺されるように設定する。設定方法は、バイアス条件等を考慮したシミュレーションによる。
When a positive DC bias is applied to the input /
具体的には、入出力端子2を3Vにバイアスし、図3に示す半導体集積回路の入力端子に発生する2次高調波のシミュレーション結果は、−112dBcであった(図4において、順方向のアノード幅が1の場合に相当)。図9で説明した静電保護回路において、ダイオードの数が1個ずつ(同一)である場合のシミュレーション結果は、−95dBcであり(ダイオードのアノード幅が1の場合に相当)ダイオードの数を変えることで、2次高調波を抑制できることがわかる。
Specifically, the input /
以上説明したように、順方向に接続したダイオードの数と逆方向に接続したダイオードの数を変えることで、2次高調波の発生を抑制できることが確認された。このような2次高調波の抑制効果は、順方向に接続したダイオードの数より逆方向に接続したダイオードの数を大きくする場合に限らず、逆に順方向に接続したダイオードの数を多くしても良い。しかしながら、直列に接続されるダイオードの数が増えれば、高調波の発生は低減できるものの、静電保護回路であるためには、保護する高周波回路の静電耐圧より耐圧が低くなければならない。本実施例の場合、マイナスのサージが印加した場合、静電保護回路の耐圧はダイオード4の逆耐圧で決まる。従って、図3に示すように順方向に接続したダイオードの数を逆方向に接続したダイオードの数より少なくすると、より低い静電耐圧の高周波回路を保護することができ、好適である。
As described above, it was confirmed that the generation of second harmonics can be suppressed by changing the number of diodes connected in the forward direction and the number of diodes connected in the reverse direction. Such a second harmonic suppression effect is not limited to the case where the number of diodes connected in the reverse direction is made larger than the number of diodes connected in the forward direction, but conversely, the number of diodes connected in the forward direction is increased. May be. However, if the number of diodes connected in series increases, the generation of harmonics can be reduced, but in order to be an electrostatic protection circuit, the withstand voltage must be lower than the electrostatic withstand voltage of the high-frequency circuit to be protected. In the present embodiment, when a negative surge is applied, the withstand voltage of the electrostatic protection circuit is determined by the reverse withstand voltage of the
次に第3の実施例について説明する。前述の第2の実施例では、ダイオードのアノード幅は一定である場合について説明したが、図3に示す構成において、さらに順方向に接続したダイオードのアノード幅と逆方向に接続したダイオードのアノード幅が異なる構成とすることもできる。 Next, a third embodiment will be described. In the above-described second embodiment, the case where the anode width of the diode is constant has been described. However, in the configuration shown in FIG. 3, the anode width of the diode further connected in the reverse direction to the anode width of the diode connected in the forward direction is further described. It is also possible to adopt different configurations.
このような構成の半導体集積回路では、従来の静電保護回路同様、入出力端子2に交流信号が入力されてもダイオードには電流が流れない。一方、サージ電圧のように高い電圧が加わるとダイオードを介して接地端子に電流が流れ、静電破壊を防止することができる。
In the semiconductor integrated circuit having such a configuration, like the conventional electrostatic protection circuit, even if an AC signal is input to the input /
入出力端子2に正の直流バイアスを印加した場合、ダイオード4は順バイアスされ、ダイオード5及びダイオード6は逆バイアスされる。本実施例では、順方向に接続したダイオードの数と逆方向に接続したダイオードの数、及びダイオードのアノード幅を、このバイアス状態で入出力端子2に高周波信号が入力したとき、それぞれのダイオードから発生する2次高調波が入力信号の正の周期と負の周期で相殺されるように設定する。設定方法は、バイアス条件等を考慮したシミュレーションによる。
When a positive DC bias is applied to the input /
具体的には、入出力端子2を3Vにバイアスし、図3に示す半導体集積回路においてダイオード4のアノード幅を大きくしたとき、入出力端子に発生する2次高調波のシミュレーション結果を図4に示す。ダイオード4のアノード幅をダイオード5、6のアノード幅の1.3倍程度にしたとき、2次高調波を大幅に抑制できることがわかる。
Specifically, when the input /
以上説明したように、順方向に接続したダイオードの数と逆方向に接続したダイオードの数、ダイオード4のアノード幅を所定の大きさとすることで、2次高調波の発生を抑制できることが確認された。このような2次高調波の抑制効果は、本実施例に限らず、例えばダイオード5のアノード幅をダイオード4のアノード幅より大きくしても良い。アノード幅の比率は、入出力端子のバイアス電圧、ダイオードの特性等によって決定されるので、半導体集積回路の動作に応じて、最適な条件に設定すればよい。また、順方向に接続したダイオードの数を多くしても良い。しかしながら、直列に接続されるダイオードの数が増えれば、高調波の発生は低減できるものの、静電保護回路であるためには、保護する高周波回路の静電耐圧より耐圧が低くなければならない。本実施例の場合、マイナスのサージが印加した場合、静電保護回路の耐圧はダイオード4の逆耐圧で決まる。従って、図3に示すように順方向に接続したダイオードの数を逆方向に接続したダイオードの数より少なくすると、より低い静電耐圧の高周波回路を保護することができ、好適である。
As described above, it is confirmed that the generation of the second harmonic can be suppressed by setting the number of diodes connected in the forward direction, the number of diodes connected in the reverse direction, and the anode width of the
図5は本発明の第4の実施例の説明図である。図5に示すように、静電保護回路は、高周波回路1の入出力端子2と接地端子3との間に、順方向に接続したダイオード4(請求項4の第1のダイオードに相当)と、逆方向に接続したダイオード5及びダイオード6(請求項4の第2のダイオードに相当)が直列に接続した構成となっている。ここで、本実施例の静電保護回路では、ダイオード4とダイオード5の間にバイアス端子7を、ダイオード5とダイオード6の間に別のバイアス端子8を設け、図示しないバイアス印加手段からバイアス電圧を印加する構成となっている。
FIG. 5 is an explanatory diagram of the fourth embodiment of the present invention. As shown in FIG. 5, the electrostatic protection circuit includes a diode 4 (corresponding to a first diode in claim 4) connected in the forward direction between the input /
このような構成の半導体集積回路では、従来の静電保護回路同様、入出力端子2に交流信号が入力されてもダイオードには電流が流れない。一方、サージ電圧のように高い電圧が加わるとダイオードを介して接地端子に電流が流れ、静電破壊を防止することができる。
In the semiconductor integrated circuit having such a configuration, like the conventional electrostatic protection circuit, even if an AC signal is input to the input /
入出力端子2に正の直流バイアスを印加した場合、ダイオード4は順バイアスされ、ダイオード5及びダイオード6は逆バイアスされる。本実施例では、バイアス端子7、8に印加するバイアス電圧を、このバイアス状態で入出力端子2に高周波信号が入力したとき、それぞれのダイオードから発生する2次高調波が入力信号の正の周期と負の周期で相殺されるように設定する。設定方法は、入出力端子のバイアス条件等を考慮したシミュレーションによる。
When a positive DC bias is applied to the input /
具体的には、入出力端子2に3Vをバイアスし、図5に示す半導体集積回路においてバイアス端子8に印加するバイアス電圧を変化させたとき、入出力端子に発生する2次高調波のシミュレーション結果を図6に示す。バイアス端子8に印加するバイアス電圧を2.8V程度にしたとき、2次高調波を大幅に抑制できることがわかる。
Specifically, the simulation result of the second harmonic generated at the input / output terminal when 3V is biased to the input /
以上説明したように、バイアス端子8に印加するバイアス電圧を所定の値に設定することで、2次高調波の発生を抑制できることが確認された。このような2次高調波の抑制効果は、バイアス端子8にバイアス電圧を印加する場合に限らず、バイアス端子7、8のいずれか、あるいは両方にバイアス電圧を印加する構成としたり、直列に接続するダイオードの数を増やし、バイアス端子の数を増やしたり種々変更しても良い。バイアス端子に印加するバイアス電圧は、入出力端子のバイアス電圧、ダイオードの特性等によって決定されるので、半導体集積回路の動作に応じて、最適な条件に設定すればよい。 As described above, it was confirmed that the generation of the second harmonic can be suppressed by setting the bias voltage applied to the bias terminal 8 to a predetermined value. Such an effect of suppressing the second harmonic is not limited to the case where a bias voltage is applied to the bias terminal 8, but a configuration in which a bias voltage is applied to one or both of the bias terminals 7 and 8, or a series connection is made. The number of diodes may be increased, the number of bias terminals may be increased, or various changes may be made. Since the bias voltage applied to the bias terminal is determined by the bias voltage of the input / output terminal, the characteristics of the diode, and the like, it may be set to an optimum condition according to the operation of the semiconductor integrated circuit.
図7は本発明の第5の実施例の説明図である。図7に示すように、静電保護回路は、高周波回路1の入出力端子2と接地端子3との間に、順方向に接続したダイオード4(請求項5の第1のダイオードに相当)と、逆方向に接続したダイオード5、ダイオード6(請求項5の第2のダイオードに相当)が直列に接続した構成となっている。ここで、本実施例の静電保護回路では、ダイオード4、5、6それぞれに並列に抵抗素子9、10、11を接続する構成となっている。
FIG. 7 is an explanatory diagram of the fifth embodiment of the present invention. As shown in FIG. 7, the electrostatic protection circuit includes a diode 4 (corresponding to the first diode of claim 5) connected in the forward direction between the input /
このような構成の半導体集積回路では、従来の静電保護回路同様、入出力端子2に交流信号が入力されてもダイオードには電流が流れない。一方、サージ電圧のように高い電圧が加わるとダイオードを介して接地端子に電流が流れ、静電破壊を防止することができる。
In the semiconductor integrated circuit having such a configuration, like the conventional electrostatic protection circuit, even if an AC signal is input to the input /
入出力端子2に正の直流バイアスを印加した場合、ダイオード4は順バイアスされ、ダイオード5及びダイオード6は逆バイアスされる。本実施例では、抵抗素子9、10、11の抵抗値を、このバイアス状態で入出力端子2に高周波信号が入力したとき、それぞれのダイオードから発生する2次高調波が入力信号の正の周期と負の周期で相殺させるように設定する。設定方法は、入出力端子のバイアス条件等を考慮したシミュレーションによる。
When a positive DC bias is applied to the input /
具体的には、入出力端子2に3Vをバイアスし、図7に示す半導体集積回路において抵抗素子9の抵抗値を5kΩ、抵抗素子10の抵抗値を10kΩとし、抵抗素子11の抵抗値を変化させたとき、入出力端子に発生する2次高調波のシミュレーション結果を図8に示す。抵抗素子11の抵抗値を240kΩ程度としたとき、2次高調波を大幅に抑制できることがわかる。
Specifically, the input /
以上説明したように、抵抗素子11の抵抗値を所定の値に設定することで、2次高調波の発生を抑制できることが確認された。このような2次高調波の抑制効果は、抵抗素子11の抵抗値が変化させる場合に限らず、抵抗素子9、10の抵抗値を変化させる等種々変更しても良い。抵抗素子の抵抗値は、バイアス電圧、ダイオードの特定等によって決定されるので、半導体集積回路の動作に応じて、最適な条件に設定すればよい。
As described above, it was confirmed that the generation of the second harmonic can be suppressed by setting the resistance value of the
1:高周波回路
2:入出力端子
3:接地端子
4、5、6:ダイオード
7、8:バイアス端子
9、10、11:抵抗
1: High frequency circuit 2: Input / output terminal 3:
Claims (5)
前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記第1のダイオードのアノード幅と前記第2のダイオードのアノード幅をそれぞれ設定した静電保護回路と、
を備えたことを特徴とする半導体集積回路。 A high frequency circuit having input and output terminals;
One or more first diodes connected in the forward direction and one or more second diodes connected in the reverse direction are connected in series between the input / output terminal and the ground terminal, and the input / output In the state where a positive DC bias is applied to the terminal, the first diode is forward-biased, and the second diode is reverse-biased, second harmonics generated from the first and second diodes are generated. An electrostatic protection circuit in which the anode width of the first diode and the anode width of the second diode are set to cancel each other;
A semiconductor integrated circuit comprising:
前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記第1のダイオードの数と前記第2のダイオードの数をそれぞれ設定した静電保護回路と、
を備えたことを特徴とする半導体集積回路。 A high frequency circuit having input and output terminals;
One or more first diodes connected in the forward direction and one or more second diodes connected in the reverse direction are connected in series between the input / output terminal and the ground terminal, and the input / output In the state where a positive DC bias is applied to the terminal, the first diode is forward-biased, and the second diode is reverse-biased, second harmonics generated from the first and second diodes are generated. An electrostatic protection circuit in which the number of the first diodes and the number of the second diodes are set to cancel each other;
A semiconductor integrated circuit comprising:
前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記第1のダイオードの数と前記第2のダイオードの数及び前記第1のダイオードのアノード幅と前記第2のダイオードのアノード幅をそれぞれ設定した静電保護回路と、
を備えたことを特徴とする半導体集積回路。 A high frequency circuit having input and output terminals;
One or more first diodes connected in the forward direction and one or more second diodes connected in the reverse direction are connected in series between the input / output terminal and the ground terminal, and the input / output In the state where a positive DC bias is applied to the terminal, the first diode is forward-biased, and the second diode is reverse-biased, second harmonics generated from the first and second diodes are generated. An electrostatic protection circuit in which the number of the first diodes, the number of the second diodes, and the anode width of the first diode and the anode width of the second diode are set so as to cancel each other;
A semiconductor integrated circuit comprising:
前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように少なくとも2つの前記ダイオードの接続点にバイアス電圧を印加する手段を備えた静電保護回路と、
を備えたことを特徴とする半導体集積回路。 A high frequency circuit having input and output terminals;
One or more first diodes connected in the forward direction and one or more second diodes connected in the reverse direction are connected in series between the input / output terminal and the ground terminal, and the input / output In the state where a positive DC bias is applied to the terminal, the first diode is forward-biased, and the second diode is reverse-biased, second harmonics generated from the first and second diodes are generated. An electrostatic protection circuit comprising means for applying a bias voltage to the junction of at least two of the diodes to cancel,
A semiconductor integrated circuit comprising:
前記入出力端子と接地端子との間に、順方向に接続した1個以上の第1のダイオードと、逆方向に接続した1個以上の第2のダイオードとを直列に接続し、前記ダイオードに並列に抵抗素子を接続し、前記入出力端子に正の直流バイアスを印加し、前記第1のダイオードが順バイアスされ、前記第2のダイオードが逆バイアスされている状態において、前記第1及び第2のダイオードから発生する2次高調波を相殺するように前記抵抗素子の抵抗値を設定した静電保護回路と、
を備えていることを特徴とする半導体集積回路。 A high frequency circuit having input and output terminals;
One or more first diodes connected in the forward direction and one or more second diodes connected in the reverse direction are connected in series between the input / output terminal and the ground terminal, and the diode is connected to the diode. In a state where a resistance element is connected in parallel, a positive DC bias is applied to the input / output terminal, the first diode is forward-biased, and the second diode is reverse-biased . An electrostatic protection circuit in which a resistance value of the resistance element is set so as to cancel a second harmonic generated from the diode of 2;
A semiconductor integrated circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128831A JP5192726B2 (en) | 2007-05-15 | 2007-05-15 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128831A JP5192726B2 (en) | 2007-05-15 | 2007-05-15 | Semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288236A JP2008288236A (en) | 2008-11-27 |
JP5192726B2 true JP5192726B2 (en) | 2013-05-08 |
Family
ID=40147710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128831A Expired - Fee Related JP5192726B2 (en) | 2007-05-15 | 2007-05-15 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5192726B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011037101A1 (en) * | 2009-09-24 | 2011-03-31 | 株式会社村田製作所 | Electronic circuit device |
CN107357062B (en) * | 2017-07-21 | 2020-07-28 | 惠科股份有限公司 | Driving device of display panel |
DE102018206896A1 (en) * | 2018-05-04 | 2019-11-07 | Robert Bosch Gmbh | Protection circuit against electrostatic discharges |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754426B2 (en) * | 2002-08-16 | 2006-03-15 | 株式会社国際電気通信基礎技術研究所 | Array antenna design method, variable reactance circuit, and electronic circuit |
JP2007013031A (en) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | High-frequency semiconductor circuit and radio communication equipment |
JP4252565B2 (en) * | 2005-08-02 | 2009-04-08 | 新日本無線株式会社 | Semiconductor device |
-
2007
- 2007-05-15 JP JP2007128831A patent/JP5192726B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008288236A (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100244559A1 (en) | Rectifier circuit | |
JP2006302971A (en) | Power supply clamp circuit and semiconductor device | |
US9118176B2 (en) | Radio frequency input circuit with ESD protection function | |
US20200006321A1 (en) | Semiconductor integrated circuit device | |
US20170302072A1 (en) | Multi-channel transient voltage suppressor | |
JP5192726B2 (en) | Semiconductor integrated circuit | |
JP2014120563A (en) | Power module | |
JP4983677B2 (en) | Surge absorption circuit | |
WO2019163205A1 (en) | Power semiconductor module and power conversion device using same | |
US20150256166A1 (en) | Voltage selection circuit and semiconductor integrated circuit device having the same | |
JP2008206282A (en) | Snubber circuit | |
WO2018101081A1 (en) | Power supply device, lighting equipment, and method for manufacturing power supply device | |
JP4728222B2 (en) | Radio frequency clamping circuit | |
TWI479763B (en) | Protecion apparatus for a dc-dc converter | |
JP2010225930A (en) | Esd protection circuit | |
JP5741199B2 (en) | Rectifier snubber circuit | |
JP2004056980A (en) | Voltage detecting circuit of semiconductor switching element | |
TWI819264B (en) | Radio frequency device and voltage generation and harmonic suppressor thereof | |
JP2017009340A (en) | Current detecting circuit having electrostatic protection circuit | |
TWI566517B (en) | Crystal oscillation circuit, gain stage of crystal oscillation circuit and design method thereof | |
JP7020280B2 (en) | Latch-up prevention circuit | |
JP2006114711A (en) | Protective circuit and semiconductor integrated circuit loading it | |
JP4833455B2 (en) | Constant voltage generation circuit and semiconductor device | |
JP6559380B1 (en) | Power semiconductor module and power conversion device using the same | |
EP1313145A1 (en) | Amplifier circuit apparatus and method of EMI suppression |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5192726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |