JP2008206282A - Snubber circuit - Google Patents
Snubber circuit Download PDFInfo
- Publication number
- JP2008206282A JP2008206282A JP2007038835A JP2007038835A JP2008206282A JP 2008206282 A JP2008206282 A JP 2008206282A JP 2007038835 A JP2007038835 A JP 2007038835A JP 2007038835 A JP2007038835 A JP 2007038835A JP 2008206282 A JP2008206282 A JP 2008206282A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- circuit
- switching element
- voltage
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、スイッチング素子の電圧破壊を防止するためのスナバ回路に関する。 The present invention relates to a snubber circuit for preventing voltage breakdown of a switching element.
一般に、スイッチング電源装置に組み込まれるトランジスタやＦＥＴなどの半導体スイッチング素子は、オフ状態からオン状態に移行するターンオン時、およびオン状態からオフ状態に移行するターンオフ時に、当該スイッチング素子に加わる過渡電圧を低減して、スイッチング素子の電圧破壊を防止するために、抵抗，コンデンサ，ダイオードの各素子を組み合わせてなるスナバ回路が付加される。 In general, semiconductor switching elements such as transistors and FETs incorporated in a switching power supply device reduce the transient voltage applied to the switching elements at the time of turn-on when shifting from the off state to the on state and at the time of turning off when shifting from the on state to the off state. In order to prevent voltage breakdown of the switching element, a snubber circuit formed by combining resistors, capacitors, and diodes is added.
図７は、特許文献１で提案されたスナバ回路の一例を示すものである。同図において、Ｅは直流電源、Ｓ１，Ｓ２はスイッチング回路１をなす直列接続されたスイッチング素子であり、これはスイッチング素子Ｓ１，Ｓ２の接続点に接続したインダクタンスＬ１と共に、スイッチング電源装置のインバータ回路を構成している。また、各スイッチング素子Ｓ１，Ｓ２のドレイン・ソース間には、帰還ダイオードＤ１，Ｄ２がそれぞれ逆並列接続される。スイッチング素子Ｓ１，Ｓ２の直列回路は、直流電源Ｅの両端間に接続され、直流電源Ｅの正極端子にコレクタを接続するハイサイドのスイッチング素子Ｓ１と、直流電源Ｅの負極端子にエミッタを接続するローサイドのスイッチング素子Ｓ２が、制御回路（図示せず）からの駆動信号により、交互にオン，オフするように構成される。
FIG. 7 shows an example of a snubber circuit proposed in
２はスイッチング素子Ｓ１に適用されたスナバ回路であり、このスナバ回路２は、スイッチング素子Ｓ１のコレクタ・エミッタ間に、スナバコンデンサＣ１とスナバダイオードＤ３を順に直列に接続し、当該スナバコンデンサＣ１とスナバダイオードＤ３の接続点と、前記直流電源Ｅの負極端子との間にスナバ抵抗Ｒ１を接続して構成される。またここでは、直流電源Ｅとスイッチング回路２との間の配線路中に、所定の配線インダクタンスＬｓ１１，Ｌｓ１２が存在するように構成する。この配線インダクタンスＬｓ１１，Ｌｓ１２は、後述するようにスナバコンデンサＣ１の放電電流ピークを抑制するために、意図的に形成される。
そしてこの場合は、ハイサイドのスイッチング素子Ｓ１がオン状態となる一方、ローサイドのスイッチング素子Ｓ２がオフ状態となっているときに、インダクタンスＬ１を通して負荷（図示せず）側に電力を伝送し、ハイサイドのスイッチング素子Ｓ１がオフ状態となる一方、ローサイドのスイッチング素子Ｓ２がオン状態となっているときに、それまでインダクタンスＬ１に蓄えられていたエネルギーを、引き続き負荷側に供給することができる。 In this case, when the high-side switching element S1 is turned on and the low-side switching element S2 is turned off, power is transmitted to the load (not shown) side through the inductance L1. When the switching element S1 on the side is turned off and the switching element S2 on the low side is turned on, the energy stored in the inductance L1 can be continuously supplied to the load side.
また、スイッチング素子Ｓ１，Ｓ２が交互にオン，オフを繰り返す一連の動作中において、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、その瞬間に当該スイッチング素子Ｓ１と、スイッチング素子Ｓ２のエミッタ・コレクタ間における寄生容量によって、スナバコンデンサＣ１→スイッチング素子Ｓ１，Ｓ２→配線インダクタンスＬｓ１２→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で短絡電流が流れる。このときの放電電流は、スイッチング素子Ｓ２から直流電源Ｅに至る配線路中の配線インダクタンスＬｓ１を通ることにより、その急峻なピークを効果的に抑制することができる。またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→配線インダクタンスＬｓ１１→直流電源Ｅ→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れる。 Further, during a series of operations in which the switching elements S1 and S2 are alternately turned on and off, the snubber diode D3 is conducted and the snubber capacitor C1 is charged at the moment when the switching element S1 is turned off. This prevents an excessive voltage from being applied between a certain emitter and collector. Thereafter, when the switching element S1 is turned on, at that moment, the switching element S1 and the parasitic capacitance between the emitter and the collector of the switching element S2 cause the snubber capacitor C1, the switching elements S1, S2, the wiring inductance Ls12, the snubber resistance R1, and the snubber. A short-circuit current flows through the path of the capacitor C1. The discharge current at this time can effectively suppress the steep peak by passing through the wiring inductance Ls1 in the wiring path from the switching element S2 to the DC power source E. After that, when the short-circuit state of the switching elements S1 and S2 is resolved, the discharge that discharges the electric charge stored in the snubber capacitor C1 through the path of the snubber capacitor C1, the wiring inductance Ls11, the DC power supply E, the snubber resistor R1, and the snubber capacitor C1. Current flows.
一方、前述のような配線インダクタンスＬｓ１を利用しない別な回路例を、図８に示す。この図８の回路図は、特許文献２に提案されたものである。
On the other hand, another circuit example not using the wiring inductance Ls1 as described above is shown in FIG. The circuit diagram of FIG. 8 is proposed in
同図において、ここに示すスイッチング素子Ｓ１に適用したスナバ回路１２は、スイッチング素子Ｓ１のコレクタ・エミッタ間に、スナバダイオードＤ３とスナバコンデンサＣ１を順に直列に接続すると共に、この、スナバダイオードＤ３とスナバコンデンサＣ１の接続点と、直流電源Ｅ１の正極端子に繋がるスイッチング素子Ｓ１の一端すなわちコレクタとの間に、スナバ抵抗Ｒ１とインダクタンス素子Ｌｓ２を接続した点が、前記図７に示すスナバ回路２と相違する。それ以外の構成は、図７に示すものと共通している。
In the figure, the
そしてこの回路例では、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、インダクタンス素子Ｌｓ２と、スナバ抵抗Ｒ１と、スナバコンデンサＣ１と、スイッチング素子Ｓ１とによる閉回路が形成され、スナバコンデンサＣ１に蓄えられていた電荷が抵抗Ｒ１で放電すると共に、このときの放電電流がインダクタンス素子Ｌｓ２を通ることで、放電電流の変化速度を効果的に抑制できる。
しかし、上述した従来のスナバ回路２，１２では、次のような問題点を生じる。
However, the
図７に示すスナバ回路２は、電力伝送用の主回路の配線インダクタンスＬｓ１を利用して、スイッチング素子Ｓ１の転流（ターンオン）時における急峻な短絡電流の抑制を図っている。しかし、これは大容量で大形の電力変換装置であれば、配線インダクタンスＬｓ１が大きいためその効果もある程度は期待できるが、小型で且つ高電力のパワーモジュールのような実装密度の高い電力変換装置の場合は、配線インダクタンスＬｓ１を極めて小さく設計しなければならず、配線インダクタンスＬｓ１による効果は期待できない。
The
また、別な図８に示すスナバ回路１２は、設計的に主回路の配線インダクタンスＬｓ１が極めて小さいものであっても、スイッチング素子Ｓ１の転流時における短絡電流は発生せず、またスナバ抵抗Ｒ１と直列に接続したインダクタンス素子Ｌｓ２によって、放電電流の変化速度を抑制できる。しかし、スイッチング素子Ｓ１のオン時には、スナバコンデンサＣ１の両端間電圧が０Ｖに達するまで放電し、その放電電流がインダクタンス素子Ｌｓ２を通って流れるので、インダクタンス素子Ｌｓ２ひいてはスナバ回路１２としての損失が大きくなる懸念を生じる。
Further, in the
本発明は上記の各問題点に着目してなされたもので、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子の転流時における急峻な短絡電流を効果的に抑制でき、しかも低損失なスナバ回路を提供することを、その目的とする。 The present invention has been made paying attention to each of the above-mentioned problems, and even when incorporated in a power converter having a high mounting density, it is possible to effectively suppress a steep short-circuit current at the time of commutation of a switching element. Moreover, it is an object of the present invention to provide a low loss snubber circuit.
本発明における請求項１のスナバ回路は、上記目的を達成するために、直流電源からの直流電圧が断続的に印加されるスイッチング素子のスナバ回路において、前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、前記スナバコンデンサ，放電電流抑制用のインダクタンス素子および放電抵抗からなる直列回路を、前記直流電源の両端間に接続したものである。 In order to achieve the above object, a snubber circuit according to the present invention is a snubber circuit of a switching element to which a DC voltage from a DC power supply is intermittently applied, and a snubber capacitor and a diode between both ends of the switching element. And a series circuit including the snubber capacitor, a discharge current suppressing inductance element, and a discharge resistor is connected between both ends of the DC power supply.
また、請求項２のスナバ回路は、上記目的を達成するために、直流電源からの直流電圧が断続的に印加されるスイッチング素子のスナバ回路において、前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、前記直流電源の一端にカレントトランスを接続し、前記スナバコンデンサと放電抵抗からなる直列回路を、前記直流電源の一端と他端との間に接続したものである。 According to another aspect of the present invention, there is provided a snubber circuit including a snubber capacitor and a diode between both ends of the switching element in a snubber circuit of a switching element to which a DC voltage from a DC power supply is intermittently applied. Are connected, a current transformer is connected to one end of the DC power supply, and a series circuit comprising the snubber capacitor and a discharge resistor is connected between one end and the other end of the DC power supply.
請求項１の発明によれば、スイッチング素子のターンオフ時に、スナバコンデンサに電荷を蓄えて、スイッチング素子の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスを考慮することなく、インダクタンス素子により効果的に抑制することができる。またスナバコンデンサ，インダクタンス素子，および放電抵抗からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサの両端間電圧が０Ｖになるまで放電せず、インダクタンス素子ひいてはスナバ回路としての損失が小さくなる。 According to the first aspect of the present invention, when the switching element is turned off, an electric charge is stored in the snubber capacitor to suppress a surge voltage generated between both ends of the switching element, and a steep short-circuit current at the moment when the switching element is turned on. Thus, the inductance element can effectively suppress the wiring inductance without considering the conventional wiring inductance. Further, since the voltage between both ends of the DC voltage composed of the snubber capacitor, the inductance element, and the discharge resistor is maintained at a constant value by the DC power source, the inductance element is not discharged until the voltage between both ends of the snubber capacitor becomes 0V. As a result, the loss as a snubber circuit is reduced.
請求項２の発明によれば、スイッチング素子のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスを考慮することなく、カレントトランスにより効果的に抑制することができる。またスナバコンデンサおよび放電抵抗からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサの両端間電圧が０Ｖになるまで放電せず、カレントトランスひいてはスナバ回路としての損失が小さくなる。さらに、カレントトランスは本来電流検出用などに用いる部品であるため、わざわざ専用のインダクタンス素子を組み込む必要がなく、回路構成の簡素化を実現できる。
According to the invention of
以下、本発明におけるスナバ回路の好ましい一実施形態について、添付図面を参照しながら詳細に説明する。なお、従来の図７や図８と共通する回路や素子には共通の符号を付し、共通する箇所の説明は重複を避けるために極力省略する。 Hereinafter, a preferred embodiment of a snubber circuit according to the present invention will be described in detail with reference to the accompanying drawings. Circuits and elements common to those in FIGS. 7 and 8 are denoted by the same reference numerals, and description of common parts is omitted as much as possible to avoid duplication.
図１は、第１実施例における回路図を示したものである。本実施例におけるスナバ回路２２は、例えばパワーモジュールのような高密度実装の電力変換装置（すなわち、スイッチング電源装置）に組み込まれるもので、前述のように直流電源Ｅとスイッチング回路１との間に、図７に示すような不必要な配線インダクタンスＬｓ１が極力存在しないように、直流電源Ｅからスイッチング回路１に至る配線路が最短に形成される。また、スイッチング回路１の構成として、本実施例は同一特性のスイッチング素子Ｓ１，Ｓ２を直列接続したものを用いているが、これは例えばフルブリッジ型のコンバータのように、４個のスイッチング素子で構成してもよく、ハイサイドのスイッチング素子Ｓ１とローサイドのスイッチング素子Ｓ２が直列に接続されていれば、どのようなものであっても構わない。図１に示す直流電源Ｅ，スイッチング回路１，インダクタンスＬ１は、従来例で示したものと全く同じ回路構成であり、ハイサイドのスイッチング素子Ｓ１とローサイドのスイッチング素子Ｓ２は、制御回路（図示せず）からの駆動信号により、交互にオン，オフ動作するようになっている。
FIG. 1 shows a circuit diagram of the first embodiment. The
図１に示すスナバ回路２２は、ハイサイドのスイッチング素子Ｓ１に適用されたものである。具体的には、スイッチング素子Ｓ１のコレクタ・エミッタ間に、スナバコンデンサＣ１とスナバダイオードＤ３を順に接続し、このスナバコンデンサＣ１とスナバダイオードＤ３との間の接続点と、直流電源Ｅの負極端子との間に、インダクタンス素子Ｌｓとスナバ抵抗Ｒ１が順に直列に接続される。これにより、スイッチング素子Ｓ１のターンオン時にスナバコンデンサＣ１からの短絡電流と放電電流が流れ、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１からなる直列回路が、直流電源Ｅの両端間に接続される。
The
前記インダクタンス素子Ｌｓは、配線路のインダクタンス成分を利用したものではなく、外付けのチップビーズ部品で構成される。このようなチップビーズは、図示しないプリント基板の表面にスルーホールなどを設けることなく実装でき、電力変換装置の高密度実装に適している。また、スナバ回路２２を構成するその他の素子も、電力変換装置の高密度実装を目的として、好ましくは何れもチップ部品で構成される。なお、図１に示すスナバ回路２２では、インダクタンス素子Ｌｓの位置にスナバ抵抗Ｒ１を接続し、スナバ抵抗Ｒ１の位置にインダクタンス素子Ｌｓを接続してもよい。
The inductance element Ls does not use the inductance component of the wiring path but is composed of an external chip bead component. Such chip beads can be mounted without providing a through-hole or the like on the surface of a printed board (not shown), and are suitable for high-density mounting of a power conversion device. Further, the other elements constituting the
次に、上記構成についてその作用を説明する。電力変換装置の主回路における動作は従来例と同じであり、ハイサイドのスイッチング素子Ｓ１がオン状態となる一方、ローサイドのスイッチング素子Ｓ２がオフ状態となっているときに、インダクタンスＬ１を通して負荷（図示せず）側に電力を伝送し、ハイサイドのスイッチング素子Ｓ１がオフ状態となる一方、ローサイドのスイッチング素子Ｓ２がオン状態となっているときに、それまでインダクタンスＬ１に蓄えられていたエネルギーを、引き続き負荷に供給する。 Next, the effect | action is demonstrated about the said structure. The operation of the main circuit of the power conversion device is the same as that of the conventional example. When the high-side switching element S1 is turned on, the low-side switching element S2 is turned off. (Not shown) transmits power to the side, and when the high-side switching element S1 is turned off, the energy stored in the inductance L1 until then when the low-side switching element S2 is on, Continue to supply the load.
また、スナバ回路２２の動作として、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、その瞬間に当該スイッチング素子Ｓ１と、スイッチング素子Ｓ２のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ１のみならずスイッチング素子Ｓ２も短絡状態となり、スナバコンデンサＣ１→スイッチング素子Ｓ１，Ｓ２→スナバ抵抗Ｒ１→インダクタンス素子Ｌｓ→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのインダクタンス素子Ｌｓは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
Further, as the operation of the
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→直流電源Ｅ→スナバ抵抗Ｒ１→インダクタンス素子Ｌｓ→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときのインダクタンス素子Ｌｓのインピーダンスは、時間の長い放電電流に対しては小さく、放電に影響を与えることはない。しかも、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路２２としての損失が小さくなる。さらに、こうしたスナバ回路２２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
After that, when the short circuit state of the switching elements S1 and S2 is resolved, the discharge that discharges the electric charge stored in the snubber capacitor C1 through the path of the snubber capacitor C1, the DC power supply E, the snubber resistor R1, the inductance element Ls, and the snubber capacitor C1. Although the current flows, the impedance of the inductance element Ls at this time is small for the discharge current having a long time and does not affect the discharge. In addition, since the voltage between both ends of the series circuit of the snubber capacitor C1, the inductance element Ls, and the snubber resistor R1 is maintained at the DC voltage from the DC power source E, the voltage between both ends of the snubber capacitor C1 is discharged until 0V is reached. Instead, the inductance element Ls and thus the loss as the
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ１のスナバ回路２２において、このスナバ回路２２は、例えばハイサイドのスイッチング素子Ｓ１の両端間にスナバコンデンサＣ１とスナバダイオードとしてのダイオードＤ３との直列回路を接続し、このスナバコンデンサＣ１，放電電流抑制用のインダクタンス素子Ｌｓ１および放電抵抗であるスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの両端間に接続している。
Thus, in this embodiment, in the
こうすると、スイッチング素子Ｓ１のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ１の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ１がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、インダクタンス素子Ｌｓ１により効果的に抑制することができる。またスナバコンデンサＣ１，インダクタンス素子Ｌｓ１，およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路２２としての損失が小さくなる。こうして、本実施例のスナバ回路２２は、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子Ｓ１の転流時における急峻な短絡電流を効果的に抑制でき、また少ない損失とすることができる。
In this way, when the switching element S1 is turned off, electric charge is stored in the snubber capacitor C1, and the surge voltage generated between both ends of the switching element S1 is suppressed, and a sharp short-circuit current at the moment when the switching element S1 is turned on is conventionally reduced. Thus, the inductance element Ls1 can effectively suppress the wiring inductance Ls12. Further, since the voltage across the DC voltage composed of the snubber capacitor C1, the inductance element Ls1, and the snubber resistor R1 is maintained at a constant value by the DC power supply, the voltage is discharged until the voltage across the snubber capacitor C1 reaches 0V. Accordingly, the loss as the
図５と図６は、図１の回路図において、インダクタンス素子Ｌｓ１を介在させない場合と、図１の回路図そのもののインダクタンス素子Ｌｓ１を介在させた場合の、スナバ抵抗Ｒ１の両端間電圧をそれぞれ測定したものである。これらの各図において、横軸は時間を示し、縦軸は電圧を示しているが、インダクタンス素子Ｌｓ１を介在させた場合には、短絡電流のピーク値が小さくなっており、その効果が明確に現れていることがわかる。なお、図５の場合におけるスナバ回路２２の損失は、１．１９Ｗであるのに対し、図６の場合におけるスナバ回路２２の損失は０．３４Ｗに改善された。
5 and 6 measure the voltage across the snubber resistor R1 when the inductance element Ls1 is not interposed in the circuit diagram of FIG. 1 and when the inductance element Ls1 of the circuit diagram itself of FIG. 1 is interposed. It is a thing. In each of these figures, the horizontal axis indicates time and the vertical axis indicates voltage. However, when the inductance element Ls1 is interposed, the peak value of the short-circuit current is small, and the effect is clearly shown. You can see that it appears. The loss of the
図２は、ローサイドのスイッチング素子Ｓ２に適用した別な第２実施例のスナバ回路３２である。ここでのスナバ回路３２は、スイッチング素子Ｓ２のコレクタ・エミッタ間に、スナバダイオードＤ３とスナバコンデンサＣ１を順に接続し、このスナバダイオードＤ３とスナバコンデンサＣ１との間の接続点と、直流電源Ｅの正極端子との間に、インダクタンス素子Ｌｓとスナバ抵抗Ｒ１が順に直列に接続される。そしてこの場合も、スイッチング素子Ｓ２のターンオン時にスナバコンデンサＣ１からの短絡電流と放電電流が流れ、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１からなる直列回路が、直流電源Ｅの両端間に接続される。インダクタンス素子Ｌｓが外付けのチップビーズ部品であることは、図１の第１実施例と同じである。
FIG. 2 shows a
そして、ここでのスナバ回路３２は、スイッチング素子Ｓ２がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ２の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ２がターンオンすると、その瞬間に当該スイッチング素子Ｓ２と、スイッチング素子Ｓ１のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ２のみならずスイッチング素子Ｓ１も短絡状態となり、スナバコンデンサＣ１→インダクタンス素子Ｌｓ→スナバ抵抗Ｒ１→スイッチング素子Ｓ１，Ｓ２→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのインダクタンス素子Ｌｓは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
In the
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→インダクタンス素子Ｌｓ→スナバ抵抗Ｒ１→直流電源Ｅ→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときのインダクタンス素子Ｌｓのインピーダンスは、時間の長い放電電流に対しては小さく、放電に影響を与えることはない。しかも、スナバコンデンサＣ１，インダクタンス素子Ｌｓ，およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、インダクタンス素子Ｌｓひいてはスナバ回路３２としての損失が小さくなる。さらに、こうしたスナバ回路３２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
After that, when the short circuit state of the switching elements S1 and S2 is resolved, the discharge that discharges the electric charge stored in the snubber capacitor C1 through the path of the snubber capacitor C1, the inductance element Ls, the snubber resistor R1, the DC power supply E, and the snubber capacitor C1. Although the current flows, the impedance of the inductance element Ls at this time is small for the discharge current having a long time and does not affect the discharge. In addition, since the voltage between both ends of the series circuit of the snubber capacitor C1, the inductance element Ls, and the snubber resistor R1 is maintained at the DC voltage from the DC power source E, the voltage between both ends of the snubber capacitor C1 is discharged until 0V is reached. Instead, the inductance element Ls and thus the loss as the
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ２のスナバ回路３２において、このスナバ回路３２は、スイッチング素子Ｓ２の両端間にスナバコンデンサＣ１とダイオードＤ３との直列回路を接続し、このスナバコンデンサＣ１，インダクタンス素子Ｌｓ１およびスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの両端間に接続しているので、第１実施例と同様の作用効果を発揮できる。
As described above, in this embodiment, in the
図３は、ハイサイドのスイッチング素子Ｓ１に適用した別な第３実施例のスナバ回路４２である。ここでのスナバ回路４２の特徴は、図１に示すインダクタンス素子Ｌｓに代わって、同様の機能を発揮するカレントトランスＣＴのインダクタンスを利用していることにある。このカレントトランスＣＴは、本来電力変換装置の負荷電流検出器として、直流電源Ｅの一端である負極端子から負荷に至る電力供給ラインに挿入接続されたものである。またここでも、スナバコンデンサＣ１とスナバ抵抗Ｒ１との直列回路は、直流電源Ｅの両端間に接続される。なお、その他の構成は、図１に示す回路図と共通している。
FIG. 3 shows a
ここでのスナバ回路４２は、スイッチング素子Ｓ１がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ１がターンオンすると、その瞬間に当該スイッチング素子Ｓ１と、スイッチング素子Ｓ２のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ１のみならずスイッチング素子Ｓ２も短絡状態となり、スナバコンデンサＣ１→スイッチング素子Ｓ１，Ｓ２→カレントトランスＣＴ→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのカレントトランスＣＴは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
In the
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→直流電源Ｅ→スナバ抵抗Ｒ１→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときカレントトランスＣＴには放電電流が流れることはなく、カレントトランスＣＴが放電に影響を与えることはない。しかも、スナバコンデンサＣ１およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、スナバ回路４２としての損失が小さくなる。さらに、こうしたスナバ回路４２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
After that, when the short circuit state of the switching elements S1 and S2 is eliminated, a discharge current for discharging the electric charge stored in the snubber capacitor C1 flows through the path of the snubber capacitor C1, the DC power supply E, the snubber resistor R1, and the snubber capacitor C1. At this time, no discharge current flows through the current transformer CT, and the current transformer CT does not affect the discharge. In addition, since the voltage between both ends of the series circuit of the snubber capacitor C1 and the snubber resistor R1 is maintained at the DC voltage from the DC power source E, the both ends of the snubber capacitor C1 are not discharged until 0V, and the snubber circuit The loss as 42 is reduced. Further, since the effect of the
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ１のスナバ回路４２において、このスナバ回路４２は、例えばハイサイドのスイッチング素子Ｓ１の両端間にスナバコンデンサＣ１とスナバダイオードとしてのダイオードＤ３との直列回路を接続し、直流電源Ｅの一端にカレントトランスＣＴを接続し、スナバコンデンサＣ１とスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの一端と他端との間に接続している。
Thus, in the present embodiment, in the
こうすると、スイッチング素子Ｓ１のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ１の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ１がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、カレントトランスＣＴにより効果的に抑制することができる。またスナバコンデンサＣ１およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、カレントトランスＣＴひいてはスナバ回路４２としての損失が小さくなる。こうして、本実施例のスナバ回路４２は、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子Ｓ１の転流時における急峻な短絡電流を効果的に抑制でき、また少ない損失とすることができる。
In this way, when the switching element S1 is turned off, electric charge is stored in the snubber capacitor C1, and the surge voltage generated between both ends of the switching element S1 is suppressed, and a sharp short-circuit current at the moment when the switching element S1 is turned on is conventionally reduced. The current transformer CT can effectively suppress the wiring inductance Ls12 as described above. In addition, since the voltage across the DC voltage composed of the snubber capacitor C1 and the snubber resistor R1 is maintained at a constant value by the DC power supply, the current transformer CT does not discharge until the voltage across the snubber capacitor C1 reaches 0V. As a result, the loss as the
さらに、カレントトランスＣＴは本来電流検出用などに用いる部品であるため、わざわざ専用のインダクタンス素子を組み込む必要がなく、回路構成の簡素化を実現できる。 Furthermore, since the current transformer CT is a component that is originally used for current detection or the like, it is not necessary to bother to incorporate a dedicated inductance element, and the circuit configuration can be simplified.
図４は、ローサイドのスイッチング素子Ｓ２に適用した別な第４実施例のスナバ回路５２である。ここでのスナバ回路５２の特徴は、第３実施例と同様にカレントトランスＣＴのインダクタンスを利用している。このカレントトランスＣＴは、本来電力変換装置の負荷電流検出器として、直流電源Ｅの他端である正極端子から負荷に至る電力供給ラインに挿入接続され、スナバコンデンサＣ１とスナバ抵抗Ｒ１との直列回路が、直流電源Ｅの両端間に接続される。なお、その他の構成は、図２に示す回路図と共通している。
FIG. 4 shows a
ここでのスナバ回路５２は、スイッチング素子Ｓ２がターンオフした瞬間に、スナバダイオードＤ３が導通してスナバコンデンサＣ１が充電され、スイッチング素子Ｓ１の両端であるエミッタ・コレクタ間に過大な電圧が印加するのを防止する。その後、スイッチング素子Ｓ２がターンオンすると、その瞬間に当該スイッチング素子Ｓ２と、スイッチング素子Ｓ１のエミッタ・コレクタ間における寄生容量によって、スイッチング素子Ｓ２のみならずスイッチング素子Ｓ１も短絡状態となり、スナバコンデンサＣ１→スナバ抵抗Ｒ１→カレントトランスＣＴ→スイッチング素子Ｓ１，Ｓ２→スナバコンデンサＣ１の経路で短絡電流が流れる。このときのカレントトランスＣＴは、時間の短い急峻な短絡電流に対して、そのインピーダンスが大きくなるように設定されており、当該短絡電流を効果的に抑制して、スナバ抵抗Ｒ１の損失を低減することができる。
In the
またその後、スイッチング素子Ｓ１，Ｓ２の短絡状態が解消すると、スナバコンデンサＣ１→スナバ抵抗Ｒ１→直流電源Ｅ→スナバコンデンサＣ１の経路で、スナバコンデンサＣ１の蓄えられた電荷を放電する放電電流が流れるが、このときカレントトランスＣＴには放電電流が流れることはなく、カレントトランスＣＴが放電に影響を与えることはない。しかも、スナバコンデンサＣ１およびスナバ抵抗Ｒ１の直列回路は、その両端間電圧が直流電源Ｅからの直流電圧に維持されているので、スナバコンデンサＣ１の両端間は０Ｖになるまで放電せず、スナバ回路５２としての損失が小さくなる。さらに、こうしたスナバ回路５２の効果は、図７に示すような主回路の配線インダクタンスＬｓ１１，Ｌｓ１２の影響を受けないため、直流電源Ｅとスイッチング回路１との配線ループを最短に設計できる。
After that, when the short circuit state of the switching elements S1 and S2 is resolved, a discharge current for discharging the electric charge stored in the snubber capacitor C1 flows through the path of the snubber capacitor C1, the snubber resistor R1, the DC power supply E, and the snubber capacitor C1. At this time, no discharge current flows through the current transformer CT, and the current transformer CT does not affect the discharge. In addition, since the voltage between both ends of the series circuit of the snubber capacitor C1 and the snubber resistor R1 is maintained at the DC voltage from the DC power source E, the both ends of the snubber capacitor C1 are not discharged until 0V, and the snubber circuit The loss as 52 is reduced. Further, since the effect of the
このように本実施例では、直流電源Ｅからの直流電圧が断続的に印加されるスイッチング素子Ｓ１のスナバ回路５２において、このスナバ回路５２は、例えばローサイドのスイッチング素子Ｓｗの両端間にダイオードＤ３とスナバコンデンサＣ１との直列回路を接続し、直流電源Ｅの他端である正極端子にカレントトランスＣＴを接続し、スナバコンデンサＣ１とスナバ抵抗Ｒ１からなる直列回路を、直流電源Ｅの一端と他端との間に接続している。
Thus, in the present embodiment, in the
こうすると、スイッチング素子Ｓ２のターンオフ時に、スナバコンデンサＣ１に電荷を蓄えて、スイッチング素子Ｓ２の両端間に発生するサージ電圧を抑制すると共に、スイッチング素子Ｓ２がターンオンした瞬間の急峻な短絡電流を、従来のような配線インダクタンスＬｓ１２を考慮することなく、カレントトランスＣＴにより効果的に抑制することができる。またスナバコンデンサＣ１およびスナバ抵抗Ｒ１からなる直流電圧の両端間電圧が、直流電源によって一定の値に保たれているので、スナバコンデンサＣ１の両端間電圧が０Ｖになるまで放電せず、カレントトランスＣＴひいてはスナバ回路５２としての損失が小さくなる。こうして、本実施例のスナバ回路５２は、実装密度の高い電力変換装置に組み込んだ場合であっても、スイッチング素子Ｓ２の転流時における急峻な短絡電流を効果的に抑制でき、また少ない損失とすることができる。
In this way, when the switching element S2 is turned off, electric charge is stored in the snubber capacitor C1, and a surge voltage generated between both ends of the switching element S2 is suppressed, and a sharp short-circuit current at the moment when the switching element S2 is turned on is conventionally reduced. The current transformer CT can effectively suppress the wiring inductance Ls12 as described above. In addition, since the voltage across the DC voltage composed of the snubber capacitor C1 and the snubber resistor R1 is maintained at a constant value by the DC power supply, the current transformer CT does not discharge until the voltage across the snubber capacitor C1 reaches 0V. As a result, the loss as the
さらに、カレントトランスＣＴは本来電流検出用などに用いる部品であるため、わざわざ専用のインダクタンス素子を組み込む必要がなく、回路構成の簡素化を実現できる。 Furthermore, since the current transformer CT is a component that is originally used for current detection or the like, it is not necessary to bother to incorporate a dedicated inductance element, and the circuit configuration can be simplified.
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば、上記第１実施例または第３実施例に示すようなハイサイドのスイッチング素子Ｓ１に適用したスナバ回路２２，４２と、第２実施例または第４実施例に示すようなローサイドのスイッチング素子Ｓ２に適用したスナバ回路３２，５２とを組み合わせてもよい。
In addition, this invention is not limited to the said Example, A various deformation | transformation implementation is possible in the range of the summary of this invention. For example, the
Ｅ 直流電源
Ｓ１，Ｓ２ スイッチング素子
Ｃ１ スナバコンデンサ
ＣＴ カレントトランス
Ｄ３ ダイオード（スナバダイオード）
Ｌ１ インダクタンス素子
Ｒ１ スナバ抵抗（放電抵抗）
E DC power supply S1, S2 Switching element C1 Snubber capacitor CT Current transformer D3 Diode (snubber diode)
L1 Inductance element R1 Snubber resistance (discharge resistance)
Claims (2)
前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、
前記スナバコンデンサ，放電電流抑制用のインダクタンス素子および放電抵抗からなる直列回路を、前記直流電源の両端間に接続したことを特徴とするスナバ回路。 In a snubber circuit of a switching element to which a DC voltage from a DC power supply is intermittently applied,
A series circuit of a snubber capacitor and a diode is connected between both ends of the switching element,
A snubber circuit comprising: a series circuit including the snubber capacitor, an inductance element for suppressing a discharge current, and a discharge resistor connected between both ends of the DC power supply.
前記スイッチング素子の両端間にスナバコンデンサとダイオードとの直列回路を接続し、
前記直流電源の一端にカレントトランスを接続し、
前記スナバコンデンサと放電抵抗からなる直列回路を、前記直流電源の一端と他端との間に接続したことを特徴とするスナバ回路。 In a snubber circuit of a switching element to which a DC voltage from a DC power supply is intermittently applied,
A series circuit of a snubber capacitor and a diode is connected between both ends of the switching element,
Connect a current transformer to one end of the DC power supply,
A snubber circuit, wherein a series circuit comprising the snubber capacitor and a discharge resistor is connected between one end and the other end of the DC power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038835A JP2008206282A (en) | 2007-02-20 | 2007-02-20 | Snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038835A JP2008206282A (en) | 2007-02-20 | 2007-02-20 | Snubber circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008206282A true JP2008206282A (en) | 2008-09-04 |
Family
ID=39783177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007038835A Pending JP2008206282A (en) | 2007-02-20 | 2007-02-20 | Snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008206282A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655369A (en) * | 2011-03-04 | 2012-09-05 | 株式会社电装 | Power conversion apparatus |
| US8614566B2 (en) | 2010-09-22 | 2013-12-24 | Mitsubishi Electric Corporation | DC-DC converter |
| CN105871188A (en) * | 2016-05-18 | 2016-08-17 | 青岛海信移动通信技术股份有限公司 | Surge protection circuit and mobile terminal |
| AT521475B1 (en) * | 2018-11-26 | 2020-02-15 | Fachhochschule Technikum Wien | Combined D, 2D converter |
| CN111989850A (en) * | 2018-06-15 | 2020-11-24 | 株式会社村田制作所 | CR snubber element |
| CN113162134A (en) * | 2021-02-04 | 2021-07-23 | 南京简充电气科技有限公司 | Controller circuit for direct current charging pile |
| CN113394962A (en) * | 2020-03-13 | 2021-09-14 | 夏普株式会社 | Buffer circuit and power supply device |
| JP2021170867A (en) * | 2020-04-14 | 2021-10-28 | シャープ株式会社 | Snubber circuit and power supply device |
| CN113794184A (en) * | 2021-09-17 | 2021-12-14 | 四川科陆新能电气有限公司 | Short circuit prevention circuit of direct current converter |
| CN113394962B (en) * | 2020-03-13 | 2024-07-02 | 夏普株式会社 | Buffer circuit and power supply device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270772A (en) * | 1988-04-22 | 1989-10-30 | Nippon Electric Ind Co Ltd | Inverter |
| JPH04292896A (en) * | 1991-03-20 | 1992-10-16 | Sanyo Electric Co Ltd | Discharge lamp lighting device |
| JPH05161253A (en) * | 1991-12-09 | 1993-06-25 | Fuji Electric Co Ltd | Snubber circuit for semiconductor power converter |
| JPH0919134A (en) * | 1995-06-27 | 1997-01-17 | Matsushita Electric Works Ltd | Power supply |
| JP2004088941A (en) * | 2002-08-28 | 2004-03-18 | Toshiba Corp | Snubber circuit for self-arc-extinguishing element |
-
2007
- 2007-02-20 JP JP2007038835A patent/JP2008206282A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270772A (en) * | 1988-04-22 | 1989-10-30 | Nippon Electric Ind Co Ltd | Inverter |
| JPH04292896A (en) * | 1991-03-20 | 1992-10-16 | Sanyo Electric Co Ltd | Discharge lamp lighting device |
| JPH05161253A (en) * | 1991-12-09 | 1993-06-25 | Fuji Electric Co Ltd | Snubber circuit for semiconductor power converter |
| JPH0919134A (en) * | 1995-06-27 | 1997-01-17 | Matsushita Electric Works Ltd | Power supply |
| JP2004088941A (en) * | 2002-08-28 | 2004-03-18 | Toshiba Corp | Snubber circuit for self-arc-extinguishing element |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8614566B2 (en) | 2010-09-22 | 2013-12-24 | Mitsubishi Electric Corporation | DC-DC converter |
| CN102655369A (en) * | 2011-03-04 | 2012-09-05 | 株式会社电装 | Power conversion apparatus |
| CN105871188A (en) * | 2016-05-18 | 2016-08-17 | 青岛海信移动通信技术股份有限公司 | Surge protection circuit and mobile terminal |
| CN111989850B (en) * | 2018-06-15 | 2023-09-15 | 株式会社村田制作所 | CR buffer element |
| CN111989850A (en) * | 2018-06-15 | 2020-11-24 | 株式会社村田制作所 | CR snubber element |
| AT521475B1 (en) * | 2018-11-26 | 2020-02-15 | Fachhochschule Technikum Wien | Combined D, 2D converter |
| AT521475A4 (en) * | 2018-11-26 | 2020-02-15 | Fachhochschule Technikum Wien | Combined D, 2D converter |
| CN113394962A (en) * | 2020-03-13 | 2021-09-14 | 夏普株式会社 | Buffer circuit and power supply device |
| CN113394962B (en) * | 2020-03-13 | 2024-07-02 | 夏普株式会社 | Buffer circuit and power supply device |
| JP2021170867A (en) * | 2020-04-14 | 2021-10-28 | シャープ株式会社 | Snubber circuit and power supply device |
| JP7301784B2 (en) | 2020-04-14 | 2023-07-03 | シャープ株式会社 | Snubber circuits and power supplies |
| CN113162134A (en) * | 2021-02-04 | 2021-07-23 | 南京简充电气科技有限公司 | Controller circuit for direct current charging pile |
| CN113162134B (en) * | 2021-02-04 | 2024-04-16 | 南京简充电气科技有限公司 | Controller circuit for direct-current charging pile |
| CN113794184B (en) * | 2021-09-17 | 2023-11-21 | 四川科陆新能电气有限公司 | Short circuit preventing circuit of direct current converter |
| CN113794184A (en) * | 2021-09-17 | 2021-12-14 | 四川科陆新能电气有限公司 | Short circuit prevention circuit of direct current converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008206282A (en) | Snubber circuit | |
| US7541791B2 (en) | Switch mode power converter having multiple inductor windings equipped with snubber circuits | |
| KR101723358B1 (en) | Switching element drive circuit, power module, and automobile | |
| US8766711B2 (en) | Switching circuit with controlled driver circuit | |
| JP4752484B2 (en) | DC-DC converter | |
| JP2008079475A (en) | Semiconductor device | |
| JP4779549B2 (en) | A gate driving circuit of a voltage driven semiconductor element. | |
| JP2009060691A (en) | Inverter apparatus and its design method | |
| JP2008154419A (en) | Switching regulator and semiconductor device constituting same | |
| JP4212546B2 (en) | Power converter | |
| JP2010041790A (en) | Power conversion apparatus | |
| JP2006141168A (en) | Power conversion apparatus | |
| US9287767B2 (en) | DC voltage conversion circuit having output voltage with a predetermined magnitude | |
| JP4923865B2 (en) | Inverter device | |
| JP2008118784A (en) | Power conversion circuit | |
| JP3990421B2 (en) | Inrush current reduction circuit and electrical equipment | |
| JP2008206283A (en) | Snubber circuit | |
| JP2007043795A (en) | Matrix converter apparatus | |
| JP5307370B2 (en) | Power conversion circuit | |
| JP5309923B2 (en) | Semiconductor device drive circuit | |
| JP4487682B2 (en) | Capacitor and installation method | |
| JP2008136326A (en) | Gate drive circuit for switching element | |
| JP2006129643A (en) | Switching control unit and semiconductor integrated circuit device | |
| JP2006340563A (en) | Dc-dc converter | |
| JP6552109B2 (en) | Control device, inverter, control method and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20081031 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101108 |
|
| A521 | Written amendment |
Effective date: 20101228 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110711 |