JP5185622B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP5185622B2 JP5185622B2 JP2007539783A JP2007539783A JP5185622B2 JP 5185622 B2 JP5185622 B2 JP 5185622B2 JP 2007539783 A JP2007539783 A JP 2007539783A JP 2007539783 A JP2007539783 A JP 2007539783A JP 5185622 B2 JP5185622 B2 JP 5185622B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- resin
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
表裏における最表面層を前記樹脂基板層としたことを特徴とする多層配線基板を特徴とするものである。
12A〜12C 樹脂基板層
14A,14B セラミック基板層
16 はんだバンプ
18 接着層
24 樹脂層
26 セラミック層
28,32,42A,42B 配線層
28A,32A 上部配線層
28B,32B ビア部
28C,32C 下部配線部
30,34 ビア孔
36 金属基板層
38 導電金属板
40 絶縁膜
Claims (5)
- 互いに対向する第1の面及び第2の面を有するとともに樹脂からなる第1の絶縁層と、導電材料からなる第1の配線層とを有してなる樹脂基板層と、
互いに対向する第3の面及び第4の面を有するとともにセラミックからなる第2の絶縁層と、導電材料からなる第2の配線層とを有してなるセラミック基板層と、
積層された前記樹脂基板層と前記セラミック基板層とを機械的に接続する機械的接合層と、
該機械的接合層を貫通し、前記樹脂基板層と前記セラミック基板層とを電気的に接続する電気的接合部材と、
を備え、
前記第1の配線層は、前記第1の面に形成された第1の上部配線と、前記第2の面に配置された第1の下部配線と、前記第1の絶縁層を貫通する第1のビア孔の内部に形成され前記第1の上部配線及び前記第1の下部配線に接続された第1のビア部とを有し、
前記第2の配線層は、前記第3の面に形成された第2の上部配線と、前記第4の面に配置された第2の下部配線と、前記第2の絶縁層を貫通する第2のビア孔の内部に形成され前記第2の上部配線及び前記第2の下部配線に接続された第2のビア部とを有し、
前記樹脂基板層と前記セラミック基板層とを交互に積層し、
表裏における最表面層を前記樹脂基板層としたことを特徴とする多層配線基板。 - 前記第1の絶縁層は、ビルドアップ樹脂よりなることを特徴とする請求項1記載の多層配線基板。
- 前記機械的接合層は、熱硬化性の接着剤であることを特徴とする請求項1又は2記載の多層配線基板。
- 前記電気的接合部材は、はんだであることを特徴とする請求項1乃至3のいずれか一項に記載の多層配線基板。
- 更に、金属により形成された板状の金属基板層を積層することを特徴とする請求項1乃至4のいずれか一項に記載の多層配線基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/018684 WO2007043165A1 (ja) | 2005-10-11 | 2005-10-11 | 多層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007043165A1 JPWO2007043165A1 (ja) | 2009-04-16 |
JP5185622B2 true JP5185622B2 (ja) | 2013-04-17 |
Family
ID=37942434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007539783A Expired - Fee Related JP5185622B2 (ja) | 2005-10-11 | 2005-10-11 | 多層配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7915541B2 (ja) |
JP (1) | JP5185622B2 (ja) |
WO (1) | WO2007043165A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100990576B1 (ko) * | 2008-05-26 | 2010-10-29 | 삼성전기주식회사 | 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법 |
KR101649055B1 (ko) * | 2011-09-30 | 2016-08-17 | 인텔 코포레이션 | 실리콘 관통 비아 프로세싱 동안 장치 웨이퍼를 처리하기 위한 구조체 및 방법, 및 3d 패키징 구조체 |
KR102403468B1 (ko) * | 2016-05-06 | 2022-05-31 | 스몰텍 에이비 | 어셈블리 플랫폼 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461295A (ja) * | 1990-06-28 | 1992-02-27 | Fuji Kiko Denshi Kk | 複合配線基板とその製造方法 |
JPH07142867A (ja) * | 1993-11-15 | 1995-06-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
JPH1093240A (ja) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | 多層配線板および多層配線板の製造方法 |
JPH11274347A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 半導体パッケージ、及びその形成方法 |
JP2000216544A (ja) * | 1999-01-22 | 2000-08-04 | Mitsubishi Plastics Ind Ltd | メタルコアbvh用多層シ―ルド板の製造方法 |
JP2002374067A (ja) * | 2001-06-13 | 2002-12-26 | Denso Corp | プリント基板のおよびその製造方法 |
JP2005019678A (ja) * | 2003-06-26 | 2005-01-20 | Murata Mfg Co Ltd | 複合配線基板及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS581560B2 (ja) | 1978-07-14 | 1983-01-11 | 富士通株式会社 | 耐熱複合プリント板 |
JPH0582929A (ja) | 1991-09-24 | 1993-04-02 | Ibiden Co Ltd | セラミツクス・樹脂複合配線基板 |
JP3026465B2 (ja) * | 1992-03-10 | 2000-03-27 | 株式会社日立製作所 | セラミック薄膜混成配線基板および製造方法 |
JPH06268381A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 多層配線構造体及びその製造方法 |
JP3325351B2 (ja) * | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
JPH09148743A (ja) * | 1995-11-20 | 1997-06-06 | Mitsubishi Gas Chem Co Inc | セラミックス/プラスチックスハイブリッド多層プリント板の製造方法 |
JP2002271038A (ja) | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 複合多層基板およびその製造方法ならびに電子部品 |
-
2005
- 2005-10-11 WO PCT/JP2005/018684 patent/WO2007043165A1/ja active Application Filing
- 2005-10-11 JP JP2007539783A patent/JP5185622B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-08 US US12/099,450 patent/US7915541B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461295A (ja) * | 1990-06-28 | 1992-02-27 | Fuji Kiko Denshi Kk | 複合配線基板とその製造方法 |
JPH07142867A (ja) * | 1993-11-15 | 1995-06-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
JPH1093240A (ja) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | 多層配線板および多層配線板の製造方法 |
JPH11274347A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 半導体パッケージ、及びその形成方法 |
JP2000216544A (ja) * | 1999-01-22 | 2000-08-04 | Mitsubishi Plastics Ind Ltd | メタルコアbvh用多層シ―ルド板の製造方法 |
JP2002374067A (ja) * | 2001-06-13 | 2002-12-26 | Denso Corp | プリント基板のおよびその製造方法 |
JP2005019678A (ja) * | 2003-06-26 | 2005-01-20 | Murata Mfg Co Ltd | 複合配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2007043165A1 (ja) | 2009-04-16 |
US20080192453A1 (en) | 2008-08-14 |
WO2007043165A1 (ja) | 2007-04-19 |
US7915541B2 (en) | 2011-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5395360B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP6200178B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP5188256B2 (ja) | キャパシタ部品の製造方法 | |
JP2007149870A (ja) | 回路基板及び回路基板の製造方法。 | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP2006073763A (ja) | 多層基板の製造方法 | |
JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ | |
JP2006324568A (ja) | 多層モジュールとその製造方法 | |
JP2001274556A (ja) | プリント配線板 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5185622B2 (ja) | 多層配線基板 | |
JP4746423B2 (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
JP3926064B2 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
KR100895241B1 (ko) | 패키지용 기판 제조방법 | |
JP2007081166A (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
CN210157483U (zh) | 多层基板 | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JP6887862B2 (ja) | 有機回路基板、回路基板およびプローブカード | |
JP4467341B2 (ja) | 多層配線基板の製造方法 | |
JP2009158641A (ja) | 部品内蔵モジュールの製造方法 | |
JP4606181B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |