JP5185622B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP5185622B2
JP5185622B2 JP2007539783A JP2007539783A JP5185622B2 JP 5185622 B2 JP5185622 B2 JP 5185622B2 JP 2007539783 A JP2007539783 A JP 2007539783A JP 2007539783 A JP2007539783 A JP 2007539783A JP 5185622 B2 JP5185622 B2 JP 5185622B2
Authority
JP
Japan
Prior art keywords
layer
wiring
resin
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007539783A
Other languages
English (en)
Other versions
JPWO2007043165A1 (ja
Inventor
正輝 小出
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007043165A1 publication Critical patent/JPWO2007043165A1/ja
Application granted granted Critical
Publication of JP5185622B2 publication Critical patent/JP5185622B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は多層配線基板に係り、特に異なる種類の基板層を含む多層配線基板に関する。
従来から、高密度化を図りうる配線基板として、配線層を多層化した多層配線基板が多用されている。また、多層配線基板は、配線層が形成される絶縁材としてセラミックを用いたセラミック多層配線基板と、絶縁材として樹脂を用いた樹脂多層配線基板が多く用いられている。
しかしながら、セラミック多層配線基板は、積層数を多くでき、また熱膨張率が低いという利点があるが、微細配線には不向きである。このため、配線を高密度化した場合には、必然的に積層数を多くする必要があり、製品コストが増大してしまうという問題点があった。
一方、樹脂多層配線基板は安価で微細配線が可能で多層化を図ることもできるが、熱膨張率が高いため、半導体装置等の電子素子を実装する場合の実装信頼性が低いという問題点があった。
このため、特許文献1に開示されているように、樹脂多層配線基板の両面にセラミックを配設した多層配線基板も提案されている。
特開昭55−11883号公報
しかしながら、特許文献1に開示された多層配線基板は、セラミックは配線を有しておらず単に補強材としての機能しか有していなかった。このため、配線は専ら樹脂多層配線基板で行うこととなり、配線設計の自由度が低いという問題点があった。
また、補強材として機能するセラミックは、樹脂多層配線基板の表裏両面のみに設けられた構成であったため、樹脂多層配線基板の熱膨張による応力を表裏両面に配設されたセラミックのみでは十分に回避することはできなかった。このため、セラミックを配設しても、実装信頼性を十分に高めることはできなかった。
本発明は、上述した従来技術の課題を解決する、改良された有用な高密度多層配線基板を提供することを目的とする。
本発明のより詳細な目的は、微細配線化を図りつつ機械的特性の向上を図った多層配線基板を提供することにある。
この目的を達成するために本発明では、互いに対向する第1の面及び第2の面を有するとともに樹脂からなる第1の絶縁層と、導電材料からなる第1の配線層とを有してなる樹脂基板層と、互いに対向する第3の面及び第4の面を有するとともにセラミックからなる第2の絶縁層と、導電材料からなる第2の配線層とを有してなるセラミック基板層と、積層された前記樹脂基板層と前記セラミック基板層とを機械的に接続する機械的接合層と、該機械的接合層を貫通し、前記樹脂基板層と前記セラミック基板層とを電気的に接続する電気的接合部材と、を備え、前記第1の配線層は、前記第1の面に形成された第1の上部配線と、前記第2の面に配置された第1の下部配線と、前記第1の絶縁層を貫通する第1のビア孔の内部に形成され前記第1の上部配線及び前記第1の下部配線に接続された第1のビア部とを有し、前記第2の配線層は、前記第3の面に形成された第2の上部配線と、前記第4の面に配置された第2の下部配線と、前記第2の絶縁層を貫通する第2のビア孔の内部に形成され前記第2の上部配線及び前記第2の下部配線に接続された第2のビア部とを有し、前記樹脂基板層と前記セラミック基板層とを交互に積層し、
表裏における最表面層を前記樹脂基板層としたことを特徴とする多層配線基板を特徴とするものである。
本発明によれば、樹脂基板層においては第1の配線層の高密度化を図ることができ、またセラミック基板層においては熱膨張を低減できるため、電子素子等を搭載するときの実装信頼性を高めることができるという効果が得られる。
本発明の第1実施例である多層配線基板を示す断面図である。 本発明の第1実施例である多層配線基板を構成する樹脂基板層を示す断面図である(最上層)。 本発明の第1実施例である多層配線基板を構成する樹脂基板層を示す断面図である(中間層)。 本発明の第1実施例である多層配線基板を構成する樹脂基板層を示す断面図である(最下層)。 本発明の第1実施例である多層配線基板を構成するセラミック基板層を示す断面図である(最上層)。 本発明の第1実施例である多層配線基板を構成するセラミック基板層を示す断面図である(最下層)。 本発明の第1実施例である多層配線基板の製造方法を説明するための図であり、積層前の状態を示す図である。 本発明の第1実施例である多層配線基板の製造方法を説明するための図であり、積層後の状態を示す図である。 本発明の第2実施例である多層配線基板を示す断面図である。
符号の説明
10A〜10C 多層配線基板
12A〜12C 樹脂基板層
14A,14B セラミック基板層
16 はんだバンプ
18 接着層
24 樹脂層
26 セラミック層
28,32,42A,42B 配線層
28A,32A 上部配線層
28B,32B ビア部
28C,32C 下部配線部
30,34 ビア孔
36 金属基板層
38 導電金属板
40 絶縁膜
次に、本発明を実施するための最良の形態について図面と共に説明する。
図1は、本発明の第1実施例である多層配線基板10Aを示している。同図に示すように、多層配線基板10Aは、下層から樹脂基板層12A,セラミック基板層14A,樹脂基板層12B,セラミック基板層14B,及び樹脂基板層12Cを順次積層した構成とされている。
また、各基板層12A,14A,12B,14B,12Cは、熱硬化性の樹脂よりなる接着層18(請求項に記載の機械的接合層に相当する)により接合されている。更に、各基板層12A,14A,12B,14B,12Cの電気的接続は、本実施例でははんだバンプ16(請求項に記載の電気的接合部材に相当する)により行われている。
更に、多層配線基板10Aの最上部にはソルダーレジスト20が設けられ、また最下部にはソルダーレジスト22が設けられている。このソルダーレジスト20,22の所定位置には開口部20A,22Aが形成されており、樹脂基板層12A,12Cに形成された配線層28が外部に露出するよう構成されている。
続いて、樹脂基板層12A〜12C及びセラミック基板層14A,14Bの具体的構成について説明する。
先ず、図2A〜図2Cを用いて、樹脂基板層12A〜12Cについて説明する。尚、樹脂基板層12A〜12Cは、配線層28のパターン形状が異なるのみで、他の構成と同一であるため、一括的に説明するものとする。
樹脂基板層12A〜12Cは、樹脂層24(請求項に記載の第1の絶縁層に相当する)と配線層28(請求項に記載の第1の配線層に相当する)とにより構成されている。
樹脂層24は、例えば熱硬化性を有したエポキシ系の樹脂であり、一般にビルトアッププロセス用の絶縁材料として用いられる樹脂を適用することができる。このビルトアッププロセス用の樹脂(以下、ビルトアップ樹脂という)は、通常フィルム形状を有しており、また微細加工が可能なものである。また、樹脂層24の後述するビア部28Bの形成位置には、ビア孔30が形成されている。このビア孔30は、例えばレーザ加工等により形成することができる。
配線層28は、高い導電性を有する銅(Cu)により形成されている。この配線層28は、樹脂層24の上面にパターン形成された上部配線層28Aと、樹脂層24の下面にパターン形成された下部配線部28Cと、この上部配線層28Aと下部配線部28Cを接続するビア部28Bとにより構成されている。この上部配線層28A,ビア部28B,及び下部配線部28Cは一体的に形成されており、またビア部28Bは樹脂層24に形成されたビア孔30の内部に形成されている。
上記のように、配線層28は導電性の高い銅により形成されているため、配線層28は高い電気的特性及び高周波特性を有することとなる。また、樹脂層24を構成するビルドアップ樹脂は微細加工が可能であるため、ビア孔30は樹脂層24に高密度かつ高精度に形成される。また、各配線層28A,28Cは、ビルトアップ法を用いて形成することにより高精度に形成することができる。これにより、配線層28は、樹脂層24に高密度に形成される。
次に、図3A,図3Bを用いて、セラミック基板層14A,14Bについて説明する。尚、セラミック基板層14A,14Bは、配線層32のパターン形状が異なるのみで、他の構成と同一であるため、一括的に説明するものとする。
セラミック基板層14A,14Bは、セラミック層26(請求項に記載の第2の絶縁層に相当する)と配線層32(請求項に記載の第2の配線層に相当する)とにより構成されている。
セラミック層26は、例えばアルミナ,窒化アルミ,ジルコニア等の無機物を焼成して板状に形成したものである。このセラミック層26を構成するアルミナ等の無機物は、樹脂層24に対して熱膨張率が低い。このため、セラミック基板層14A,14Bは、樹脂基板層12A,12B,12Cに比べて熱膨張率が低い。即ち、セラミック基板層14A,14Bに対して熱印加が行われたとしても、これによるセラミック基板層14A,14Bの変形量は少ない。
また、セラミック層26の後述するビア部32Bの形成位置には、ビア孔34が形成されている。このビア孔34は、樹脂層24に形成されるビア孔30と異なり、セラミックの焼成前に予めドリル加工等により形成される。
配線層32は、前記した配線層28と同様に、高い導電性を有する銅(Cu)により形成されている。この配線層32は、セラミック層26の上面にパターン形成された上部配線層32Aと、セラミック層26の下面にパターン形成された下部配線部32Cと、この上部配線層32Aと下部配線部32Cを接続するビア部32Bとにより構成されている。この上部配線層32A,ビア部32B,及び下部配線部32Cは一体的に形成されており、またビア部32Bはセラミック層26に形成されたビア孔30の内部に形成されている。
前記したように、セラミック層26に形成されるビア孔34はドリル加工等により形成され、また各配線層32A,32Bはスクリーン印刷等により形成される。このため、セラミック基板層14A,14Bでは、樹脂基板層12A〜12Cに比べ、配線層32を高密度に形成することは困難である。
上記構成とされた各基板層12A,14A,12B,14B,12Cは、前記のように熱硬化性の樹脂よりなる接着層18により接合され、また接着層18を貫通するはんだバンプ16により電気的に接続される。
上記のように構成された多層配線基板10Aは、異なる特性を有する樹脂基板層12A〜12Cと、セラミック基板層14A,14Bとが積層された構造となる。具体的には、配線層28が高密度形成されるが熱膨張率が大きい(配線密度の高い)樹脂基板層12A〜12Cと、樹脂基板層12A〜12Cに比べて高密度化は実現できないが熱膨張の小さい(即ち、機械的特性の良好な)セラミック基板層14A,14Bとが積層された構造となる。よって、本実施例に係る多層配線基板10Aによれば、配線層28の高密度化を図りつつ、かつ、実装信頼性の向上を図ることができる。
また、本実施例では、各基板層12A〜12C,14A,14Bの接合に樹脂よりなる接着層18を用いているため、配線層28の形成により樹脂層24及びセラミック層26の表面に凹凸が存在しても、この凹凸内に樹脂層24は容易に進入してゆき空隙が発生するようなことはない。よって、その後の加熱処理等においても、多層配線基板10A内にクラック等が発生することはなく、信頼性の向上を図ることができる。
次に、本発明の一実施例である多層配線基板の製造方法について説明する。尚、以下の説明においては、上記した多層配線基板10Aの製造方法を例に挙げて説明するものとする。
多層配線基板10Aを製造するには、先ず図2A〜図2Cに示す樹脂層24に配線層28が形成された樹脂基板層12A〜12Cを製造すると共に、図3A及び図3Bに示すセラミック層26に配線層32が形成されたセラミック基板層14A,14Bを製造する。樹脂基板層12A〜12Cは、ビルトアッププロセスであるセミアディティブ法及びレーザ加工法等を用いて製造することができる。また、セラミック基板層14A,14Bは、スクリーン印刷法及びドリル加工等を用いて製造することができる。
各基板層12A〜12C,14A,14Bが製造されると、樹脂基板層12A〜12Cに形成された配線層28、或いはセラミック基板層14A,14Bに形成された配線層32の少なくとも一方に、はんだバンプ16を配設する。本実施例では、樹脂基板層12A〜12Cに形成された配線層28にはんだバンプ16を配設した例を示している。
本実施例では、各基板層12A〜12C,14A,14B間の電気的接続に半導体装置等において多用されているはんだバンプ16を用いているため、多層配線基板10Aの製造工程の簡単化及び低コスト化を図ることができる。尚、はんだバンプ16に代えて、スタッドバンプ等の他の電極を用いることも可能である。
上記のようにはんだバンプ16が配設されると、図4に示すように、接着層18を間に介装させつつ、樹脂基板層12A〜12Cとセラミック基板層14A,14Bを交互に積層する。この際、はんだバンプ16と、これが接続される配線層32との位置決めを確実に行う必要があるが、このために各基板層12A〜12C,14A,14Bにアライメントマーク等を設けておいてもよい。また、本実施例では、接着層18としてフィルム形状のものを用いているため、積層処理を容易に行うことができる。
続いて、接着層18を間に介装させつつ積層された樹脂基板層12A〜12C及びセラミック基板層14A,14Bを加圧加熱し接着層18を熱硬化させることにより、図5に示すように、各基板層12A〜12C,14A,14Bを接合する。この際、加熱により接着層18は軟化するため、はんだバンプ16は加圧力により接着層18を貫通して配線層32と接合する。この際、加熱温度をはんだ溶融温度以上に設定しておくことにより、はんだバンプ16と配線層32をより確実に電気的に接続することができる。
上記のようにして各基板層12A〜12C,14A,14Bが接着層18により機械的に接合され、またはんだバンプ16により電気的に接続されると、ソルダーレジスト20,22が形成され、これにより図1に示す多層配線基板10Aが製造される。
上記の多層配線基板10Aの製造方法では、予め樹脂層24に配線層28が形成された樹脂基板層12A〜12Cと、予めセラミック層26に配線層32が形成されたセラミック基板層14A,14Bを積層して接着層18により接合するため、異なる種類の基板層12A〜12C,14A,14Bであっても容易に積層することができる。また、はんだバンプ16は、各基板層12A〜12C,14A,14Bの積層時に接着層18を貫通することにより各基板層12A〜12C,14A,14Bを電気的に接続するため、各基板層12A〜12C,14A,14B間の電気的接続を容易に行うことができる。
図6は、本発明の第2実施例である多層配線基板10Bを示している。
図1に示した第1実施例に係る多層配線基板10Aは、樹脂基板層12A〜12Cとセラミック基板層14A,14Bを積層した構造とした。これに対して本実施例に係る多層配線基板10Bは、更に金属基板層36を積層した構造としたことを特徴とするものである。尚、図6において、図1に示した構成と同一構成については同一符号を付し、その説明を省略するものとする。
金属基板層36は、導電金属板38と絶縁膜40とにより構成されている。導電金属板38は、例えば導電性に優れた銅材料より形成されている。また、厚さは上記した各配線層28A,28B,32A,32Cに比べて厚く、かつ、広い面積を有するよう形成されているため、低インピーダンスとされている。
また、金属基板層36は、配線層42A,42Bの形成位置に開口が形成されている。絶縁膜40は例えば絶縁性の樹脂膜であり、金属基板層36の略全面を覆うように形成されている。
但し、本実施例では、配線層42Aが設けられる開口においては、絶縁膜40は形成されていない。従って、導電金属板38は、配線層42Aとのみ電気的に接続される構成となっている。本実施例では、配線層42Aは電源配線とされているため、金属基板層36は電源層として機能する。
上記したように、金属基板層36は低インピーダンスであるため、電源層して使用した場合には電源のロスを低減することができ、また高電流の供給を行うことも可能となる。また、金属基板層36をグランド層とて用いることも可能であり、この構成とした場合には、金属基板層36をシールド層として機能させることができ、ノイズ特性に優れた多層配線基板10Bを実現することができる。
尚、本発明は、具体的に開示された実施例に限定されるものではなく、クレームされた本発明の範囲から逸脱することなく、種々の変形例や実施例が考えられるものである。

Claims (5)

  1. 互いに対向する第1の面及び第2の面を有するとともに樹脂からなる第1の絶縁層と、導電材料からなる第1の配線層とを有してなる樹脂基板層と、
    互いに対向する第3の面及び第4の面を有するとともにセラミックからなる第2の絶縁層と、導電材料からなる第2の配線層とを有してなるセラミック基板層と、
    積層された前記樹脂基板層と前記セラミック基板層とを機械的に接続する機械的接合層と、
    該機械的接合層を貫通し、前記樹脂基板層と前記セラミック基板層とを電気的に接続する電気的接合部材と、
    を備え、
    前記第1の配線層は、前記第1の面に形成された第1の上部配線と、前記第2の面に配置された第1の下部配線と、前記第1の絶縁層を貫通する第1のビア孔の内部に形成され前記第1の上部配線及び前記第1の下部配線に接続された第1のビア部とを有し、
    前記第2の配線層は、前記第3の面に形成された第2の上部配線と、前記第4の面に配置された第2の下部配線と、前記第2の絶縁層を貫通する第2のビア孔の内部に形成され前記第2の上部配線及び前記第2の下部配線に接続された第2のビア部とを有し、
    前記樹脂基板層と前記セラミック基板層とを交互に積層し、
    表裏における最表面層を前記樹脂基板層としたことを特徴とする多層配線基板。
  2. 前記第1の絶縁層は、ビルドアップ樹脂よりなることを特徴とする請求項1記載の多層配線基板。
  3. 前記機械的接合層は、熱硬化性の接着剤であることを特徴とする請求項1又は2記載の多層配線基板。
  4. 前記電気的接合部材は、はんだであることを特徴とする請求項1乃至3のいずれか一項に記載の多層配線基板。
  5. 更に、金属により形成された板状の金属基板層を積層することを特徴とする請求項1乃至4のいずれか一項に記載の多層配線基板。
JP2007539783A 2005-10-11 2005-10-11 多層配線基板 Expired - Fee Related JP5185622B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018684 WO2007043165A1 (ja) 2005-10-11 2005-10-11 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007043165A1 JPWO2007043165A1 (ja) 2009-04-16
JP5185622B2 true JP5185622B2 (ja) 2013-04-17

Family

ID=37942434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539783A Expired - Fee Related JP5185622B2 (ja) 2005-10-11 2005-10-11 多層配線基板

Country Status (3)

Country Link
US (1) US7915541B2 (ja)
JP (1) JP5185622B2 (ja)
WO (1) WO2007043165A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101649055B1 (ko) * 2011-09-30 2016-08-17 인텔 코포레이션 실리콘 관통 비아 프로세싱 동안 장치 웨이퍼를 처리하기 위한 구조체 및 방법, 및 3d 패키징 구조체
KR102403468B1 (ko) * 2016-05-06 2022-05-31 스몰텍 에이비 어셈블리 플랫폼

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461295A (ja) * 1990-06-28 1992-02-27 Fuji Kiko Denshi Kk 複合配線基板とその製造方法
JPH07142867A (ja) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd 多層基板及びその製造方法
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JPH11274347A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体パッケージ、及びその形成方法
JP2000216544A (ja) * 1999-01-22 2000-08-04 Mitsubishi Plastics Ind Ltd メタルコアbvh用多層シ―ルド板の製造方法
JP2002374067A (ja) * 2001-06-13 2002-12-26 Denso Corp プリント基板のおよびその製造方法
JP2005019678A (ja) * 2003-06-26 2005-01-20 Murata Mfg Co Ltd 複合配線基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581560B2 (ja) 1978-07-14 1983-01-11 富士通株式会社 耐熱複合プリント板
JPH0582929A (ja) 1991-09-24 1993-04-02 Ibiden Co Ltd セラミツクス・樹脂複合配線基板
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JPH09148743A (ja) * 1995-11-20 1997-06-06 Mitsubishi Gas Chem Co Inc セラミックス/プラスチックスハイブリッド多層プリント板の製造方法
JP2002271038A (ja) 2001-03-12 2002-09-20 Matsushita Electric Ind Co Ltd 複合多層基板およびその製造方法ならびに電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461295A (ja) * 1990-06-28 1992-02-27 Fuji Kiko Denshi Kk 複合配線基板とその製造方法
JPH07142867A (ja) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd 多層基板及びその製造方法
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JPH11274347A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体パッケージ、及びその形成方法
JP2000216544A (ja) * 1999-01-22 2000-08-04 Mitsubishi Plastics Ind Ltd メタルコアbvh用多層シ―ルド板の製造方法
JP2002374067A (ja) * 2001-06-13 2002-12-26 Denso Corp プリント基板のおよびその製造方法
JP2005019678A (ja) * 2003-06-26 2005-01-20 Murata Mfg Co Ltd 複合配線基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2007043165A1 (ja) 2009-04-16
US20080192453A1 (en) 2008-08-14
WO2007043165A1 (ja) 2007-04-19
US7915541B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP6200178B2 (ja) 電子部品内蔵基板及びその製造方法
JP5188256B2 (ja) キャパシタ部品の製造方法
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2006073763A (ja) 多層基板の製造方法
JP2001308548A (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2006324568A (ja) 多層モジュールとその製造方法
JP2001274556A (ja) プリント配線板
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5185622B2 (ja) 多層配線基板
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP3926064B2 (ja) プリント配線基板及びプリント配線基板の製造方法
KR100895241B1 (ko) 패키지용 기판 제조방법
JP2007081166A (ja) 配線基板内蔵用コンデンサ及び配線基板
CN210157483U (zh) 多层基板
JP2005123332A (ja) 回路基板及びその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2000068149A (ja) 積層電子部品及びその製造方法
JP6887862B2 (ja) 有機回路基板、回路基板およびプローブカード
JP4467341B2 (ja) 多層配線基板の製造方法
JP2009158641A (ja) 部品内蔵モジュールの製造方法
JP4606181B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees