JP5179856B2 - Wiring board built-in component and manufacturing method thereof, wiring board - Google Patents

Wiring board built-in component and manufacturing method thereof, wiring board Download PDF

Info

Publication number
JP5179856B2
JP5179856B2 JP2007331254A JP2007331254A JP5179856B2 JP 5179856 B2 JP5179856 B2 JP 5179856B2 JP 2007331254 A JP2007331254 A JP 2007331254A JP 2007331254 A JP2007331254 A JP 2007331254A JP 5179856 B2 JP5179856 B2 JP 5179856B2
Authority
JP
Japan
Prior art keywords
wiring board
conductor
layer
capacitor
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007331254A
Other languages
Japanese (ja)
Other versions
JP2009027125A (en
Inventor
洋 山本
寿毅 関
訓 平野
元彦 佐藤
淳 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007331254A priority Critical patent/JP5179856B2/en
Publication of JP2009027125A publication Critical patent/JP2009027125A/en
Application granted granted Critical
Publication of JP5179856B2 publication Critical patent/JP5179856B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、配線基板に内蔵されるコンデンサなどの配線基板内蔵用部品及びその製造方法、並びに配線基板に関するものである。   The present invention relates to a wiring board built-in component such as a capacitor built in a wiring board, a manufacturing method thereof, and a wiring board.

コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１参照）や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。
特開２００５−３９２４３号公報（図４など） In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, a method is generally employed in which a package is prepared by mounting an IC chip on an IC chip mounting wiring board, and the package is mounted on a motherboard. In a wiring board for mounting an IC chip constituting this type of package, it has been proposed to provide a capacitor (also referred to as a “capacitor”) in order to reduce switching noise of the IC chip and stabilize the power supply voltage. . For example, a wiring substrate in which a capacitor is embedded in a resin core substrate (see, for example, Patent Document 1) and a wiring substrate in which a capacitor is embedded in a buildup layer formed on the front surface or the back surface of the resin core substrate have been proposed. .
Japanese Patent Laying-Open No. 2005-39243 (FIG. 4 etc.)

ところが、上記のコンデンサを樹脂コア基板やビルドアップ層に内蔵する場合、コンデンサの表面及び裏面には薄いプレーン状電極が存在するのみであって凹凸が少ないため、コンデンサが平面方向に位置ずれする可能性がある。また、コンデンサと、コンデンサの表面や裏面に接する絶縁樹脂層（例えば、ビルドアップ層を構成する樹脂層間絶縁層など）との密着性に問題が生じる場合がある。その結果、コンデンサと絶縁樹脂層との間にデラミネーションが発生して製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。   However, when the above capacitor is built in the resin core substrate or the build-up layer, there are only thin plain electrodes on the front and back surfaces of the capacitor and there are few irregularities, so the capacitor can be displaced in the plane direction. There is sex. In addition, there may be a problem in the adhesion between the capacitor and an insulating resin layer (for example, a resin interlayer insulating layer constituting a buildup layer) in contact with the front and back surfaces of the capacitor. As a result, the wiring board manufactured by causing delamination between the capacitor and the insulating resin layer becomes a defective product, which may reduce the reliability of the wiring board.

本発明は上記の課題に鑑みてなされたものであり、その目的は、配線基板に内蔵する際の位置ずれを防止でき、しかも、配線基板を構成する絶縁樹脂層との密着性低下を防止することにより信頼性を向上させることができる配線基板内蔵用部品及びその製造方法を提供することにある。また、本発明の別の目的は、上記の配線基板内蔵用部品を内蔵した好適な配線基板を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to prevent misalignment when incorporated in a wiring board and to prevent a decrease in adhesion with an insulating resin layer constituting the wiring board. An object of the present invention is to provide a wiring board built-in component that can improve reliability and a method for manufacturing the same. Another object of the present invention is to provide a suitable wiring board in which the wiring board built-in component is incorporated.

そして上記課題を解決するための手段（手段１）としては、配線基板に内蔵される配線基板内蔵用部品であって、部品主面及び部品裏面を有する部品本体と、前記部品主面及び前記部品裏面の少なくとも一方の上に配置されるとともに第１の金属材料からなる第１の金属層、及び、前記第１の金属材料よりも導電性の高い第２の金属材料からなり前記第１の金属層の表面を覆う第２の金属層を有するプレーン状電極と、前記第２の金属材料と同じ金属材料を主体として形成され、前記プレーン状電極上の複数箇所に突設された突起状導体とを備え、前記突起状導体の厚さは、前記プレーン状電極の厚さよりも大きく、前記第２の金属層の表面及び前記突起状導体の表面の少なくとも一部が粗化されており、前記プレーン状電極は、前記部品主面の略全体を覆うプレーン状電源用電極であり、部品主面側グランド用電極を避けるための孔を複数有していることを特徴とする配線基板内蔵用部品がある。 As means for solving the above problems (means 1), there are wiring board built-in components built in the wiring board, the component main body having the component main surface and the component back surface, the component main surface and the component A first metal layer disposed on at least one of the back surfaces and made of a first metal material; and a second metal material made of a second metal material having higher conductivity than the first metal material. A planar electrode having a second metal layer covering the surface of the layer, and a projecting conductor formed mainly from the same metal material as the second metal material and projecting at a plurality of locations on the plane electrode; A thickness of the protruding conductor is larger than a thickness of the plain electrode, and at least a part of a surface of the second metal layer and a surface of the protruding conductor is roughened, The electrode is the main component Of a plane-shaped power supply electrode covering substantially the whole, there is a wiring board built parts, characterized in that has a plurality of holes for avoiding component main side grounding electrode.

従って、手段１の配線基板内蔵用部品によると、プレーン状電極上に突起状導体が突設されているため、配線基板への内蔵時に、突起状導体が配線基板を構成する絶縁樹脂層に噛み込むようになる。従って、内蔵時における配線基板内蔵用部品の位置ずれを防止できる。しかも、突起状導体を形成することで、配線基板内蔵用部品と絶縁樹脂層との接触面積が大きくなるため、両者の密着性が向上する。従って、配線基板内蔵用部品と絶縁樹脂層との間でのデラミネーションの発生を防止でき、配線基板の信頼性が高くなる。   Therefore, according to the wiring board built-in component of means 1, since the protruding conductor is projected on the plain electrode, the protruding conductor bites into the insulating resin layer constituting the wiring board when incorporated in the wiring board. It will come in. Accordingly, it is possible to prevent the positional deviation of the wiring board built-in component during built-in. Moreover, since the contact area between the wiring board built-in component and the insulating resin layer is increased by forming the protruding conductor, the adhesion between the two is improved. Therefore, the occurrence of delamination between the wiring board built-in component and the insulating resin layer can be prevented, and the reliability of the wiring board is increased.

上記配線基板内蔵用部品は、部品主面及び部品裏面を有する部品本体を備えている。部品本体の形状は、任意に設定することが可能であるが、例えば、部品主面の面積が部品本体の側面の面積よりも大きい板状であることが好ましい。また、部品本体の平面視での形状としては、複数の辺を有する平面視多角形状であることが好ましい。平面視多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状のみをいうのではなく、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。   The wiring board built-in component includes a component main body having a component main surface and a component back surface. The shape of the component main body can be arbitrarily set. For example, it is preferable that the component main body has a plate shape in which the area of the component main surface is larger than the area of the side surface of the component main body. The shape of the component main body in plan view is preferably a polygonal shape in plan view having a plurality of sides. Examples of the polygonal shape in a plan view include a substantially rectangular shape in a plan view, a substantially triangular shape in a plan view, and a substantially hexagonal shape in a plan view, and in particular, a generally rectangular shape in a plan view. It is preferable. Here, the “substantially rectangular shape in plan view” does not mean only a complete rectangular shape in plan view but also includes a shape with chamfered corners and a shape in which a part of the side is curved. .

なお、好適な前記配線基板内蔵用部品としては、コンデンサ、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。   Suitable examples of the wiring board built-in component include a capacitor, a semiconductor integrated circuit element (IC chip), and a MEMS (Micro Electro Mechanical Systems) element manufactured by a semiconductor manufacturing process. Here, “semiconductor integrated circuit element” refers to an element mainly used as a microprocessor of a computer or the like.

また、好適なコンデンサの例としては、チップコンデンサや、金属箔上に誘電体層及び電極層を積層してなるコンデンサや、セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続された複数のコンデンサ内ビア導体を備え、前記プレーン状電極が、前記複数のコンデンサ内ビア導体における前記部品主面側及び前記部品裏面側の少なくとも一方の端部に接続されたセラミックコンデンサなどを挙げることができる。なお、セラミックコンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。   Examples of suitable capacitors include a chip capacitor, a capacitor in which a dielectric layer and an electrode layer are laminated on a metal foil, and a structure in which a plurality of internal electrode layers are laminated via a ceramic dielectric layer. A plurality of via conductors in the capacitor connected to the plurality of internal electrode layers, wherein the plain electrode is at least one of the component main surface side and the component back surface side in the capacitor internal via conductors And a ceramic capacitor connected to the end of the capacitor. The ceramic capacitor is preferably a via array type ceramic capacitor in which the plurality of capacitor via conductors are arranged in an array as a whole. With such a structure, the inductance of the capacitor can be reduced, and noise absorption and voltage stabilization can be achieved. In addition, it is easy to reduce the size of the entire capacitor, and it is also easy to reduce the size of the entire wiring board. Moreover, a high electrostatic capacity is easily achieved for a small amount, and a more stable power supply can be achieved.

前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。   As the ceramic dielectric layer, a sintered body of a high-temperature fired ceramic such as alumina, aluminum nitride, boron nitride, silicon carbide, silicon nitride, or the like is preferably used, and for borosilicate glass or lead borosilicate glass. A sintered body of low-temperature fired ceramic such as glass ceramic to which an inorganic ceramic filler such as alumina is added is preferably used. In this case, it is also preferable to use a sintered body of a dielectric ceramic such as barium titanate, lead titanate, or strontium titanate depending on the application. When a dielectric ceramic sintered body is used, a capacitor having a large capacitance can be easily realized.

前記内部電極層及び前記コンデンサ内ビア導体としては特に限定されないが、例えばコンデンサがセラミックコンデンサである場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。   The internal electrode layer and the via conductor in the capacitor are not particularly limited. For example, when the capacitor is a ceramic capacitor, it is preferably a metallized conductor. The metallized conductor is formed by applying a conductive paste containing metal powder by a conventionally well-known method, for example, a metallized printing method, followed by baking. When the metallized conductor and the ceramic dielectric layer are formed by the co-firing method, the metal powder in the metallized conductor needs to have a melting point higher than the firing temperature of the ceramic dielectric layer. For example, when the ceramic dielectric layer is made of a so-called high-temperature fired ceramic (for example, alumina or the like), nickel (Ni), tungsten (W), molybdenum (Mo), manganese (Mn), or the like is used as the metal powder in the metallized conductor. And their alloys can be selected. When the ceramic dielectric layer is made of a so-called low-temperature fired ceramic (for example, glass ceramic), copper (Cu) or silver (Ag) or an alloy thereof can be selected as the metal powder in the metallized conductor.

上記配線基板内蔵用部品を構成する前記プレーン状電極は、第１の金属材料からなる第１の金属層、及び、前記第１の金属材料よりも導電性の高い第２の金属材料からなり前記第１の金属層の表面を覆う第２の金属層を有する。前記第１の金属層としては特に限定されないが、例えばコンデンサがセラミックコンデンサである場合には前記メタライズ導体層であることが好ましい。なお、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、第１の金属層を構成する第１の金属材料（メタライズ導体層中の金属粉末）として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、第１の金属材料として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。一方、第２の金属層を構成する第２の金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。なお、第１の金属材料が例えばニッケルである場合、第２の金属材料としては、ニッケルよりも導電性の高い銅などが挙げられる。なお、前記第２の金属層の表面は粗化されていることが好ましい。このようにすれば、第２の金属層と配線基板を構成する絶縁樹脂層との接触面積が大きくなるため、配線基板内蔵用部品と絶縁樹脂層との密着性がよりいっそう向上する。   The plane electrode constituting the wiring board built-in component is composed of a first metal layer made of a first metal material and a second metal material having higher conductivity than the first metal material. A second metal layer covering the surface of the first metal layer; Although it does not specifically limit as said 1st metal layer, For example, when a capacitor | condenser is a ceramic capacitor, it is preferable that it is the said metallized conductor layer. When the ceramic dielectric layer is made of a so-called high-temperature fired ceramic (for example, alumina), nickel (Ni) is used as the first metal material (metal powder in the metallized conductor layer) constituting the first metal layer. , Tungsten (W), molybdenum (Mo), manganese (Mn), etc., and alloys thereof can be selected. When the ceramic dielectric layer is made of a so-called low-temperature fired ceramic (for example, glass ceramic), copper (Cu), silver (Ag), or the like, or an alloy thereof can be selected as the first metal material. On the other hand, examples of the second metal material constituting the second metal layer include copper, silver, iron, cobalt, and nickel. Note that when the first metal material is, for example, nickel, examples of the second metal material include copper having higher conductivity than nickel. The surface of the second metal layer is preferably roughened. In this way, the contact area between the second metal layer and the insulating resin layer constituting the wiring board is increased, and the adhesion between the wiring board built-in component and the insulating resin layer is further improved.

上記配線基板内蔵用部品を構成する前記突起状導体は、前記プレーン状電極上の複数箇所に突設されている。ここで、前記突起状導体の表面は粗化されていることが好ましい。このようにすれば、突起状導体と配線基板を構成する絶縁樹脂層との接触面積が大きくなるため、配線基板内蔵用部品と絶縁樹脂層との密着性がよりいっそう向上する。   The protruding conductors constituting the wiring board built-in component protrude from a plurality of locations on the plain electrode. Here, the surface of the protruding conductor is preferably roughened. In this way, the contact area between the protruding conductor and the insulating resin layer constituting the wiring board is increased, so that the adhesion between the wiring board built-in component and the insulating resin layer is further improved.

なお、突起状導体は、前記第２の金属材料と同じ金属材料を主体として形成される。突起状導体を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられるが、特に、前記突起状導体は、銅を主体として形成されていることが好ましい。このようにすれば、突起状導体を他の材料を主体として形成する場合よりも、突起状導体の低抵抗化が図られるとともに、突起状導体の導電性が向上する。しかも、突起状導体が比較的柔らかい銅を主体として形成されるため、突起状導体の粗化が容易になる。   The protruding conductor is formed mainly of the same metal material as the second metal material. Examples of the metal material constituting the protruding conductor include copper, silver, iron, cobalt, nickel, etc. In particular, the protruding conductor is preferably formed mainly of copper. In this way, the resistance of the protruding conductor can be reduced and the conductivity of the protruding conductor can be improved as compared with the case where the protruding conductor is mainly formed of another material. In addition, since the protruding conductor is formed mainly of relatively soft copper, it is easy to roughen the protruding conductor.

さらに、突起状導体の形成方法としては、めっきによって突起状導体を形成する方法などが挙げられる。なお、突起状導体が銅を主体として形成される場合、前記突起状導体は、銅めっきによって形成されていることが好ましい。このようにすれば、突起状導体を例えば導電性ペーストなどによって形成する場合に比べて、突起状導体の導電性が向上する。また、突起状導体の他の形成方法としては、プレーン状電極上に金属ペーストを印刷して突起状導体を形成する方法や、金属箔を貼付する工程のみを行って突起状導体を形成する方法や、突起状導体よりも大きい金属箔を貼付した後、金属箔に対するエッチングを行って突起状導体を形成する方法などが挙げられる。さらに、別の突起状導体の形成方法としては、突起状導体の焼成を、前記セラミック誘電体層や前記セラミックコンデンサを構成する導体（前記内部電極層、前記コンデンサ内ビア導体、前記プレーン状電極）の焼成と同時に行う同時焼成法などが挙げられる。また、セラミック誘電体層や上記のセラミックコンデンサを構成する導体の焼成を行った後で、突起状導体の焼成を行う後焼成法などを採用することもできる。なお、同時焼成法によって突起状導体を形成すれば、セラミックコンデンサの製造に必要な工数が減るため、セラミックコンデンサを容易にかつ低コストで形成できる。   Furthermore, as a method for forming the protruding conductor, a method of forming the protruding conductor by plating, or the like can be given. In addition, when the protruding conductor is formed mainly of copper, the protruding conductor is preferably formed by copper plating. In this way, the conductivity of the protruding conductor is improved as compared with the case where the protruding conductor is formed of, for example, a conductive paste. In addition, as another method for forming the protruding conductor, a method of forming a protruding conductor by printing a metal paste on a plain electrode, or a method of forming a protruding conductor by performing only a step of attaching a metal foil And a method of forming a protruding conductor by applying a metal foil larger than the protruding conductor and then etching the metal foil. Furthermore, as another method for forming the protruding conductor, firing of the protruding conductor is performed by a conductor constituting the ceramic dielectric layer or the ceramic capacitor (the internal electrode layer, the via conductor in the capacitor, the plain electrode). And a simultaneous firing method performed simultaneously with firing. Further, after firing the ceramic dielectric layer and the conductor constituting the ceramic capacitor, a post firing method or the like for firing the protruding conductor may be employed. If the protruding conductor is formed by the simultaneous firing method, the number of steps required for manufacturing the ceramic capacitor is reduced, so that the ceramic capacitor can be formed easily and at low cost.

また、前記突起状導体の厚さは、前記プレーン状電極の厚さよりも大きいことが好ましい。仮に、突起状導体の厚さがプレーン状電極の厚さよりも小さいと、突起状導体の厚さが、配線基板に内蔵した際に部品主面上や部品裏面上に位置する絶縁樹脂層の厚さよりも小さくなる可能性が高いため、突起状導体の頂部を絶縁樹脂層の表面に位置する導体層に接続することが困難になる。さらに、前記突起状導体の底部の最小幅は、前記プレーン状電極の最小幅よりも小さいことが好ましい。このようにすれば、隣接するプレーン状電極上に突設された突起状導体同士が必ず隙間を有した状態で配置されるため、突起状導体同士の接触による短絡を防止できる。   Moreover, it is preferable that the thickness of the protruding conductor is larger than the thickness of the plain electrode. If the thickness of the protruding conductor is smaller than that of the plain electrode, the thickness of the insulating resin layer located on the main surface of the component or on the back surface of the component when the protruding conductor is built in the wiring board. Therefore, it is difficult to connect the top of the protruding conductor to the conductor layer located on the surface of the insulating resin layer. Furthermore, it is preferable that the minimum width of the bottom of the protruding conductor is smaller than the minimum width of the plain electrode. In this way, since the protruding conductors protruding on the adjacent plain electrodes are always arranged with a gap between them, a short circuit due to contact between the protruding conductors can be prevented.

なお、前記突起状導体は、底部から頂部に行くに従って細くなっていることが好ましい。このような構成であれば、突起状導体の頂部の表面の面積が小さくなるため、配線基板への内蔵時において、突起状導体が配線基板を構成する絶縁樹脂層によりいっそう噛み込みやすくなる。その結果、突起状導体が絶縁樹脂層によりいっそう噛み込みやすくなるため、内蔵時における配線基板内蔵用部品の位置ずれをより確実に防止できる。また、仮に突起状導体が底部から頂部に行くに従って太くなっていれば、突起状導体を絶縁樹脂層に噛み込ませた際に底部付近にボイドが発生する可能性が高い。しかし上記のように、突起状導体が底部から頂部に行くに従って細くなっていれば、底部が絶縁樹脂層に確実に密着するため、上記のボイドの発生を防止できる。   In addition, it is preferable that the said protruding conductor becomes thin as it goes to a top part from a bottom part. With such a configuration, since the area of the top surface of the protruding conductor is reduced, the protruding conductor is more easily bitten by the insulating resin layer constituting the wiring board when incorporated in the wiring board. As a result, the protruding conductors can be more easily bitten by the insulating resin layer, so that it is possible to more reliably prevent the positional deviation of the wiring board built-in component during built-in. Further, if the protruding conductor becomes thicker from the bottom to the top, there is a high possibility that a void is generated near the bottom when the protruding conductor is bitten into the insulating resin layer. However, as described above, if the protruding conductor becomes thinner as it goes from the bottom to the top, the bottom reliably adheres to the insulating resin layer, so that the generation of the voids can be prevented.

また、前記突起状導体の底部は、前記プレーン状電極との接続部分において最も直径が大きくなっていることが好ましく、例えば、前記突起状導体の底部の断面形状は、前記プレーン状電極との接続部分に行くに従って徐々に幅広になるテーパ状をなしていることが好ましい。このような構成であれば、突起状導体の底部とプレーン状電極との接続部分が補強されるため、突起状導体とプレーン状電極との接続状態を確実に確保できる。ゆえに、配線基板内蔵用部品の信頼性がよりいっそう向上する。   The bottom of the protruding conductor preferably has the largest diameter at the connection portion with the plane electrode. For example, the cross-sectional shape of the bottom of the protruding conductor is connected to the plane electrode. It is preferable that the taper is gradually widened as it goes to the portion. With such a configuration, the connection portion between the bottom of the protruding conductor and the plain electrode is reinforced, so that the connection state between the protruding conductor and the plain electrode can be reliably ensured. Therefore, the reliability of the wiring board built-in component is further improved.

さらに、前記突起状導体の頂面は、前記部品主面及び前記部品裏面と平行であることが好ましい。このようにすれば、突起状導体と、配線基板に内蔵した際に部品主面上や部品裏面上に位置する絶縁樹脂層の表面に位置する導体層との接触面積が大きくなる。このため、突起状導体と導体層との接続信頼性を高めることができ、ひいては、配線基板の信頼性をよりいっそう高めることができる。   Furthermore, the top surface of the protruding conductor is preferably parallel to the component main surface and the component back surface. This increases the contact area between the protruding conductor and the conductor layer located on the surface of the insulating resin layer located on the component main surface or the component back surface when incorporated in the wiring board. For this reason, the connection reliability between the protruding conductor and the conductor layer can be increased, and as a result, the reliability of the wiring board can be further increased.

また、本発明の課題を解決するための別の手段（手段２）としては、上記手段１に記載の配線基板内蔵用部品が、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されることを特徴とする配線基板がある。   Further, as another means (means 2) for solving the problems of the present invention, the wiring board built-in component described in the means 1 is in a resin core substrate having a core main surface and a core back surface, or a resin. There is a wiring board characterized in that it is housed in a wiring laminated portion having a structure in which an interlayer insulating layer and a conductor layer are laminated.

従って、手段２によると、プレーン状電極上に突起状導体が樹脂層間絶縁層などに噛み込むようになるため、配線基板内蔵用部品の位置ずれを防止できる。しかも、突起状導体を形成することで、配線基板内蔵用部品と樹脂層間絶縁層との接触面積が大きくなるため、両者の密着性が向上する。従って、配線基板内蔵用部品と樹脂層間絶縁層との間でのデラミネーションの発生を防止でき、配線基板の信頼性が高くなる。   Therefore, according to the means 2, since the protruding conductors are engaged with the resin interlayer insulation layer on the plain electrode, it is possible to prevent the displacement of the wiring board built-in component. In addition, by forming the protruding conductor, the contact area between the wiring board built-in component and the resin interlayer insulating layer is increased, so that the adhesion between the two is improved. Therefore, the occurrence of delamination between the wiring board built-in component and the resin interlayer insulating layer can be prevented, and the reliability of the wiring board is improved.

上記配線基板を構成する樹脂コア基板は、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成されている。樹脂コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。   The resin core substrate constituting the wiring substrate is formed in a plate shape having, for example, a core main surface and a core back surface located on the opposite side. Specific examples of the polymer material for forming the resin core substrate include, for example, EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide / triazine resin), and PPE resin (polyphenylene ether resin). and so on. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used.

上記配線基板を構成する配線積層部は、高分子材料を主体とする樹脂層間絶縁層及び導体層を積層した構造を有している。なお、配線積層部は、前記コア主面上及び前記コア裏面上のいずれか一方にのみ形成されていてもよいし、前記コア主面上及び前記コア裏面上の両方に形成されていてもよいが、前記コア主面上及び前記コア裏面上の両方に形成されることが好ましい。このように構成すれば、コア主面上に形成された配線積層部とコア裏面上に形成された配線積層部との両方に電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。   The wiring laminated portion constituting the wiring board has a structure in which a resin interlayer insulating layer mainly composed of a polymer material and a conductor layer are laminated. In addition, the wiring lamination | stacking part may be formed only in any one on the said core main surface and the said core back surface, and may be formed in both on the said core main surface and the said core back surface. Is preferably formed on both the core main surface and the core back surface. With this configuration, an electric circuit can be formed in both the wiring laminated portion formed on the core main surface and the wiring laminated portion formed on the back surface of the core, thereby further enhancing the functionality of the wiring board. Can be planned.

樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。   The resin interlayer insulating layer can be appropriately selected in consideration of insulation, heat resistance, moisture resistance, and the like. Preferred examples of the polymer material for forming the resin interlayer insulation layer include thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, polyimide resin, polycarbonate resin, acrylic resin, polyacetal resin, polypropylene resin. And other thermoplastic resins. In addition, composite materials of these resins and organic fibers such as glass fibers (glass woven fabrics and glass nonwoven fabrics) and polyamide fibers, or three-dimensional network fluorine-based resin base materials such as continuous porous PTFE, epoxy resins, etc. A resin-resin composite material impregnated with a thermosetting resin may be used.

また、本発明の課題を解決するための別の手段（手段３）としては、上記手段１に記載の配線基板内蔵用部品を多数個取りの手法で製造する方法であって、平面方向に沿って配置された複数の製品形成領域を備え、前記複数の製品形成領域を個片化する際の切断予定線に沿ってブレーク溝が形成され、前記ブレーク溝に対応した箇所の内層部に前記複数の製品形成領域間をまたぐダミー内部電極層が形成された多数個取り用のセラミック焼結体製連結基板を作製する連結基板作製工程と、前記セラミック焼結体製連結基板の基板主面上にめっきレジスト用ドライフィルム材を貼着し、前記プレーン状電極を露出させる開口部を複数箇所に有するめっきレジストを形成するレジスト形成工程と、めっきを行って前記開口部内に前記突起状導体を形成する突起状導体形成工程と、前記めっきレジストを剥離するレジスト剥離工程と、前記レジスト剥離工程後、前記セラミック焼結体製連結基板を前記ブレーク溝に沿って切断し、複数の配線基板内蔵用部品を個片化するブレーク工程とを含むことを特徴とする配線基板内蔵用部品の製造方法、がある。   Further, as another means (means 3) for solving the problems of the present invention, there is a method of manufacturing a plurality of wiring board built-in components described in the means 1 by a method of picking a large number of parts along the plane direction. A plurality of product forming regions arranged in a cut, and a break groove is formed along a planned cutting line when the plurality of product forming regions are separated into pieces, and the plurality of product forming regions are formed in an inner layer portion corresponding to the break groove. A connecting substrate manufacturing step of manufacturing a ceramic sintered body connecting substrate for multi-cavity formation in which a dummy internal electrode layer is formed across the product forming regions, and on the main surface of the ceramic sintered connecting substrate A resist forming step of attaching a dry film material for plating resist and forming a plating resist having openings at a plurality of locations to expose the plain-shaped electrode, and performing plating to place the protruding conductors in the openings. After forming the protruding conductor formation process, the resist stripping process for stripping the plating resist, and the resist stripping process, the ceramic sintered body connection board is cut along the break grooves, and a plurality of wiring board built-in There is a method for manufacturing a component for incorporating a wiring board, which includes a break step for dividing the component into individual pieces.

ここで、配線基板内蔵用部品を多数個取りの手法で製造する場合、多数個取り用の連結基板における複数の製品形成領域を個片化する際の切断予定線に沿って、あらかじめブレーク溝を形成しておくことがある。しかしながら、多数個取り用の連結基板が脆弱なセラミック焼結体製であると、製造過程において連結基板を流動する際に、ブレーク溝の箇所で割れたり、ブレーク溝を起点としてクラックが発生したりすることがある。しかも、連結基板の基板主面上にめっきレジスト用ドライフィルム材を貼着するラミネート工程を行う場合には、ラミネート時に受ける押圧力により特に割れやクラックが発生しやすくなり、製品歩留まりを低下させてしまう。また、このような割れやクラックの発生を回避するためには、製造時において連結基板の流動などを慎重に行う必要性が生じ、製造が煩雑なものとなってしまう。   Here, when manufacturing parts for wiring board built-in by a multi-cavity technique, break grooves are previously formed along the planned cutting line when dividing a plurality of product formation regions on the multi-cavity connecting board. May be formed. However, if the multi-piece connecting substrate is made of a fragile ceramic sintered body, when the connecting substrate flows in the manufacturing process, cracks may occur at the break grooves, or cracks may start from the break grooves. There are things to do. Moreover, when performing a laminating process in which a dry film material for a plating resist is adhered on the substrate main surface of the connection substrate, cracks and cracks are particularly likely to occur due to the pressing force applied during laminating, which reduces the product yield. End up. Further, in order to avoid the occurrence of such cracks and cracks, it is necessary to carefully perform the flow of the connecting substrate at the time of manufacturing, and the manufacturing becomes complicated.

その点、手段３に記載の製造方法によれば、ブレーク溝に対応した箇所の内層部に複数の製品形成領域間をまたぐダミー内部電極層に形成しておくため、他の部分に比べて厚さの薄くなったブレーク溝の形成部分が補強される。よって、この状態で連結基板を流動して押圧力の加わるレジスト形成工程などを行ったとしても、連結基板における割れやクラックの発生を抑制することができ、製品歩留まりを向上させることができる。また、手段３の製造方法によれば、連結基板の製造の煩雑さを軽減することができる。   In that respect, according to the manufacturing method described in the means 3, since the dummy internal electrode layer is formed on the inner layer portion of the portion corresponding to the break groove so as to straddle a plurality of product forming regions, it is thicker than other portions. The portion where the thin break groove is formed is reinforced. Therefore, even if a resist formation process in which a pressing force is applied by flowing through the connection substrate in this state, cracks and generation of cracks in the connection substrate can be suppressed, and the product yield can be improved. Moreover, according to the manufacturing method of the means 3, the complexity of manufacturing the connection board can be reduced.

前記ブレーク溝及び前記ダミー内部電極層は、前記セラミック焼結体製連結基板が未焼成のときに形成されることがよい。この段階であれば、連結基板がまだ硬化していない未焼結体であるため、比較的容易にブレーク溝を加工形成することができるからである。   The break grooves and the dummy internal electrode layers may be formed when the ceramic sintered body connection substrate is not fired. This is because at this stage, since the connecting substrate is an unsintered body that has not yet been cured, the break grooves can be formed relatively easily.

以下、本発明を配線基板に具体化した一実施形態を図面に基づき詳細に説明する。   Hereinafter, an embodiment in which the present invention is embodied in a wiring board will be described in detail with reference to the drawings.

図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、略矩形板状の樹脂コア基板１１と、樹脂コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、樹脂コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２（配線積層部）とからなる。   As shown in FIG. 1, the wiring board 10 of this embodiment is a wiring board for mounting an IC chip. The wiring substrate 10 includes a substantially rectangular plate-shaped resin core substrate 11, a first buildup layer 31 (wiring laminated portion) formed on the core main surface 12 (upper surface in FIG. 1) of the resin core substrate 11, a resin It consists of a second buildup layer 32 (wiring laminate) formed on the core back surface 13 (the lower surface in FIG. 1) of the core substrate 11.

樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、第１ビルドアップ層３１の表面３９に設定されている。また、第２層の樹脂層間絶縁層３５内における複数箇所にはビア導体４３が形成されている。各ビア導体４３の下端となる箇所は、樹脂層間絶縁層３３の表面上に形成された導体層４２に接続されており、各ビア導体４３の上端となる箇所は、樹脂層間絶縁層３５の表面上に形成された導体層４２、または、端子パッド４４に接続されている。このビア導体４３は、導体層４２及び端子パッド４４を相互に電気的に接続している。   The first buildup layer 31 formed on the core main surface 12 of the resin core substrate 11 includes two resin interlayer insulating layers 33 and 35 made of thermosetting resin (epoxy resin), and a conductor layer 42 made of copper. Are alternately stacked. Terminal pads 44 are formed in an array at a plurality of locations on the surface of the second resin interlayer insulation layer 35. Further, the surface of the resin interlayer insulating layer 35 is almost entirely covered with a solder resist 37. An opening 46 for exposing the terminal pad 44 is formed at a predetermined position of the solder resist 37. A plurality of solder bumps 45 are provided on the surface of the terminal pad 44. Each solder bump 45 is electrically connected to the surface connection terminal 22 of the IC chip 21 having a rectangular flat plate shape. Note that an area including the terminal pads 44 and the solder bumps 45 is an IC chip mounting area 23 on which the IC chip 21 can be mounted. The IC chip mounting area 23 is set on the surface 39 of the first buildup layer 31. Also, via conductors 43 are formed at a plurality of locations in the second resin interlayer insulating layer 35. The lower end of each via conductor 43 is connected to the conductor layer 42 formed on the surface of the resin interlayer insulating layer 33, and the upper end of each via conductor 43 is the surface of the resin interlayer insulating layer 35. It is connected to the conductor layer 42 or the terminal pad 44 formed thereon. The via conductor 43 electrically connects the conductor layer 42 and the terminal pad 44 to each other.

図１に示されるように、樹脂コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第１層の樹脂層間絶縁層３４内における複数箇所にはビア導体４７が形成されている。各ビア導体４７の下端となる箇所は、樹脂層間絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の樹脂層間絶縁層３６内における複数箇所にはビア導体４３が形成されており、樹脂層間絶縁層３６の下面上において各ビア導体４３の下端となる箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。   As shown in FIG. 1, the second buildup layer 32 formed on the core back surface 13 of the resin core substrate 11 has substantially the same structure as the first buildup layer 31 described above. That is, the second buildup layer 32 has a structure in which two resin interlayer insulating layers 34 and 36 made of thermosetting resin (epoxy resin) and conductor layers 42 are alternately laminated. Via conductors 47 are formed at a plurality of locations in the first resin interlayer insulation layer 34. The lower end of each via conductor 47 is connected to a conductor layer 42 formed on the surface of the resin interlayer insulating layer 34. Via conductors 43 are formed at a plurality of locations in the second resin interlayer insulation layer 36, and via conductors 43 are disposed at the lower end of each via conductor 43 on the lower surface of the resin interlayer insulation layer 36. The BGA pads 48 electrically connected to the conductor layer 42 are formed in a lattice shape. The lower surface of the resin interlayer insulating layer 36 is almost entirely covered with a solder resist 38. An opening 40 for exposing the BGA pad 48 is formed at a predetermined portion of the solder resist 38. A plurality of solder bumps 49 that can be electrically connected to a mother board (not shown) are disposed on the surface of the BGA pad 48. The wiring board 10 shown in FIG. 1 is mounted on a mother board (not shown) by each solder bump 49.

図１に示されるように、本実施形態の樹脂コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．９０ｍｍの平面視略矩形板状である。樹脂コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、樹脂コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、樹脂コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。スルーホール導体１６の上端は、樹脂層間絶縁層３３の表面上にある導体層４２の一部に電気的に接続されており、スルーホール導体１６の下端は、樹脂層間絶縁層３４の下面上にある導体層４２の一部に電気的に接続されている。また、樹脂コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。さらに、樹脂コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。なお、収容穴部９０は、四隅に面取り寸法０．１ｍｍ以上２．０ｍｍ以下の面取り部を有している。   As shown in FIG. 1, the resin core substrate 11 of the present embodiment has a substantially rectangular plate shape in plan view of 25 mm length × 25 mm width × 0.90 mm thickness. The resin core substrate 11 includes a base material 161 made of glass epoxy, a sub-base material 164 formed on an upper surface and a lower surface of the base material 161 and made of an epoxy resin to which an inorganic filler such as silica filler is added, and the base material 161. A conductor layer 163 made of copper is formed on the upper and lower surfaces. Further, a plurality of through-hole conductors 16 are formed in the resin core substrate 11 so as to penetrate the core main surface 12, the core back surface 13, and the conductor layer 163. The through-hole conductor 16 connects and conducts the core main surface 12 side and the core back surface 13 side of the resin core substrate 11 and is electrically connected to the conductor layer 163. The inside of the through-hole conductor 16 is filled with a closing body 17 such as an epoxy resin. The upper end of the through-hole conductor 16 is electrically connected to a part of the conductor layer 42 on the surface of the resin interlayer insulating layer 33, and the lower end of the through-hole conductor 16 is on the lower surface of the resin interlayer insulating layer 34. It is electrically connected to a part of a certain conductor layer 42. Further, a conductor layer 41 made of copper is patterned on the core main surface 12 and the core back surface 13 of the resin core substrate 11, and each conductor layer 41 is electrically connected to the through-hole conductor 16. Further, the resin core substrate 11 has one accommodation hole 90 that is rectangular in plan view and opens at the center of the core main surface 12 and the center of the core back surface 13. That is, the accommodation hole 90 is a through hole. The accommodating hole 90 has chamfered portions with chamfer dimensions of 0.1 mm or more and 2.0 mm or less at the four corners.

そして、収容穴部９０内には、図２，図３等に示すセラミックコンデンサ１０１（配線基板内蔵用部品）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア主面１２と同じ側に向け、かつ、コンデンサ裏面１０３をコア裏面１３と同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．７４ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、樹脂コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。   In the accommodation hole 90, the ceramic capacitor 101 (component for incorporating a wiring board) shown in FIGS. 2, 3 and the like is accommodated in an embedded state. The ceramic capacitor 101 is accommodated with the capacitor main surface 102 facing the same side as the core main surface 12 and the capacitor back surface 103 facing the same side as the core back surface 13. The ceramic capacitor 101 of the present embodiment has a substantially rectangular plate shape in plan view of 12.0 mm long × 12.0 mm wide × 0.74 mm thick. The ceramic capacitor 101 is disposed in a region immediately below the IC chip mounting region 23 in the resin core substrate 11. The area of the IC chip mounting region 23 (the area of the surface on which the surface connection terminals 22 are formed in the IC chip 21) is set to be smaller than the area of the capacitor main surface 102 of the ceramic capacitor 101. When viewed from the thickness direction of the ceramic capacitor 101, the IC chip mounting region 23 is located in the capacitor main surface 102 of the ceramic capacitor 101.

図１等に示されるように、収容穴部９０の内面と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、高分子材料（本実施形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填部９２によって埋められている。この樹脂充填部９２は、セラミックコンデンサ１０１を樹脂コア基板１１に固定する機能を有している。なお、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、セラミックコンデンサ１０１を配線基板１０に内蔵するときや、温度変化に伴う樹脂充填部９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填部９２のクラックの発生を防止できる。   As shown in FIG. 1 and the like, the gap between the inner surface of the accommodation hole 90 and the capacitor side surface 106 of the ceramic capacitor 101 is a resin-filled portion made of a polymer material (in this embodiment, a thermosetting resin such as epoxy). It is filled with 92. The resin filling portion 92 has a function of fixing the ceramic capacitor 101 to the resin core substrate 11. The ceramic capacitor 101 has a substantially square shape in plan view, and has chamfered portions with chamfering dimensions of 0.55 mm or more (in this embodiment, chamfering dimensions of 0.6 mm) at the four corners. As a result, when the ceramic capacitor 101 is built in the wiring board 10 or when the resin filling portion 92 is deformed due to a temperature change, stress concentration on the corner portion of the ceramic capacitor 101 can be alleviated. Can be prevented.

図１〜図３等に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４（部品本体）は、部品主面である１つのコンデンサ主面１０２（図１では上面）、部品裏面である１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６（図１では左面、右面）を有する板状物である。   As shown in FIGS. 1 to 3 and the like, the ceramic capacitor 101 of this embodiment is a so-called via array type ceramic capacitor. A ceramic sintered body 104 (component main body) constituting the ceramic capacitor 101 has one capacitor main surface 102 (upper surface in FIG. 1) as a component main surface and one capacitor rear surface 103 (lower surface in FIG. 1) as a component back surface. , And four capacitor side surfaces 106 (left surface and right surface in FIG. 1).

図２に示されるように、セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１とグランド用内部電極層１４２とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。   As shown in FIG. 2, the ceramic sintered body 104 has a structure in which a power supply internal electrode layer 141 and a ground internal electrode layer 142 are alternately stacked via a ceramic dielectric layer 105. The ceramic dielectric layer 105 is made of a sintered body of barium titanate, which is a kind of high dielectric constant ceramic, and functions as a dielectric (insulator) between the power internal electrode layer 141 and the ground internal electrode layer 142. To do. Each of the power supply internal electrode layer 141 and the ground internal electrode layer 142 is a layer formed mainly of nickel, and is disposed in every other layer in the ceramic sintered body 104.

図１，図２等に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。なお本実施形態において、ビアホール１３０の直径は約１００μｍに設定されているため、コンデンサ内ビア導体１３１，１３２の直径も約１００μｍに設定されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を５列×５列で図示したが、実際にはさらに多くの列が存在している。   As shown in FIGS. 1, 2, etc., a large number of via holes 130 are formed in the ceramic sintered body 104. These via holes 130 penetrate the ceramic sintered body 104 in the thickness direction and are arranged in a lattice shape (array shape) over the entire surface of the ceramic sintered body 104. In each via hole 130, a plurality of in-capacitor via conductors 131 and 132 that communicate between the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104 are formed using nickel as a main material. In this embodiment, since the diameter of the via hole 130 is set to about 100 μm, the diameter of the via conductors 131 and 132 in the capacitor is also set to about 100 μm. Each power supply capacitor internal via conductor 131 passes through each power supply internal electrode layer 141 and electrically connects them to each other. Each ground capacitor via conductor 132 passes through each ground internal electrode layer 142 and electrically connects them to each other. Each power source capacitor via conductor 131 and each ground capacitor inner via conductor 132 are arranged in an array as a whole. In the present embodiment, for convenience of explanation, the via conductors 131 and 132 in the capacitor are illustrated in 5 columns × 5 columns, but there are actually more columns.

そして図２，図３等に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用プレーン状電極１１１（プレーン状電極）と複数の主面側グランド用プレーン状電極１１２（プレーン状電極）とが設けられている。各プレーン状電極１１１，１１２は、コンデンサ主面１０２において互いに平行に配置されており、幅３５０μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンである（図３参照）。主面側電源用プレーン状電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用プレーン状電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。   As shown in FIGS. 2 and 3, on the capacitor main surface 102 of the ceramic sintered body 104, a plurality of main surface side power source plane electrodes 111 (plane electrodes) and a plurality of main surface side grounds are provided. A plane electrode 112 (plane electrode) is provided. The respective planar electrodes 111 and 112 are arranged in parallel to each other on the capacitor main surface 102, and are strip-like patterns having a width of 350 μm × thickness of 25 μm and a substantially rectangular shape in plan view (see FIG. 3). The main-surface-side power-use plane-like electrode 111 is directly connected to the end face on the capacitor main-surface 102 side of the plurality of power-source capacitor via conductors 131. It is directly connected to the end surface on the capacitor main surface 102 side in the via conductor 132 for grounding capacitor.

また、図２等に示されるように、セラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側電源用プレーン状電極１２１（プレーン状電極）と複数の裏面側グランド用プレーン状電極１２２（プレーン状電極）とが設けられている。各プレーン状電極１２１，１２２は、コンデンサ裏面１０３において互いに平行に配置されており、幅３５０μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンである。裏面側電源用プレーン状電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用プレーン状電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用プレーン状電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用プレーン状電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。   Further, as shown in FIG. 2 and the like, on the capacitor back surface 103 of the ceramic sintered body 104, a plurality of back surface side power supply plane electrodes 121 (plane electrodes) and a plurality of back surface side ground plane electrodes 122. (Plain electrode). The respective planar electrodes 121 and 122 are arranged in parallel with each other on the capacitor back surface 103, and are strip-shaped patterns having a width of 350 μm × thickness of 25 μm and a substantially rectangular shape in plan view. The back-side power plain electrode 121 is directly connected to the end face on the capacitor back surface 103 side of the plurality of power-source capacitor via conductors 131, and the back-side ground plain electrode 122 includes a plurality of ground capacitors. The inner via conductor 132 is directly connected to the end surface on the capacitor back surface 103 side. Therefore, the power supply plane electrodes 111 and 121 are electrically connected to the power supply capacitor inner via conductor 131 and the power supply inner electrode layer 141, and the ground plane electrodes 112 and 122 are connected to the ground capacitor inner via conductor 132 and the ground. The internal electrode layer 142 is electrically connected.

図４に示されるように、プレーン状電極１１１，１１２，１２１，１２２は、第１の金属層であるメタライズ導体層１５１と、第２の金属層であるめっき層１５２とからなっている。メタライズ導体層１５１は、前記コンデンサ主面１０２及びコンデンサ裏面１０３の上に配置されるとともに、ニッケル（第１の金属材料）を主材料として形成されている。めっき層１５２は、ニッケルよりも導電性の高い銅（第２の金属材料）からなり、メタライズ導体層１５１の表面を全体的に被覆している。さらに、めっき層１５２の表面は粗化されており、めっき層１５２の表面の算術平均粗さＲａは０．４μｍに設定されている。なお、「算術平均粗さＲａ」とは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さＲａである。算術平均粗さＲａの測定方法はＪＩＳ Ｂ０６５１に準じるものとする。   As shown in FIG. 4, the planar electrodes 111, 112, 121, and 122 include a metallized conductor layer 151 that is a first metal layer and a plating layer 152 that is a second metal layer. The metallized conductor layer 151 is disposed on the capacitor main surface 102 and the capacitor back surface 103, and is formed using nickel (first metal material) as a main material. The plating layer 152 is made of copper (second metal material) having higher conductivity than nickel, and entirely covers the surface of the metallized conductor layer 151. Furthermore, the surface of the plating layer 152 is roughened, and the arithmetic average roughness Ra of the surface of the plating layer 152 is set to 0.4 μm. The “arithmetic average roughness Ra” is an arithmetic average roughness Ra defined in JIS B0601. The measurement method of arithmetic average roughness Ra shall be in accordance with JIS B0651.

図１〜図４に示されるように、各プレーン状電極１１１，１１２，１２１，１２２上には、それぞれ突起状導体５０が突設されている。各突起状導体５０は、１つのプレーン状電極に対して複数箇所ずつ配置されている。そして、突起状導体５０の数は、前記コンデンサ内ビア導体１３１，１３２の数と等しくなっている。本実施形態の突起状導体５０は、銅めっきによって形成された導体（銅ポスト）である。即ち、突起状導体５０は、めっき層１５２と同じ金属材料である銅を主体として形成されている。   As shown in FIGS. 1 to 4, protruding conductors 50 project from the respective planar electrodes 111, 112, 121, 122. Each protrusion-like conductor 50 is arranged at a plurality of locations with respect to one plain electrode. The number of the protruding conductors 50 is equal to the number of the via conductors 131 and 132 in the capacitor. The protruding conductor 50 of the present embodiment is a conductor (copper post) formed by copper plating. That is, the protruding conductor 50 is formed mainly of copper, which is the same metal material as the plating layer 152.

また、各突起状導体５０は、断面円形状であって、底部５１から頂部５２に行くに従って細くなっている。詳述すると、各突起状導体５０の底部５１は、プレーン状電極１１１，１１２，１２１，１２２との接続部分において最も直径が大きくなっている。換言すると、各突起状導体５０の底部５１の断面形状は、プレーン状電極１１１，１１２，１２１，１２２との接続部分に行くに従って徐々に幅広になるテーパ状をなしている。また、各突起状導体５０の頂部５２の表面は、円形状をなしており、頂部５２の表面は前記コンデンサ主面１０２及び前記コンデンサ裏面１０３とほぼ平行になっている。なお本実施形態において、各突起状導体５０の中心軸線はプレーン状電極１１１，１１２，１２１，１２２の中心と一致しているが、一致していなくてもよい。   Each protruding conductor 50 has a circular cross section, and becomes thinner from the bottom 51 to the top 52. More specifically, the bottom 51 of each protruding conductor 50 has the largest diameter at the connection portion with the plane electrodes 111, 112, 121, 122. In other words, the cross-sectional shape of the bottom 51 of each protruding conductor 50 has a tapered shape that gradually becomes wider as it goes to the connection portion with the plane electrodes 111, 112, 121, 122. Further, the surface of the top portion 52 of each protruding conductor 50 has a circular shape, and the surface of the top portion 52 is substantially parallel to the capacitor main surface 102 and the capacitor back surface 103. In the present embodiment, the center axis of each protruding conductor 50 is coincident with the center of the plane electrodes 111, 112, 121, 122, but may not be coincident.

図１〜図４に示されるように、各突起状導体５０の底部５１の最小幅である直径は、プレーン状電極１１１，１１２，１２１，１２２の最小幅である横の長さ（３５０μｍ）よりも小さく設定されており、本実施形態では２００μｍに設定されている。また、各突起状導体５０の頂部５２の直径は、底部５１の直径よりも小さく設定されており、本実施形態では１９０μｍに設定されている。即ち、各突起状導体５０の底部５１及び頂部５２の直径は、前記コンデンサ内ビア導体１３１，１３２の直径（約１００μｍ）よりも大きく設定されている。また、各突起状導体５０の厚さは、本実施形態では１２０μｍに設定されている。即ち、突起状導体５０の厚さを突起状導体５０の底部５１の直径で割った値で定義されるアスペクト比は、０．６となる。また、各突起状導体５０の厚さは、プレーン状電極１１１，１１２，１２１，１２２の厚さ（２５μｍ）よりも大きく、前記樹脂層間絶縁層３３の厚さと等しくなっている。このため、プレーン状電極１１１，１１２上に突設された突起状導体５０の頂部５２の表面は、樹脂層間絶縁層３３の表面と同じ位置にある。さらに、各突起状導体５０の表面は粗化されている。突起状導体５０の表面の算術平均粗さＲａは、前記めっき層１５２の表面の算術平均粗さＲａと等しく、具体的には０．４μｍに設定されている。そして、プレーン状電極１１１，１１２上に突設された突起状導体５０は、樹脂層間絶縁層３３の表面上に形成された導体層４２に接続される。一方、プレーン状電極１２１，１２２上に突設された突起状導体５０は、前記樹脂層間絶縁層３４内における複数箇所に形成されたビア導体４７に接続される。   As shown in FIGS. 1 to 4, the diameter, which is the minimum width of the bottom 51 of each protruding conductor 50, is larger than the horizontal length (350 μm), which is the minimum width of the planar electrodes 111, 112, 121, 122. Is set to be small, and in this embodiment, it is set to 200 μm. Moreover, the diameter of the top part 52 of each protrusion-like conductor 50 is set smaller than the diameter of the bottom part 51, and is set to 190 micrometers in this embodiment. That is, the diameters of the bottom 51 and the top 52 of each protruding conductor 50 are set to be larger than the diameters (about 100 μm) of the capacitor via conductors 131 and 132. In addition, the thickness of each protruding conductor 50 is set to 120 μm in the present embodiment. That is, the aspect ratio defined by the value obtained by dividing the thickness of the protruding conductor 50 by the diameter of the bottom 51 of the protruding conductor 50 is 0.6. In addition, the thickness of each protruding conductor 50 is larger than the thickness (25 μm) of the plane electrodes 111, 112, 121, 122 and is equal to the thickness of the resin interlayer insulating layer 33. Therefore, the surface of the top portion 52 of the protruding conductor 50 protruding on the plain electrodes 111 and 112 is at the same position as the surface of the resin interlayer insulating layer 33. Further, the surface of each protruding conductor 50 is roughened. The arithmetic average roughness Ra of the surface of the protruding conductor 50 is equal to the arithmetic average roughness Ra of the surface of the plating layer 152, and specifically, is set to 0.4 μm. The protruding conductor 50 protruding on the plain electrodes 111 and 112 is connected to the conductor layer 42 formed on the surface of the resin interlayer insulating layer 33. On the other hand, the protruding conductors 50 protruding on the plane electrodes 121 and 122 are connected to via conductors 47 formed at a plurality of locations in the resin interlayer insulating layer 34.

図１に示されるように、コンデンサ主面１０２側にあるプレーン状電極１１１，１１２は、突起状導体５０、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にあるプレーン状電極１２１，１２２は、突起状導体５０、ビア導体４７、導体層４２、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。   As shown in FIG. 1, the planar electrodes 111 and 112 on the capacitor main surface 102 side are connected to the surface of the protruding conductor 50, the conductor layer 42, the via conductor 43, the terminal pad 44, the solder bump 45, and the IC chip 21. It is electrically connected to the IC chip 21 through the terminal 22. On the other hand, the plain electrodes 121 and 122 on the capacitor back surface 103 side are provided on a mother board (not shown) through the protruding conductor 50, the via conductor 47, the conductor layer 42, the via conductor 43, the BGA pad 48, and the solder bump 49. Electrically connected to the electrode.

例えば、マザーボード側からプレーン状電極１２１，１２２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。   For example, when energization is performed from the mother board side through the plain electrodes 121 and 122 and a voltage is applied between the power internal electrode layer 141 and the ground internal electrode layer 142, for example, a positive charge is applied to the power internal electrode layer 141. For example, negative charges accumulate in the ground internal electrode layer 142. As a result, the ceramic capacitor 101 functions as a capacitor. In the ceramic capacitor 101, the via-conductor 131 for power supply capacitor and the via-conductor 132 for ground capacitor are alternately arranged adjacent to each other, and the via-conductor 131 for power-supply capacitor and the via-conductor 132 for ground capacitor are connected to each other. The directions of the flowing currents are set to be opposite to each other. Thereby, the inductance component is reduced.

次に、本実施形態の配線基板１０の製造方法について述べる。   Next, a method for manufacturing the wiring board 10 of this embodiment will be described.

コア基板準備工程では、樹脂コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。   In the core substrate preparation step, an intermediate product of the resin core substrate 11 is prepared by a conventionally known technique and prepared in advance.

樹脂コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．６５ｍｍの基材１６１の両面に銅箔が貼付された銅張積層板（図示略）を準備する。次に、銅張積層板の両面の銅箔のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する。   The intermediate product of the resin core substrate 11 is manufactured as follows. First, a copper clad laminate (not shown) in which copper foil is pasted on both surfaces of a base material 161 having a length of 400 mm × width of 400 mm × thickness of 0.65 mm is prepared. Next, the copper foil on both sides of the copper clad laminate is etched to pattern the conductor layer 163 by, for example, a subtractive method. Specifically, after the electroless copper plating, electrolytic copper plating is performed using the electroless copper plating layer as a common electrode. Further, the dry film is laminated, and the dry film is exposed and developed to form a dry film in a predetermined pattern. In this state, unnecessary electrolytic copper plating layer, electroless copper plating layer and copper foil are removed by etching. Thereafter, the dry film is peeled off. Next, after roughening the upper and lower surfaces of the base material 161 and the conductor layer 163, an epoxy resin film (thickness of 80 μm) to which an inorganic filler has been added is attached to the upper and lower surfaces of the base material 161 by thermocompression bonding. The sub-base material 164 is formed.

次に、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に導体層４１（厚さ５０μｍ）をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、樹脂コア基板１１の中間製品を得る（図５参照）。なお、樹脂コア基板１１の中間製品とは、樹脂コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。   Next, a conductor layer 41 (thickness: 50 μm) is patterned on the upper surface of the upper sub-base material 164 and the lower surface of the lower sub-base material 164. Specifically, after performing electroless copper plating on the upper surface of the upper sub-base material 164 and the lower surface of the lower sub-base material 164, an etching resist is formed, and then electrolytic copper plating is performed. Further, the etching resist is removed and soft etching is performed. Next, the laminated body composed of the base material 161 and the sub base material 164 is drilled using a router to form through holes to be the accommodation hole portions 90 at predetermined positions, and the intermediate product of the resin core substrate 11 (See FIG. 5). The intermediate product of the resin core substrate 11 is a multi-piece core substrate having a structure in which a plurality of regions to be the resin core substrate 11 are arranged vertically and horizontally along the plane direction.

また、コンデンサ準備工程では、突起状導体５０を有するセラミックコンデンサ１０１を従来周知の手法により作製し、あらかじめ準備しておく。   In the capacitor preparation step, the ceramic capacitor 101 having the protruding conductors 50 is prepared by a conventionally known method and prepared in advance.

セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。   The ceramic capacitor 101 is manufactured as follows. That is, a ceramic green sheet is formed, and nickel paste for internal electrode layers is screen printed on the green sheet and dried. As a result, a power internal electrode portion that will later become the power internal electrode layer 141 and a ground internal electrode portion that will be the ground internal electrode layer 142 are formed. Next, the green sheets with the power supply internal electrode portions and the green sheets with the ground internal electrode portions are alternately stacked, and each green sheet is integrated by applying a pressing force in the sheet stacking direction. To form a green sheet laminate.

さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うようにプレーン状電極１１１，１１２のメタライズ導体層１５１を形成する。また、グリーンシート積層体の下面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うようにプレーン状電極１２１，１２２のメタライズ導体層１５１を形成する。   Further, a number of via holes 130 are formed through the green sheet laminate using a laser processing machine, and a via conductor nickel paste is filled into each via hole 130 using a paste press-fitting and filling device (not shown). Next, a nickel paste for an electrode is printed on the upper surface of the green sheet laminate, and the metallized conductor layers 151 of the plain electrodes 111 and 112 are formed so as to cover the upper end surfaces of the respective conductor portions on the upper surface side of the green sheet laminate. Form. Also, a nickel paste for an electrode is printed on the lower surface of the green sheet laminate, and the metallized conductor layer 151 of the plain electrodes 121 and 122 is formed so as to cover the lower end surface of each conductor portion on the lower surface side of the green sheet laminate. To do.

この後、グリーンシート積層体の乾燥を行い、各メタライズ導体層１５１をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。   Thereafter, the green sheet laminate is dried to solidify each metallized conductor layer 151 to some extent. Next, the green sheet laminate is degreased and fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic sintered body 104.

次に、得られたセラミック焼結体１０４が有する各メタライズ導体層１５１に対して無電解銅めっき（厚さ１５μｍ）を行う。その結果、各メタライズ導体層１５１の上にめっき層１５２が形成される。   Next, electroless copper plating (thickness: 15 μm) is performed on each metallized conductor layer 151 included in the obtained ceramic sintered body 104. As a result, a plating layer 152 is formed on each metallized conductor layer 151.

次に、セラミック焼結体１０４のコンデンサ主面１０２上及びコンデンサ裏面１０３上に、所定箇所に開口部１８２（内径２００μｍ）を有するフォトレジスト材１８１（厚さ２００μｍ）をラミネートする（図６参照）。これらの開口部１８２は、露光及び現像によって形成されており、プレーン状電極１１１，１１２，１２１，１２２の表面の一部を露出させている。なお、セラミック焼結体１０４のコンデンサ主面１０２上及びコンデンサ裏面１０３上にメタルマスク（厚さ２００μｍ）を積層配置し、ドリルを用いた孔あけ加工などをメタルマスクに対して行うことにより、開口部１８２を有するメタルマスクを形成してもよい。そして、フォトレジスト材１８１を介してプレーン状電極１１１，１１２，１２１，１２２上に対する電解銅めっきを行う。さらに、フォトレジスト材１８１を除去する。その結果、プレーン状電極１１１，１１２，１２１，１２２上に、厚さ１００μｍ以上２００μｍ以下（本実施形態では１２０μｍ）の突起状導体５０が形成され、セラミックコンデンサ１０１が完成する。   Next, a photoresist material 181 (thickness: 200 μm) having an opening 182 (inner diameter: 200 μm) at a predetermined location is laminated on the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104 (see FIG. 6). . These openings 182 are formed by exposure and development, and a part of the surface of the planar electrodes 111, 112, 121, 122 is exposed. A metal mask (thickness: 200 μm) is laminated on the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104, and drilling using a drill is performed on the metal mask, thereby opening the opening. A metal mask having the portion 182 may be formed. Then, electrolytic copper plating is performed on the planar electrodes 111, 112, 121, 122 via the photoresist material 181. Further, the photoresist material 181 is removed. As a result, the protruding conductor 50 having a thickness of 100 μm or more and 200 μm or less (120 μm in this embodiment) is formed on the plane electrodes 111, 112, 121, 122, and the ceramic capacitor 101 is completed.

続く収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とコンデンサ主面１０２と同じ側に向け、かつ、コア裏面１３とコンデンサ裏面１０３とを同じ側に向けた状態で収容穴部９０内にセラミックコンデンサ１０１を収容する（図７参照）。この状態において、コンデンサ主面１０２側の突起状導体５０の頂部５２の表面は、導体層４１の表面よりも上方に位置している。なお、収容穴部９０のコア裏面１３側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。   In the subsequent housing process, using the mounting device (manufactured by Yamaha Motor Co., Ltd.), the core main surface 12 and the capacitor main surface 102 are directed to the same side, and the core back surface 13 and the capacitor back surface 103 are directed to the same side. In this state, the ceramic capacitor 101 is accommodated in the accommodation hole 90 (see FIG. 7). In this state, the surface of the top portion 52 of the protruding conductor 50 on the capacitor main surface 102 side is located above the surface of the conductor layer 41. The opening on the core back surface 13 side of the accommodation hole 90 is sealed with a peelable adhesive tape 171. The adhesive tape 171 is supported by a support base (not shown). The ceramic capacitor 101 is affixed and temporarily fixed to the adhesive surface of the adhesive tape 171.

そして、この状態において、収容穴部９０の内面とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填部９２（株式会社ナミックス製）を充填する。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックコンデンサ１０１が収容穴部９０内に固定される（図８参照）。そして、この時点で、粘着テープ１７１を剥離する。   In this state, a resin filling portion 92 (NAMICS Co., Ltd.) made of a thermosetting resin is used in the gap between the inner surface of the accommodation hole portion 90 and the capacitor side surface 106 of the ceramic capacitor 101 using a dispenser device (manufactured by Asymtek). Product). Then, when heat processing are performed, the resin filling part 92 will harden | cure and the ceramic capacitor 101 will be fixed in the accommodation hole part 90 (refer FIG. 8). At this point, the adhesive tape 171 is peeled off.

その後、プレーン状電極１１１，１１２，１２１，１２２を構成するめっき層１５２の表面と、突起状導体５０の表面とを粗化する（図４参照）。なお、めっき層１５２の表面と突起状導体５０の表面とが同時に粗化されるため、めっき層１５２の表面の一部（突起状導体５０との接続部分）が粗化されることはない。   Thereafter, the surface of the plating layer 152 constituting the plain electrodes 111, 112, 121, and 122 and the surface of the protruding conductor 50 are roughened (see FIG. 4). In addition, since the surface of the plating layer 152 and the surface of the protruding conductor 50 are simultaneously roughened, a part of the surface of the plating layer 152 (a connection portion with the protruding conductor 50) is not roughened.

次に、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面１２及びコンデンサ主面１０２上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、樹脂層間絶縁層３３を形成する（図９参照）。このとき、セラミックコンデンサ１０１の各突起状導体５０が樹脂層間絶縁層３３に噛み込むことにより、セラミックコンデンサ１０１の位置決めが図られる。また、コア裏面１３及びコンデンサ裏面１０３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂層間絶縁層３４を形成する（図９参照）。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。   Next, the first buildup layer 31 is formed on the core main surface 12 and the second buildup layer 32 is formed on the core back surface 13 based on a conventionally known method. Specifically, first, a resin epoxy insulating layer 33 is formed by depositing a photosensitive epoxy resin on the core main surface 12 and the capacitor main surface 102 and performing exposure and development (see FIG. 9). At this time, each protruding conductor 50 of the ceramic capacitor 101 is engaged with the resin interlayer insulating layer 33, whereby the ceramic capacitor 101 is positioned. Further, a photosensitive epoxy resin is applied to the core back surface 13 and the capacitor back surface 103, and exposure and development are performed to form a resin interlayer insulating layer 34 (see FIG. 9). In place of depositing the photosensitive epoxy resin, an insulating resin or a liquid crystal polymer (LCP) may be deposited.

さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔を形成する。具体的には、樹脂層間絶縁層３４を貫通するビア孔を形成し、プレーン状電極１２１，１２２上に突設された突起状導体５０の頂部５２の表面を露出させる。   Further, laser drilling is performed using a YAG laser or a carbon dioxide laser to form via holes at positions where via conductors 47 are to be formed. Specifically, a via hole penetrating the resin interlayer insulating layer 34 is formed to expose the surface of the top portion 52 of the protruding conductor 50 protruding on the plane electrodes 121 and 122.

さらに、ドリル機を用いて孔あけ加工を行い、樹脂コア基板１１及び樹脂層間絶縁層３３，３４を貫通する貫通孔（図示略）を所定位置にあらかじめ形成しておく。そして、樹脂層間絶縁層３３，３４の表面上、ビア孔の内面、及び、貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、樹脂層間絶縁層３３上に導体層４２が形成されるとともに、樹脂層間絶縁層３４上に導体層４２がパターン形成される。これと同時に、貫通孔内にスルーホール導体１６が形成されるとともに、各ビア孔の内部にビア導体４７が形成される。その後、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する。   Further, drilling is performed using a drill machine, and through holes (not shown) penetrating the resin core substrate 11 and the resin interlayer insulating layers 33 and 34 are formed in advance at predetermined positions. Then, after performing electroless copper plating on the surfaces of the resin interlayer insulating layers 33 and 34, the inner surfaces of the via holes, and the inner surfaces of the through holes, an etching resist is formed, and then electrolytic copper plating is performed. Further, the etching resist is removed and soft etching is performed. Thereby, the conductor layer 42 is formed on the resin interlayer insulating layer 33 and the conductor layer 42 is patterned on the resin interlayer insulating layer 34. At the same time, the through-hole conductor 16 is formed in the through hole, and the via conductor 47 is formed in each via hole. Thereafter, the cavity of the through-hole conductor 16 is filled with an insulating resin material (epoxy resin) to form the closing body 17.

次に、樹脂層間絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置にビア孔（図示略）を有する樹脂層間絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４３を形成するとともに、樹脂層間絶縁層３５上に端子パッド４４を形成し、樹脂層間絶縁層３６上にＢＧＡ用パッド４８を形成する。   Next, a photosensitive epoxy resin is deposited on the resin interlayer insulation layers 33 and 34, and exposure and development are performed, whereby a resin interlayer insulation having via holes (not shown) at positions where the via conductors 43 are to be formed. Layers 35 and 36 are formed. Instead of depositing the photosensitive epoxy resin, an insulating resin or a liquid crystal polymer may be deposited. In this case, a via hole is formed at a position where the via conductor 43 is to be formed by a laser processing machine or the like. Next, electrolytic copper plating is performed in accordance with a conventionally known method to form a via conductor 43 inside the via hole, a terminal pad 44 is formed on the resin interlayer insulating layer 35, and a BGA is formed on the resin interlayer insulating layer 36. A pad 48 is formed.

次に、樹脂層間絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。   Next, solder resists 37 and 38 are formed by applying and curing a photosensitive epoxy resin on the resin interlayer insulation layers 35 and 36. Next, exposure and development are performed with a predetermined mask placed, and the openings 40 and 46 are patterned in the solder resists 37 and 38. Further, solder bumps 45 are formed on the terminal pads 44 and solder bumps 49 are formed on the BGA pads 48. It can be understood that the product in this state is a multi-cavity wiring board in which a plurality of product regions to be the wiring board 10 are arranged vertically and horizontally along the plane direction. Furthermore, when the multi-cavity wiring board is divided, a large number of wiring boards 10 which are individual products can be obtained simultaneously.

従って、本実施形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

（１）本実施形態の配線基板１０によれば、セラミックコンデンサ１０１のプレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０が突設されているため、配線基板１０への内蔵時に、突起状導体５０が樹脂層間絶縁層３３に噛み込むようになる。従って、内蔵時におけるセラミックコンデンサ１０１の位置ずれを防止できる。しかも、突起状導体５０を形成することで、セラミックコンデンサ１０１と樹脂層間絶縁層３３との接触面積が大きくなるため、両者の密着性が向上する。従って、セラミックコンデンサ１０１と樹脂層間絶縁層３３との間でのデラミネーションの発生を防止でき、配線基板１０の信頼性が高くなる。また、突起状導体５０がプレーン状電極１１１，１１２，１２１，１２２上の複数箇所に突設されるため、プレーン状電極１１１，１１２，１２１，１２２の面積が大きくなる。これにより、セラミックコンデンサ１０１がプレーン状電極１１１，１１２，１２１，１２２によって補強されるため、セラミックコンデンサ１０１の信頼性が向上する。   (1) According to the wiring board 10 of the present embodiment, since the protruding conductor 50 protrudes on the plain electrodes 111, 112, 121, 122 of the ceramic capacitor 101, when incorporated in the wiring board 10, The protruding conductor 50 is engaged with the resin interlayer insulating layer 33. Accordingly, it is possible to prevent the displacement of the ceramic capacitor 101 when it is built. In addition, since the protruding conductor 50 is formed, the contact area between the ceramic capacitor 101 and the resin interlayer insulating layer 33 is increased, so that the adhesion between the two is improved. Therefore, the occurrence of delamination between the ceramic capacitor 101 and the resin interlayer insulating layer 33 can be prevented, and the reliability of the wiring board 10 is improved. In addition, since the protruding conductor 50 is provided at a plurality of locations on the plane electrodes 111, 112, 121, 122, the area of the plane electrodes 111, 112, 121, 122 is increased. Thereby, since the ceramic capacitor 101 is reinforced by the plain electrodes 111, 112, 121, and 122, the reliability of the ceramic capacitor 101 is improved.

（２）特開２００３−２４９４１４号公報では、コンデンサ内ビア導体をコンデンサ主面及びコンデンサ裏面から突出させたコンデンサを、配線基板に内蔵する従来技術が提案されている。この場合、コンデンサ内ビア導体が絶縁樹脂層に噛み込むことによってコンデンサの位置ずれを防止できるものの、コンデンサ内ビア導体は、一般的に表面粗化が困難なニッケルからなるため、コンデンサと絶縁樹脂層との密着性を高めることができない。   (2) Japanese Patent Application Laid-Open No. 2003-249414 proposes a conventional technique in which a capacitor in which a via conductor in a capacitor protrudes from a capacitor main surface and a capacitor back surface is built in a wiring board. In this case, although the capacitor misalignment can be prevented by biting the via conductor in the capacitor into the insulating resin layer, the via conductor in the capacitor is generally made of nickel, which is difficult to roughen the surface. Adhesiveness cannot be improved.

一方、本実施形態のセラミックコンデンサ１０１は、コンデンサ内ビア導体とは別に、プレーン状電極１１１，１１２，１２１，１２２及び突起状導体５０を有している。ここで、突起状導体５０は、ニッケルよりも表面粗化に適した銅からなるため、粗化を行うことにより、セラミックコンデンサ１０１と絶縁樹脂層（樹脂層間絶縁層３３）との密着性を向上させることができる。しかも、各プレーン状電極１１１，１１２，１２１，１２２は、複数の突起状導体５０が突設されているために比較的面積が大きく、しかも表面が粗化されている。従って、セラミックコンデンサ１０１と絶縁樹脂層（樹脂層間絶縁層３３）との密着性がよりいっそう向上する。   On the other hand, the ceramic capacitor 101 according to the present embodiment includes the planar electrodes 111, 112, 121, 122 and the protruding conductor 50 in addition to the via conductor in the capacitor. Here, since the protruding conductor 50 is made of copper that is more suitable for surface roughening than nickel, the roughening improves the adhesion between the ceramic capacitor 101 and the insulating resin layer (resin interlayer insulating layer 33). Can be made. In addition, each of the planar electrodes 111, 112, 121, and 122 has a relatively large area and has a roughened surface because the plurality of protruding conductors 50 are provided in a protruding manner. Accordingly, the adhesion between the ceramic capacitor 101 and the insulating resin layer (resin interlayer insulating layer 33) is further improved.

（３）特開２００３−２４９４１４号公報では、コンデンサ内ビア導体をコンデンサ主面及びコンデンサ裏面から突出させたコンデンサを、配線基板に内蔵する従来技術が提案されている。この場合、コンデンサ内ビア導体の位置、数、形に大きな制約を受けてしまう。一方、本実施形態では、突起状導体５０の中心軸線をプレーン状電極１１１，１１２，１２１，１２２の中心と一致させないようにして、各突起状導体５０を配置することができる。よって、プレーン状電極１１１，１１２，１２１，１２２上に突設される突起状導体５０の数をコンデンサ内ビア導体１３１，１３２の数よりも多くすることができ、しかも、各突起状導体５０の配置の自由度が向上する。   (3) Japanese Patent Laid-Open No. 2003-249414 proposes a conventional technique in which a capacitor in which a via conductor in a capacitor protrudes from a capacitor main surface and a capacitor back surface is built in a wiring board. In this case, the position, number and shape of via conductors in the capacitor are greatly restricted. On the other hand, in the present embodiment, each protruding conductor 50 can be arranged such that the central axis of the protruding conductor 50 does not coincide with the centers of the plane electrodes 111, 112, 121, 122. Therefore, the number of protruding conductors 50 protruding on the plane electrodes 111, 112, 121, 122 can be made larger than the number of via conductors 131, 132 in the capacitor. The degree of freedom of arrangement is improved.

（４）本実施形態では、プレーン状電極１１１，１１２上に突設された突起状導体５０の頂部５２の表面が、樹脂層間絶縁層３３の表面と同じ位置にある。これにより、樹脂層間絶縁層３３の表面が面一になるため、樹脂層間絶縁層３３の上層側に樹脂層間絶縁層３５及び導体層４２を積層して第１ビルドアップ層３１を形成した場合に、第１ビルドアップ層３１の表面３９に凹凸が生じにくくなる。よって、寸法精度の高い配線基板１０を得ることができる。   (4) In the present embodiment, the surface of the top portion 52 of the protruding conductor 50 protruding on the plain electrodes 111 and 112 is at the same position as the surface of the resin interlayer insulating layer 33. As a result, the surface of the resin interlayer insulation layer 33 is flush, so that when the first buildup layer 31 is formed by laminating the resin interlayer insulation layer 35 and the conductor layer 42 on the upper layer side of the resin interlayer insulation layer 33. Unevenness is less likely to occur on the surface 39 of the first buildup layer 31. Therefore, the wiring board 10 with high dimensional accuracy can be obtained.

（５）本実施形態では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。   (5) In this embodiment, since the ceramic capacitor 101 is disposed immediately below the IC chip 21 mounted in the IC chip mounting region 23, the wiring connecting the ceramic capacitor 101 and the IC chip 21 is shortened, and the wiring inductance is reduced. Increase in ingredients is prevented. Therefore, the switching noise of the IC chip 21 due to the ceramic capacitor 101 can be reliably reduced, and the power supply voltage can be reliably stabilized. In addition, since noise entering between the IC chip 21 and the ceramic capacitor 101 can be suppressed to a very low level, high reliability can be obtained without causing malfunction such as malfunction.

（６）本実施形態では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。   (6) In this embodiment, since the IC chip mounting area 23 is located in the area directly above the ceramic capacitor 101, the IC chip 21 mounted on the IC chip mounting area 23 has high rigidity and a thermal expansion coefficient. Supported by a small ceramic capacitor 101. Therefore, in the IC chip mounting area 23, the first buildup layer 31 is not easily deformed, so that the IC chip 21 mounted in the IC chip mounting area 23 can be supported more stably. Therefore, it is possible to prevent the IC chip 21 from cracking and poor connection due to large thermal stress. Therefore, the IC chip 21 is considered to be a large IC chip of 10 mm square or more, which has a large stress (strain) due to a difference in thermal expansion and is greatly affected by thermal stress, and has a large calorific value and severe thermal shock during use. A low-k (low dielectric constant) IC chip can be used.

なお、本実施形態は以下のように変更してもよい。   In addition, you may change this embodiment as follows.

・上記実施形態のセラミックコンデンサ１０１は樹脂コア基板１１内に収容されていた。しかし、上記実施形態のセラミックコンデンサ１０１などよりも薄いセラミックコンデンサ３０３（厚さ０．０８ｍｍ）を形成し、そのセラミックコンデンサ３０３を第１ビルドアップ層３１０内（例えば図１０参照）に収容してもよい。   In the above embodiment, the ceramic capacitor 101 is accommodated in the resin core substrate 11. However, even if a ceramic capacitor 303 (thickness 0.08 mm) thinner than the ceramic capacitor 101 of the above embodiment is formed, and the ceramic capacitor 303 is accommodated in the first buildup layer 310 (see, for example, FIG. 10). Good.

この場合、樹脂コア基板１１のコア主面１２上に樹脂シート（未硬化状態の樹脂層間絶縁層３０）をラミネートし、樹脂シートが硬化する前に、マウント装置（ヤマハ発動機株式会社製）を用いて、突起状導体５０を形成したセラミックコンデンサ３０３を樹脂シート上に配置する。このとき、加圧しながらセラミックコンデンサ３０３の一部（コンデンサ裏面１０３側のプレーン状電極１２１，１２２及び突起状導体５０）を樹脂シート内に潜り込ませるようにする。これにより、突起状導体５０が樹脂シートに噛み込むため、セラミックコンデンサ３０３が位置決めされる。その後、樹脂シートを硬化させて樹脂層間絶縁層３０とする。さらに、樹脂層間絶縁層３０及び導体層４２を交互に形成すれば、第１ビルドアップ層３１０が完成する。   In this case, a resin sheet (uncured resin interlayer insulation layer 30) is laminated on the core main surface 12 of the resin core substrate 11, and before the resin sheet is cured, a mounting device (manufactured by Yamaha Motor Co., Ltd.) is used. The ceramic capacitor 303 on which the protruding conductors 50 are formed is placed on the resin sheet. At this time, a part of the ceramic capacitor 303 (the planar electrodes 121 and 122 and the protruding conductor 50 on the capacitor back surface 103 side) is made to enter the resin sheet while being pressurized. Thereby, since the protruding conductor 50 bites into the resin sheet, the ceramic capacitor 303 is positioned. Thereafter, the resin sheet is cured to form the resin interlayer insulating layer 30. Furthermore, if the resin interlayer insulation layer 30 and the conductor layer 42 are formed alternately, the first buildup layer 310 is completed.

このようにすれば、セラミックコンデンサが樹脂コア基板１１内に収容される場合に比べて、ＩＣチップ２１とセラミックコンデンサとを電気的に接続する導通経路（コンデンサ接続配線）が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサ３０３によりＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサとの間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。なお、薄くしたセラミックコンデンサ３０３を用いたとしてもセラミックコンデンサ３０３自体は厚いため、図１０では、ビルドアップ層を、上記実施形態よりも肉厚の樹脂層間絶縁層（樹脂層間絶縁層３０）からなる第１ビルドアップ層３１０に具体化している。なお、上記実施形態のセラミックコンデンサ１０１を、上記実施形態と同じ第１ビルドアップ層３１内に収容してもよい。   In this way, the conduction path (capacitor connection wiring) for electrically connecting the IC chip 21 and the ceramic capacitor is shorter than when the ceramic capacitor is accommodated in the resin core substrate 11. This prevents an increase in the inductance component of the wiring, so that the switching noise of the IC chip 21 can be reliably reduced by the ceramic capacitor 303 and the power supply voltage can be reliably stabilized. In addition, since noise entering between the IC chip 21 and the ceramic capacitor can be suppressed to a very low level, high reliability can be obtained without causing malfunction such as malfunction. Even if the thin ceramic capacitor 303 is used, the ceramic capacitor 303 itself is thick. Therefore, in FIG. 10, the build-up layer is made of a resin interlayer insulating layer (resin interlayer insulating layer 30) thicker than that in the above embodiment. The first buildup layer 310 is embodied. In addition, you may accommodate the ceramic capacitor 101 of the said embodiment in the 1st buildup layer 31 same as the said embodiment.

・上記実施形態では、セラミック焼結体１０４のコンデンサ主面１０２上に配置されたプレーン状電極１１１，１１２上、及び、セラミック焼結体１０４のコンデンサ裏面１０３上に配置されたプレーン状電極１２１，１２２上に、それぞれ突起状導体５０が突設されていた。しかし、プレーン状電極１１１，１１２上及びプレーン状電極１２１，１２２上のいずれか一方のみに突起状導体５０が突設されていてもよい。この場合、ＩＣチップ２１が搭載されるために高い精度が要求される第１ビルドアップ層３１側のプレーン状電極１１１，１１２上のみに、突起状導体５０が突設されることが好ましい。このような構成であれば、突起状導体５０の数が減るため、配線基板１０の製造コスト低減を図ることができる。しかし、より高い信頼性を得るためには、プレーン状電極１１１，１１２上及びプレーン状電極１２１，１２２上の両方に突起状導体５０を突設することが好ましい。   In the above embodiment, the plain electrodes 121 and 112 disposed on the capacitor main surface 102 of the ceramic sintered body 104 and the plane electrodes 121 and 112 disposed on the capacitor back surface 103 of the ceramic sintered body 104. Projection-like conductors 50 are respectively provided on 122. However, the protruding conductor 50 may protrude from only one of the plain electrodes 111 and 112 and the plane electrodes 121 and 122. In this case, it is preferable that the protruding conductor 50 protrudes only on the plane electrodes 111 and 112 on the first buildup layer 31 side where high accuracy is required because the IC chip 21 is mounted. With such a configuration, since the number of the protruding conductors 50 is reduced, the manufacturing cost of the wiring board 10 can be reduced. However, in order to obtain higher reliability, it is preferable to project the protruding conductors 50 on both the plane electrodes 111 and 112 and the plane electrodes 121 and 122.

・上記実施形態では、プレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０を突設した後で、プレーン状電極１１１，１１２，１２１，１２２を構成するめっき層１５２の表面と、突起状導体５０の表面とを同時に粗化していた。しかし、プレーン状電極１１１，１１２，１２１，１２２を形成した時点で一度粗化した後、突起状導体５０を形成した時点で再度粗化するようにしてもよい。このようにすれば、めっき層１５２と突起状導体５０との接続部分も粗化されるため、両者の密着性が向上する（図１１参照）。   In the above embodiment, after the protruding conductor 50 is provided on the plane electrodes 111, 112, 121, 122, the surface of the plating layer 152 constituting the plane electrodes 111, 112, 121, 122 and the protrusion The surface of the conductor 50 was roughened at the same time. However, after the planar electrodes 111, 112, 121, and 122 are formed, they may be roughened once and then roughened again when the protruding conductors 50 are formed. In this way, the connection portion between the plating layer 152 and the protruding conductor 50 is also roughened, so that the adhesion between the two is improved (see FIG. 11).

・上記実施形態の各突起状導体５０は、断面円形状であって、底部５１から頂部５２に行くに従って細くなっていた。しかし、底部５１の直径と頂部５２の直径とが等しい略円筒状の突起状導体２５０であってもよい（図１２参照）。さらに、底部５１の断面形状が、プレーン状電極１１１，１１２，１２１，１２２との接続部分に行くに従って幅広になる突起状導体２５１であってもよい（図１３参照）。   Each protrusion-like conductor 50 in the above embodiment has a circular cross section, and becomes thinner from the bottom 51 to the top 52. However, it may be a substantially cylindrical protruding conductor 250 in which the diameter of the bottom 51 and the diameter of the top 52 are equal (see FIG. 12). Furthermore, the cross-sectional shape of the bottom 51 may be a protruding conductor 251 that becomes wider as it goes to the connection portion with the plane electrodes 111, 112, 121, 122 (see FIG. 13).

・上記実施形態の突起状導体５０は、銅めっきによって形成された導体（銅ポスト）であったが、銅ペーストを印刷することによって形成された導体であってもよい。   -Although the protruding conductor 50 of the said embodiment was a conductor (copper post) formed by copper plating, the conductor formed by printing a copper paste may be sufficient.

・上記実施形態のセラミックコンデンサ１０１の構造を変更してもよい。例えば図１４に示される別の実施形態のセラミックコンデンサ１０１Ａのように、コンデンサ主面１０２上に主面側電源用電極２１１と複数の主面側グランド用プレーン状電極１１２とを設けるとともに、コンデンサ裏面１０３上に複数の裏面側電源用プレーン状電極１２１と裏面側グランド用電極（図示略）とを設けてもよい。詳述すると、主面側電源用電極２１１は、コンデンサ主面１０２の略全体を覆うプレーン状電極であり、主面側グランド用プレーン状電極１１２を避けるための孔を複数有している。同様に、裏面側グランド用電極は、コンデンサ裏面１０３の略全体を覆うプレーン状電極であり、裏面側電源用プレーン状電極１２１を避けるための孔を複数有している。   -You may change the structure of the ceramic capacitor 101 of the said embodiment. For example, like the ceramic capacitor 101A of another embodiment shown in FIG. 14, a main surface side power supply electrode 211 and a plurality of main surface side ground plane electrodes 112 are provided on the capacitor main surface 102, and the back surface of the capacitor A plurality of back-side power plane electrodes 121 and back-side ground electrodes (not shown) may be provided on 103. More specifically, the main surface side power supply electrode 211 is a plain electrode that covers substantially the entire capacitor main surface 102, and has a plurality of holes for avoiding the main surface side ground plane electrode 112. Similarly, the back surface side ground electrode is a plain electrode that covers substantially the entire capacitor back surface 103, and has a plurality of holes for avoiding the back surface power supply plane electrode 121.

また図１５に示される別の実施形態のセラミックコンデンサ１０１Ｂのように、コンデンサ主面１０２上に主面側電源用電極２１３と複数の主面側グランド用電極２１４とを設けるとともに、コンデンサ裏面１０３上に複数の裏面側電源用電極（図示略）と裏面側グランド用電極（図示略）とを設けてもよい。詳述すると、主面側電源用電極２１３は、コンデンサ主面１０２の略全体を覆うプレーン状電極であり、主面側グランド用電極２１４を避けるための孔を複数有している。同様に、裏面側グランド用電極は、コンデンサ裏面１０３の略全体を覆うプレーン状電極であり、裏面側電源用電極を避けるための孔を複数有している。また、主面側グランド用電極２１４及び裏面側電源用電極は、直径３５０μｍ×厚さ２５μｍの平面視円形状をなす浮島状のパターンである。   Further, as in a ceramic capacitor 101B of another embodiment shown in FIG. 15, a main surface side power supply electrode 213 and a plurality of main surface side ground electrodes 214 are provided on the capacitor main surface 102, and on the capacitor back surface 103. A plurality of back side power supply electrodes (not shown) and back side ground electrodes (not shown) may be provided. More specifically, the main surface side power supply electrode 213 is a plain electrode that covers substantially the entire capacitor main surface 102 and has a plurality of holes for avoiding the main surface side ground electrode 214. Similarly, the back surface side ground electrode is a plain electrode that covers substantially the entire capacitor back surface 103, and has a plurality of holes for avoiding the back surface side power supply electrode. Further, the main surface side ground electrode 214 and the back surface side power supply electrode are floating island-shaped patterns having a circular shape in plan view with a diameter of 350 μm and a thickness of 25 μm.

さらに、図１６に示される別の実施形態のセラミックコンデンサ１０１Ｃのように、コンデンサ主面１０２上に複数の主面側電源用電極２１２と複数の裏面側電源用プレーン状電極１２１とを設けるとともに、コンデンサ裏面１０３上に複数の裏面側電源用プレーン状電極１２１と複数の裏面側グランド用電極（図示略）とを設けてもよい。詳述すると、主面側電源用電極２１２及び裏面側グランド用電極は、直径３５０μｍ×厚さ２５μｍの平面視円形状をなす浮島状のパターンである。   Further, as in a ceramic capacitor 101C of another embodiment shown in FIG. 16, a plurality of main surface side power supply electrodes 212 and a plurality of back surface side power supply plain electrodes 121 are provided on the capacitor main surface 102, A plurality of back-side power plane electrodes 121 and a plurality of back-side ground electrodes (not shown) may be provided on the capacitor back surface 103. More specifically, the main-surface-side power supply electrode 212 and the back-surface-side ground electrode are floating island-shaped patterns having a circular shape in plan view with a diameter of 350 μm and a thickness of 25 μm.

・配線基板内蔵用部品であるセラミックコンデンサ１０１を多数個取りの手法で製造する場合、多数個取り用の連結基板４０１Ｂにおける複数の製品形成領域Ｒ１を個片化する際の切断予定線に沿って、あらかじめブレーク溝４０２，４０３を形成しておくことがある（図１７参照）。しかしながら、多数個取り用の連結基板４０１Ｂが脆弱なセラミック焼結体製であると、製造過程において連結基板４０１Ｂを流動する際に、ブレーク溝４０２，４０３の箇所で割れたり、ブレーク溝４０２，４０３を起点としてクラック４０５が発生したりすることがある。しかも、連結基板４０１Ｂの基板主面４０８上にめっきレジスト用ドライフィルム材を貼着するラミネート工程を行う場合には、ラミネート時に受ける押圧力により特に割れやクラック４０５が発生しやすくなり、製品歩留まりを低下させてしまう。また、このような割れやクラック４０５の発生を回避するためには、製造時において連結基板４０１Ｂの流動などを慎重に行う必要性が生じ、製造が煩雑なものとなってしまう。そこで、以下に示す別の実施形態の製造方法では、そのための対策を講じている。   When manufacturing the ceramic capacitor 101 which is a wiring board built-in component by a multi-cavity technique, along the planned cutting line when separating the plurality of product formation regions R1 in the multi-cavity connecting substrate 401B In some cases, break grooves 402 and 403 are formed in advance (see FIG. 17). However, if the multi-piece connecting substrate 401B is made of a fragile ceramic sintered body, when the connecting substrate 401B flows in the manufacturing process, the connecting substrate 401B breaks at the break grooves 402, 403 or break grooves 402, 403. The crack 405 may occur from the starting point. Moreover, when performing a laminating process in which a plating resist dry film material is adhered onto the substrate main surface 408 of the connecting substrate 401B, cracks and cracks 405 are particularly likely to occur due to the pressing force applied during laminating, and the product yield is increased. It will decrease. Further, in order to avoid the occurrence of such cracks and cracks 405, it becomes necessary to carefully flow the connecting substrate 401B at the time of manufacturing, and the manufacturing becomes complicated. Therefore, in the manufacturing method of another embodiment shown below, measures are taken for that purpose.

この製造方法では、まず、大判のセラミックのグリーンシート４０４を複数枚形成し、このグリーンシート４０４に内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、グリーンシート４０４における複数の製品形成領域Ｒ１には、後に電源用内部電極層１４１となる電源用内部電極部４４１と、グランド用内部電極層１４２となるグランド用内部電極部４４２とが形成される。また、グリーンシート４０４における非製品形成領域、言い換えると隣接する２つの製品形成領域Ｒ１，Ｒ１間にあるブレーク溝形成領域Ｒ２には、後にダミー内部電極層４５２となるダミー内部電極層形成部４５１が形成される（図１８参照）。ダミー内部電極層形成部４５１は複数層にわたり形成されることが好ましい。この場合、ダミー内部電極層形成部４５１の形成は、共通のニッケルペーストを用いて電源用内部電極部４４１やグランド用内部電極部４４２の形成と同時に行われることがよい。次に、電源用内部電極部４４１が形成されたグリーンシート４０４とグランド用内部電極部４４２が形成されたグリーンシート４０４とを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシート４０４を一体化してグリーンシート積層体４０１Ａを形成する。   In this manufacturing method, first, a plurality of large-sized ceramic green sheets 404 are formed, and nickel paste for internal electrode layers is screen printed on the green sheets 404 and dried. As a result, in the plurality of product formation regions R1 in the green sheet 404, the power supply internal electrode portion 441 that will later become the power supply internal electrode layer 141 and the ground internal electrode portion 442 that will become the ground internal electrode layer 142 are formed. Is done. Further, in the non-product formation region in the green sheet 404, in other words, in the break groove formation region R2 between the two adjacent product formation regions R1 and R1, a dummy internal electrode layer forming portion 451 that will later become the dummy internal electrode layer 452 is provided. Formed (see FIG. 18). The dummy internal electrode layer forming portion 451 is preferably formed over a plurality of layers. In this case, the formation of the dummy internal electrode layer forming portion 451 is preferably performed simultaneously with the formation of the power supply internal electrode portion 441 and the ground internal electrode portion 442 using a common nickel paste. Next, the green sheets 404 on which the power supply internal electrode portions 441 are formed and the green sheets 404 on which the ground internal electrode portions 442 are formed are alternately stacked, and a pressing force is applied in the sheet stacking direction. The green sheets 404 are integrated to form a green sheet laminate 401A.

さらに、レーザー加工機を用いてグリーンシート積層体４０１Ａにビアホールを多数個貫通形成する。次に、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール内に充填し、後にビア導体１３１，１３２となるビア導体形成部４３１を形成する。次に、グリーンシート積層体４０１Ａの上面上に電極用ニッケルペーストを印刷し、グリーンシート積層体４０１Ａの上面側にて各導体部の上端面を覆うようにプレーン状電極１１１，１１２のメタライズ導体層４１１を形成する。また、グリーンシート積層体４０１Ａの下面上に電極用ニッケルペーストを印刷し、グリーンシート積層体４０１Ａの下面側にて各導体部の下端面を覆うようにプレーン状電極１２１，１２２のメタライズ導体層４１１を形成する。   Further, a large number of via holes are formed through the green sheet laminate 401A using a laser processing machine. Next, using a paste press-fitting and filling device (not shown), the via conductor nickel paste is filled into each via hole to form a via conductor forming portion 431 to be the via conductors 131 and 132 later. Next, a nickel paste for an electrode is printed on the upper surface of the green sheet laminate 401A, and the metallized conductor layers of the plain electrodes 111 and 112 are covered so as to cover the upper end surfaces of the respective conductor portions on the upper surface side of the green sheet laminate 401A. 411 is formed. Further, a nickel paste for an electrode is printed on the lower surface of the green sheet laminate 401A, and the metallized conductor layers 411 of the plain electrodes 121 and 122 are covered so as to cover the lower end surfaces of the respective conductor portions on the lower surface side of the green sheet laminate 401A. Form.

その後、グリーンシート積層体４０１Ａの乾燥を行い、各メタライズ導体層４１１をある程度固化させる。この段階で従来周知のブレード装置を用いたブレーク溝形成工程を行い、製品形成領域Ｒ１の外形線に沿って（つまり個片化する際の切断予定線に沿って）、グリーンシート積層体４０１Ａの上面及び下面にブレーク溝４０２，４０３を格子状に形成する（図１９参照）。図１９において具体的には、積層体上面側に断面コ字状のブレーク溝４０２を形成し、積層体下面側にブレーク溝４０２よりも浅く断面Ｖ字状のブレーク溝４０３を形成している。なお、ブレーク溝４０２，４０３の断面形状は特に限定されず適宜変更しても構わない。また、ブレーク溝４０２，４０３は平面方向に沿って連続して形成されていてもよいほか、断続的に（即ちミシン目状に）形成されていてもよい。次に、グリーンシート積層体４０１Ａを脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体製連結基板４０１となる。図２０は、グリーンシート積層体４０１Ａを焼結して得たセラミック焼結体製連結基板４０１を示している。この連結基板４０１は、ブレーク溝４０２，４０３に対応した箇所の内層部に、複数の製品形成領域Ｒ１，Ｒ１間をまたぐダミー内部電極層４５２を備えたものとなる。そのため、他の部分に比べて厚さの薄くなったブレーク溝４０２，４０３の形成部分が補強された状態となる。なお、ダミー内部電極層４５２は、電源用内部電極部４４１、グランド用内部電極層１４２及びビア導体１３１，１３２と連結されておらず、電気的にアイソレートされている。   Thereafter, the green sheet laminate 401A is dried to solidify each metallized conductor layer 411 to some extent. At this stage, a break groove forming process using a conventionally well-known blade device is performed, and along the outline of the product formation region R1 (that is, along the planned cutting line when dividing into individual pieces), the green sheet laminate 401A Break grooves 402 and 403 are formed in a lattice shape on the upper and lower surfaces (see FIG. 19). Specifically, in FIG. 19, a break groove 402 having a U-shaped cross section is formed on the upper surface side of the stacked body, and a break groove 403 having a V-shaped cross section shallower than the break groove 402 is formed on the lower surface side of the stacked body. The cross-sectional shapes of the break grooves 402 and 403 are not particularly limited and may be changed as appropriate. Further, the break grooves 402 and 403 may be formed continuously along the plane direction, or may be formed intermittently (that is, in a perforated shape). Next, the green sheet laminate 401A is degreased and further baked at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic sintered body connection substrate 401. FIG. 20 shows a ceramic sintered body connection substrate 401 obtained by sintering the green sheet laminate 401A. The connection substrate 401 includes a dummy internal electrode layer 452 across a plurality of product formation regions R1 and R1 in an inner layer portion corresponding to the break grooves 402 and 403. For this reason, the formation portions of the break grooves 402 and 403 that are thinner than the other portions are reinforced. The dummy internal electrode layer 452 is not connected to the power supply internal electrode portion 441, the ground internal electrode layer 142, and the via conductors 131 and 132, but is electrically isolated.

もっとも、ブレーク溝形成工程は、上記のように焼結工程前に行われてもよいほか、焼結工程後に行われてもよい。ただし、セラミック焼結体製連結基板４０１が未焼成の段階であれば、連結基板４０１がまだ硬化していない未焼結体であるため、比較的容易にブレーク溝４０２，４０３を加工形成することができるというメリットがある。   But the break groove formation process may be performed before a sintering process as mentioned above, and may be performed after a sintering process. However, if the connection board 401 made of ceramic sintered body is in an unfired stage, the break grooves 402 and 403 can be formed relatively easily because the connection board 401 is an unsintered body that has not yet been cured. There is a merit that you can.

次に、以上のような連結基板作製工程を経て得られた連結基板４０１が有する各メタライズ導体層４１１に対し、無電解銅めっき（厚さ１５μｍ）を行い、プレーン状電極１１１，１１２，１２１，１２２を形成する。   Next, electroless copper plating (thickness: 15 μm) is performed on each metallized conductor layer 411 included in the connection substrate 401 obtained through the above-described connection substrate manufacturing process, and the planar electrodes 111, 112, 121, 122 is formed.

次に、連結基板４０１の基板主面４０８上に、めっきレジスト用ドライフィルム材４８１（厚さ２００μｍ）を貼着し、プレーン状電極１１１，１１２，１２１，１２２を露出させる開口部４８２を複数箇所に有するめっきレジスト４８３を形成する（図２１参照、レジスト形成工程）。次に、電解銅めっきを行って開口部４８２内に銅めっきを析出させ、プレーン状電極１１１，１１２，１２１，１２２上に厚さ１２０μｍの所望形状の突起状導体５０を形成する（図２２参照、突起状導体形成工程）。この後、不要になっためっきレジストを専用の剥離液で剥離する（図２３参照、レジスト剥離工程）。そして、図２３に示す連結基板４０１をブレーク溝４０２，４０３に沿って切断する（ブレーク工程）。以上の結果、連結状態にあった複数のセラミックコンデンサ１０１が個片化されるようになっている。   Next, a plating resist dry film material 481 (thickness: 200 μm) is adhered onto the substrate main surface 408 of the connection substrate 401, and a plurality of openings 482 exposing the plain electrodes 111, 112, 121, and 122 are provided. A plating resist 483 is formed (see FIG. 21, resist formation step). Next, electrolytic copper plating is performed to deposit copper plating in the opening 482 to form a protruding conductor 50 having a desired shape having a thickness of 120 μm on the planar electrodes 111, 112, 121, and 122 (see FIG. 22). Projecting conductor forming step). Thereafter, the plating resist that is no longer needed is stripped with a dedicated stripper (see FIG. 23, resist stripping step). Then, the connecting substrate 401 shown in FIG. 23 is cut along the break grooves 402 and 403 (break process). As a result, a plurality of ceramic capacitors 101 in a connected state are separated into pieces.

そして、本実施形態の製造方法によれば、上述したように、他の部分に比べて厚さの薄くなったブレーク溝４０２，４０３の形成部分が、ダミー内部電極層４５２によって補強されている。よって、この状態で連結基板４０１を流動して押圧力の加わるレジスト形成工程などを行ったとしても、連結基板４０１における割れやクラックの発生を抑制することができ、製品歩留まりを向上させることができる。また、この製造方法によれば、連結基板４０１の製造の煩雑さを軽減することができ、ひいてはセラミックコンデンサ１０１の製造効率を向上させることができる。   According to the manufacturing method of the present embodiment, as described above, the formation portions of the break grooves 402 and 403 that are thinner than the other portions are reinforced by the dummy internal electrode layer 452. Therefore, even if a resist forming process in which a pressing force is applied by flowing through the connection substrate 401 in this state, cracks and generation of cracks in the connection substrate 401 can be suppressed, and the product yield can be improved. . Moreover, according to this manufacturing method, the complexity of manufacturing the connection substrate 401 can be reduced, and as a result, the manufacturing efficiency of the ceramic capacitor 101 can be improved.

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。   Next, the technical ideas grasped by the embodiment described above are listed below.

（１）配線基板に内蔵される配線基板内蔵用部品であって、部品主面及び部品裏面を有する部品本体と、前記部品主面及び前記部品裏面の少なくとも一方の上に配置されるとともに第１の金属材料からなる第１の金属層、及び、前記第１の金属材料よりも導電性の高い第２の金属材料からなり前記第１の金属層の表面を覆う第２の金属層を有するプレーン状電極と、前記第２の金属材料と同じ金属材料を主体として形成され、前記プレーン状電極上の複数箇所に突設された突起状導体とを備え、前記突起状導体の厚さは、前記プレーン状電極の厚さよりも大きいことを特徴とする配線基板内蔵用部品。   (1) A wiring board built-in component built in a wiring board, which is disposed on a component main body having a component main surface and a component back surface, and at least one of the component main surface and the component back surface. A plane having a first metal layer made of a metal material and a second metal layer made of a second metal material having a higher conductivity than the first metal material and covering the surface of the first metal layer. And a protruding conductor formed mainly from the same metal material as the second metal material and projecting at a plurality of locations on the plain electrode, and the thickness of the protruding conductor is A wiring board built-in component characterized in that it is larger than the thickness of a plain electrode.

（２）配線基板に内蔵される配線基板内蔵用部品であって、部品主面及び部品裏面を有する部品本体と、前記部品主面及び前記部品裏面の少なくとも一方の上に配置されるとともに第１の金属材料からなる第１の金属層、及び、前記第１の金属材料よりも導電性の高い第２の金属材料からなり前記第１の金属層の表面を覆う第２の金属層を有するプレーン状電極と、前記第２の金属材料と同じ金属材料を主体として形成され、前記プレーン状電極上の複数箇所に突設された突起状導体とを備え、前記突起状導体の底部の最小幅は、前記プレーン状電極の最小幅よりも小さいことを特徴とする配線基板内蔵用部品。   (2) A wiring board built-in component built in the wiring board, which is disposed on a component main body having a component main surface and a component back surface, and at least one of the component main surface and the component back surface. A plane having a first metal layer made of a metal material and a second metal layer made of a second metal material having a higher conductivity than the first metal material and covering the surface of the first metal layer. And a projecting conductor formed mainly from the same metal material as the second metal material and projecting at a plurality of locations on the plain electrode, and the minimum width of the bottom of the projecting conductor is A wiring board built-in component having a width smaller than the minimum width of the plain electrode.

本発明を具体化した一実施形態の配線基板を示す概略断面図。1 is a schematic cross-sectional view showing a wiring board according to an embodiment of the present invention. セラミックコンデンサを示す概略断面図。The schematic sectional drawing which shows a ceramic capacitor. セラミックコンデンサを示す上面図。The top view which shows a ceramic capacitor. セラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of a ceramic capacitor. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 他の実施形態における配線基板を示す概略断面図。The schematic sectional drawing which shows the wiring board in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサを示す上面図。The top view which shows the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサを示す上面図。The top view which shows the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサを示す上面図。The top view which shows the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment.

符号の説明Explanation of symbols

１０…配線基板
１１…樹脂コア基板
１２…コア主面
１３…コア裏面
３０，３３，３４，３５，３６…樹脂層間絶縁層
３１，３１０…配線積層部としての第１ビルドアップ層
３２…配線積層部としての第２ビルドアップ層
４２…導体層
５０，２５０，２５１…突起状導体
５１…突起状導体の底部
５２…突起状導体の頂部
１０１，１０１Ａ，１０１Ｂ，１０１Ｃ，３０３…配線基板内蔵用部品としてのセラミックコンデンサ
１０２…部品主面としてのコンデンサ主面
１０３…部品裏面としてのコンデンサ裏面
１０４…部品本体としてのセラミック焼結体
１０５…セラミック誘電体層
１１１…プレーン状電極としての主面側電源用プレーン状電極
１１２…プレーン状電極としての主面側グランド用プレーン状電極
１２１…プレーン状電極としての裏面側電源用プレーン状電極
１２２…プレーン状電極としての裏面側グランド用プレーン状電極
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極層としての電源用内部電極層
１４２…内部電極層としてのグランド用内部電極層
１５１…第１の金属層としてのメタライズ導体層
１５２…第２の金属層としてのめっき層
２１１，２１３…プレーン状電極としての主面側電源用電極
４０１…多数個取り用のセラミック焼結体製連結基板
４０２，４０３…ブレーク溝
４５２…ダミー内部電極層
４８１…めっきレジスト用ドライフィルム材
４８２…開口部
４８３…めっきレジスト
Ｒ１…製品形成領域 DESCRIPTION OF SYMBOLS 10 ... Wiring board 11 ... Resin core board 12 ... Core main surface 13 ... Core back surface 30, 33, 34, 35, 36 ... Resin interlayer insulation layers 31, 310 ... 1st buildup layer 32 as wiring lamination part ... Wiring lamination Second buildup layer 42 as a part ... Conductive layers 50, 250, 251 ... Protruding conductor 51 ... Protruding conductor bottom 52 ... Protruding conductor top parts 101, 101A, 101B, 101C, 303 ... Wiring board built-in components Ceramic capacitor 102 as a capacitor main surface 103 as a component main surface ... Capacitor back surface 104 as a component back surface ... Ceramic sintered body 105 as a component body ... Ceramic dielectric layer 111 ... Main surface side power supply as a plain electrode Planar electrode 112... Main surface side ground plane electrode 121 as a plane electrode 121... Back surface as a plane electrode Side power plain electrode 122... Back side ground plain electrode 131 as a plane electrode. Power source capacitor via conductor 132 as a capacitor via conductor 132. Ground capacitor inner via conductor 141 as a capacitor via conductor 141. Power supply internal electrode layer 142 as internal electrode layer ... Ground internal electrode layer 151 as internal electrode layer ... Metalized conductor layer 152 as first metal layer ... Plating layers 211, 213 as second metal layer ... Plain Main-surface-side power supply electrode 401 as a strip-shaped electrode ... Ceramic sintered body connection substrates 402, 403 for taking multiple pieces ... Break groove 452 ... Dummy internal electrode layer 481 ... Dry film material for plating resist 482 ... Opening 483 ... Plating resist R1 ... Product formation area

Claims (12)

配線基板に内蔵される配線基板内蔵用部品であって、
部品主面及び部品裏面を有する部品本体と、
前記部品主面及び前記部品裏面の少なくとも一方の上に配置されるとともに第１の金属材料からなる第１の金属層、及び、前記第１の金属材料よりも導電性の高い第２の金属材料からなり前記第１の金属層の表面を覆う第２の金属層を有するプレーン状電極と、
前記第２の金属材料と同じ金属材料を主体として形成され、前記プレーン状電極上の複数箇所に突設された突起状導体と
を備え、
前記突起状導体の厚さは、前記プレーン状電極の厚さよりも大きく、
前記第２の金属層の表面及び前記突起状導体の表面の少なくとも一部が粗化されており、
前記プレーン状電極は、前記部品主面の略全体を覆うプレーン状電源用電極であり、部品主面側グランド用電極を避けるための孔を複数有している
ことを特徴とする配線基板内蔵用部品。 A wiring board built-in component built in the wiring board,
A component body having a component main surface and a component back surface;
A first metal layer disposed on at least one of the component main surface and the component back surface and made of the first metal material, and a second metal material having higher conductivity than the first metal material A plane electrode having a second metal layer covering the surface of the first metal layer,
Wherein the same metal material as the second metal material is formed mainly, and a projecting been projecting conductors at a plurality of positions on the plane-shaped electrodes,
The thickness of the protruding conductor is larger than the thickness of the plain electrode,
At least part of the surface of the second metal layer and the surface of the protruding conductor is roughened;
The plain electrode is a plain power supply electrode that covers substantially the entire component main surface, and has a plurality of holes for avoiding the component main surface side ground electrode. Wiring board built-in components. 前記第２の金属層の表面における前記突起状導体との接続部分は、粗化されていないことを特徴とする請求項１に記載の配線基板内蔵用部品。The wiring board built-in component according to claim 1, wherein a connection portion with the protruding conductor on the surface of the second metal layer is not roughened. 前記プレーン状電極として、前記部品裏面を覆うプレーン状グランド用電極が設けられており、前記プレーン状グランド用電極は部品裏面側電源用電極を避けるための孔を複数有していることを特徴とする請求項１に記載の配線基板内蔵用部品。As the plane electrode, a plane ground electrode is provided to cover the back surface of the component, and the plane ground electrode has a plurality of holes for avoiding the component back side power supply electrode. The wiring board built-in component according to claim 1. 前記突起状導体の底部は、前記プレーン状電極との接続部分において最も直径が大きくなっていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板内蔵用部品。   The wiring board built-in component according to any one of claims 1 to 3, wherein the bottom of the protruding conductor has the largest diameter at a connection portion with the plain electrode. 前記突起状導体の底部の断面形状は、前記プレーン状電極との接続部分に行くに従って徐々に幅広になるテーパ状をなしていることを特徴とする請求項４に記載の配線基板内蔵用部品。   5. The wiring board built-in component according to claim 4, wherein a cross-sectional shape of a bottom portion of the protruding conductor has a tapered shape that gradually becomes wider toward a connection portion with the plain electrode. 前記突起状導体は、底部から頂部に行くに従って細くなっていることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板内蔵用部品。   The wiring board built-in component according to any one of claims 1 to 5, wherein the protruding conductors become thinner from the bottom to the top. 前記突起状導体は、銅を主体として形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の配線基板内蔵用部品。   The wiring board built-in component according to claim 1, wherein the protruding conductor is formed mainly of copper. 前記突起状導体は、銅めっきによって形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の配線基板内蔵用部品。   The wiring board built-in component according to claim 1, wherein the protruding conductor is formed by copper plating. セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有し、
前記複数の内部電極層に接続される複数のコンデンサ内ビア導体を備え、
前記プレーン状電極が、前記複数のコンデンサ内ビア導体における前記部品主面側及び前記部品裏面側の少なくとも一方の端部に接続され、
前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサである
ことを特徴とする請求項１乃至８のいずれか１項に記載の配線基板内蔵用部品。 Having a structure in which a plurality of internal electrode layers are laminated via a ceramic dielectric layer;
A plurality of via conductors in the capacitor connected to the plurality of internal electrode layers,
The plain electrode is connected to at least one end of the component main surface side and the component back surface side in the plurality of capacitor via conductors,
9. The wiring board built-in component according to claim 1, wherein the plurality of via conductors in the capacitor are via array type ceramic capacitors in which the via conductors are arranged in an array as a whole. 請求項１乃至９のいずれか１項に記載の配線基板内蔵用部品が、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されることを特徴とする配線基板。   The wiring board built-in component according to any one of claims 1 to 9, wherein the wiring board built-in component has a structure in which a resin core board having a core main surface and a core back surface or a resin interlayer insulating layer and a conductor layer are stacked. A wiring board that is housed in a section. 請求項１乃至９のいずれか１項に記載の配線基板内蔵用部品を多数個取りの手法で製造する方法であって、
平面方向に沿って配置された複数の製品形成領域を備え、前記複数の製品形成領域を個片化する際の切断予定線に沿ってブレーク溝が形成され、前記ブレーク溝に対応した箇所の内層部に前記複数の製品形成領域間をまたぐダミー内部電極層が形成された多数個取り用のセラミック焼結体製連結基板を作製する連結基板作製工程と、
前記セラミック焼結体製連結基板の基板主面上にめっきレジスト用ドライフィルム材を貼着し、前記プレーン状電極を露出させる開口部を複数箇所に有するめっきレジストを形成するレジスト形成工程と、
めっきを行って前記開口部内に前記突起状導体を形成する突起状導体形成工程と、
前記めっきレジストを剥離するレジスト剥離工程と、
前記レジスト剥離工程後、前記セラミック焼結体製連結基板を前記ブレーク溝に沿って切断し、複数の配線基板内蔵用部品を個片化するブレーク工程と
を含むことを特徴とする配線基板内蔵用部品の製造方法。 A method for manufacturing a wiring board built-in component according to any one of claims 1 to 9 by a multi-cavity method,
A plurality of product forming regions arranged along a planar direction, wherein a break groove is formed along a planned cutting line when the plurality of product forming regions are separated into pieces, and an inner layer at a location corresponding to the break groove A connection substrate manufacturing step of manufacturing a ceramic sintered body connection substrate for multi-cavity in which a dummy internal electrode layer is formed across the plurality of product formation regions in the part;
A resist forming step of attaching a dry film material for a plating resist on the substrate main surface of the connection substrate made of the ceramic sintered body, and forming a plating resist having openings at a plurality of locations exposing the plain electrode;
A protruding conductor forming step of performing plating to form the protruding conductor in the opening; and
A resist stripping process for stripping the plating resist;
After the resist stripping step, the step includes a break step of cutting the ceramic sintered body connection board along the break groove to separate a plurality of wiring board built-in components into individual pieces. A manufacturing method for parts. 前記ブレーク溝及び前記ダミー内部電極層は、前記セラミック焼結体製連結基板が未焼成のときに形成されることを特徴とする請求項１１に記載の配線基板内蔵用部品の製造方法。   12. The method for manufacturing a wiring board built-in component according to claim 11, wherein the break groove and the dummy internal electrode layer are formed when the ceramic sintered body connection substrate is not fired.
JP2007331254A 2007-06-21 2007-12-24 Wiring board built-in component and manufacturing method thereof, wiring board Expired - Fee Related JP5179856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331254A JP5179856B2 (en) 2007-06-21 2007-12-24 Wiring board built-in component and manufacturing method thereof, wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007163530 2007-06-21
JP2007163530 2007-06-21
JP2007331254A JP5179856B2 (en) 2007-06-21 2007-12-24 Wiring board built-in component and manufacturing method thereof, wiring board

Publications (2)

Publication Number Publication Date
JP2009027125A JP2009027125A (en) 2009-02-05
JP5179856B2 true JP5179856B2 (en) 2013-04-10

Family

ID=40398618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331254A Expired - Fee Related JP5179856B2 (en) 2007-06-21 2007-12-24 Wiring board built-in component and manufacturing method thereof, wiring board

Country Status (1)

Country Link
JP (1) JP5179856B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395489B2 (en) * 2009-03-30 2014-01-22 日本特殊陶業株式会社 Electronic component and manufacturing method thereof, wiring board
JP5707710B2 (en) * 2010-03-08 2015-04-30 Tdk株式会社 Multilayer chip parts
JP5246215B2 (en) 2010-07-21 2013-07-24 株式会社村田製作所 Ceramic electronic components and wiring boards
JP5559717B2 (en) * 2011-02-01 2014-07-23 日本特殊陶業株式会社 Manufacturing method of electronic parts
JP6103054B2 (en) * 2013-06-18 2017-03-29 株式会社村田製作所 Manufacturing method of resin multilayer substrate
WO2018168709A1 (en) * 2017-03-14 2018-09-20 株式会社村田製作所 Circuit module and method for producing same
CN220341049U (en) * 2020-12-25 2024-01-12 株式会社村田制作所 Electronic component and circuit module
WO2023127469A1 (en) * 2021-12-27 2023-07-06 株式会社村田製作所 Multilayer ceramic capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583396B2 (en) * 2001-10-31 2004-11-04 富士通株式会社 Semiconductor device manufacturing method, thin film multilayer substrate, and manufacturing method thereof
JP4638657B2 (en) * 2003-03-19 2011-02-23 太陽誘電株式会社 Electronic component built-in multilayer board
JP2006100422A (en) * 2004-09-28 2006-04-13 Ngk Spark Plug Co Ltd Multilayer capacitor and manufacturing method thereof
JP4405478B2 (en) * 2005-08-05 2010-01-27 日本特殊陶業株式会社 WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP5089880B2 (en) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 Capacitor for wiring board built-in, wiring board with built-in capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009027125A (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5089880B2 (en) Capacitor for wiring board built-in, wiring board with built-in capacitor and manufacturing method thereof
JP5129645B2 (en) Manufacturing method of wiring board with built-in components
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP5179856B2 (en) Wiring board built-in component and manufacturing method thereof, wiring board
JP4954824B2 (en) Wiring board with built-in components, capacitor for wiring board
JP2007067369A (en) Wiring board and method of manufacturing the same, and ceramic chip for embedment
WO2015083345A1 (en) Wiring board with embedded components and manufacturing method thereof
JP5078759B2 (en) Wiring board built-in electronic components and wiring board
JP5020671B2 (en) Wiring board with built-in capacitor
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP2009105344A (en) Wiring substrate with built-in plate-like component, and manufacturing method therefor
JP2010021368A (en) Wiring board with built-in component and manufacturing method thereof
JP5172319B2 (en) Manufacturing method of ceramic parts
JP2007067370A (en) Wiring board and method of manufacturing the same, and ceramic chip for embedment
JP5192864B2 (en) Manufacturing method of wiring board with built-in components
JP2015109346A (en) Component incorporated wiring board and manufacturing method thereof
JP2009147177A (en) Capacitor incorporated in wiring board, and wiring board
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP2008244029A (en) Wiring board with built-in component, and component used therefor
JP4668822B2 (en) Wiring board manufacturing method
JP2015141953A (en) Component built-in wiring board and method for manufacturing the same
JP5122846B2 (en) Wiring board with built-in capacitor
JP4795860B2 (en) Capacitor, wiring board
JP5095456B2 (en) Manufacturing method of wiring board with built-in components
JP2007149718A (en) Wiring board incorporating via array capacitor and its manufacturing process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R150 Certificate of patent or registration of utility model

Ref document number: 5179856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees