JP2009147177A - Capacitor incorporated in wiring board, and wiring board - Google Patents

Capacitor incorporated in wiring board, and wiring board Download PDF

Info

Publication number
JP2009147177A
JP2009147177A JP2007324079A JP2007324079A JP2009147177A JP 2009147177 A JP2009147177 A JP 2009147177A JP 2007324079 A JP2007324079 A JP 2007324079A JP 2007324079 A JP2007324079 A JP 2007324079A JP 2009147177 A JP2009147177 A JP 2009147177A
Authority
JP
Japan
Prior art keywords
capacitor
conductor
wiring board
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007324079A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamamoto
洋 山本
Toshitake Seki
寿毅 関
Ichiei Higo
一詠 肥後
Satoshi Hirano
訓 平野
Atsushi Otsuka
淳 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007324079A priority Critical patent/JP2009147177A/en
Publication of JP2009147177A publication Critical patent/JP2009147177A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacitor, which is incorporated in a wiring board, in which a projecting conductor can be accurately formed on an external electrode. <P>SOLUTION: A ceramic sintered compact 104 of a ceramic capacitor 101 has such a structure that an internal electrode layer 141 for a power source and an internal electrode layer 142 for ground are alternately laminated and disposed through a ceramic dielectric layer 105. In the ceramic sintered compact 104, a plurality of intra-capacitor via conductors 131 and 132 communicating a capacitor main surface 102 and a capacitor back surface 103 are formed. On the capacitor main surface 102 and on the capacitor back surface 103, a plurality of planar electrodes 111, 112, 121 and 122 are disposed. The projected conductor 50 is projected on the planar electrodes 111, 112, 121 and 122, and the projecting conductors 50 is narrowed from the peak part to the bottom part. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、配線基板に内蔵された状態で使用される配線基板内蔵用コンデンサ及びそのコンデンサを内蔵した配線基板に関するものである。   The present invention relates to a wiring board built-in capacitor used in a state of being built in a wiring board and a wiring board having the capacitor built therein.

コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１参照）や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。   In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, a method is generally employed in which a package is prepared by mounting an IC chip on an IC chip mounting wiring board, and the package is mounted on a motherboard. In a wiring board for mounting an IC chip constituting this type of package, it has been proposed to provide a capacitor (also referred to as a “capacitor”) in order to reduce switching noise of the IC chip and stabilize the power supply voltage. . For example, a wiring substrate in which a capacitor is embedded in a resin core substrate (see, for example, Patent Document 1) and a wiring substrate in which a capacitor is embedded in a buildup layer formed on the front surface or the back surface of the resin core substrate have been proposed. .

上記コンデンサを樹脂コア基板やビルドアップ層に内蔵する場合、コンデンサの表面及び裏面には薄いプレーン状の外部電極が存在するのみであって凹凸が少ないため、コンデンサが平面方向に位置ずれする可能性がある。また、コンデンサと、コンデンサの表面や裏面に接する絶縁樹脂層（例えば、ビルドアップ層を構成する樹脂層間絶縁層など）との密着性に問題が生じる場合がある。その結果、コンデンサと絶縁樹脂層との間にデラミネーションが発生して製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。   When the above capacitor is built in a resin core substrate or build-up layer, there is only a thin plain external electrode on the front and back surfaces of the capacitor and there are few irregularities, so the capacitor may be displaced in the plane direction. There is. In addition, there may be a problem in the adhesion between the capacitor and an insulating resin layer (for example, a resin interlayer insulating layer constituting a buildup layer) in contact with the front and back surfaces of the capacitor. As a result, the wiring board manufactured by causing delamination between the capacitor and the insulating resin layer becomes a defective product, which may reduce the reliability of the wiring board.

この対策として、外部電極上に突起状導体を突設した配線基板内蔵用コンデンサが開発されている。外部電極上に突起状導体を突設することにより、配線基板への内蔵時に、突起状導体が配線基板を構成する絶縁樹脂層に噛み込むようになる。従って、内蔵時における配線基板内蔵用コンデンサの位置ずれが防止される。しかも、突起状導体を形成することで、配線基板内蔵用コンデンサと絶縁樹脂層との接触面積が大きくなるため、両者の密着性が向上する。   As a countermeasure against this, a wiring board built-in capacitor having a protruding conductor projecting on an external electrode has been developed. By projecting the projecting conductors on the external electrodes, the projecting conductors bite into the insulating resin layer constituting the circuit board when incorporated in the circuit board. Therefore, the positional deviation of the wiring board built-in capacitor during built-in can be prevented. Moreover, since the contact area between the wiring board built-in capacitor and the insulating resin layer is increased by forming the protruding conductor, the adhesion between the two is improved.

この配線基板内蔵用コンデンサの突起状導体は、例えば、コンタクト露光法を用いて円柱状に形成される。具体的には、コンデンサを構成するセラミック基板上にドライフィルムを貼着するとともに、そのドライフィルム上にガラスマスクを密着させ、この状態で露光処理を行う。続いて現像処理を行って不要部分を溶解除去することで、外部電極上に開口部を有する所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、前記めっきレジストを溶解除去し、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、コンデンサの外部電極上に突設された突起状導体を得ることができる。   The protruding conductor of the wiring board built-in capacitor is formed in a cylindrical shape by using, for example, a contact exposure method. Specifically, a dry film is stuck on a ceramic substrate constituting the capacitor, and a glass mask is adhered to the dry film, and exposure processing is performed in this state. Subsequently, development processing is performed to dissolve and remove unnecessary portions, thereby forming a predetermined pattern of plating resist having openings on the external electrodes. In this state, electrolytic copper plating is performed using the electroless copper plating layer as a common electrode, and then the plating resist is dissolved and removed, and unnecessary electroless copper plating layer is removed by etching. As a result, it is possible to obtain a protruding conductor protruding on the external electrode of the capacitor.

また、特許文献２には、セラミックコンデンサにおいてコンデンサ内ビア導体をコンデンサ主面及びコンデンサ裏面から突出させ、そのコンデンサを配線基板に内蔵する技術が提案されている。この配線基板では、コンデンサ主面及びコンデンサ裏面から突出したコンデンサ内ビア導体が絶縁樹脂層に噛み込むことによってコンデンサの位置ずれが防止される。
特開２００５−３９２４３号公報（図４など） 特開２００３−２４９４１４号公報（図１など） Patent Document 2 proposes a technique in which a via conductor in a capacitor protrudes from a capacitor main surface and a capacitor back surface in a ceramic capacitor, and the capacitor is built in a wiring board. In this wiring board, the capacitor via displacement protruding from the capacitor main surface and the capacitor back surface is engaged with the insulating resin layer, thereby preventing displacement of the capacitor.
Japanese Patent Laying-Open No. 2005-39243 (FIG. 4 etc.) JP2003-249414A (FIG. 1 etc.)

ところが、セラミック基板は、その焼成時に寸法バラツキが発生する。この寸法バラツキが大きくなると、外部電極からずれた位置に突起状導体が形成されてしまうことがある。そして、その突起状導体の位置ズレ不良によってセラミックコンデンサの製品歩留まりが悪化してしまう。また一般に、上記セラミック基板は、コンデンサとなるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用基板として製造され、この多数個取り用基板を分割することによって複数個のコンデンサが効率よく製造される。この多数個取り用基板によって得られるコンデンサの数（取り数）が多くなり、多数個取り用基板が大判となる場合、寸法バラツキが発生しやすくなるため、外部電極に対する突起状導体の位置精度が悪くなる。   However, dimensional variation occurs during firing of the ceramic substrate. When this dimensional variation increases, a protruding conductor may be formed at a position shifted from the external electrode. And the product yield of a ceramic capacitor will deteriorate by the position shift defect of the protruding conductor. In general, the ceramic substrate is manufactured as a multi-cavity substrate having a structure in which a plurality of product regions to be capacitors are arranged vertically and horizontally along a plane direction. Capacitors are efficiently manufactured. If the number of capacitors obtained by this multi-chip substrate increases (number of capacitors) and the multi-chip substrate becomes large, dimensional variations are likely to occur. Therefore, the positional accuracy of the protruding conductor with respect to the external electrode is increased. Deteriorate.

また、特許文献２のコンデンサは、コンデンサ内ビア導体をコンデンサ主面及びコンデンサ裏面から突出させたものである。このコンデンサ内ビア導体は、一般的に表面粗化が困難なニッケルからなり、さらに、大きさや形に制約を受けるため、コンデンサと樹脂絶縁層との密着性を十分に高めることができない。   In addition, the capacitor disclosed in Patent Document 2 has a via conductor in a capacitor protruding from the capacitor main surface and the capacitor back surface. The internal via conductor of the capacitor is generally made of nickel, which is difficult to roughen the surface, and is further restricted in size and shape, so that the adhesion between the capacitor and the resin insulating layer cannot be sufficiently improved.

本発明は上記の課題に鑑みてなされたものであり、その目的は、外部電極上に突起状導体を正確に形成することができ、配線基板を構成する絶縁樹脂層との密着性を十分に確保することができる配線基板内蔵用コンデンサを提供することにある。また本発明の別の目的は、上記の配線基板内蔵用コンデンサを内蔵した好適な配線基板を提供することにある。   The present invention has been made in view of the above-described problems, and the object thereof is to accurately form a protruding conductor on an external electrode and sufficiently adhere to an insulating resin layer constituting a wiring board. The object is to provide a wiring board built-in capacitor that can be secured. Another object of the present invention is to provide a suitable wiring board having the wiring board built-in capacitor.

そして上記課題を解決するための手段（手段１）としては、配線基板に内蔵される配線基板内蔵用コンデンサであって、基板主面及び基板裏面を有し、複数の内部電極がセラミック誘電体層を介して積層配置されたセラミック基板と、前記複数の内部電極に接続される複数のコンデンサ内ビア導体と、前記基板主面及び前記基板裏面の少なくとも一方の上に配置され、前記複数のコンデンサ内ビア導体における前記基板主面側及び前記基板裏面側の少なくとも一方の端部に接続される外部電極と、前記外部電極上に突設された頂部と底部とを有する突起状導体とを備え、前記突起状導体は、頂部から底部に行くに従って細くなっていることを特徴とする配線基板内蔵用コンデンサがある。   A means (means 1) for solving the above problems is a wiring board built-in capacitor built in the wiring board, which has a substrate main surface and a substrate back surface, and the plurality of internal electrodes are ceramic dielectric layers. A ceramic substrate disposed via the plurality of internal electrodes, a plurality of via conductors in the capacitor connected to the plurality of internal electrodes, and disposed on at least one of the main surface of the substrate and the back surface of the substrate, and in the plurality of capacitors An external electrode connected to at least one end of the substrate main surface side and the substrate back surface side of the via conductor, and a protruding conductor having a top and a bottom protruding from the external electrode, There is a wiring board built-in capacitor characterized in that the protruding conductors become thinner from the top to the bottom.

従って、手段１の配線基板内蔵用コンデンサによると、外部電極上に突起状導体が突設されており、その突起状導体は頂部から底部に行くに従って細くなるよう形成されている。このため、配線基板への内蔵時に、突起状導体が配線基板を構成する絶縁樹脂層に確実に嵌合して密着性を向上できるため、配線基板の信頼性が高められる。また、突起状導体の底部の径が小さいため、外部電極に対する突起状電極のクリアランスが大きくなる。その結果、外部電極上からはみだすことなく正確な位置に突起状導体を設けることができる。また、突起状導体の頂部は大きいため、配線基板における導体層との接続を確実に行うことができる。   Therefore, according to the capacitor for wiring board built-in means 1, the protruding conductor is provided on the external electrode, and the protruding conductor is formed so as to become thinner from the top to the bottom. For this reason, when incorporated in the wiring board, the protruding conductor can be surely fitted into the insulating resin layer constituting the wiring board and the adhesion can be improved, so that the reliability of the wiring board is improved. Further, since the diameter of the bottom of the protruding conductor is small, the clearance of the protruding electrode with respect to the external electrode is increased. As a result, the protruding conductor can be provided at an accurate position without protruding from the external electrode. Moreover, since the top part of the protruding conductor is large, the connection with the conductor layer in the wiring board can be reliably performed.

前記突起状導体の頂部の径は、前記突起状導体の底部の径の１倍よりも大きく５倍よりも小さいことが好ましく、前記突起状導体の底部の径の１倍よりも大きく２倍よりも小さいことがより好ましい。また、前記突起状導体の頂部の径は、前記突起状導体の高さよりも大きく、前記突起状導体の底部の径は、前記突起状導体の高さ以下の大きさであることが好ましい。さらに、前記突起状導体の頂部の径は、前記外部電極の最大幅よりも小さいことが好ましい。この理由は、突起状導体の底部の径が小さすぎると、外部電極との接続強度が不十分となり、突起状導体の底部の径が大きすぎると、外部電極から突起状導体がはみ出して位置ズレ不良となる可能性が高まるからである。また、突起状導体の頂部が小さすぎると、わずかな位置ズレにより配線基板の導体層との接続が困難となり、突起状導体の頂部が大きすぎると、配線基板における導体層の微細なパターンとの誤接続が問題となるためである。さらに、突起状導体の頂部の径が底部の径の５倍よりも大きくなる場合、めっきによる突起状導体の形成後にて、めっきレジストの剥離が困難となるといった問題が生じてしまう。   The diameter of the top of the projecting conductor is preferably greater than 1 and less than 5 times the diameter of the bottom of the projecting conductor, more than 1 and more than 2 times the diameter of the bottom of the projecting conductor. Is preferably smaller. Moreover, it is preferable that the diameter of the top part of the said projecting conductor is larger than the height of the said projecting conductor, and the diameter of the bottom part of the said projecting conductor is below the height of the said projecting conductor. Furthermore, it is preferable that the diameter of the top portion of the protruding conductor is smaller than the maximum width of the external electrode. The reason for this is that if the diameter of the bottom of the protruding conductor is too small, the connection strength with the external electrode will be insufficient, and if the diameter of the bottom of the protruding conductor is too large, the protruding conductor will protrude from the external electrode. This is because the possibility of failure increases. Also, if the top of the protruding conductor is too small, it is difficult to connect to the conductor layer of the wiring board due to a slight misalignment, and if the top of the protruding conductor is too large, the fine pattern of the conductor layer on the wiring board This is because incorrect connection becomes a problem. Furthermore, when the diameter of the top of the protruding conductor is larger than five times the diameter of the bottom, there arises a problem that it is difficult to remove the plating resist after the formation of the protruding conductor by plating.

また、前記配線基板内蔵用コンデンサとしては、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。   The wiring board built-in capacitor is preferably a via array type ceramic capacitor in which the plurality of via conductors in the capacitor are arranged in an array as a whole. With such a structure, the inductance of the capacitor can be reduced, and noise absorption and voltage stabilization can be achieved.

前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。   As the ceramic dielectric layer, a sintered body of a high-temperature fired ceramic such as alumina, aluminum nitride, boron nitride, silicon carbide, silicon nitride, or the like is preferably used, and for borosilicate glass or lead borosilicate glass. A sintered body of low-temperature fired ceramic such as glass ceramic to which an inorganic ceramic filler such as alumina is added is preferably used. In this case, it is also preferable to use a sintered body of a dielectric ceramic such as barium titanate, lead titanate, or strontium titanate depending on the application. When a dielectric ceramic sintered body is used, a capacitor having a large capacitance can be easily realized.

前記内部電極及び前記コンデンサ内ビア導体としては特に限定されないが、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。   Although it does not specifically limit as said internal electrode and said via conductor in a capacitor | condenser, It is preferable that it is a metallized conductor. The metallized conductor is formed by applying a conductive paste containing metal powder by a conventionally well-known method, for example, a metallized printing method, followed by baking. When the metallized conductor and the ceramic dielectric layer are formed by the co-firing method, the metal powder in the metallized conductor needs to have a melting point higher than the firing temperature of the ceramic dielectric layer. For example, when the ceramic dielectric layer is made of a so-called high-temperature fired ceramic (for example, alumina or the like), nickel (Ni), tungsten (W), molybdenum (Mo), manganese (Mn), or the like is used as the metal powder in the metallized conductor. And their alloys can be selected. When the ceramic dielectric layer is made of a so-called low-temperature fired ceramic (for example, glass ceramic), copper (Cu) or silver (Ag) or an alloy thereof can be selected as the metal powder in the metallized conductor.

前記外部電極は、第１の金属材料からなる第１の金属層、及び、前記第１の金属材料よりも導電性の高い第２の金属材料からなり前記第１の金属層の表面を覆う第２の金属層を有することが好ましい。前記第１の金属層としては特に限定されないが、前記メタライズ導体層であることが好ましい。なお、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、第１の金属層を構成する第１の金属材料（メタライズ導体層中の金属粉末）として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、第１の金属材料として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。一方、第２の金属層を構成する第２の金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。なお、第１の金属材料が例えばニッケルである場合、第２の金属材料としては、ニッケルよりも導電性の高い銅などが挙げられる。なお、前記第２の金属層の表面は粗化されていることが好ましい。このようにすれば、第２の金属層と配線基板を構成する絶縁樹脂層との接触面積が大きくなるため、配線基板内蔵用コンデンサと絶縁樹脂層との密着性がよりいっそう向上する。   The external electrode includes a first metal layer made of a first metal material and a second metal material made of a second metal material having higher conductivity than the first metal material and covering a surface of the first metal layer. It is preferable to have two metal layers. Although it does not specifically limit as said 1st metal layer, It is preferable that it is the said metallized conductor layer. When the ceramic dielectric layer is made of a so-called high-temperature fired ceramic (for example, alumina), nickel (Ni) is used as the first metal material (metal powder in the metallized conductor layer) constituting the first metal layer. , Tungsten (W), molybdenum (Mo), manganese (Mn), etc., and alloys thereof can be selected. When the ceramic dielectric layer is made of a so-called low-temperature fired ceramic (for example, glass ceramic), copper (Cu), silver (Ag), or the like, or an alloy thereof can be selected as the first metal material. On the other hand, examples of the second metal material constituting the second metal layer include copper, silver, iron, cobalt, and nickel. Note that when the first metal material is, for example, nickel, examples of the second metal material include copper having higher conductivity than nickel. The surface of the second metal layer is preferably roughened. In this way, the contact area between the second metal layer and the insulating resin layer constituting the wiring board is increased, so that the adhesion between the wiring board built-in capacitor and the insulating resin layer is further improved.

前記突起状導体は、その表面が粗化されていることが好ましい。このようにすれば、突起状導体と配線基板を構成する絶縁樹脂層との接触面積が大きくなるため、配線基板内蔵用コンデンサと絶縁樹脂層との密着性がよりいっそう向上する。   It is preferable that the surface of the protruding conductor is roughened. In this way, the contact area between the protruding conductor and the insulating resin layer constituting the wiring board is increased, so that the adhesion between the wiring board built-in capacitor and the insulating resin layer is further improved.

前記突起状導体は、前記第２の金属材料と同じ金属材料を主体として形成される。突起状導体を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられるが、特に、前記突起状導体は、銅を主体として形成されていることが好ましい。このようにすれば、突起状導体を他の材料を主体として形成する場合よりも、突起状導体の低抵抗化が図られるとともに、突起状導体の導電性が向上する。しかも、突起状導体が比較的柔らかい銅を主体として形成されるため、突起状導体の粗化が容易になる。   The protruding conductor is formed mainly of the same metal material as the second metal material. Examples of the metal material constituting the protruding conductor include copper, silver, iron, cobalt, nickel, etc. In particular, the protruding conductor is preferably formed mainly of copper. In this way, the resistance of the protruding conductor can be reduced and the conductivity of the protruding conductor can be improved as compared with the case where the protruding conductor is mainly formed of another material. In addition, since the protruding conductor is formed mainly of relatively soft copper, it is easy to roughen the protruding conductor.

さらに、突起状導体は、めっきによって形成される。なお、突起状導体が銅を主体として形成される場合、前記突起状導体は、銅めっきによって形成されていることが好ましい。このようにすれば、突起状導体を例えば導電性ペーストなどによって形成する場合に比べて、突起状導体の導電性が向上する。   Furthermore, the protruding conductor is formed by plating. In addition, when the protruding conductor is formed mainly of copper, the protruding conductor is preferably formed by copper plating. In this way, the conductivity of the protruding conductor is improved as compared with the case where the protruding conductor is formed of, for example, a conductive paste.

また、本発明の課題を解決するための別の手段（手段２）としては、前記配線基板内蔵用コンデンサが、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されていることを特徴とする配線基板がある。   Further, as another means (means 2) for solving the problem of the present invention, the wiring board built-in capacitor is in a resin core substrate having a core main surface and a core back surface, or a resin interlayer insulating layer and a conductor. There is a wiring board characterized in that it is housed in a wiring laminated portion having a structure in which layers are laminated.

従って、手段２の配線基板によると、外部電極上に設けられた突起状導体が樹脂層間絶縁層などに確実に噛み込むようになるため、配線基板内蔵用コンデンサの位置ずれを防止できる。しかも、突起状導体を形成することで、配線基板内蔵用コンデンサと樹脂層間絶縁層との接触面積が大きくなるため、両者の密着性が向上する。従って、配線基板内蔵用コンデンサと樹脂層間絶縁層との間でのデラミネーションの発生を防止でき、配線基板の信頼性が高くなる。   Therefore, according to the wiring board of the means 2, the protruding conductor provided on the external electrode surely bites into the resin interlayer insulating layer or the like, so that the positional deviation of the wiring board built-in capacitor can be prevented. In addition, since the projecting conductor is formed, the contact area between the wiring board built-in capacitor and the resin interlayer insulating layer is increased, so that the adhesion between the two is improved. Therefore, it is possible to prevent the occurrence of delamination between the wiring board built-in capacitor and the resin interlayer insulating layer, and the reliability of the wiring board is improved.

前記樹脂コア基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。   Specific examples of the resin core substrate include an EP resin (epoxy resin) substrate, a PI resin (polyimide resin) substrate, a BT resin (bismaleimide / triazine resin) substrate, and a PPE resin (polyphenylene ether resin) substrate. In addition, a substrate made of a composite material of these resins and organic fibers such as glass fibers (glass woven fabric or glass nonwoven fabric) or polyamide fibers may be used. Alternatively, a substrate made of a resin-resin composite material obtained by impregnating a thermosetting resin such as an epoxy resin with a three-dimensional network fluorine-based resin base material such as continuous porous PTFE may be used.

上記配線基板を構成する配線積層部は、高分子材料を主体とする樹脂層間絶縁層及び導体層を積層した構造を有している。なお、配線積層部は、前記コア主面上及び前記コア裏面上のいずれか一方にのみ形成されていてもよいし、前記コア主面上及び前記コア裏面上の両方に形成されていてもよいが、前記コア主面上及び前記コア裏面上の両方に形成されることが好ましい。このように構成すれば、コア主面上に形成された配線積層部とコア裏面上に形成された配線積層部との両方に電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。   The wiring laminated portion constituting the wiring board has a structure in which a resin interlayer insulating layer mainly composed of a polymer material and a conductor layer are laminated. In addition, the wiring lamination | stacking part may be formed only in any one on the said core main surface and the said core back surface, and may be formed in both on the said core main surface and the said core back surface. Is preferably formed on both the core main surface and the core back surface. With this configuration, an electric circuit can be formed in both the wiring laminated portion formed on the core main surface and the wiring laminated portion formed on the back surface of the core, thereby further enhancing the functionality of the wiring board. Can be planned.

前記樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。   The resin interlayer insulation layer can be appropriately selected in consideration of insulation, heat resistance, moisture resistance and the like. Preferred examples of the material for forming the resin interlayer insulating layer include thermosetting resins such as epoxy resins, phenol resins, urethane resins, silicone resins, and polyimide resins, and thermoplastic resins such as polycarbonate resins, acrylic resins, polyacetal resins, and polypropylene resins. Etc. In addition, composite materials of these resins and organic fibers such as glass fibers (glass woven fabrics and glass nonwoven fabrics) and polyamide fibers, or three-dimensional network fluorine-based resin base materials such as continuous porous PTFE, epoxy resins, etc. A resin-resin composite material impregnated with a thermosetting resin may be used.

以下、本発明を配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。   Hereinafter, an embodiment in which the present invention is embodied in a wiring board will be described in detail with reference to the drawings.

図１に示されるように、本実施の形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、略矩形板状の樹脂コア基板１１と、樹脂コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、樹脂コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２（配線積層部）とからなる。   As shown in FIG. 1, the wiring board 10 of the present embodiment is a wiring board for mounting an IC chip. The wiring substrate 10 includes a substantially rectangular plate-shaped resin core substrate 11, a first buildup layer 31 (wiring laminated portion) formed on the core main surface 12 (upper surface in FIG. 1) of the resin core substrate 11, a resin It consists of a second buildup layer 32 (wiring laminate) formed on the core back surface 13 (the lower surface in FIG. 1) of the core substrate 11.

樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、第１ビルドアップ層３１の表面３９に設定されている。また、第２層の樹脂層間絶縁層３５内における複数箇所にはビア導体４３が形成されている。各ビア導体４３の下端となる箇所は、樹脂層間絶縁層３３の表面上に形成された導体層４２に接続されており、各ビア導体４３の上端となる箇所は、樹脂層間絶縁層３５の表面上に形成された端子パッド４４に接続されている。このビア導体４３は、導体層４２及び端子パッド４４を相互に電気的に接続している。   The first buildup layer 31 formed on the core main surface 12 of the resin core substrate 11 includes two resin interlayer insulating layers 33 and 35 made of thermosetting resin (epoxy resin), and a conductor layer 42 made of copper. Are alternately stacked. Terminal pads 44 are formed in an array at a plurality of locations on the surface of the second resin interlayer insulation layer 35. Further, the surface of the resin interlayer insulating layer 35 is almost entirely covered with a solder resist 37. An opening 46 for exposing the terminal pad 44 is formed at a predetermined position of the solder resist 37. A plurality of solder bumps 45 are provided on the surface of the terminal pad 44. Each solder bump 45 is electrically connected to the surface connection terminal 22 of the IC chip 21 having a rectangular flat plate shape. Note that an area including the terminal pads 44 and the solder bumps 45 is an IC chip mounting area 23 on which the IC chip 21 can be mounted. The IC chip mounting area 23 is set on the surface 39 of the first buildup layer 31. Also, via conductors 43 are formed at a plurality of locations in the second resin interlayer insulating layer 35. The lower end of each via conductor 43 is connected to the conductor layer 42 formed on the surface of the resin interlayer insulating layer 33, and the upper end of each via conductor 43 is the surface of the resin interlayer insulating layer 35. It is connected to the terminal pad 44 formed above. The via conductor 43 electrically connects the conductor layer 42 and the terminal pad 44 to each other.

樹脂コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第１層の樹脂層間絶縁層３４内における複数箇所にはビア導体４７が形成されている。各ビア導体４７の下端となる箇所は、樹脂層間絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の樹脂層間絶縁層３６内における複数箇所にはビア導体４３が形成されており、樹脂層間絶縁層３６の下面上において各ビア導体４３の下端となる箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。   The second buildup layer 32 formed on the core back surface 13 of the resin core substrate 11 has substantially the same structure as the first buildup layer 31 described above. That is, the second buildup layer 32 has a structure in which two resin interlayer insulating layers 34 and 36 made of thermosetting resin (epoxy resin) and conductor layers 42 are alternately laminated. Via conductors 47 are formed at a plurality of locations in the first resin interlayer insulation layer 34. The lower end of each via conductor 47 is connected to a conductor layer 42 formed on the surface of the resin interlayer insulating layer 34. Via conductors 43 are formed at a plurality of locations in the second resin interlayer insulation layer 36, and via conductors 43 are disposed at the lower end of each via conductor 43 on the lower surface of the resin interlayer insulation layer 36. The BGA pads 48 electrically connected to the conductor layer 42 are formed in a lattice shape. Further, the lower surface of the resin interlayer insulating layer 36 is almost entirely covered with a solder resist 38. An opening 40 for exposing the BGA pad 48 is formed at a predetermined portion of the solder resist 38. A plurality of solder bumps 49 that can be electrically connected to a mother board (not shown) are disposed on the surface of the BGA pad 48. The wiring board 10 shown in FIG. 1 is mounted on a mother board (not shown) by each solder bump 49.

本実施の形態の樹脂コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．９０ｍｍの平面視略矩形板状である。樹脂コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、樹脂コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、樹脂コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。スルーホール導体１６の上端は、樹脂層間絶縁層３３の表面上にある導体層４２の一部に電気的に接続されており、スルーホール導体１６の下端は、樹脂層間絶縁層３４の下面上にある導体層４２の一部に電気的に接続されている。また、樹脂コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。さらに、樹脂コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。なお、収容穴部９０は、四隅に面取り寸法０．１ｍｍ以上２．０ｍｍ以下の面取り部を有している。   The resin core substrate 11 of the present embodiment has a substantially rectangular plate shape in plan view of 25 mm long × 25 mm wide × 0.90 mm thick. The resin core substrate 11 includes a base material 161 made of glass epoxy, a sub-base material 164 formed on an upper surface and a lower surface of the base material 161 and made of an epoxy resin to which an inorganic filler such as silica filler is added, and the base material 161. A conductor layer 163 made of copper is formed on the upper and lower surfaces. Further, a plurality of through-hole conductors 16 are formed in the resin core substrate 11 so as to penetrate the core main surface 12, the core back surface 13, and the conductor layer 163. The through-hole conductor 16 connects and conducts the core main surface 12 side and the core back surface 13 side of the resin core substrate 11 and is electrically connected to the conductor layer 163. The inside of the through-hole conductor 16 is filled with a closing body 17 such as an epoxy resin. The upper end of the through-hole conductor 16 is electrically connected to a part of the conductor layer 42 on the surface of the resin interlayer insulating layer 33, and the lower end of the through-hole conductor 16 is on the lower surface of the resin interlayer insulating layer 34. It is electrically connected to a part of a certain conductor layer 42. Further, a conductor layer 41 made of copper is patterned on the core main surface 12 and the core back surface 13 of the resin core substrate 11, and each conductor layer 41 is electrically connected to the through-hole conductor 16. Further, the resin core substrate 11 has one accommodation hole 90 that is rectangular in plan view and opens at the center of the core main surface 12 and the center of the core back surface 13. That is, the accommodation hole 90 is a through hole. The accommodating hole 90 has chamfered portions with chamfer dimensions of 0.1 mm or more and 2.0 mm or less at the four corners.

そして、収容穴部９０内には、図２，図３等に示すセラミックコンデンサ１０１（配線基板内蔵用コンデンサ）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア主面１２と同じ側に向け、かつ、コンデンサ裏面１０３をコア裏面１３と同じ側に向けた状態で収容されている。本実施の形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ１．００ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、樹脂コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。   In the accommodation hole 90, a ceramic capacitor 101 (a wiring board built-in capacitor) shown in FIGS. 2 and 3 is accommodated in an embedded state. The ceramic capacitor 101 is accommodated with the capacitor main surface 102 facing the same side as the core main surface 12 and the capacitor back surface 103 facing the same side as the core back surface 13. The ceramic capacitor 101 according to the present embodiment has a substantially rectangular plate shape in plan view of 12.0 mm in length, 12.0 mm in width, and 1.00 mm in thickness. The ceramic capacitor 101 is disposed in a region immediately below the IC chip mounting region 23 in the resin core substrate 11. The area of the IC chip mounting region 23 (the area of the surface on which the surface connection terminals 22 are formed in the IC chip 21) is set to be smaller than the area of the capacitor main surface 102 of the ceramic capacitor 101. When viewed from the thickness direction of the ceramic capacitor 101, the IC chip mounting region 23 is located in the capacitor main surface 102 of the ceramic capacitor 101.

図１等に示されるように、収容穴部９０の内面と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、高分子材料（本実施の形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填部９２によって埋められている。この樹脂充填部９２は、セラミックコンデンサ１０１を樹脂コア基板１１に固定する機能を有している。なお、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅に面取り寸法０．５５ｍｍ以上（本実施の形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、セラミックコンデンサ１０１を配線基板１０に内蔵するときや、温度変化に伴う樹脂充填部９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填部９２のクラックの発生を防止できる。   As shown in FIG. 1 and the like, the gap between the inner surface of the accommodation hole 90 and the capacitor side surface 106 of the ceramic capacitor 101 is filled with a resin made of a polymer material (in this embodiment, a thermosetting resin such as epoxy). It is filled with part 92. The resin filling portion 92 has a function of fixing the ceramic capacitor 101 to the resin core substrate 11. Ceramic capacitor 101 has a substantially square shape in plan view, and has chamfered portions with chamfering dimensions of 0.55 mm or more (in this embodiment, chamfering dimensions of 0.6 mm) at four corners. As a result, when the ceramic capacitor 101 is built in the wiring board 10 or when the resin filling portion 92 is deformed due to a temperature change, stress concentration on the corner portion of the ceramic capacitor 101 can be alleviated. Can be prevented.

図１〜図３等に示されるように、本実施の形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４（セラミック基板）は、基板主面である１つのコンデンサ主面１０２（図１では上面）、基板裏面である１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６（図１では左面、右面）を有する板状物である。   As shown in FIGS. 1 to 3 and the like, the ceramic capacitor 101 of the present embodiment is a so-called via array type ceramic capacitor. A ceramic sintered body 104 (ceramic substrate) constituting the ceramic capacitor 101 has one capacitor main surface 102 (upper surface in FIG. 1) as a substrate main surface and one capacitor back surface 103 (lower surface in FIG. 1) as a substrate back surface. , And four capacitor side surfaces 106 (left surface and right surface in FIG. 1).

図２に示されるように、セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１（内部電極）とグランド用内部電極層１４２（内部電極）とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。   As shown in FIG. 2, the ceramic sintered body 104 is formed by alternately laminating power supply internal electrode layers 141 (internal electrodes) and ground internal electrode layers 142 (internal electrodes) via ceramic dielectric layers 105. It has the structure. The ceramic dielectric layer 105 is made of a sintered body of barium titanate, which is a kind of high dielectric constant ceramic, and functions as a dielectric (insulator) between the power internal electrode layer 141 and the ground internal electrode layer 142. To do. Each of the power supply internal electrode layer 141 and the ground internal electrode layer 142 is a layer formed mainly of nickel, and is disposed in every other layer in the ceramic sintered body 104.

図１，図２等に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。なお本実施の形態において、ビアホール１３０の直径は約１００μｍに設定されているため、コンデンサ内ビア導体１３１，１３２の直径も約１００μｍに設定されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。   As shown in FIGS. 1, 2, etc., a large number of via holes 130 are formed in the ceramic sintered body 104. These via holes 130 penetrate the ceramic sintered body 104 in the thickness direction and are arranged in a lattice shape (array shape) over the entire surface of the ceramic sintered body 104. In each via hole 130, a plurality of in-capacitor via conductors 131 and 132 that communicate between the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104 are formed using nickel as a main material. In this embodiment, since the diameter of the via hole 130 is set to about 100 μm, the diameter of the via conductors 131 and 132 in the capacitor is also set to about 100 μm. Each power supply capacitor internal via conductor 131 passes through each power supply internal electrode layer 141 and electrically connects them to each other. Each ground capacitor via conductor 132 passes through each ground internal electrode layer 142 and electrically connects them to each other. Each power source capacitor via conductor 131 and each ground capacitor inner via conductor 132 are arranged in an array as a whole.

そして図２，図３等に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用プレーン状電極１１１（外部電極）と複数の主面側グランド用プレーン状電極１１２（外部電極）とが設けられている。各プレーン状電極１１１，１１２は、コンデンサ主面１０２において互いに平行に配置されており、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンである（図３参照）。主面側電源用プレーン状電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用プレーン状電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。   As shown in FIG. 2, FIG. 3, etc., on the capacitor main surface 102 of the ceramic sintered body 104, a plurality of main surface side power source plane electrodes 111 (external electrodes) and a plurality of main surface side grounding electrodes are provided. A plain electrode 112 (external electrode) is provided. The respective planar electrodes 111 and 112 are arranged in parallel to each other on the capacitor main surface 102, and are strip-shaped patterns having a width of 300 μm × thickness of 25 μm and a substantially rectangular shape in plan view (see FIG. 3). The main-surface-side power-use plane-like electrode 111 is directly connected to the end face on the capacitor main-surface 102 side of the plurality of power-source capacitor via conductors 131. It is directly connected to the end surface on the capacitor main surface 102 side in the via conductor 132 for grounding capacitor.

また、図２等に示されるように、セラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側電源用プレーン状電極１２１（外部電極）と複数の裏面側グランド用プレーン状電極１２２（外部電極）とが設けられている。各プレーン状電極１２１，１２２は、コンデンサ裏面１０３において互いに平行に配置されており、幅３００μｍ×厚さ２５μｍの平面視略矩形状をなす帯状パターンである。裏面側電源用プレーン状電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用プレーン状電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用プレーン状電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用プレーン状電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。   Further, as shown in FIG. 2 and the like, on the capacitor back surface 103 of the ceramic sintered body 104, a plurality of back side power plane electrodes 121 (external electrodes) and a plurality of back side ground plane electrodes 122 ( External electrode). The respective planar electrodes 121 and 122 are arranged in parallel with each other on the capacitor back surface 103, and are a belt-like pattern having a width of 300 μm and a thickness of 25 μm and a substantially rectangular shape in plan view. The back-side power plain electrode 121 is directly connected to the end face on the capacitor back surface 103 side of the plurality of power-source capacitor via conductors 131, and the back-side ground plain electrode 122 includes a plurality of ground capacitors. The inner via conductor 132 is directly connected to the end surface on the capacitor back surface 103 side. Therefore, the power supply plane electrodes 111 and 121 are electrically connected to the power supply capacitor inner via conductor 131 and the power supply inner electrode layer 141, and the ground plane electrodes 112 and 122 are connected to the ground capacitor inner via conductor 132 and the ground. The internal electrode layer 142 is electrically connected.

図４に示されるように、プレーン状電極１１１，１１２，１２１，１２２は、第１の金属層であるメタライズ導体層１５１と、第２の金属層であるめっき層１５２とからなっている。メタライズ導体層１５１は、前記コンデンサ主面１０２及びコンデンサ裏面１０３の上に配置されるとともに、ニッケル（第１の金属材料）を主材料として形成されている。めっき層１５２は、ニッケルよりも導電性の高い銅（第２の金属材料）からなり、メタライズ導体層１５１の表面を全体的に被覆している。さらに、めっき層１５２の表面は粗化されており、めっき層１５２の表面の算術平均粗さＲａは０．４μｍに設定されている。なお、「算術平均粗さＲａ」とは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さＲａである。算術平均粗さＲａの測定方法はＪＩＳ Ｂ０６５１に準じるものとする。   As shown in FIG. 4, the planar electrodes 111, 112, 121, and 122 include a metallized conductor layer 151 that is a first metal layer and a plating layer 152 that is a second metal layer. The metallized conductor layer 151 is disposed on the capacitor main surface 102 and the capacitor back surface 103, and is formed using nickel (first metal material) as a main material. The plating layer 152 is made of copper (second metal material) having higher conductivity than nickel, and entirely covers the surface of the metallized conductor layer 151. Furthermore, the surface of the plating layer 152 is roughened, and the arithmetic average roughness Ra of the surface of the plating layer 152 is set to 0.4 μm. The “arithmetic average roughness Ra” is an arithmetic average roughness Ra defined in JIS B0601. The measurement method of arithmetic average roughness Ra shall be in accordance with JIS B0651.

図１〜図４に示されるように、各プレーン状電極１１１，１１２，１２１，１２２上には、それぞれ突起状導体５０が突設されている。各突起状導体５０は、１つのプレーン状電極に対して複数箇所ずつ配置されている。そして、突起状導体５０の数は、前記コンデンサ内ビア導体１３１，１３２の数と等しくなっており、本実施の形態では５０個以上となっている。各突起状導体５０は、銅めっきによって形成された導体（銅ポスト）である。即ち、突起状導体５０は、めっき層１５２と同じ金属材料である銅を主体として形成されている。   As shown in FIGS. 1 to 4, protruding conductors 50 project from the respective planar electrodes 111, 112, 121, 122. Each protrusion-like conductor 50 is arranged at a plurality of locations with respect to one plain electrode. The number of the protruding conductors 50 is equal to the number of the via conductors 131 and 132 in the capacitor, and is 50 or more in the present embodiment. Each protruding conductor 50 is a conductor (copper post) formed by copper plating. That is, the protruding conductor 50 is formed mainly of copper, which is the same metal material as the plating layer 152.

各突起状導体５０は、断面円形状であって、頂部５１から底部５２に行くに従って細くなっている。詳述すると、各突起状導体５０の底部５２は、プレーン状電極１１１，１１２，１２１，１２２と接続される基端部であって、その直径は約２００μｍに設定されている。また、各突起状導体５０の頂部５１（先端部）の表面は、円形状をなしており、その直径は約２５０μｍに設定されている。さらに、突起状導体５０の高さは、１５０μｍ〜２００μｍに設定されている。つまり、本実施の形態の突起状導体５０は、頂部５１及び底部５２の直径が前記コンデンサ内ビア導体１３１，１３２の直径（約１００μｍ）よりも大きく、かつ頂部５１の径が底部５２の径の１．２５倍の大きさとなるよう形成されている。また、突起状導体５０の頂部５１の径は、突起状導体５０の高さよりも大きく、プレーン状電極１１１，１１２，１２１，１２２の幅（約３００μｍ）よりも小さくなっている。   Each protrusion-like conductor 50 has a circular cross section and becomes thinner from the top 51 to the bottom 52. More specifically, the bottom 52 of each protruding conductor 50 is a base end connected to the plane electrodes 111, 112, 121, 122, and the diameter thereof is set to about 200 μm. Further, the surface of the top portion 51 (tip portion) of each protruding conductor 50 has a circular shape, and its diameter is set to about 250 μm. Furthermore, the height of the protruding conductor 50 is set to 150 μm to 200 μm. That is, in the protruding conductor 50 of the present embodiment, the diameter of the top 51 and the bottom 52 is larger than the diameter of the via conductors 131 and 132 in the capacitor (about 100 μm), and the diameter of the top 51 is equal to the diameter of the bottom 52. It is formed to be 1.25 times larger. Further, the diameter of the top 51 of the protruding conductor 50 is larger than the height of the protruding conductor 50 and smaller than the width (about 300 μm) of the plane electrodes 111, 112, 121, 122.

各突起状導体５０の高さ（厚さ）は、前記樹脂層間絶縁層３３の厚さとほぼ等しくなっており、プレーン状電極１１１，１１２上に突設された突起状導体５０の頂部５１の表面は、樹脂層間絶縁層３３の表面と同じ位置にある。さらに、各突起状導体５０の表面は粗化されている。突起状導体５０の表面の算術平均粗さＲａは、前記めっき層１５２の表面の算術平均粗さＲａと等しく、具体的には０．４μｍに設定されている。そして、プレーン状電極１１１，１１２上に突設された突起状導体５０は、樹脂層間絶縁層３３の表面上に形成された導体層４２に接続される。一方、プレーン状電極１２１，１２２上に突設された突起状導体５０は、前記樹脂層間絶縁層３４内における複数箇所に形成されたビア導体４７に接続される。   The height (thickness) of each protruding conductor 50 is substantially equal to the thickness of the resin interlayer insulating layer 33, and the surface of the top portion 51 of the protruding conductor 50 protruding on the plain electrodes 111 and 112 is provided. Is at the same position as the surface of the resin interlayer insulation layer 33. Further, the surface of each protruding conductor 50 is roughened. The arithmetic average roughness Ra of the surface of the protruding conductor 50 is equal to the arithmetic average roughness Ra of the surface of the plating layer 152, and specifically, is set to 0.4 μm. The protruding conductor 50 protruding on the plain electrodes 111 and 112 is connected to the conductor layer 42 formed on the surface of the resin interlayer insulating layer 33. On the other hand, the protruding conductors 50 protruding on the plane electrodes 121 and 122 are connected to via conductors 47 formed at a plurality of locations in the resin interlayer insulating layer 34.

図１に示されるように、コンデンサ主面１０２側にあるプレーン状電極１１１，１１２は、突起状導体５０、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にあるプレーン状電極１２１，１２２は、突起状導体５０、ビア導体４７、導体層４２、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。   As shown in FIG. 1, the planar electrodes 111 and 112 on the capacitor main surface 102 side are connected to the surface of the protruding conductor 50, the conductor layer 42, the via conductor 43, the terminal pad 44, the solder bump 45, and the IC chip 21. It is electrically connected to the IC chip 21 through the terminal 22. On the other hand, the plain electrodes 121 and 122 on the capacitor back surface 103 side are provided on a mother board (not shown) through the protruding conductor 50, the via conductor 47, the conductor layer 42, the via conductor 43, the BGA pad 48, and the solder bump 49. Electrically connected to the electrode.

例えば、マザーボード側からプレーン状電極１２１，１２２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。   For example, when energization is performed from the mother board side through the plain electrodes 121 and 122 and a voltage is applied between the power internal electrode layer 141 and the ground internal electrode layer 142, for example, a positive charge is applied to the power internal electrode layer 141. For example, negative charges accumulate in the ground internal electrode layer 142. As a result, the ceramic capacitor 101 functions as a capacitor. In the ceramic capacitor 101, the via-conductor 131 for power supply capacitor and the via-conductor 132 for ground capacitor are alternately arranged adjacent to each other, and the via-conductor 131 for power-supply capacitor and the via-conductor 132 for ground capacitor are connected to each other. The directions of the flowing currents are set to be opposite to each other. Thereby, the inductance component is reduced.

次に、本実施の形態のセラミックコンデンサ１０１の製造方法について述べる。   Next, a method for manufacturing the ceramic capacitor 101 of the present embodiment will be described.

先ず、チタン酸バリウムを主成分とする誘電体材料のグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。   First, a green sheet of dielectric material mainly composed of barium titanate is formed, and nickel paste for internal electrode layers is screen-printed on the green sheet and dried. As a result, a power internal electrode portion that will later become the power internal electrode layer 141 and a ground internal electrode portion that will be the ground internal electrode layer 142 are formed. Next, the green sheets with the power supply internal electrode portions and the green sheets with the ground internal electrode portions are alternately stacked, and each green sheet is integrated by applying a pressing force in the sheet stacking direction. To form a green sheet laminate.

さらに、レーザ加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うようにプレーン状電極１１１，１１２のメタライズ導体層１５１を形成する。また、グリーンシート積層体の下面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うようにプレーン状電極１２１，１２２のメタライズ導体層１５１を形成する。   Further, a number of via holes 130 are formed through the green sheet laminate using a laser processing machine, and a via conductor nickel paste is filled into each via hole 130 using a paste press-fitting and filling device (not shown). Next, a nickel paste for an electrode is printed on the upper surface of the green sheet laminate, and the metallized conductor layers 151 of the plain electrodes 111 and 112 are formed so as to cover the upper end surfaces of the respective conductor portions on the upper surface side of the green sheet laminate. Form. Also, a nickel paste for an electrode is printed on the lower surface of the green sheet laminate, and the metallized conductor layer 151 of the plain electrodes 121 and 122 is formed so as to cover the lower end surface of each conductor portion on the lower surface side of the green sheet laminate. To do.

この後、グリーンシート積層体の乾燥を行い、各メタライズ導体層１５１をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。なお、このセラミック焼結体１０４は、コンデンサとなるべき製品領域１５５が平面方向に沿って縦横に複数配列され、それら製品領域１５５を分割するためのブレイク溝１５６が形成された多数個取り用セラミック基板である（図５参照）。   Thereafter, the green sheet laminate is dried to solidify each metallized conductor layer 151 to some extent. Next, the green sheet laminate is degreased and fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic sintered body 104. The ceramic sintered body 104 is made of a multi-cavity ceramic in which a plurality of product regions 155 to be capacitors are arranged vertically and horizontally along a plane direction, and break grooves 156 for dividing the product regions 155 are formed. A substrate (see FIG. 5).

次に、得られたセラミック焼結体１０４が有する各メタライズ導体層１５１に対して無電解銅めっき（厚さ１５μｍ）を行う。その結果、各メタライズ導体層１５１の上にめっき層１５２が形成されることで、各プレーン状電極１１１，１１２，１２１，１２２が形成される。   Next, electroless copper plating (thickness: 15 μm) is performed on each metallized conductor layer 151 included in the obtained ceramic sintered body 104. As a result, by forming the plating layer 152 on each metallized conductor layer 151, the respective planar electrodes 111, 112, 121, 122 are formed.

次に、図６に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上及びコンデンサ裏面１０３上に、感光性を有する厚さ２００μｍのネガ型フォトレジストフィルム１８０をラミネートする。その後、ＹＡＧレーザまたは炭酸ガスレーザーを用いてそのフォトレジストフィルム１８０にレーザ加工を行い、図７に示されるように、プレーン状電極１１１，１１２を露出させる開口部１８２を有するめっきレジスト１８１を形成する。なお、この開口部１８２は、めっきレジスト１８１の表面側（図７では上面側）の径が２５０μｍであり、めっきレジスト１８１の裏面側（図７では下面側）の径が２００μｍである。なお、このレーザ加工時において、開口部１８２の底面に樹脂残りが懸念される場合、レーザ加工後にプラズマ処理やＵＶクリーニング処理を実施して、その底面の樹脂を除去する。   Next, as shown in FIG. 6, a negative photoresist film 180 having a thickness of 200 μm is laminated on the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104. Thereafter, laser processing is performed on the photoresist film 180 using a YAG laser or a carbon dioxide gas laser, and as shown in FIG. 7, a plating resist 181 having an opening 182 exposing the plain electrodes 111 and 112 is formed. . The opening 182 has a diameter of 250 μm on the front surface side (upper surface side in FIG. 7) of the plating resist 181 and a diameter of 200 μm on the rear surface side (lower surface side in FIG. 7) of the plating resist 181. In this laser processing, if there is a concern about the resin remaining on the bottom surface of the opening 182, plasma processing or UV cleaning processing is performed after the laser processing to remove the resin on the bottom surface.

また、セラミック焼結体１０４のコンデンサ裏面１０３に対しても同様に、ＹＡＧレーザまたは炭酸ガスレーザーを用いてフォトレジストフィルム１８０にレーザ加工を行い、プレーン状電極１２１，１２２を露出させる開口部１８２を有するめっきレジスト１８１を形成する。   Similarly, the capacitor back surface 103 of the ceramic sintered body 104 is similarly laser-processed on the photoresist film 180 using a YAG laser or a carbon dioxide gas laser, and an opening 182 for exposing the plane electrodes 121 and 122 is formed. A plating resist 181 is formed.

そして、図８に示されるように、めっきレジスト１８１を介してプレーン状電極１１１，１１２，１２１，１２２上に対する電解銅めっきを行う。さらに、めっきレジスト１８１を除去する。その結果、図９に示されるように、プレーン状電極１１１，１１２，１２１，１２２上に、突起状導体５０が形成される。さらに、セラミック焼結体１０４のブレイク溝１５６で各製品領域１５５を分割することにより、複数個のセラミックコンデンサ１０１が完成する。   Then, as shown in FIG. 8, electrolytic copper plating is performed on the planar electrodes 111, 112, 121, 122 via the plating resist 181. Further, the plating resist 181 is removed. As a result, as shown in FIG. 9, the protruding conductor 50 is formed on the planar electrodes 111, 112, 121, 122. Further, the product regions 155 are divided by the break grooves 156 of the ceramic sintered body 104, whereby a plurality of ceramic capacitors 101 are completed.

次に、本実施の形態の配線基板１０の製造方法について述べる。   Next, a method for manufacturing the wiring board 10 of the present embodiment will be described.

先ず、コア基板準備工程では、樹脂コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。   First, in the core substrate preparation step, an intermediate product of the resin core substrate 11 is prepared by a conventionally known technique and prepared in advance.

樹脂コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．６５ｍｍの基材１６１の両面に銅箔が貼付された銅張積層板（図示略）を準備する。次に、銅張積層板の両面の銅箔のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する。   The intermediate product of the resin core substrate 11 is manufactured as follows. First, a copper clad laminate (not shown) in which copper foil is pasted on both surfaces of a base material 161 having a length of 400 mm, a width of 400 mm, and a thickness of 0.65 mm is prepared. Next, the copper foil on both sides of the copper clad laminate is etched to pattern the conductor layer 163 by, for example, a subtractive method. Specifically, after the electroless copper plating, electrolytic copper plating is performed using the electroless copper plating layer as a common electrode. Further, the dry film is laminated, and the dry film is exposed and developed to form a dry film in a predetermined pattern. In this state, unnecessary electrolytic copper plating layer, electroless copper plating layer and copper foil are removed by etching. Thereafter, the dry film is peeled off. Next, after roughening the upper and lower surfaces of the base material 161 and the conductor layer 163, an epoxy resin film (thickness of 80 μm) to which an inorganic filler has been added is attached to the upper and lower surfaces of the base material 161 by thermocompression bonding. The sub-base material 164 is formed.

次に、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に導体層４１（厚さ５０μｍ）をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、樹脂コア基板１１の中間製品を得る（図１０参照）。なお、樹脂コア基板１１の中間製品とは、樹脂コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。   Next, a conductor layer 41 (thickness: 50 μm) is patterned on the upper surface of the upper sub-base material 164 and the lower surface of the lower sub-base material 164. Specifically, after performing electroless copper plating on the upper surface of the upper sub-base material 164 and the lower surface of the lower sub-base material 164, an etching resist is formed, and then electrolytic copper plating is performed. Further, the etching resist is removed and soft etching is performed. Next, the laminated body composed of the base material 161 and the sub base material 164 is drilled using a router to form through holes to be the accommodation hole portions 90 at predetermined positions, and the intermediate product of the resin core substrate 11 (See FIG. 10). The intermediate product of the resin core substrate 11 is a multi-piece core substrate having a structure in which a plurality of regions to be the resin core substrate 11 are arranged vertically and horizontally along the plane direction.

続く収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とコンデンサ主面１０２と同じ側に向け、かつ、コア裏面１３とコンデンサ裏面１０３とを同じ側に向けた状態で収容穴部９０内にセラミックコンデンサ１０１を収容する（図１１参照）。この状態において、コンデンサ主面１０２側の突起状導体５０の頂部５１の表面は、導体層４１の表面よりも上方に位置している。なお、収容穴部９０のコア裏面１３側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。   In the subsequent housing process, using the mounting device (manufactured by Yamaha Motor Co., Ltd.), the core main surface 12 and the capacitor main surface 102 are directed to the same side, and the core back surface 13 and the capacitor back surface 103 are directed to the same side. In this state, the ceramic capacitor 101 is accommodated in the accommodation hole 90 (see FIG. 11). In this state, the surface of the top portion 51 of the protruding conductor 50 on the capacitor main surface 102 side is located above the surface of the conductor layer 41. The opening on the core back surface 13 side of the accommodation hole 90 is sealed with a peelable adhesive tape 171. The adhesive tape 171 is supported by a support base (not shown). The ceramic capacitor 101 is affixed and temporarily fixed to the adhesive surface of the adhesive tape 171.

そして、この状態において、収容穴部９０の内面とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填部９２（株式会社ナミックス製）を充填する。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックコンデンサ１０１が収容穴部９０内に固定される（図１２参照）。そして、この時点で、粘着テープ１７１を剥離する。   In this state, a resin filling portion 92 (NAMICS Co., Ltd.) made of a thermosetting resin is used in the gap between the inner surface of the accommodation hole portion 90 and the capacitor side surface 106 of the ceramic capacitor 101 using a dispenser device (manufactured by Asymtek). Product). Then, when heat processing are performed, the resin filling part 92 will harden | cure and the ceramic capacitor 101 will be fixed in the accommodation hole part 90 (refer FIG. 12). At this point, the adhesive tape 171 is peeled off.

その後、プレーン状電極１１１，１１２，１２１，１２２を構成するめっき層１５２の表面と、突起状導体５０の表面とを粗化する（図４参照）。なお、めっき層１５２の表面と突起状導体５０の表面とが同時に粗化されるため、めっき層１５２の表面の一部（突起状導体５０との接続部分）が粗化されることはない。   Thereafter, the surface of the plating layer 152 constituting the plain electrodes 111, 112, 121, and 122 and the surface of the protruding conductor 50 are roughened (see FIG. 4). In addition, since the surface of the plating layer 152 and the surface of the protruding conductor 50 are simultaneously roughened, a part of the surface of the plating layer 152 (a connection portion with the protruding conductor 50) is not roughened.

次に、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面１２及びコンデンサ主面１０２上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、樹脂層間絶縁層３３を形成する（図１３参照）。このとき、セラミックコンデンサ１０１の各突起状導体５０が樹脂層間絶縁層３３に噛み込むことにより、セラミックコンデンサ１０１の位置決めが図られる。また、コア裏面１３及びコンデンサ裏面１０３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂層間絶縁層３４を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。   Next, the first buildup layer 31 is formed on the core main surface 12 and the second buildup layer 32 is formed on the core back surface 13 based on a conventionally known method. Specifically, first, a resin epoxy insulating layer 33 is formed by depositing a photosensitive epoxy resin on the core main surface 12 and the capacitor main surface 102 and performing exposure and development (see FIG. 13). At this time, each protruding conductor 50 of the ceramic capacitor 101 is engaged with the resin interlayer insulating layer 33, whereby the ceramic capacitor 101 is positioned. Further, a photosensitive epoxy resin is applied to the core back surface 13 and the capacitor back surface 103, and the resin interlayer insulating layer 34 is formed by performing exposure and development. In place of depositing the photosensitive epoxy resin, an insulating resin or a liquid crystal polymer (LCP) may be deposited.

さらに、ＹＡＧレーザまたは炭酸ガスレーザーを用いてレーザ孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔を形成する。具体的には、樹脂層間絶縁層３４を貫通するビア孔を形成し、プレーン状電極１２１，１２２上に突設された突起状導体５０の頂部５１の表面を露出させる。   Further, laser drilling is performed using a YAG laser or a carbon dioxide laser to form a via hole at a position where the via conductor 47 is to be formed. Specifically, a via hole penetrating through the resin interlayer insulating layer 34 is formed to expose the surface of the top portion 51 of the protruding conductor 50 protruding on the plain electrodes 121 and 122.

さらに、ドリル機を用いて孔あけ加工を行い、樹脂コア基板１１及び樹脂層間絶縁層３３，３４を貫通する貫通孔（図示略）を所定位置にあらかじめ形成しておく。そして、樹脂層間絶縁層３３，３４の表面上、ビア孔の内面、及び、貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、樹脂層間絶縁層３３上に導体層４２が形成されるとともに、樹脂層間絶縁層３４上に導体層４２がパターン形成される。これと同時に、貫通孔内にスルーホール導体１６が形成されるとともに、各ビア孔の内部にビア導体４７が形成される。その後、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１７を形成する。   Further, drilling is performed using a drill machine, and through holes (not shown) penetrating the resin core substrate 11 and the resin interlayer insulating layers 33 and 34 are formed in advance at predetermined positions. Then, after performing electroless copper plating on the surfaces of the resin interlayer insulating layers 33 and 34, the inner surfaces of the via holes, and the inner surfaces of the through holes, an etching resist is formed, and then electrolytic copper plating is performed. Further, the etching resist is removed and soft etching is performed. Thereby, the conductor layer 42 is formed on the resin interlayer insulating layer 33 and the conductor layer 42 is patterned on the resin interlayer insulating layer 34. At the same time, the through-hole conductor 16 is formed in the through hole, and the via conductor 47 is formed in each via hole. Thereafter, the cavity of the through-hole conductor 16 is filled with an insulating resin material (epoxy resin) to form the closing body 17.

次に、樹脂層間絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置にビア孔（図示略）を有する樹脂層間絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザ加工機などにより、ビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４３を形成するとともに、樹脂層間絶縁層３５上に端子パッド４４を形成し、樹脂層間絶縁層３６上にＢＧＡ用パッド４８を形成する。   Next, a photosensitive epoxy resin is deposited on the resin interlayer insulation layers 33 and 34, and exposure and development are performed, whereby a resin interlayer insulation having via holes (not shown) at positions where the via conductors 43 are to be formed. Layers 35 and 36 are formed. Instead of depositing the photosensitive epoxy resin, an insulating resin or a liquid crystal polymer may be deposited. In this case, a via hole is formed at a position where the via conductor 43 is to be formed by a laser processing machine or the like. Next, electrolytic copper plating is performed in accordance with a conventionally known method to form a via conductor 43 inside the via hole, a terminal pad 44 is formed on the resin interlayer insulating layer 35, and a BGA is formed on the resin interlayer insulating layer 36. A pad 48 is formed.

次に、樹脂層間絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。   Next, solder resists 37 and 38 are formed by applying and curing a photosensitive epoxy resin on the resin interlayer insulation layers 35 and 36. Next, exposure and development are performed with a predetermined mask placed, and the openings 40 and 46 are patterned in the solder resists 37 and 38. Further, solder bumps 45 are formed on the terminal pads 44 and solder bumps 49 are formed on the BGA pads 48. It can be understood that the product in this state is a multi-cavity wiring board in which a plurality of product regions to be the wiring board 10 are arranged vertically and horizontally along the plane direction. Furthermore, when the multi-cavity wiring board is divided, a large number of wiring boards 10 which are individual products can be obtained simultaneously.

上記の方法で製造した配線基板１０について、熱サイクル試験や熱衝撃試験等の信頼性評価を行った。その結果、配線基板１０は製品としての十分な信頼性が確保されていることが確認された。   The wiring board 10 manufactured by the above method was subjected to reliability evaluation such as a thermal cycle test and a thermal shock test. As a result, it was confirmed that the wiring board 10 had sufficient reliability as a product.

従って、本実施の形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

（１）本実施の形態のセラミックコンデンサ１０１によると、プレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０が突設されており、その突起状導体５０は頂部５１から底部５２に行くに従って細くなるよう形成されている。このため、配線基板１０への内蔵時に、突起状導体５０が配線基板１０を構成する樹脂層間絶縁層３３に確実に嵌合して密着性を向上できるため、配線基板１０の信頼性が高められる。また、突起状導体５０の底部５２の径が小さいため、プレーン状電極１１１，１１２，１２１，１２２に対する突起状導体５０のクリアランスが大きくなる。その結果、プレーン状電極１１１，１１２，１２１，１２２上からはみだすことなく正確な位置に突起状導体５０を設けることができる。また、突起状導体５０の頂部５１は底部５２よりも大きいため、配線基板１０における導体層４２やビア導体４７との接続を確実に行うことができる。   (1) According to the ceramic capacitor 101 of the present embodiment, the protruding conductor 50 protrudes on the plain electrodes 111, 112, 121, 122, and the protruding conductor 50 goes from the top 51 to the bottom 52. It is formed so as to become thinner. For this reason, since the protruding conductor 50 can be surely fitted to the resin interlayer insulating layer 33 constituting the wiring board 10 to improve adhesion when incorporated in the wiring board 10, the reliability of the wiring board 10 is improved. . Further, since the diameter of the bottom 52 of the protruding conductor 50 is small, the clearance of the protruding conductor 50 with respect to the plain electrodes 111, 112, 121, 122 is increased. As a result, the protruding conductor 50 can be provided at an accurate position without protruding from the plane electrodes 111, 112, 121, 122. Further, since the top portion 51 of the protruding conductor 50 is larger than the bottom portion 52, the connection with the conductor layer 42 and the via conductor 47 in the wiring substrate 10 can be reliably performed.

因みに、本発明者は、頂部及び底部の直径が等しい円柱状導体（具体的には直径が２５０μｍ）をプレーン状電極１１１，１１２，１２１，１２２上に形成した従来のセラミックコンデンサを比較例として作製し、その位置ズレ不良率を確認した。この比較例の位置ズレ不良率は５０％であった。これに対して、本実施の形態のセラミックコンデンサ１０１では、突起状導体５０の底部５２の径を２００μｍとし、頂部５１の径（２５０μｍ）よりも小さくしたので、突起状導体５０の位置ズレ不良率を１０％未満に抑えることができた。   Incidentally, the present inventor manufactured a conventional ceramic capacitor in which a cylindrical conductor (specifically, a diameter of 250 μm) having the same top and bottom diameters was formed on the plain electrodes 111, 112, 121, and 122 as a comparative example. And the misalignment defective rate was confirmed. The misalignment rate of this comparative example was 50%. On the other hand, in the ceramic capacitor 101 according to the present embodiment, the diameter of the bottom 52 of the protruding conductor 50 is set to 200 μm and smaller than the diameter (250 μm) of the top 51, so Can be suppressed to less than 10%.

（２）本実施の形態のセラミックコンデンサ１０１では、突起状導体５０は、表面粗化に適した銅からなるため、粗化を行うことにより、セラミックコンデンサ１０１と樹脂層間絶縁層３３との密着性を向上させることができる。しかも、各プレーン状電極１１１，１１２は、複数の突起状導体５０が突設されているために比較的面積が大きく、その表面が粗化されている。従って、セラミックコンデンサ１０１と樹脂層間絶縁層３３との密着性がよりいっそう向上する。   (2) In the ceramic capacitor 101 of the present embodiment, since the protruding conductor 50 is made of copper suitable for surface roughening, adhesion between the ceramic capacitor 101 and the resin interlayer insulating layer 33 is achieved by roughening. Can be improved. Moreover, each of the planar electrodes 111 and 112 has a relatively large area because the plurality of protruding conductors 50 are provided so as to be roughened. Accordingly, the adhesion between the ceramic capacitor 101 and the resin interlayer insulating layer 33 is further improved.

（３）本実施の形態の配線基板１０では、セラミック部品としてビアアレイタイプのセラミックコンデンサ１０１が収容穴部９０に収納されている。このセラミックコンデンサ１０１では、複数のビア導体１３１，１３２が全体としてアレイ状に配置されているので、セラミックコンデンサ１０１のインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ１０１全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、ＩＣチップ２１に対してより安定した電源供給が可能となる。   (3) In wiring board 10 of the present embodiment, via array type ceramic capacitor 101 is housed in housing hole 90 as a ceramic component. In this ceramic capacitor 101, since the plurality of via conductors 131 and 132 are arranged in an array as a whole, the inductance of the ceramic capacitor 101 can be reduced, and high-speed power supply for noise absorption and power fluctuation smoothing can be achieved. Is possible. In addition, the entire ceramic capacitor 101 can be easily reduced in size, and as a result, the entire wiring board can be easily reduced in size. In addition, a high capacitance is easily achieved for a small amount, and more stable power supply to the IC chip 21 is possible.

（４）本実施の形態の配線基板１０では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。   (4) In the wiring substrate 10 of the present embodiment, the ceramic capacitor 101 is disposed immediately below the IC chip 21 mounted in the IC chip mounting region 23, so the wiring connecting the ceramic capacitor 101 and the IC chip 21 is short. Thus, an increase in the inductance component of the wiring is prevented. Therefore, the switching noise of the IC chip 21 due to the ceramic capacitor 101 can be reliably reduced, and the power supply voltage can be reliably stabilized. In addition, since noise entering between the IC chip 21 and the ceramic capacitor 101 can be suppressed to a very low level, high reliability can be obtained without causing malfunction such as malfunction.

（５）本実施の形態の配線基板１０では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。   (5) In the wiring substrate 10 of the present embodiment, since the IC chip mounting area 23 is located in the area directly above the ceramic capacitor 101, the IC chip 21 mounted in the IC chip mounting area 23 is highly rigid. And supported by a ceramic capacitor 101 having a low coefficient of thermal expansion. Therefore, in the IC chip mounting area 23, the first buildup layer 31 is not easily deformed, so that the IC chip 21 mounted in the IC chip mounting area 23 can be supported more stably. Therefore, it is possible to prevent the IC chip 21 from cracking and poor connection due to large thermal stress. Therefore, the IC chip 21 is considered to be a large IC chip of 10 mm square or more, which has a large stress (strain) due to a difference in thermal expansion and is greatly affected by thermal stress, and has a large calorific value and severe thermal shock during use. A low-k (low dielectric constant) IC chip can be used.

なお、本発明の実施の形態は以下のように変更してもよい。   In addition, you may change embodiment of this invention as follows.

・上記実施の形態において、突起状導体５０を形成するためのめっきレジスト１８１の開口部１８２をレーザ加工により形成していたが、ガラスマスクを用いたコンタクト露光法によってその開口部を形成してもよい。具体的には、図１４に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上及びコンデンサ裏面１０３上に、感光性を有する厚さ２００μｍのネガ型フォトレジストフィルム１９０をラミネートする。ネガ型フォトレジストフィルム１９０は、感光性の異なる２層のフィルム１９１，１９２を張り合わせてなり、上層に感光性の低いフィルム１９１が配置されるとともに下層に感光性の高いフィルム１９２が配置されている。そして、図１５に示されるように、このフォトレジストフィルム１９０上にガラスマスク１９３を密着させ、この状態でフォトレジストフィルム１９０を露光する。その後、露光されたフォトレジストフィルム１９０を現像する。その結果、図１６に示されるように、プレーン状電極１１１，１１２，１２１，１２２を露出させる開口部１９５を有するめっきレジスト１９６が形成される。このめっきレジスト１９６の開口部１９５も上記実施の形態と同様に、表面側の径が２５０μｍであり、裏面側の径が２００μｍである。さらに、めっきレジスト１９６を介してプレーン状電極１１１，１１２，１２１，１２２上に対する電解銅めっきを行った後、めっきレジスト１９６を除去する。これにより、プレーン状電極１１１，１１２，１２１，１２２上に、突起状導体５０が形成される。   In the above embodiment, the opening 182 of the plating resist 181 for forming the protruding conductor 50 is formed by laser processing. However, even if the opening is formed by a contact exposure method using a glass mask. Good. Specifically, as shown in FIG. 14, a photosensitive negative film 200 having a thickness of 200 μm is laminated on the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104. The negative photoresist film 190 is formed by laminating two layers of films 191 and 192 having different photosensitivity, and a film 191 having low photosensitivity is disposed on the upper layer and a film 192 having high photosensitivity is disposed on the lower layer. . Then, as shown in FIG. 15, a glass mask 193 is brought into close contact with the photoresist film 190, and the photoresist film 190 is exposed in this state. Thereafter, the exposed photoresist film 190 is developed. As a result, as shown in FIG. 16, a plating resist 196 having an opening 195 exposing the plane electrodes 111, 112, 121, 122 is formed. Similarly to the above embodiment, the opening 195 of the plating resist 196 has a diameter on the front surface side of 250 μm and a diameter on the back surface side of 200 μm. Furthermore, after performing electrolytic copper plating on the plane electrodes 111, 112, 121, and 122 through the plating resist 196, the plating resist 196 is removed. Thereby, the protruding conductor 50 is formed on the plane electrodes 111, 112, 121, 122.

なお、図１４のネガ型フォトレジストフィルム１９０に代えてポジ型フォトレジストフィルムをコンデンサ主面１０２上及びコンデンサ裏面１０３上にラミネートし、ガラスマスクを使用したコンタクト露光法によってめっきレジストの開口部を形成してもよい。   A positive photoresist film is laminated on the capacitor main surface 102 and the capacitor back surface 103 in place of the negative photoresist film 190 of FIG. 14, and an opening of the plating resist is formed by a contact exposure method using a glass mask. May be.

・上記実施の形態のセラミックコンデンサ１０１は樹脂コア基板１１内に収容されていた。しかし、上記実施の形態のセラミックコンデンサ１０１などよりも薄いセラミックコンデンサ３０３（厚さ０．０８ｍｍ）を形成し、そのセラミックコンデンサ３０３を第１ビルドアップ層３１０内（例えば図１７参照）に収容してもよい。この場合、樹脂コア基板１１のコア主面１２上に樹脂シート（未硬化状態の樹脂層間絶縁層３０）をラミネートし、樹脂シートが硬化する前に、マウント装置（ヤマハ発動機株式会社製）を用いて、突起状導体５０を形成したセラミックコンデンサ３０３を樹脂シート上に配置する。このとき、加圧しながらセラミックコンデンサ３０３の一部（コンデンサ裏面１０３側のプレーン状電極１２１，１２２及び突起状導体５０）を樹脂シート内に潜り込ませるようにする。これにより、突起状導体５０が樹脂シートに噛み込むため、セラミックコンデンサ３０３が位置決めされる。その後、樹脂シートを硬化させて樹脂層間絶縁層３０とする。さらに、樹脂層間絶縁層３０及び導体層４２を交互に形成すれば、第１ビルドアップ層３１０が完成する。   The ceramic capacitor 101 of the above embodiment is accommodated in the resin core substrate 11. However, a ceramic capacitor 303 (thickness 0.08 mm) thinner than the ceramic capacitor 101 of the above embodiment is formed, and the ceramic capacitor 303 is accommodated in the first buildup layer 310 (see, for example, FIG. 17). Also good. In this case, a resin sheet (uncured resin interlayer insulation layer 30) is laminated on the core main surface 12 of the resin core substrate 11, and before the resin sheet is cured, a mounting device (manufactured by Yamaha Motor Co., Ltd.) is used. The ceramic capacitor 303 on which the protruding conductors 50 are formed is placed on the resin sheet. At this time, a part of the ceramic capacitor 303 (the planar electrodes 121 and 122 and the protruding conductor 50 on the capacitor back surface 103 side) is made to enter the resin sheet while being pressurized. Thereby, since the protruding conductor 50 bites into the resin sheet, the ceramic capacitor 303 is positioned. Thereafter, the resin sheet is cured to form the resin interlayer insulating layer 30. Furthermore, if the resin interlayer insulation layer 30 and the conductor layer 42 are formed alternately, the first buildup layer 310 is completed.

このようにすれば、セラミックコンデンサ１０１が樹脂コア基板１１内に収容される場合に比べて、ＩＣチップ２１とセラミックコンデンサ３０３とを電気的に接続する導通経路（コンデンサ接続配線）が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサ３０３によりＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ３０３との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。なお、薄くしたセラミックコンデンサ３０３を用いたとしてもセラミックコンデンサ３０３自体は厚いため、図１７では、ビルドアップ層を、上記実施の形態よりも肉厚の樹脂層間絶縁層３０からなる第１ビルドアップ層３１０に具体化している。なお、上記実施の形態のセラミックコンデンサ１０１を、上記実施の形態と同じ第１ビルドアップ層３１内に収容してもよい。   In this way, the conduction path (capacitor connection wiring) for electrically connecting the IC chip 21 and the ceramic capacitor 303 is shorter than when the ceramic capacitor 101 is accommodated in the resin core substrate 11. This prevents an increase in the inductance component of the wiring, so that the switching noise of the IC chip 21 can be reliably reduced by the ceramic capacitor 303 and the power supply voltage can be reliably stabilized. In addition, since noise entering between the IC chip 21 and the ceramic capacitor 303 can be suppressed to a very low level, high reliability can be obtained without causing malfunction such as malfunction. Even if the thin ceramic capacitor 303 is used, the ceramic capacitor 303 itself is thick. Therefore, in FIG. 17, the build-up layer is a first build-up layer composed of the resin interlayer insulating layer 30 having a thickness greater than that of the above embodiment. It is embodied in 310. In addition, you may accommodate the ceramic capacitor 101 of the said embodiment in the 1st buildup layer 31 same as the said embodiment.

・上記実施の形態では、セラミック焼結体１０４のコンデンサ主面１０２上に配置されたプレーン状電極１１１，１１２上、及び、セラミック焼結体１０４のコンデンサ裏面１０３上に配置されたプレーン状電極１２１，１２２上に、それぞれ突起状導体５０が突設されていた。しかし、プレーン状電極１１１，１１２上及びプレーン状電極１２１，１２２上のいずれか一方のみに突起状導体５０が突設されていてもよい。この場合、ＩＣチップ２１が搭載されるために高い精度が要求される第１ビルドアップ層３１側のプレーン状電極１１１，１１２上のみに、突起状導体５０が突設されることが好ましい。このような構成であれば、突起状導体５０の数が減るため、配線基板１０の製造コスト低減を図ることができる。しかし、より高い信頼性を得るためには、プレーン状電極１１１，１１２上及びプレーン状電極１２１，１２２上の両方に突起状導体５０を突設することが好ましい。   In the above embodiment, the plain electrodes 121 and 112 arranged on the capacitor main surface 102 of the ceramic sintered body 104 and the capacitor back surface 103 of the ceramic sintered body 104. , 122 are provided with protruding conductors 50 respectively. However, the protruding conductor 50 may protrude from only one of the plain electrodes 111 and 112 and the plane electrodes 121 and 122. In this case, it is preferable that the protruding conductor 50 protrudes only on the plane electrodes 111 and 112 on the first buildup layer 31 side where high accuracy is required because the IC chip 21 is mounted. With such a configuration, since the number of the protruding conductors 50 is reduced, the manufacturing cost of the wiring board 10 can be reduced. However, in order to obtain higher reliability, it is preferable to project the protruding conductors 50 on both the plane electrodes 111 and 112 and the plane electrodes 121 and 122.

・上記実施の形態では、プレーン状電極１１１，１１２，１２１，１２２上に突起状導体５０を突設した後で、プレーン状電極１１１，１１２，１２１，１２２を構成するめっき層１５２の表面と、突起状導体５０の表面とを同時に粗化していた。しかし、プレーン状電極１１１，１１２，１２１，１２２を形成した時点で一度粗化した後、突起状導体５０を形成した時点で再度粗化するようにしてもよい。このようにすれば、めっき層１５２と突起状導体５０との接続部分も粗化されるため、両者の密着性が向上する（図１８参照）。   In the above embodiment, after the protruding conductor 50 protrudes on the plain electrodes 111, 112, 121, 122, the surface of the plating layer 152 constituting the plane electrodes 111, 112, 121, 122; The surface of the protruding conductor 50 was roughened at the same time. However, after the planar electrodes 111, 112, 121, and 122 are formed, they may be roughened once and then roughened again when the protruding conductors 50 are formed. In this way, the connecting portion between the plating layer 152 and the protruding conductor 50 is also roughened, so that the adhesion between the two is improved (see FIG. 18).

・上記実施の形態において、外部電極としてのプレーン状電極１１１，１１２，１２１，１２２は、等幅の帯状に形成されるものであったが、これに限定されるものではない。例えば、図１９に示されるプレーン状電極２１１，２１２のように、コンデンサ内ビア導体１３１，１３２に接続される部分の幅を広くし、それ以外の部分を細く形成してもよい。そして、プレーン状電極２１１，２１２における幅広の部分に、突起状導体５０を設けている。なお、このプレーン状電極２１１，２１２において突起状導体５０の形成部における幅（最大幅）は３００μｍである。そして、突起状導体５０の頂部５１の径（２５０μｍ）は、そのプレーン状電極２１１，２１２の最大幅よりも小さくなるよう設定されている。   In the above embodiment, the plain electrodes 111, 112, 121, 122 as external electrodes are formed in a uniform band shape, but are not limited thereto. For example, like the planar electrodes 211 and 212 shown in FIG. 19, the width of the portion connected to the via conductors 131 and 132 in the capacitor may be widened and the other portions may be narrowed. A protruding conductor 50 is provided in a wide portion of the plane electrodes 211 and 212. In the plane electrodes 211 and 212, the width (maximum width) in the formation portion of the protruding conductor 50 is 300 μm. The diameter (250 μm) of the top 51 of the protruding conductor 50 is set to be smaller than the maximum width of the plain electrodes 211 and 212.

また図２０に示されるように、コンデンサ主面１０２上に主面側電源用電極２１３と複数の主面側グランド用電極２１４とを設けるとともに、コンデンサ裏面１０３上に複数の裏面側電源用電極（図示略）と裏面側グランド用電極（図示略）とを設けてもよい。詳述すると、主面側電源用電極２１３は、コンデンサ主面１０２の略全体を覆うプレーン状電極であり、主面側グランド用電極２１４を避けるための孔を複数有している。同様に、裏面側グランド用電極は、コンデンサ裏面１０３の略全体を覆うプレーン状電極であり、裏面側電源用電極を避けるための孔を複数有している。また、主面側グランド用電極２１４及び裏面側電源用電極は、直径３５０μｍ×厚さ２５μｍの平面視円形状をなす浮島状のパターンである。   As shown in FIG. 20, a main surface side power supply electrode 213 and a plurality of main surface side ground electrodes 214 are provided on the capacitor main surface 102, and a plurality of back surface side power supply electrodes ( A back surface side ground electrode (not shown) may be provided. More specifically, the main surface side power supply electrode 213 is a plain electrode that covers substantially the entire capacitor main surface 102 and has a plurality of holes for avoiding the main surface side ground electrode 214. Similarly, the back surface side ground electrode is a plain electrode that covers substantially the entire capacitor back surface 103, and has a plurality of holes for avoiding the back surface side power supply electrode. Further, the main surface side ground electrode 214 and the back surface side power supply electrode are floating island-shaped patterns having a circular shape in plan view with a diameter of 350 μm and a thickness of 25 μm.

次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
（１）配線基板に内蔵される配線基板内蔵用コンデンサであって、基板主面及び基板裏面を有し、複数の内部電極がセラミック誘電体層を介して積層配置されたセラミック基板と、前記複数の内部電極に接続される複数のコンデンサ内ビア導体と、前記基板主面及び前記基板裏面の少なくとも一方の上に配置され、前記複数のコンデンサ内ビア導体における前記基板主面側及び前記基板裏面側の少なくとも一方の端部に接続される外部電極と、前記外部電極上に突設された頂部と底部とを有する突起状導体とを備え、前記突起状導体は頂部から底部に行くに従って細くなっており、前記外部電極は、第１の金属材料からなる第１の金属層とその第１の金属層を覆う金属層であって前記第１の金属材料よりも導電性が高い第２の金属材料からなる第２の金属層とを有することを特徴とする配線基板内蔵用コンデンサ。 Next, the technical ideas grasped by the embodiment described above are listed below.
(1) A wiring board built-in capacitor built in a wiring board, having a substrate main surface and a substrate back surface, wherein a plurality of internal electrodes are laminated and disposed via a ceramic dielectric layer; A plurality of via conductors in the capacitor connected to the internal electrodes of the substrate, and disposed on at least one of the substrate main surface and the substrate back surface, the substrate main surface side and the substrate back surface side in the plurality of capacitor via conductors An external electrode connected to at least one end of the external electrode, and a projecting conductor having a top and a bottom projecting on the external electrode, the projecting conductor becoming thinner from the top to the bottom And the external electrode is a first metal layer made of a first metal material and a metal layer covering the first metal layer, the second metal material having higher conductivity than the first metal material. Kara Wiring board built capacitor, characterized in that a second metal layer.

（２）技術的思想（１）において、第１の金属材料はニッケルであり、前記第２の金属材料は銅であることを特徴とする配線基板内蔵用コンデンサ。   (2) The wiring board built-in capacitor according to the technical idea (1), wherein the first metal material is nickel and the second metal material is copper.

本発明を具体化した一実施形態の配線基板を示す概略断面図。1 is a schematic cross-sectional view showing a wiring board according to an embodiment of the present invention. セラミックコンデンサを示す概略断面図。The schematic sectional drawing which shows a ceramic capacitor. セラミックコンデンサを示す上面図。The top view which shows a ceramic capacitor. セラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of a ceramic capacitor. セラミック焼結体を示す上面図。The top view which shows a ceramic sintered compact. セラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of a ceramic capacitor. セラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of a ceramic capacitor. セラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of a ceramic capacitor. セラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of a ceramic capacitor. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 配線基板の製造方法の説明図。Explanatory drawing of the manufacturing method of a wiring board. 他の実施形態におけるセラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of the ceramic capacitor in other embodiment. 他の実施形態におけるセラミックコンデンサの製造方法の説明図。Explanatory drawing of the manufacturing method of the ceramic capacitor in other embodiment. 他の実施形態における配線基板を示す概略断面図。The schematic sectional drawing which shows the wiring board in other embodiment. 他の実施形態におけるセラミックコンデンサの要部を示す概略断面図。The schematic sectional drawing which shows the principal part of the ceramic capacitor in other embodiment. 他の実施の形態におけるセラミックコンデンサを示す上面図。The top view which shows the ceramic capacitor in other embodiment. 他の実施の形態におけるセラミックコンデンサを示す上面図。The top view which shows the ceramic capacitor in other embodiment.

符号の説明Explanation of symbols

１０…配線基板
１１…樹脂コア基板
１２…コア主面
１３…コア裏面
３１…配線積層部としての第１ビルドアップ層
３２…配線積層部としての第２ビルドアップ層
３３，３４，３５，３６…樹脂層間絶縁層
４２…導体層
５０…突起状導体
５１…頂部
５２…底部
１０１…配線基板内蔵用コンデンサとしてのセラミックコンデンサ
１０２…基板主面としてのコンデンサ主面
１０３…基板裏面としてのコンデンサ裏面
１０４…セラミック基板としてのセラミック焼結体
１０５…セラミック誘電体層
１１１…外部電極としての主面側電源用プレーン状電極
１１２…外部電極としての主面側グランド用プレーン状電極
１２１…外部電極としての裏面側電源用プレーン状電極
１２２…外部電極としての裏面側グランド用プレーン状電極
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１４１…内部電極としての電源用内部電極層
１４２…内部電極としてのグランド用内部電極層
２１１，２１２…外部電極としてのプレーン状電極 DESCRIPTION OF SYMBOLS 10 ... Wiring board 11 ... Resin core board 12 ... Core main surface 13 ... Core back surface 31 ... 1st buildup layer as a wiring lamination part 32 ... 2nd buildup layer 33, 34, 35, 36 ... as a wiring lamination part Resin interlayer insulating layer 42 ... Conductor layer 50 ... Protruding conductor 51 ... Top 52 ... Bottom 101 ... Ceramic capacitor as a capacitor for incorporating a wiring board 102 ... Capacitor main surface as a substrate main surface 103 ... Capacitor back surface as a substrate back surface 104 ... Ceramic sintered body as ceramic substrate 105... Ceramic dielectric layer 111... Main surface side power source plane electrode as external electrode 112. Main surface side ground plane electrode as external electrode 121... Back surface side as external electrode Plain electrode for power supply 122... Ground electrode for back side 131 as an external electrode 131 In-capacitor via conductor for power supply as via conductor in capacitor 132... In-capacitor via conductor for ground as via conductor in capacitor 141... Internal electrode layer for power supply as internal electrode 142... Internal electrode layer for ground as internal electrode 211 212 ... Plain electrode as external electrode

Claims (8)

配線基板に内蔵される配線基板内蔵用コンデンサであって、
基板主面及び基板裏面を有し、複数の内部電極がセラミック誘電体層を介して積層配置されたセラミック基板と、
前記複数の内部電極に接続される複数のコンデンサ内ビア導体と、
前記基板主面及び前記基板裏面の少なくとも一方の上に配置され、前記複数のコンデンサ内ビア導体における前記基板主面側及び前記基板裏面側の少なくとも一方の端部に接続される外部電極と、
前記外部電極上に突設された頂部と底部とを有する突起状導体と
を備え、
前記突起状導体は、頂部から底部に行くに従って細くなっていることを特徴とする配線基板内蔵用コンデンサ。 A wiring board built-in capacitor built in the wiring board,
A ceramic substrate having a substrate main surface and a substrate back surface, wherein a plurality of internal electrodes are laminated and disposed via a ceramic dielectric layer;
A plurality of via conductors in the capacitor connected to the plurality of internal electrodes;
An external electrode disposed on at least one of the substrate main surface and the substrate back surface and connected to at least one end of the substrate main surface side and the substrate back surface side in the plurality of via conductors in the capacitor;
Protruding conductor having a top and a bottom projecting on the external electrode,
The capacitor with a built-in wiring board, wherein the protruding conductor is thinned from the top to the bottom. 前記突起状導体の頂部の径は、前記突起状導体の底部の径の１倍よりも大きく５倍よりも小さいことを特徴とする請求項１に記載の配線基板内蔵用コンデンサ。   2. The wiring board built-in capacitor according to claim 1, wherein a diameter of a top portion of the protruding conductor is larger than 1 time and smaller than 5 times a diameter of a bottom portion of the protruding conductor. 前記突起状導体の頂部の径は、前記突起状導体の高さよりも大きく、前記突起状導体の底部の径は、前記突起状導体の高さ以下の大きさであることを特徴とする請求項１または２に記載の配線基板内蔵用コンデンサ。   The diameter of the top of the protruding conductor is larger than the height of the protruding conductor, and the diameter of the bottom of the protruding conductor is smaller than the height of the protruding conductor. 3. A capacitor for built-in wiring board according to 1 or 2. 前記突起状導体の頂部の径は、前記外部電極の最大幅よりも小さいことを特徴とする請求項１乃至３のいずれか１項に記載の配線基板内蔵用コンデンサ。   4. The wiring board built-in capacitor according to claim 1, wherein a diameter of a top portion of the protruding conductor is smaller than a maximum width of the external electrode. 5. 前記突起状導体は、銅を主体として形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板内蔵用コンデンサ。   5. The wiring board built-in capacitor according to claim 1, wherein the protruding conductor is formed mainly of copper. 前記突起状導体は、銅めっきによって形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板内蔵用コンデンサ。   6. The wiring board built-in capacitor according to claim 1, wherein the protruding conductor is formed by copper plating. 前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されていることを特徴とする請求項１乃至６のいずれか１項に記載の配線基板内蔵用コンデンサ。   The wiring board built-in capacitor according to any one of claims 1 to 6, wherein the plurality of via conductors in the capacitor are arranged in an array as a whole. 請求項１乃至７のいずれか１項に記載の配線基板内蔵用コンデンサが、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されていることを特徴とする配線基板。   The wiring board built-in capacitor according to any one of claims 1 to 7, wherein the wiring board built-in capacitor has a structure in which a resin core board having a core main surface and a core back surface or a resin interlayer insulating layer and a conductor layer are stacked. A wiring board which is housed in a part.
JP2007324079A 2007-12-14 2007-12-14 Capacitor incorporated in wiring board, and wiring board Pending JP2009147177A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324079A JP2009147177A (en) 2007-12-14 2007-12-14 Capacitor incorporated in wiring board, and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007324079A JP2009147177A (en) 2007-12-14 2007-12-14 Capacitor incorporated in wiring board, and wiring board

Publications (1)

Publication Number Publication Date
JP2009147177A true JP2009147177A (en) 2009-07-02

Family

ID=40917436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324079A Pending JP2009147177A (en) 2007-12-14 2007-12-14 Capacitor incorporated in wiring board, and wiring board

Country Status (1)

Country Link
JP (1) JP2009147177A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074283A1 (en) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 Capacitor-equipped wiring substrate and component-equipped wiring substrate
US10453607B2 (en) 2016-05-31 2019-10-22 Murata Manufacturing Co., Ltd. Ceramic capacitor
WO2022138744A1 (en) * 2020-12-25 2022-06-30 株式会社村田製作所 Electronic component, electronic component manufacturing method, and circuit module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074283A1 (en) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 Capacitor-equipped wiring substrate and component-equipped wiring substrate
CN102474992A (en) * 2009-12-15 2012-05-23 日本特殊陶业株式会社 Capacitor-equipped wiring substrate and component-equipped wiring substrate
US8654539B2 (en) 2009-12-15 2014-02-18 Ngk Spark Plug Co., Ltd. Capacitor-incorporated substrate and component-incorporated wiring substrate
CN102474992B (en) * 2009-12-15 2015-08-12 日本特殊陶业株式会社 Electric capacity built-in wiring substrate and accessory built-in wiring substrate
US10453607B2 (en) 2016-05-31 2019-10-22 Murata Manufacturing Co., Ltd. Ceramic capacitor
WO2022138744A1 (en) * 2020-12-25 2022-06-30 株式会社村田製作所 Electronic component, electronic component manufacturing method, and circuit module

Similar Documents

Publication Publication Date Title
JP4838068B2 (en) Wiring board
JP4509972B2 (en) Wiring board, embedded ceramic chip
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4964481B2 (en) Wiring board
JP2008306173A (en) Wiring board with built-in component and method for manufacturing same
JP5179856B2 (en) Wiring board built-in component and manufacturing method thereof, wiring board
JP4405477B2 (en) WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP2009147178A (en) Ceramic component, manufacturing method thereof, and wiring board
JP5078759B2 (en) Wiring board built-in electronic components and wiring board
WO2015083345A1 (en) Wiring board with embedded components and manufacturing method thereof
JP2013110329A (en) Capacitor module built-in wiring board
JP5202878B2 (en) Wiring board
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP2007318089A (en) Wiring board
JP4405478B2 (en) WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP2012151154A (en) Method for manufacturing component built-in wiring substrate
JP5172319B2 (en) Manufacturing method of ceramic parts
JP2009302089A (en) Ceramic parts and manufacturing method thereof, and wiring board
JP2009147177A (en) Capacitor incorporated in wiring board, and wiring board
JP5306797B2 (en) Manufacturing method of wiring board with built-in components
JP5192864B2 (en) Manufacturing method of wiring board with built-in components
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP2008244029A (en) Wiring board with built-in component, and component used therefor
JP4668822B2 (en) Wiring board manufacturing method
JP2015141953A (en) Component built-in wiring board and method for manufacturing the same