しかしながら、上記特許文献1のチョッパ回路260において、トランジスタ270、280のオン/オフ切替は、トランジスタ端子間に電圧が印加されているオフ状態からオン状態への切替、およびトランジスタに電流が流れているオン状態からオフ状態への切替が行われるところ、トランジスタ270、280の導通状態の遷移には所定の遷移時間がかかることから、遷移期間中の過渡状態では、トランジスタの端子間に電圧が印加されながら電流が流れることとなり電力が消費される、いわゆるスイッチング損失が発生する。このスイッチング損失は、チョッパ回路260あるいはDC−DCコンバータ等、トランジスタをスイッチング制御させる際の損失として支配的なものである。
スイッチング損失により、バッテリ130からの投入電力に対するモータ110の駆動電力の比、すなわち電力効率が低下してしまい問題である。また、スイッチング損失により無為に消費された電力は、熱エネルギに変換されて機器の発熱原因となる。機器の使用環境上、発熱量に制限がある場合には、ヒートシンク等の冷却装置等が大型化してしまう。機器の大型化や重量増を招来してしまう場合もあり問題である。
本発明は前記従来技術の課題の少なくとも1つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、高周波数動作が可能な電流双方向コンバータを提供することを目的とする。
前記目的を達成するために、請求項1に係る電流双方向コンバータは、第1端子が低圧電源端子に接続される第1インダクタと、第1インダクタの第2端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第1スイッチング素子と、第1インダクタと第1スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に接続される第1整流素子とを備える電流双方向コンバータであって、第1スイッチング素子と第1整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、第1スイッチング素子と並列に接続される補助電流径路とを備え、補助電流径路は、第1インダクタと電磁的に結合され、第1インダクタの第1端子と同極性の起電力が誘起される第1端子が、接続点に接続される第2インダクタと、第2スイッチング素子と、逆流防止用の第2整流素子とが直列に接続されることを特徴とする。
請求項1の電流双方向コンバータでは、第1スイッチング素子の導通により、第1インダクタと第1スイッチング素子とに投入電流が流れ、低圧電源端子と高圧電源端子のうち一方から第1インダクタに電磁エネルギが蓄積される。蓄積された電磁エネルギは、第1整流素子の導通により低圧電源端子と高圧電源端子のうち他方へ放出される。
第1スイッチング素子の非導通は、これに先立つ導通時に、第1スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、第1整流素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。そのため、第1スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
その後の第1スイッチング素子の再導通に先立ち、第2スイッチング素子の導通により補助電流経路が形成される。ここで、第2スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。導通している第1整流素子により確定される接続点の電圧と第2インダクタに誘起される起電力とに応じて、第1および第2インダクタの電磁結合に起因して等価回路として第2インダクタに直列に接続される漏れインダクタに印加される電圧により、補助電流径路に流れる電流が時間経過と共に増加する。時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、第1整流素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧が反転し、第1スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において第1スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。
接続点の電圧が反転した後は漏れインダクタに印加される電圧が反転する。補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、第2整流素子により電流の逆流は生じず電流が流れなくなる。この状態において第2スイッチング素子が非導通されゼロカレントスイッチング(ZCS)が行われる。
ここで、漏れインダクタのインダクタンス値は、第2インダクタのインダクタンス値に比して小さな値を有するものと考えられる。小さなインダクタンス値を有する漏れインダクタの両端に、接続点と基準電圧端子あるいは高圧電源端子との間に印加される、高圧電源端子の電圧より高い電圧が印加される。投入電流の時間傾きに比して急峻な時間傾きを有する電流が補助電流径路にバイパスされる。
これにより、電流双方向コンバータにおいて、第1スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。スイッチング時に第1スイッチング素子で消費されるスイッチング損失を低減することができる。
スイッチング損失の低減に伴い、電流双方向コンバータの電圧変換における電力効率の向上を図ることができる。第1スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。
電流双方向コンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴う第1インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。
漏れインダクタンス値や第1および第2インダクタの巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、第1スイッチング素子をゼロボルトスイッチング(ZVS)で導通可能な状態とするまでの時間遅延を調整することができる。また、第2スイッチング素子の非導通時に第2スイッチング素子に印加される電圧レベルを調整することができる。
また、接続点の電圧が反転して補助電流径路の電流が減少した後は、第2整流素子により補助電流径路には電流が流れない状態が維持されるので、第2スイッチング素子をZCSで導通可能とする時間を十分に確保することができる。
また、請求項2に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、補助電流径路は、第2インダクタの第2端子に直列接続された第3インダクタを備えることを特徴とする。
請求項2の電流双方向コンバータでは、補助電流径路に流れる電流の時間傾きは、第1および第2インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第3インダクタにより決定される。これにより、第3インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。
また、請求項3に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、第1スイッチング素子の電流径路端子間には、投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。これにより、電流の逆流時にも対応することができる。
また、請求項4に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、第1スイッチング素子の他端子は、基準電圧端子に接続され、高圧電源端子には、低圧電源端子の電圧に対して昇圧された電圧が供給される。これにより、スイッチング損失の低減された昇圧コンバータを構成することができる。
また、請求項5に係る電流双方向コンバータは、請求項1に記載の電流双方向コンバータにおいて、第1スイッチング素子の他端子は、高圧電源端子に接続され、低圧電源端子には、高圧電源端子の電圧に対して降圧された電圧が供給される。これにより、スイッチング損失の低減された降圧コンバータを構成することができる。
また、請求項6に係る電流双方向コンバータは、第1端子が低圧電源端子に接続される第1インダクタと、高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に第1インダクタの第2端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向コンバータであって、上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、下方スイッチング素子と並列に接続される下方補助電流径路と、上方スイッチング素子と並列に接続される上方補助電流径路とを備え、下方補助電流径路は、第1インダクタと電磁的に結合され、第1インダクタの第1端子と同極性の起電力が誘起される第1端子が、接続点に接続される第2インダクタを経て、逆流防止用の下方整流素子と、下方補助スイッチング素子とが直列に接続され、上方補助電流径路は、第2インダクタを経て、逆流防止用の上方整流素子と、上方補助スイッチング素子とが直列に接続されることを特徴とする。
請求項6の電流双方向コンバータでは、下方スイッチング素子の導通により、低圧電源端子から第1インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に応じて高圧電源端子に放出される。上方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。
下方スイッチング素子の非導通は、これに先立つ導通時に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
同期整流素子としての上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
上方スイッチング素子が非導通となった後、下方スイッチング素子の再導通に先立ち、下方補助スイッチング素子の導通により下方補助電流経路が形成される。ここで、下方補助スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。その後、コンデンサへの充放電が行われる。接続点の電圧が低電圧レベルに反転し、下方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において下方スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。
接続点の電圧が低電圧レベルに反転した後は、第2インダクタに誘起される起電力が反転し第1端子が正電圧となり漏れインダクタに印加される電圧が反転する。下方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、下方整流素子により電流の逆流は生じず電流が流れなくなる。この状態において下方補助スイッチング素子が非導通とされゼロカレントスイッチング(ZCS)が行われる。
また、上方スイッチング素子の導通により高圧電源端子から第1インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に応じて低圧電源端子に放出される。下方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。
上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
同期整流素子としての下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
下方スイッチング素子が非導通となった後、上方スイッチング素子の再導通に先立ち、上方補助スイッチング素子の導通により上方補助電流経路が形成される。ここで、上方補助スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。その後、コンデンサへの充放電が行われる。接続点の電圧が高電圧レベルに反転し、上方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において上方スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。
接続点の電圧が高電圧レベルに反転した後は、第2インダクタに誘起される起電力が反転し第1端子が負電圧となり、漏れインダクタに印加される電圧が反転する。上方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少するが、上方整流素子により電流の逆流は生じず電流が流れなくなる。この状態において上方補助スイッチング素子が非導通とされゼロカレントスイッチング(ZCS)が行われる。
これにより、スイッチング損失の低減された昇降圧コンバータを構成することができる。また、上方および下方スイッチング素子におけるスイッチング損失の低減、電流双方向コンバータの電圧変換における電力効率の向上、上方および下方スイッチング素子における発熱低減と機器の小型・軽量化、スイッチング動作の高周波数化、トランスによる上方または下方スイッチング素子の導通タイミングの調整については、請求項1と同様の作用・効果を奏する。
漏れインダクタンス値や第1および第2インダクタの巻線比に応じて、上方および下方補助電流径路に流れるバイパス電流の時間傾きを調整することができる。上方および下方補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、上方および下方スイッチング素子をZVSで導通可能な状態とするまでの時間遅延を調整することができる。また、下方および上方スイッチング素子が同期整流素子として動作する場合に、同スイッチング素子の非導通タイミングを調整することができる。更に、上方および下方補助スイッチング素子の非導通時に同スイッチング素子に印加される電圧レベルを調整することができる。
また、請求項7に係る電流双方向コンバータは、請求項6に記載の電流双方向コンバータにおいて、第2インダクタの第2端子に直列接続され、上方および下方補助電流径路を構成する第3インダクタを備えることを特徴とする。
請求項7の電流双方向コンバータでは、上方および下方補助電流径路に流れる電流の時間傾きは、第1および第2インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第3インダクタにより決定される。これにより、第3インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。
また、請求項8に係る電流双方向コンバータは、請求項6に記載の電流双方向コンバータにおいて、上方および下方スイッチング素子の電流径路端子間のうち少なくとも何れか一方には、投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする。これにより、電流の逆流時に対応することができる。上方、下方スイッチング素子が同期整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。投入電流の全量が上方または下方補助電流径路にバイパスされるタイミングに先行して、同期整流素子として導通している下方または上方スイッチング素子を非導通とすることができる。
本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された電流双方向コンバータを提供することが可能となる。
以下、本発明の電流双方向コンバータについて具体化した実施形態を図1乃至図12に基づき図面を参照しつつ詳細に説明する。尚、図3乃至図6、図8乃至図11では、導通状態をわかり易くするため、非導通状態の回路要素を省略して説明している。
図1は、第1実施形態の電流双方向コンバータの回路図である。昇降圧コンバータに、発明部分である補助回路部1を付加した回路構成を有している。
昇降圧コンバータは、低圧電源端子T1に電圧源V1が接続され、電圧V1を昇圧して高圧電源端子T2に接続されている電圧源V2に供給すると共に、高圧電源端子T2に電圧源V2が接続され、電圧V2を降圧して低圧電源端子T1に接続されている電圧源V1に供給する。高圧電源端子T2に負荷としてモータを接続する場合、モータの駆動電圧である電圧V2を、電圧V1を昇圧して供給すると共に、モータによる回生エネルギを電圧源V1に再充電する等の用途においても使用することができる。図1に示す昇降圧コンバータは、電圧源V1およびV2の基準電圧端子TSが共通に接続された、いわゆる非絶縁型の電流双方向コンバータである。トランジスタQ1、Q2は、トランジスタQ1のエミッタ端子とトランジスタQ2のコレクタ端子とが接続点Xで接続されると共に、トランジスタQ1のコレクタ端子が高圧電源端子T2に、トランジスタQ2のエミッタ端子が基準電圧端子TSに接続され、高圧電源端子T2と基準電圧端子TSとの間に直列に接続されている。尚、トランジスタQ1、Q2のベース端子は、不図示のコントローラにより排他的に導通制御される。トランジスタQ1、Q2には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードD1、D2が接続されている。接続点Xと低圧電源端子T1との間には、インダクタL1が接続されている。また、低圧電源端子T1および高圧電源端子T2と、基準電圧端子TSとの間には、電圧源V1、V2に並列にコンデンサC11、C12が接続されている。ここで、トランジスタQ1が上方スイッチング素子であり、トランジスタQ2が下方スイッチング素子である。
ここで、高圧電源端子T2に接続される負荷とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、電圧V1に200V、負荷に供給すべき電圧V2に500Vが供給される。
電圧V1を電圧V2に昇圧する昇圧コンバータとして動作する場合は、トランジスタQ2の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ1および逆並列ダイオードD1を介して高圧電源端子T2に供給することにより行われる。また、電圧V2を電圧V1に降圧する降圧コンバータとして動作する場合は、トランジスタQ1の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ2および逆並列ダイオードD2を介して低圧電源端子T1に供給することにより行われる。
ここで、コンデンサC11、C12は、平滑用のコンデンサである。また、トランジスタQ1、Q2は、IGBT、MOS、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードD1、D2は、各トランジスタQ1、Q2に内蔵されている場合の他、別途ダイオード素子を接続することもできる。
補助回路部1は、トランジスタQ1、Q2の各々のコレクタ・エミッタ間に接続される、コンデンサC1、C2を備えている。更に、トランジスタQ1、Q2の接続点Xと、高圧電源端子T2および基準電圧端子TSとの間に、上方および下方補助電流径路が構成される。
接続点Xから、インダクタL2およびインダクタLrまでは、上方および下方補助電流径路に共通である。上方補助電流径路では、インダクタLrから、逆流防止用ダイオードD3およびトランジスタQ3を介して高圧電源端子T2に至る径路が形成される。下方補助電流径路では、インダクタLrから、トランジスタQ4および逆流防止用ダイオードD4を介して基準電圧端子TSに至る径路が形成される。逆流防止用ダイオードD3は、上方補助電流経路での電流の逆流を防止する目的で備えられており、高圧電源端子T2から接続点Xに向かう方向に電流を流すことにより、インダクタL1に流れる投入電流をバイパスする。逆流防止用ダイオードD4は、下方補助電流経路での電流の逆流を防止する目的で備えられており、接続点Xから基準電圧端子TSに向かう方向に電流を流すことにより、インダクタL1に流れる投入電流をバイパスする。尚、トランジスタQ3、Q4が上方、下方補助トランジスタであり、逆流防止用ダイオードD3、D4が上方、下方整流素子である。
ここで、インダクタL2はインダクタL1と電磁的に結合されている。また、低圧電源端子T1に接続されているインダクタL1の第1端子と、接続点Xに接続されているインダクタL2の第1端子とは、同極性で起電力が誘起される。電磁的結合とは、インダクタL1とインダクタL2とでトランスを構成する場合等が考えられる。
先ず、図2および図3乃至図6において、第1実施形態の昇降圧コンバータにおける昇圧動作を説明する。図2にタイミングチャートを、図3乃至図6には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態(図3乃至図6)を適宜に参照しながら、昇圧動作のタイミングチャート(図2)を説明する。尚、図2において、VGQ1、VGQ2、VGQ4は、トランジスタQ1、Q2、Q4のベース端子GQ1、GQ2、GQ4に印加される電圧である。また、IL1、ILrは、電圧V1から接続点X、接続点XからインダクタLrに向かう電流を正方向とするインダクタL1、Lrに流れる電流を示す。このうち、インダクタ電流IL1が投入電流である。また、VQ2は、接続点Xの電圧を示す。VL1は、インダクタL1の接続点X側の端子を基準とする場合の端子間電圧を、VLrは、インダクタLrのトランジスタQ3、Q4側の端子を基準とする場合の端子間電圧を示す。
図2中(1)、(2)、および図3は、インダクタL1への電磁エネルギの蓄積期間である。図2中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図3の(1)にこの期間の動作状態を示す。トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルであり、トランジスタQ2は導通している。電圧源V1から、インダクタL1およびトランジスタQ2を介して基準電圧端子TSに抜ける電流径路が確立される。インダクタL1の端子間には電圧V1が印加され、電圧源V1から接続点Xに向う方向(この方向を正方向とする。)に、所定の正の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。
所定時間の経過後、図2中(2)に移行する。ゲート端子GQ2に印加されるゲート電圧VGQ2がローレベルに遷移することにより、トランジスタQ2が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ2が導通しているため、基準電圧端子TSの電圧である基準電圧に略等しい電圧値となっている。このためコンデンサC1は充電状態にありコンデンサC2は放電状態にある。トランジスタQ2の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の放電、およびC2の充電に費やされるため(図3中(2))、接続点Xにおける電圧VQ2の電圧値の上昇はトランジスタQ2の非導通に遅れて行われる。このため、トランジスタQ2の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の非導通状態へのスイッチング損失を低減させることができる。
図2中(3)、(4)、および図4は、インダクタL1からの電磁エネルギの放出期間である。図2中(3)の期間では、トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルとなりトランジスタQ1が導通する。導通したトランジスタQ1は逆並列ダイオードD1と共に、インダクタL1から高圧電源端子T2に向かってインダクタ電流IL1を流す。これにより電磁エネルギが高圧電源端子T2に放出されて電圧源V2に昇圧された電圧V2が供給される(図4中(3))。接続点Xは電圧V2に略等しい電圧となり、インダクタL1の端子間には電圧V2と電圧V1との差電圧が、電圧源V1から接続点Xに向う方向(この方向を負方向とする。)に印加され、インダクタL1には所定の負の時間傾きを有するインダクタ電流IL1が流れる。尚、ゲート電圧VGQ1がハイレベルに遷移しトランジスタQ1が導通状態に遷移する際にはコンデンサC1は放電状態、C2は充電状態となっているため、トランジスタQ1の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。ここで、トランジスタQ1は同期整流素子として動作する。並列に逆並列ダイオードD1が接続されているので、ダイオードD1により整流作用を奏することも可能であり、昇圧動作においてはトランジスタQ1を非導通に維持しておくことも可能である。
この状態からゲート電圧VGQ1をローレベルに反転して、トランジスタQ1を非導通とする。並列に逆並列ダイオードD1が接続されているので、トランジスタQ1の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ4のゲート端子GQ4にハイレベルのゲート電圧VGQ4が印加される(図2中(4))。接続点Xから、インダクタL2、Lr、トランジスタQ4、および逆流防止用ダイオードD4を介して基準電圧端子TSへの下方補助電流径路が形成され、インダクタ電流IL1がバイパスされ始める(図4中(4))。尚、トランジスタQ4の導通状態への遷移は、導通による電流がインダクタLrにより制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタQ4の導通状態へのスイッチングは、ゼロカレントスイッチング(ZCS)が行われることとなり、トランジスタQ4の導通状態へのスイッチング損失を低減させることができる。
下方補助電流径路が形成される初期段階においては、インダクタL1に印加されている負の端子間電圧VL1に応じて、インダクタL2にも負の端子間電圧VL2が印加される。これにより、インダクタLrにおけるインダクタL2側の端子は、接続点Xの電圧VQ2が高電圧であるところ、インダクタL2の端子間電圧VL2が加算された電圧が印加される。トランジスタQ4およびダイオードD4を介してインダクタLrの他端子は略基準電圧が印加されるため、インダクタLrの端子間電圧VLrには高い電圧レベルVHが印加される。
ここで、電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は略V2(500V)であるところ、インダクタL2の端子間電圧VL2は(V1−V2)/2((200−500)/2=−150V)より、インダクタLrにおけるインダクタL2側の端子には、VQ2−VL2が印加される。すなわち、500−(−150)=650Vが印加され、インダクタLrの端子間電圧VLrは略650Vの電圧が印加される。
図2および図4(3)、(4)の期間では、電圧V2と電圧V1との差電圧がインダクタL1の負方向に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の負の時間傾きを有して減少する。この状態からゲート電圧VGQ1をローレベルに反転して、トランジスタQ1を非導通とする。並列に逆並列ダイオードD1が接続されているので、トランジスタQ1の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ4が導通して下方補助電流経路が形成される。これにより、インダクタL1、L2のインダクタンス値に比して小さなインダクタンス値を有するインダクタLrには、インダクタ電流IL1を下方補助電流径路にバイパスさせる方向(正方向)に急峻な正の時間傾きを有してインダクタ電流ILrを増大させる方向に端子間電圧VLrが印加される。時間の経過に伴い、インダクタ電流ILrは、インダクタ電流IL1のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流IL1の全量がバイパスされる。
トランジスタQ1に並列にダイオードD1が接続されているので、下方補助電流径路の形成に先立ちトランジスタQ1を非導通とすることが可能である。また、下方補助電流径路の形成後であってもトランジスタQ1を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタQ1が導通していれば接続点Xの電圧VQ2は電圧V2に略等しく維持されることとなるので、下方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタQ1を非導通とすることも可能である。何れの場合においても、トランジスタQ1をゼロボルトスイッチング(ZVS)させることができる。また、第1実施形態においては、下方補助電流径路によるインダクタ電流IL1の全量バイパスの前後を問わず接続点Xの電圧VQ2が電圧V2に略等しい状態で、トランジスタQ1のゼロボルトスイッチング(ZVS)が行わせることができ、スイッチング損失を低減させることができる。
ここで、インダクタL1、L2の巻線比を調整することにより、下方補助電流径路の形成時においてインダクタLrの端子間に印加される端子間電圧VLrを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタQ2をZVSで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタQ4に印加される電圧レベルを調整することができる。
図2中(5)、(6)、および図5は、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路によりインダクタ電流IL1のバイパス動作が進むことにより(図2および図4中(4))、インダクタ電流ILrのうち、インダクタ電流IL1を越えて増大した電流は、トランジスタQ1の非導通により電圧源V2から供給されなくなり、それ以前において放電状態のコンデンサC1および充電状態にあるコンデンサC2から賄われる。コンデンサC1は充電されコンデンサC2は放電され、接続点Xの電圧VQ2の電圧値が立ち下がる。これに応じてインダクタL1の端子間電圧VL1も反転する(図2および図5中(5))。
接続点Xの電圧VQ2が基準電圧近くの電圧レベルにまで降下した後は、下方補助電流径路へのインダクタ電流ILrの供給は、逆並列ダイオードD2を介して継続される。そのため、接続点Xの電圧VQ2は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持される。インダクタL2には正方向の端子間電圧VL2が誘起されることと相俟って、インダクタLrの端子間電圧VLrが反転してインダクタ電流ILrは負の時間傾きを有して減少する(図2および図5中(6))。
電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は基準電圧(0V)に略等しいところ、インダクタL2の端子間電圧VL2はV1(200V)より、インダクタLrにおけるインダクタL2側の端子には、VL2/2が印加される。すなわち、200/2=100Vが印加され、インダクタLrの端子間電圧VLrは略0−100=−100Vの電圧が印加される。
トランジスタQ1の非導通後に再度トランジスタQ2を導通するタイミングを、図2および図6中(7)に示す。前述したように、トランジスタQ1が非導通となりコンデンサC1、C2の充放電が完了すると、接続点Xの電圧VQ2は基準電圧に略等しくなる。これにより、インダクタL1端子間電圧VL1は正転し、インダクタL1への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流IL1は、初期段階では下方補助電流径路に流れるインダクタ電流ILrによりバイパスされるところ、このときのインダクタ電流ILrは負の時間傾きを有して減少する電流である。そこで、インダクタ電流ILrがインダクタ電流IL1を下回る前にトランジスタQ2を導通してやれば、インダクタ電流IL1は、バイパス径路からトランジスタQ2に順次移行して、図2および図3中(1)に戻り、上記の動作が繰り返されることにより昇圧動作が行われる。
逆並列ダイオードD2が導通しているので、トランジスタQ2の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。
尚、トランジスタQ4の非導通遷移は、逆流防止用ダイオードD4により下方補助電流径路に電流が流れなくなった後に行なわれるため、ゼロカレントスイッチング(ZCS)となりスイッチング損失を低減させることができる。
ここで、期間(4)乃至(7)(図2、図4(4)乃至図6)においては、急峻な時間傾きを有して増加の後減少するインダクタ電流ILrがインダクタL2にも流れることにより、インダクタL1とL2との電磁的な結合に基づきインダクタL1に逆起電力が働き、インダクタ電流ILrに応じてインダクタ電流IL1が減少の後増加することとなる。インダクタL1に電磁的に結合されたインダクタL2にも電流が流れる影響でインダクタ電流IL1が急激に減少する。ここで下方補助電流径路がインダクタ電流IL1を全量バイパスするにはインダクタ電流IL1以上にインダクタ電流ILrを流す必要があるが、インダクタ電流IL1が急激に減少することにより、インダクタ電流ILrのピークを小さくすることができる。
次に、図7および図8乃至図11において、第1実施形態の昇降圧コンバータにおける降圧動作を説明する。図7にタイミングチャートを、図8乃至図11には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態(図8乃至図11)を適宜に参照しながら、昇圧動作のタイミングチャート(図7)を説明する。尚、図7において、VGQ1、VGQ2、VGQ3は、トランジスタQ1、Q2、Q3のベース端子GQ1、GQ2、GQ3に印加される電圧である。また、IL1、ILrは、電圧V1から接続点X、接続点XからインダクタLrに向かう電流を正方向とするインダクタL1、Lrに流れる電流を示す。このうち、インダクタ電流IL1が投入電流である。また、VQ2は、接続点Xの電圧を示す。VL1は、インダクタL1の接続点X側の端子を基準とする場合の端子間電圧を、VLrは、インダクタLrのトランジスタQ3、Q4側の端子を基準とする場合の端子間電圧を示す。
図7中(1)、(2)、および図8は、インダクタL1への電磁エネルギの蓄積期間である。図7中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図8の(1)にこの期間の動作状態を示す。トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルであり、トランジスタQ1は導通している。電圧源V2から、トランジスタQ1およびインダクタL1を介して電圧源V1に至る電流径路が確立される。インダクタL1の端子間には電圧V1−V2が印加され、接続点Xから電圧源V1に向う方向(この方向を負方向とする。)に、所定の負の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。
所定時間の経過後、図7中(2)に移行する。ゲート端子GQ1に印加されるゲート電圧VGQ1がローレベルに遷移することにより、トランジスタQ1が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ1が導通しているため、高圧電源端子T2の電圧である電圧V2に略等しい電圧値となっている。このためコンデンサC1は放電状態にありコンデンサC2は充電状態にある。トランジスタQ1の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の充電、およびC2の放電に費やされるため(図8中(2))、接続点Xにおける電圧VQ2の電圧値の降下はトランジスタQ1の非導通に遅れて行われる。このため、トランジスタQ1の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の非導通状態へのスイッチング損失を低減させることができる。
図7中(3)、(4)、および図9は、インダクタL1からの電磁エネルギの放出期間である。図7中(3)の期間では、トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルとなりトランジスタQ2が導通する。導通したトランジスタQ2は逆並列ダイオードD2と共に、インダクタL1から低圧電源端子T1に向かってインダクタ電流IL1を流す。これにより電磁エネルギが低圧電源端子T1に放出されて電圧源V1に降圧された電圧V1が供給される(図9中(3))。接続点Xは基準電圧に略等しい電圧となり、インダクタL1の端子間には電圧V1との差電圧が、接続点Xから電圧源V1に向う方向(この方向を正方向とする。)に印加され、インダクタL1には所定の正の時間傾きを有するインダクタ電流IL1が流れる。尚、ゲート電圧VGQ2がハイレベルに遷移しトランジスタQ2が導通状態に遷移する際にはコンデンサC1は充電状態、C2は放電状態となっているため、トランジスタQ2の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。ここで、トランジスタQ2は同期整流素子として動作する。並列に逆並列ダイオードD2が接続されているので、ダイオードD2により整流作用を奏することも可能であり、降圧動作においてはトランジスタQ2を非導通に維持しておくことも可能である。
この状態からゲート電圧VGQ2をローレベルに反転して、トランジスタQ2を非導通とする。並列に逆並列ダイオードD2が接続されているので、トランジスタQ2の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ3のゲート端子GQ3にハイレベルのゲート電圧VGQ3が印加される(図7中(4))。高圧電源端子T2から、トランジスタQ3、逆流防止用ダイオーD3、インダクタLr、L2を介して接続点Xへの上方補助電流径路が形成され、インダクタ電流IL1がバイパスされ始める(図9中(4))。尚、トランジスタQ3の導通状態への遷移は、導通による電流がインダクタLrにより制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタQ3の導通状態へのスイッチングは、ゼロカレントスイッチング(ZCS)が行われることとなり、トランジスタQ3の導通状態へのスイッチング損失を低減させることができる。
上方補助電流径路が形成される初期段階においては、インダクタL1に印加されている正の端子間電圧VL1に応じて、インダクタL2にも正の端子間電圧VL2が印加される。これにより、インダクタLrにおけるインダクタL2側の端子は、接続点Xの電圧VQ2が低電圧であるところ、インダクタL2の端子間電圧VL2が負側に加算された電圧が印加される。トランジスタQ3およびダイオードD3を介してインダクタLrの他端子は略電圧V2が印加されるため、インダクタLrの端子間電圧VLrには大きな負電圧VLが印加される。
ここで、電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は略基準電圧(0V)であるところ、インダクタL2の端子間電圧VL2はV1/2(200/2=100V)より、インダクタLrにおけるインダクタL2側の端子には、VQ2−VL2が印加される。すなわち、0−100=−100Vが印加され、インダクタLrの端子間電圧VLrは略−600Vの電圧が印加される。
図7および図9(3)、(4)の期間では、電圧V1がインダクタL1の正方向に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の正の時間傾きを有して増加する。この状態からゲート電圧VGQ2をローレベルに反転して、トランジスタQ2を非導通とする。並列に逆並列ダイオードD2が接続されているので、トランジスタQ2の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。その後、トランジスタQ3が導通して上方補助電流経路が形成される。これにより、インダクタL1、L2のインダクタンス値に比して小さなインダクタンス値を有するインダクタLrには、インダクタ電流IL1を上方補助電流径路にバイパスさせる方向(負方向)に急峻な正の時間傾きを有してインダクタ電流ILrを増大させる方向に端子間電圧VLrが印加される。時間の経過に伴い、インダクタ電流ILrは、インダクタ電流IL1のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流IL1の全量がバイパスされる。
トランジスタQ2に並列にダイオードD2が接続されているので、上方補助電流径路の形成に先立ちトランジスタQ2を非導通とすることが可能である。また、上方補助電流径路の形成後であってもトランジスタQ2を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタQ2が導通していれば接続点Xの電圧VQ2は基準電圧に略等しく維持されることとなるので、上方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタQ2を非導通とすることも可能である。何れの場合においても、トランジスタQ2をゼロボルトスイッチング(ZVS)させることができる。また、第1実施形態においては、上方補助電流径路によるインダクタ電流IL1の全量バイパスの前後を問わず接続点Xの電圧VQ2が基準電圧に略等しい状態で、トランジスタQ2のゼロボルトスイッチング(ZVS)が行わせることができ、スイッチング損失を低減させることができる。
ここで、インダクタL1、L2の巻線比を調整することにより、上方補助電流径路の形成時においてインダクタLrの端子間に印加される端子間電圧VLrを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタQ1をZVSで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタQ3に印加される電圧レベルを調整することができる。
図7中(5)、(6)、および図10は、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。上方補助電流径路によりインダクタ電流IL1のバイパス動作が進むことにより(図7および図9中(4))、インダクタ電流ILrのうち、インダクタ電流IL1を越えて増大した電流は、トランジスタQ2の非導通により基準電圧端子TSへは流れなくなり、それ以前において充電状態のコンデンサC1および放電状態にあるコンデンサC2から賄われる。コンデンサC1は放電されコンデンサC2は充電され、接続点Xの電圧VQ2の電圧値が立ち上がる。これに応じてインダクタL1の端子間電圧VL1も反転する(図7および図10中(5))。
接続点Xの電圧VQ2が電圧V2近くの電圧レベルにまで上昇した後は、上方補助電流径路のインダクタ電流ILrは、逆並列ダイオードD1を介して供給される。そのため、接続点Xの電圧VQ2は、電圧V2あるいは電圧V2からダイオードの順方向電圧だけ上昇した電圧に維持される。インダクタL2には負方向の端子間電圧VL2が誘起されることと相俟って、インダクタLrの端子間電圧VLrが反転してインダクタ電流ILrは正の時間傾きを有して減少する(図2および図5中(6))。
電圧V1=200V、電圧V2=500Vとし、インダクタL1、L2の巻線比を2:1とすれば、接続点Xの電圧VQ2は電圧V2(500V)に略等しいところ、インダクタL2の端子間電圧VL2はV1−V2(=200−500=−300V)より、インダクタLrにおけるインダクタL2側の端子には、(V1−V2)/2が印加される。すなわち、−300/2=−150Vが印加され、インダクタLrの端子間電圧VLrは略(500−(−150)−500=150Vの電圧が印加される。
トランジスタQ2の非導通後に再度トランジスタQ1を導通するタイミングを、図7および図11中(7)に示す。前述したように、トランジスタQ2が非導通となりコンデンサC1、C2の充放電が完了すると、接続点Xの電圧VQ2は電圧V2に略等しくなる。これにより、インダクタL1端子間電圧VL1は反転し、インダクタL1への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流IL1は、初期段階では上方補助電流径路に流れるインダクタ電流ILrによりバイパスされるところ、このときのインダクタ電流ILrは正の時間傾きを有して減少する電流である。そこで、インダクタ電流ILrがインダクタ電流IL1を下回る前にトランジスタQ1を導通してやれば、インダクタ電流IL1は、バイパス径路からトランジスタQ1に順次移行して、図7および図8中(1)に戻り、上記の動作が繰り返されることにより降圧動作が行われる。
逆並列ダイオードD1が導通しているので、トランジスタQ1の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。
尚、トランジスタQ3の非導通遷移は、逆流防止用ダイオードD3により上方補助電流径路に電流が流れなくなった後に行なわれるため、ゼロカレントスイッチング(ZCS)となりスイッチング損失を低減させることができる。
ここで、期間(4)乃至(7)(図7、図9(4)乃至図11)においては、急峻な時間傾きを有して減少の後増加するインダクタ電流ILrがインダクタL2にも流れることにより、インダクタL1とL2との電磁的な結合に基づきインダクタL1に逆起電力が働き、インダクタ電流ILrに応じてインダクタ電流IL1が増加の後減少することとなる。インダクタL1に電磁的に結合されたインダクタL2にも電流が流れる影響でインダクタ電流IL1が(負方向に対して)急激に減少する。ここで上方補助電流径路がインダクタ電流IL1を全量バイパスするにはインダクタ電流IL1以上にインダクタ電流ILrを流す必要があるが、インダクタ電流IL1が急激に減少することにより、インダクタ電流ILrのピークを小さくすることができる。
図12には、第2実施形態には、本発明の電流双方向コンバータをDC−DCコンバータに適用する場合の回路図を示す。図12(A)に昇圧コンバータに適用した場合を示し、図12(B)に降圧コンバータに適用した場合を示す。第1実施形態の昇降圧コンバータにおいて、降圧動作に必須なトランジスタQ1、Q3、ダイオードD3を除いた構成が図12(A)の昇圧コンバータであり、昇圧動作に必須なトランジスタQ2、Q4、ダイオードD4を除いた構成が図12(B)の降圧コンバータである。図12(A)、(B)の回路動作、効果については、第1実施形態における、昇圧動作、降圧動作における場合と同様であるので、ここでの説明は省略する。
以上詳細に説明したとおり、本実施形態に係る電流双方向コンバータによれば、インダクタL1への電磁エネルギの蓄積と放出に際しスイッチング動作を行うトランジスタQ1、Q2について、スイッチング時におけるコレクタ・エミッタ間の電圧差を僅かとしてゼロボルトスイッチング(ZVS)動作を行わせることにより、スイッチング損失の低減を実現することができる。
スイッチング損失の低減に伴い、電流双方向コンバータの電圧変換における電力効率の向上を図ることができる。トランジスタQ1、Q2でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。
電流双方向コンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴うインダクタL1等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。
また、インダクタ電流IL1をバイパスする補助電流径路に備えられる、漏れインダクタやインダクタLrのインダクタンス値、または/およびインダクタL1、L2の巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。補助電流径路の形成後、投入電流の全量をバイパスして接続点Xの電圧を反転し、インダクタL1に電磁エネルギを蓄積するに当たりトランジスタQ1、Q2をゼロボルトスイッチング(ZVS)で導通するまでの時間遅延を調整することができる。また、トランジスタQ1、Q2が同期整流素子として動作する場合に、同トランジスタの非導通タイミングを調整することができる。更に、補助電流径路を形成するトランジスタQ3、Q4の非導通時に同トランジスタに印加される電圧レベルを調整することができる。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、トランジスタQ4のエミッタ端子が逆流防止用ダイオードD4のアノード端子に接続され、ダイオードD4のカソード端子が基準電圧端子TSに接続される場合を説明したが、本発明はこの接続に限定されない。トランジスタQ4と逆流防止用ダイオードD4との接続順序を反対とすることもできる。すなわち、逆流防止用ダイオードD4のアノード端子がインダクタLrの端子に、そのカソード端子がトランジスタQ4のコレクタ端子に接続され、トランジスタQ4のそのエミッタ端子が基準電圧端子TSに接続される構成とすることもできる。この接続とすれば、トランジスタQ2、Q4は、共にエミッタ端子が同電位となり、共通のドライブ電源により導通制御を行うことができる。
また、本実施形態では、昇圧動作においてはトランジスタQ3を非導通に維持し(図2)、降圧動作においてはトランジスタQ4を非導通に維持し(図7)する場合を説明したが、本発明はこれに限定されるものではない。昇圧動作において、トランジスタQ2の非導通の後トランジスタQ1の導通に先立ち、トランジスタQ3を導通して上方補助電流経路を形成しても、この時点では接続点Xの電圧VQ2は電圧V2に略等しい電圧であるので、インダクタL2、Lrの端子間に電圧が印加されることはなく、無用な電流が流れることはない。逆に、降圧動作において、トランジスタQ1の非導通の後トランジスタQ2の導通に先立ち、トランジスタQ4を導通して下方補助電流経路を形成しても、この時点では接続点Xの電圧VQ2は基準電圧に略等しい電圧であるので、インダクタL2、Lrの端子間に電圧が印加されることはなく、無用な電流が流れることはない。すなわち、昇圧動作では本来導通する必要のないトランジスタQ3を、降圧動作時のタイミングで導通制御させることができ、降圧動作では本来導通する必要のないトランジスタQ4を、昇圧動作時のタイミングで導通制御させることができる。昇圧動作および降圧動作で共通の導通制御を行わせることができる。
また、逆流防止用ダイオードD3、D4を、各々トランジスタQ3、Q4のエミッタ端子側に接続する場合を示したが、本発明はこれに限定されるものではなく、補助電流径路であれば何れの箇所に配置することも可能である。
また、インダクタL1、インダクタL2の電磁結合としてトランスを構成する場合を示し、その巻線比が2:1として説明したが、本発明はこれに限定されるものではなく、巻線比を調整することができる。
また、本実施形態では、トランジスタQ1、Q2の各々の電流径路端子間に並列にコンデンサC1、C2が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Xの電圧変化がトランジスタQ1、Q2のゼロボルトスイッチング(ZVS)が可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサC1、C2のうちいずれか一方を備えていればよい。