JP5176434B2

JP5176434B2 - Electro-optical device and electronic apparatus

Info

Publication number: JP5176434B2
Application number: JP2007220687A
Authority: JP
Inventors: 達也石井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-08-28
Filing date: 2007-08-28
Publication date: 2013-04-03
Anticipated expiration: 2027-08-28
Also published as: JP2009053479A

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。このような遮光手段或いは遮光膜について、例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減するとされている。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。 A liquid crystal device which is an example of this type of electro-optical device is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. In particular, in the case of a projection display device, strong light from a light source is incident on a liquid crystal light valve, and this thin film transistor (TFT: Thin Film Transistor) in the liquid crystal light valve does not cause an increase in leakage current or malfunction. As described above, a light shielding film as a light shielding means for blocking incident light is built in the liquid crystal light valve. As for such a light shielding means or a light shielding film, for example, Patent Document 1 discloses a technique of shielding light by a scanning line functioning as a gate electrode in a channel region of a TFT. According to Patent Document 2, light reaching the channel region of the TFT is reduced by providing a plurality of light-shielding films formed on the channel region and a layer that absorbs internally reflected light. Patent Document 3 discloses a technique for reducing incident light incident on the channel region of the TFT as much as possible while ensuring a preferable operation of the TFT and narrowing the scanning line.

特開２００４−４７２２号公報JP 2004-4722 A 特許３７３１４４７号公報Japanese Patent No. 3731447 特開２００３−２６２８８８号公報JP 2003-262888 A

しかしながら、上述のような遮光膜によってＴＦＴを遮光する場合、遮光膜とＴＦＴを構成する半導体層との間は、３次元的に見て例えば絶縁膜等を介して離間しており、遮光膜の脇から斜めに入射する入射光がＴＦＴを構成する半導体層に到達してしまい、ＴＦＴにおける光リーク電流が発生してしまうおそれがある。このようなＴＦＴにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。 However, when the TFT is shielded by the light shielding film as described above, the light shielding film and the semiconductor layer constituting the TFT are separated from each other through, for example, an insulating film as viewed in three dimensions. Incident light incident obliquely from the side may reach the semiconductor layer constituting the TFT, and a light leakage current may be generated in the TFT. Due to such a light leakage current in the TFT, there is a technical problem that display defects such as flicker and pixel unevenness may occur and the quality of the display image may be deteriorated.

本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、画素スイッチング用のＴＦＴにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。 The present invention has been made in view of, for example, the above-described problems. For example, the present invention is an electro-optical device such as a liquid crystal device driven by an active matrix method, and reduces generation of light leakage current in a pixel switching TFT. An electro-optical device capable of displaying a high-quality image and an electronic apparatus including the electro-optical device are provided.

本発明の電気光学装置は上記課題を解決するために、基板上に、第１の方向に延在する遮光性のデータ線と、前記データ線と交差し、前記第１の方向と交差する第２の方向に延在すると共に、前記データ線と重なるように前記第１の方向に延在する第１の遮光膜と、前記第１の遮光膜と重なるように前記第２の方向に延在する遮光性の走査線と、前記第１の方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、画素電極に電気的に接続された画素電極側ソースドレイン領域、並びに前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有し、前記データ線及び前記第１の遮光膜の前記第１の方向に延在する部分と重なるように前記第１の方向に延在する半導体層と、前記画素電極に電気的に接続された第２の遮光膜とを備え、前記半導体層の第２の接合領域は、前記第１の遮光膜の前記第１の方向に延在する部分と、前記第１の遮光膜の前記第２の方向に延在する部分とが交差する部分と重なるように設けられ、前記半導体層のチャネル領域は、前記第１の遮光膜の前記第１の方向に延在する部分と重なるように設けられており、前記走査線は、前記半導体層の第２の接合領域の両脇から前記第２の方向へ延在すると共に、前記データ線と前記第１の遮光膜とが重なる領域において、前記半導体層の第２の接合領域の両脇に設けられた部分から前記第１の方向へ延在して前記半導体層のチャネル領域と重なるように設けられており、前記第２の遮光膜は、前記データ線と前記第１の遮光膜とが重なる領域において、前記走査線と同一層に、前記基板上で平面的に見て、前記走査線の前記半導体層のチャネル領域と重なる部分と離間し、当該走査線の前記半導体層のチャネル領域と重なる部分と前記半導体層の第２の接合領域を挟んで前記半導体層の画素電極側ソースドレイン領域の少なくとも一部と重なるように島状に設けられている。
また、前記第２の遮光膜は、前記基板上で平面的に見て、前記第１の方向に沿って前記半導体層のチャネル領域側へ延在する突起部を有する。

In order to solve the above problems, an electro-optical device according to an aspect of the present invention includes a light-shielding data line extending in a first direction on a substrate, a crossing with the data line, and a first crossing with the first direction. Extending in the direction of 2 and extending in the second direction so as to overlap the first light-shielding film and the first light-shielding film extending in the first direction so as to overlap the data line. A light-shielding scanning line, a channel region having a channel length along the first direction, a data line side source / drain region electrically connected to the data line, and a pixel electrically connected to the pixel electrode An electrode-side source / drain region, a first junction region formed between the channel region and the data line side source / drain region, and a second junction region formed between the channel region and the pixel electrode-side source / drain region And the de A semiconductor layer extending in the first direction so as to overlap a portion extending in the first direction of the first line and the first light shielding film, and a second layer electrically connected to the pixel electrode A second light-shielding film, wherein the second junction region of the semiconductor layer extends in the first direction of the first light-shielding film and in the second direction of the first light-shielding film. The channel region of the semiconductor layer is provided so as to overlap the portion extending in the first direction of the first light shielding film, and The scanning line extends from both sides of the second junction region of the semiconductor layer in the second direction, and in the region where the data line and the first light shielding film overlap each other, Ji of the semiconductor layer extending in the first direction from a portion which is provided on both sides of the junction region The second light-shielding film is planarly formed on the substrate in the same layer as the scanning line in the region where the data line and the first light-shielding film overlap. As seen, the scanning line is spaced apart from the portion of the semiconductor layer that overlaps the channel region of the semiconductor layer, and the portion of the scanning line that overlaps the channel region of the semiconductor layer and the second junction region of the semiconductor layer sandwich the semiconductor layer. It is provided in an island shape so as to overlap with at least a part of the pixel electrode side source / drain region.
The second light-shielding film has a protrusion that extends toward the channel region of the semiconductor layer along the first direction when viewed in plan on the substrate.

本発明に係る電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。 According to the electro-optical device of the present invention, during the operation, for example, the scanning signal is supplied from the scanning line while the supply of the image signal from the data line to the pixel electrode is controlled, so that an image display by a so-called active matrix system is possible. Become. The image signal is transferred from the data line to the transistor at a predetermined timing by turning on / off a transistor, which is a switching element electrically connected between the data line and the pixel electrode, according to a scanning signal supplied from the scanning line. To be supplied to the pixel electrode. The pixel electrode is a transparent electrode made of a transparent conductive material such as ITO (Indium Tin Oxide), for example, and a plurality of pixel electrodes are provided in a matrix form in a region to be a display region on the substrate corresponding to the intersection of the data line and the scanning line. It is done.

上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びにチャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタが構築されてもよい。更に、三つ以上のゲート電極があってもよい。 The transistor described above includes a channel region, a data line side source / drain region, a pixel electrode side source / drain region, and a first junction region, a channel region, and a pixel electrode side source formed between the channel region and the data line side source / drain region. The semiconductor layer has a second junction region formed between the drain regions, a gate electrode overlapping the channel region, and a gate insulating film disposed between the semiconductor layer and the gate electrode. Note that the transistor may be a double-gate thin film transistor in which two gate electrodes are sandwiched from the top or bottom of the semiconductor layer or two gate electrodes exist in two channel regions connected in series. Furthermore, there may be three or more gate electrodes.

ここで本発明では特に、画素電極側ソースドレイン領域を覆うように遮光膜が設けられている。よって、この遮光膜により、画素電極側ソースドレイン領域に入射する光、及び画素電極側ソースドレイン領域側から第２の接続領域やチャネル領域等に斜めに入射する光を遮光することが可能である。尚、チャネル領域側から第２の接続領域やチャネル領域等に斜めに入射する光等は、例えば遮光性を有するゲート電極等によって遮光される。半導体層における第２の接合領域は、半導体層の中でも特に光リーク電流が発生し易いとされている。従って、上述したような遮光膜を設けることで、より効果的に光リーク電流の発生を防止することができる。 Here, in the present invention, in particular, a light shielding film is provided so as to cover the pixel electrode side source / drain region. Therefore, the light shielding film can shield light incident on the pixel electrode side source / drain region and light incident obliquely from the pixel electrode side source / drain region side to the second connection region, the channel region, or the like. . Note that light or the like incident obliquely from the channel region side to the second connection region, the channel region, or the like is shielded by, for example, a light-shielding gate electrode. It is said that the second junction region in the semiconductor layer is particularly susceptible to light leakage current among the semiconductor layers. Therefore, by providing the light shielding film as described above, it is possible to more effectively prevent the occurrence of light leakage current.

更に、遮光膜は画素電極に電気的に接続されている。遮光膜は、例えば画素電極側ソースドレイン領域と画素電極とを結ぶコンタクトホールを介して、画素電極と電気的に接続される。よって、遮光膜の電位は、画素電極側ソースドレイン領域と同じ値となる。このため、トランジスタの動作時に、遮光膜に生じる電界によって、例えば対向配置されている画素電極側ソースドレイン領域が電気的な影響を受けてしまうことを防止することができる。言い換えれば、遮光膜と画素電極側ソースドレイン領域との両者間に存在する層間絶縁膜を極限まで薄くしても、或いは、層間絶縁膜に存在するピンホール等の不良箇所にて両者がショートしたとしても、更には、両者間に層間絶縁膜が形成されていなかったとしても、遮光膜に生じる電界によって、対向配置されている画素電極側ソースドレイン領域が電気的な影響を受けてしまうことはない。従って、トランジスタにおける動作不良を効果的に防止することが可能である。 Further, the light shielding film is electrically connected to the pixel electrode. The light shielding film is electrically connected to the pixel electrode, for example, via a contact hole connecting the pixel electrode side source / drain region and the pixel electrode. Therefore, the potential of the light shielding film has the same value as the pixel electrode side source / drain region. For this reason, it is possible to prevent, for example, the pixel electrode side source / drain region disposed oppositely from being electrically affected by the electric field generated in the light shielding film during the operation of the transistor. In other words, even if the interlayer insulating film existing between the light shielding film and the pixel electrode side source / drain region is made extremely thin, or both of them are short-circuited at a defective portion such as a pinhole existing in the interlayer insulating film. In addition, even if the interlayer insulating film is not formed between the two, the pixel electrode side source / drain region disposed oppositely is electrically affected by the electric field generated in the light shielding film. Absent. Accordingly, it is possible to effectively prevent malfunction of the transistor.

また、上述したように遮光膜による電気的影響を考慮しなくて済むため、遮光膜及び画素電極側ソースドレイン領域間には絶縁膜等が設けられなくともよい。即ち、遮光膜と画素電極側ソースドレイン領域とは、互いに直接対向するように配置されていてもよい。このように配置することで、遮光膜は、画素電極側ソースドレイン領域に対して、より近い位置で遮光を行うことができる。従って、より効果的に遮光を行うことが可能である。 Further, as described above, since it is not necessary to consider the electrical influence of the light shielding film, an insulating film or the like may not be provided between the light shielding film and the pixel electrode side source / drain region. That is, the light shielding film and the pixel electrode side source / drain region may be disposed so as to face each other directly. By arranging in this way, the light shielding film can shield light at a position closer to the pixel electrode side source / drain region. Therefore, it is possible to perform light shielding more effectively.

尚、遮光膜は画素電極に電気的に接続されているが故に、チャネル領域と対向配置されたゲート電極に電気的に接続するような位置には配置できない。このため、ゲート電極と遮光膜との間には間隙が生じ、その部分の遮光能力は低くなってしまう。これに対し、本発明では特に、第２の接合領域は、基板上で平面的に見て、走査線及びデータ線の交差する交差領域内に少なくとも部分的に配置されている。よって、上述した遮光性能の低下を、遮光性の走査線及びデータ線を交差させ、本来的に遮光性能が高い交差領域内に配置することで、補うことができる。これらの結果、総合的に、トランジスタの動作不良を避けつつ遮光性能に優れた構造が得られる。 Since the light shielding film is electrically connected to the pixel electrode, it cannot be disposed at a position where it is electrically connected to the gate electrode disposed opposite to the channel region. For this reason, a gap is generated between the gate electrode and the light-shielding film, and the light-shielding ability of the portion is lowered. On the other hand, in the present invention, in particular, the second bonding region is at least partially disposed in the intersecting region where the scanning line and the data line intersect when viewed in plan on the substrate. Therefore, the above-described decrease in the light shielding performance can be compensated by crossing the light shielding scanning lines and the data lines and arranging them in the intersection region where the light shielding performance is inherently high. As a result, a structure excellent in light shielding performance can be obtained comprehensively while avoiding malfunction of the transistor.

また、上述したような優れた遮光性能により、別途遮光膜等を設けなくとも十分な遮光を行なうことができる。よって、各画素の非開口領域（即ち、画像を表示するのに用いられる光が通過しない領域）の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。その結果、各画素を微細化しても、比較的高い開口率を維持することが可能となる。 Further, due to the excellent light shielding performance as described above, sufficient light shielding can be performed without providing a separate light shielding film or the like. Therefore, the arrangement area of the non-opening area of each pixel (that is, the area through which light used for displaying an image does not pass) is widened, and the opening area excluding the non-opening area is prevented from becoming smaller. Can do. As a result, a relatively high aperture ratio can be maintained even if each pixel is miniaturized.

以上説明したように、本発明に係る電気光学装置によれば、比較的高い開口率を維持しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置用基板によれば、高品位な画像表示が可能となる。 As described above, according to the electro-optical device of the present invention, it is possible to reduce or prevent the occurrence of display defects such as flicker due to the occurrence of light leakage current in the transistor while maintaining a relatively high aperture ratio. Therefore, according to the electro-optical device substrate of the present invention, high-quality image display is possible.

本発明の電気光学装置の一態様では、前記第２の接合領域は、ＬＤＤ領域である。 In one aspect of the electro-optical device of the present invention, the second junction region is an LDD region.

この態様によれば、半導体層がＬＤＤ領域（即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域）を有しており、ＬＤＤ型の薄膜トランジスタとして構築される。尚、第２の接合領域に加えて、第１の接合領域もＬＤＤ領域であってよい。 According to this aspect, the semiconductor layer has an LDD region (that is, an impurity region formed by implanting impurities into the semiconductor layer by, for example, ion implantation, etc.) and is constructed as an LDD type thin film transistor. In addition to the second junction region, the first junction region may also be an LDD region.

仮に、第２の接合領域として形成されたＬＤＤ領域（以下、適宜「画素電極側ＬＤＤ領域」と称する）に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。 If a light leakage current is generated in the LDD region formed as the second junction region (hereinafter referred to as “pixel electrode side LDD region” as appropriate), the transistor is turned off due to the characteristics of the transistor having the LDD structure. Current flowing in the data line side source / drain region and the pixel electrode side source / drain region increases (ie, off current).

しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、画素電極側ソースドレイン領域に対向配置された遮光膜によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。 However, in this embodiment, in particular, light incident on the pixel electrode side LDD region can be effectively shielded by the light shielding film disposed opposite to the pixel electrode side source / drain region. Therefore, an increase in off current as described above can be effectively prevented, and a high-quality image can be displayed.

本発明の電気光学装置の他の態様では、前記遮光膜は、前記ゲート電極に電気的に接続されない範囲で、且つ前記基板上で平面的に見て、前記第２の接合領域に重ならない範囲で、ゲート電極に近接するように設けられる。 In another aspect of the electro-optical device according to the aspect of the invention, the light-shielding film is in a range that is not electrically connected to the gate electrode and that does not overlap the second bonding region when viewed in plan on the substrate. Thus, it is provided so as to be close to the gate electrode.

この態様によれば、遮光膜は、ゲート電極に電気的に接続されない範囲で、ゲート電極に近接するように設けられる。よって、ゲート電極と遮光膜との間に生ずる間隙を極めて小さくすることができる。このように間隙を小さくすることによって、間隙から入射する光を低減することが可能である。従って、より効果的に光リーク電流の発生を防止することが可能となる。 According to this aspect, the light shielding film is provided so as to be close to the gate electrode as long as it is not electrically connected to the gate electrode. Therefore, the gap generated between the gate electrode and the light shielding film can be extremely reduced. By reducing the gap in this way, it is possible to reduce the light incident from the gap. Therefore, it is possible to more effectively prevent the occurrence of light leakage current.

また遮光膜は、基板上で平面的に見て、第２の接合領域に重ならない範囲で、ゲート電極に近接するように設けられる。仮に、遮光膜を、第２の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、遮光膜が接合領域に対して、大なり小なり画素電極側ソースドレイン領域と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまい、リーク電流の発生、オンオフ閾値の変化等につながってしまう。 The light-shielding film is provided so as to be close to the gate electrode as long as it does not overlap the second junction region when viewed in plan on the substrate. If the light shielding film is brought close to the second junction region, for example, to the thickness of the gate insulating film, the light shielding film is larger or smaller than the junction region and has the same potential as the source / drain region on the pixel electrode side. It will function as an electrode for applying. That is, an unexpected change in carrier density occurs even in the junction region, leading to the occurrence of leakage current, a change in on / off threshold, and the like.

しかるに本発明では特に、遮光膜が第２の接合領域に重ならないように配置されているため、遮光膜と第２の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。 However, particularly in the present invention, since the light shielding film is arranged so as not to overlap the second junction region, the light shielding film and the second junction region cause the leakage current as described above, the change in the on / off threshold value, and the like. Will not be in close proximity. Therefore, it is possible to effectively prevent malfunction in the transistor.

尚、遮光膜と第２の接合領域とが重ならないようにすることで、第２の接合領域に対する遮光性能は低くなってしまうが、上述したように、第２の接合領域を遮光性能が高い交差領域内に配置したり、或いはゲート電極又は遮光膜を、基板上で平面的に見て、第２の接合領域を囲うように配置したりすることで、低下した遮光性能を補うことができる。結果、総合的に、トランジスタの動作不良を避けつつ遮光性能に優れた構造が得られる。従って、光リーク電流の発生を効果的に防止でき、より高品質な画像を表示することが可能となる。 Note that, by preventing the light shielding film and the second bonding region from overlapping, the light shielding performance with respect to the second bonding region is lowered, but as described above, the light shielding performance of the second bonding region is high. Decreasing the light shielding performance can be compensated by arranging in the intersecting region, or by arranging the gate electrode or the light shielding film so as to surround the second junction region in plan view on the substrate. . As a result, a structure excellent in light shielding performance can be obtained comprehensively while avoiding malfunction of the transistor. Therefore, generation of light leakage current can be effectively prevented, and a higher quality image can be displayed.

本発明の電気光学装置の他の態様では、前記ゲート電極は、遮光性の導電膜を含んでなり、前記遮光膜は、前記ゲート電極と同一層からなる。 In another aspect of the electro-optical device of the invention, the gate electrode includes a light-shielding conductive film, and the light-shielding film is formed of the same layer as the gate electrode.

この態様によれば、ゲート電極は遮光性の導電膜を含んでなる。そして遮光膜は、ゲート電極と同一層からなる層間絶縁膜を介して、画素電極側ソースドレイン領域と対向するように配置される。尚、ここでの「同一層」とは、同一の成膜工程によって形成される層を意味しており、例えばゲート絶縁膜及び層間絶縁膜の厚さ等は、互いに同一でなくともよい。上述したように構成することで、ゲート電極及び遮光膜を同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化等を防止することが可能となる。しかも、ゲート絶縁膜は、その性質上極めて薄い膜であるので、画素電極側ソースドレイン領域に対して、より近い位置で遮光膜により遮光を行う趣旨に合致する。加えてチャネル領域におえける遮光性能と同等の遮光性能が画素電極側ソースドレイン領域においても得られるという観点からも、より効果的に遮光を行うことが可能である。 According to this aspect, the gate electrode includes a light-shielding conductive film. The light shielding film is disposed so as to face the pixel electrode side source / drain region via an interlayer insulating film made of the same layer as the gate electrode. Here, the “same layer” means a layer formed by the same film formation step, and the thicknesses of the gate insulating film and the interlayer insulating film may not be the same. With the configuration as described above, the gate electrode and the light shielding film can be formed in the same film formation process. Therefore, it is possible to prevent the manufacturing process from becoming long and complicated. In addition, since the gate insulating film is extremely thin in nature, it conforms to the purpose of performing light shielding by the light shielding film at a position closer to the pixel electrode side source / drain region. In addition, from the viewpoint that the light shielding performance equivalent to the light shielding performance in the channel region can be obtained also in the source / drain region on the pixel electrode side, it is possible to perform light shielding more effectively.

本発明の電気光学装置の他の態様では、前記遮光膜は、前記画素電極側ソースドレイン領域に、前記ゲート絶縁膜と同一層からなる層間絶縁膜を介して対向するように配置されている。 In another aspect of the electro-optical device of the present invention, the light shielding film is disposed so as to face the pixel electrode side source / drain region through an interlayer insulating film made of the same layer as the gate insulating film.

この態様によれば、遮光膜及び画素電極側ソースドレイン領域間に配置された層間絶縁膜は、ゲート絶縁膜と同一層からなる。よって、例えばゲート絶縁膜と異なる他の層において層間絶縁膜を設けなくともよいため、製造工程の長期化及び複雑高度化等を防止することが可能となる。 According to this aspect, the interlayer insulating film disposed between the light shielding film and the pixel electrode side source / drain region is formed of the same layer as the gate insulating film. Therefore, for example, it is not necessary to provide an interlayer insulating film in another layer different from the gate insulating film, so that it is possible to prevent the manufacturing process from becoming long and complicated.

また、遮光膜は画素電極に電気的に接続されているため、トランジスタの動作時には、遮光膜に画素電極側ソースドレイン領域と同じ電界が生じる。このため、ゲート絶縁膜のように比較的薄い膜と同一層の層間絶縁膜を介して対向配置する場合であっても、遮光膜が画素電極側ソースドレイン領域に電気的影響を与えることはない。よって、動作不良が生ずることを防止しつつ、光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、高品位な画像表示が可能となる。 In addition, since the light shielding film is electrically connected to the pixel electrode, the same electric field as that of the pixel electrode side source / drain region is generated in the light shielding film during the operation of the transistor. For this reason, the light shielding film does not have an electrical influence on the pixel electrode side source / drain region even when facing each other through an interlayer insulating film of the same layer as a relatively thin film such as a gate insulating film. . Therefore, it is possible to reduce or prevent the occurrence of display failure such as flicker due to the occurrence of light leakage current while preventing the occurrence of operation failure. Therefore, high-quality image display is possible.

本発明の電気光学装置の他の態様では、前記遮光膜は、前記画素電極側ソースドレイン領域に、前記ゲート絶縁膜と同一層からなる一の層と、前記一の層に積層された他の層とからなる層間絶縁膜を介して対向するように配置されている。 In another aspect of the electro-optical device according to the aspect of the invention, the light-shielding film includes a layer made of the same layer as the gate insulating film, and another layer laminated on the one layer in the pixel electrode side source / drain region. It arrange | positions so that it may oppose through the interlayer insulation film which consists of a layer.

この態様によれば、遮光膜及び画素電極側ソースドレイン領域間に配置された層間絶縁膜は、ゲート絶縁膜と同一層からなる一の層と、一の層に積層された他の層とからなる。即ち、層間絶縁膜は多層膜である。このように構成する場合、例えば製造工程において、他の層の厚さや層の数を変化させることで、遮光膜の基板面に垂直をなす上下方向の高さを調整することができる。よって、入射してくる光の角度等を予測して、遮光に適した高さに遮光膜を配置することが可能となる。従って、より効果的に光リーク電流の発生を防止することができる。 According to this aspect, the interlayer insulating film disposed between the light-shielding film and the pixel electrode side source / drain region includes one layer made of the same layer as the gate insulating film and another layer stacked on the one layer. Become. That is, the interlayer insulating film is a multilayer film. In the case of such a configuration, for example, in the manufacturing process, the height in the vertical direction perpendicular to the substrate surface of the light shielding film can be adjusted by changing the thickness of other layers and the number of layers. Therefore, it is possible to predict the angle of incident light and the like and arrange the light shielding film at a height suitable for light shielding. Accordingly, it is possible to more effectively prevent the occurrence of light leakage current.

本発明の電気光学装置の他の態様では、前記遮光膜は、前記画素電極側ソースドレイン領域に、エッチングによりパターニングする際にストッパとして機能する保護膜を介して対向するように配置されている。 In another aspect of the electro-optical device of the present invention, the light shielding film is disposed so as to face the pixel electrode side source / drain region via a protective film that functions as a stopper when patterning is performed by etching.

この態様によれば、遮光膜及び画素電極側ソースドレイン領域間には保護膜が配置されている。尚、遮光膜及び画素電極側ソースドレイン領域間には、保護膜に加えて、上述したような層間絶縁膜等が配置されていてもよい。 According to this aspect, the protective film is disposed between the light shielding film and the pixel electrode side source / drain region. In addition to the protective film, an interlayer insulating film as described above may be disposed between the light shielding film and the pixel electrode side source / drain region.

保護膜は、エッチングによりパターニングする際にストッパとして機能する。このため、遮光膜やその他の保護膜より上層側に配置される絶縁膜等をエッチングする際に、半導体層を傷つけないようにすることが可能となる。よって、エッチングに高い精度が求められなくなるため、製造工程をより簡略化することができる。また、これによって製造工程の長期化を防止することが可能である。 The protective film functions as a stopper when patterning by etching. Therefore, it is possible to prevent the semiconductor layer from being damaged when etching an insulating film or the like disposed on the upper layer side of the light shielding film or other protective film. Therefore, since high accuracy is not required for etching, the manufacturing process can be further simplified. Moreover, it is possible to prevent the manufacturing process from being prolonged.

本発明の電気光学装置の他の態様では、前記チャネル領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、少なくとも部分的に配置されている。 In another aspect of the electro-optical device according to the aspect of the invention, the channel region may be at least partially within a region that is out of the intersection region and covered by the data line when viewed in plan on the substrate. Has been placed.

この態様によれば、チャネル領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に、少なくとも部分的に配置されているため、チャネル領域と隣接する第２接合領域は、交差領域に配置される。交差領域は、上述したように遮光性が高いため、第２の接合領域に入射する光を効果的に防止することができる。よって、確実に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。 According to this aspect, the channel region is adjacent to the channel region because the channel region is disposed at least partially within the region that is out of the intersection region and covered with the data line when viewed in plan on the substrate. The second junction region is arranged in the intersection region. Since the intersection region has high light shielding properties as described above, light incident on the second junction region can be effectively prevented. Therefore, it is possible to reliably prevent the occurrence of light leakage current. Therefore, a high quality image can be displayed.

本発明の電気光学装置の他の態様では、前記データ線側ソースドレイン領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されている。 In another aspect of the electro-optical device according to the aspect of the invention, the data line side source / drain region may be out of the intersection region and covered with the data line when viewed in plan on the substrate. Has been placed.

この態様によれば、データ線側ソースドレイン領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に配置されているため、データ線側ソースドレイン領域にチャネル領域を介して設けられている、第２の接合領域を、交差領域に配置されるようにすることができる。交差領域は、上述したように遮光性が高いため、第２の接合領域に入射する光を効果的に防止することができる。よって、確実に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。 According to this aspect, since the data line side source / drain region is disposed in a region that is out of the intersection region and covered with the data line when viewed in plan on the substrate, the data line side source / drain region is provided. The second junction region provided in the region via the channel region can be arranged in the intersecting region. Since the intersection region has high light shielding properties as described above, light incident on the second junction region can be effectively prevented. Therefore, it is possible to reliably prevent the occurrence of light leakage current. Therefore, a high quality image can be displayed.

本発明の電気光学装置の他の態様では、前記画素電極側ソースドレイン領域は、前記基板上で平面的に見て、前記交差領域から外れていると共に前記データ線により覆われた領域内に、配置されている。 In another aspect of the electro-optical device according to the aspect of the invention, the source / drain region on the pixel electrode side may be out of the intersecting region and covered with the data line when viewed in plan on the substrate. Has been placed.

この態様によれば、画素電極側ソースドレイン領域が、基板上で平面的に見て、交差領域から外れていると共にデータ線により覆われた領域内に、少なくとも部分的に配置されているため、画素電極側ソースドレイン領域と隣接する第２接合領域は、交差領域に配置される。交差領域は、上述したように遮光性が高いため、第２の接合領域に入射する光を効果的に防止することができる。よって、確実に光リーク電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。 According to this aspect, the pixel electrode side source / drain region is disposed at least partially in a region that is out of the intersecting region and covered with the data line when viewed in plan on the substrate. The second junction region adjacent to the pixel electrode side source / drain region is disposed in the intersection region. Since the intersection region has high light shielding properties as described above, light incident on the second junction region can be effectively prevented. Therefore, it is possible to reliably prevent the occurrence of light leakage current. Therefore, a high quality image can be displayed.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。 According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, and a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of the electro-optical device of the present invention, is taken as an example.

＜第１実施形態＞
先ず、第１実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。 <First Embodiment>
First, the overall configuration of the liquid crystal device according to the first embodiment will be described with reference to FIGS. 1 and 2. Here, FIG. 1 is a schematic plan view of the liquid crystal device as seen from the side of the counter substrate together with the components formed on the TFT array substrate, and FIG. 'Cross section.

図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。 1 and 2, the liquid crystal device according to the present embodiment includes a TFT array substrate 10 and a counter substrate 20 which are arranged to face each other. The TFT array substrate 10 is a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate. The counter substrate 20 is also a transparent substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided in a seal material provided in a seal region around the image display region 10a. 52 are bonded to each other.

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。 The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. The liquid crystal device according to this embodiment is small and suitable for performing enlarged display for a light valve of a projector.

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。 A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２がそれぞれ形成される。 On the TFT array substrate 10, a data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a.

ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。 In the peripheral region on the TFT array substrate 10, the data line driving circuit 101 and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side from the seal region. Further, a region located on the inner side of the seal region in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. Thus, the sampling circuit 7 is arranged.

走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。 The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。 In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。 In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. An alignment film 16 is formed on the pixel electrode 9a. In the present embodiment, the pixel switching element may be constituted by various transistors, TFD, or the like in addition to the TFT.

他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。 On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. A counter electrode 21 made of a transparent material such as ITO is formed on the light shielding film 23 (below the light shielding film 23 in FIG. 2) so as to face the plurality of pixel electrodes 9a. An alignment film 22 is formed on the upper side (below the counter electrode 21 in FIG. 2).

液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。 The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 a and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。 Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.

図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。 In FIG. 3, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during operation of the liquid crystal device. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.

ＴＦＴ３０のゲートには走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。 The scanning line 11a is electrically connected to the gate of the TFT 30, and the liquid crystal device according to this embodiment applies the scanning signals G1, G2,..., Gm to the scanning line 11a in a pulsed manner at a predetermined timing. It is configured to apply in a line sequential order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the TFT 30 as a switching element for a certain period. It is written at a predetermined timing. Image signals S 1, S 2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9 a are held for a certain period with the counter electrode formed on the counter substrate.

液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。 The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線３００に電気的に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量７０は、後述するように、ＴＦＴ３０へ入射する光を遮る内蔵遮光膜としても機能する。 In order to prevent the image signal held here from leaking, a storage capacitor 70 is added electrically in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). ing. The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the fixed potential capacitor line 300 so as to have a constant potential. It is connected to the. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved. As will be described later, the storage capacitor 70 also functions as a built-in light shielding film that blocks light incident on the TFT 30.

次に、上述の動作を実現する画素部の具体的な構成について、図１から図３に加えて図４から図１１を参照して説明する。ここに図４は、画素部の平面図であって、図５は、トランジスタの構成に着目してその構成を示す平面図である。また図６は、図４のＡ−Ａ’線断面図であり、図７は、図５のＣ−Ｃ’断面図である。更に図８、図９及び図１０は夫々、本実施形態に係る液晶装置の変形例を示す平面図であり、図１１は、図４のＢ−Ｂ’線断面図である。 Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. 4 to 11 in addition to FIGS. FIG. 4 is a plan view of the pixel portion, and FIG. 5 is a plan view showing the structure of the transistor, paying attention to the structure of the transistor. 6 is a cross-sectional view taken along the line A-A ′ in FIG. 4, and FIG. 7 is a cross-sectional view taken along the line C-C ′ in FIG. 5. 8, 9 and 10 are plan views showing modifications of the liquid crystal device according to this embodiment, and FIG. 11 is a cross-sectional view taken along line B-B ′ of FIG.

尚、図４から図１１では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図４から図１１では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。また、図５では、トランジスタに着目して、その構成をより詳細に示すと共に、非開口領域におけるトランジスタに対するデータ線や走査線、蓄積容量を構成する各種膜の配置関係についても概略的に示してある。 In FIGS. 4 to 11, the scales of the layers and members are different from each other in order to make the layers and members recognizable on the drawings. This is the same for the corresponding drawings described later. 4 to 11, only the configuration on the TFT array substrate side in the configuration described with reference to FIG. 1 or FIG. 2 will be described. However, for convenience of explanation, in these drawings, a portion positioned above the pixel electrode 9 a Is omitted. Further, in FIG. 5, focusing on the transistor, the configuration is shown in more detail, and the arrangement relationship of the data lines, scanning lines, and various films constituting the storage capacitor with respect to the transistor in the non-opening region is also shown schematically. is there.

図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。そして、画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線１１ａが設けられている。走査線１１ａは、図４中Ｘ方向に沿って延びており、データ線６ａは、走査線１１ａと交差するように、図４中Ｙ方向に沿って延びている。走査線１１ａ及びデータ線６ａが互いに交差する個所の各々には、図５に拡大して示すような、画素スイッチング用のＴＦＴ３０が設けられている。 In FIG. 4, a plurality of pixel electrodes 9 a are provided in a matrix on the TFT array substrate 10. Data lines 6a and scanning lines 11a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. The scanning line 11a extends along the X direction in FIG. 4, and the data line 6a extends along the Y direction in FIG. 4 so as to intersect the scanning line 11a. At each of the locations where the scanning line 11a and the data line 6a intersect each other, a pixel switching TFT 30 as shown in an enlarged manner in FIG. 5 is provided.

上述した走査線１１ａ、データ線６ａ及びＴＦＴ３０、並びに蓄積容量７０、下側遮光膜１１０、中継層９３は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域９９ａ（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域９９ｂ内に配置されている。即ち、これらの走査線１１ａ、データ線６ａ、ＴＦＴ３０、蓄積容量７０、下側遮光膜１１０及び中継層９３は、表示の妨げとならないように、各画素の開口領域９９ａではなく、非開口領域９９ｂ内に配置されている。 The scanning line 11a, the data line 6a and the TFT 30, the storage capacitor 70, the lower light shielding film 110, and the relay layer 93 described above are the openings of the pixels corresponding to the pixel electrodes 9a when viewed in plan on the TFT array substrate 10. It is arranged in a non-opening region 99b that surrounds the region 99a (that is, a region where light that actually contributes to display is transmitted or reflected in each pixel). That is, the scanning line 11a, the data line 6a, the TFT 30, the storage capacitor 70, the lower light shielding film 110, and the relay layer 93 are not the opening area 99a of each pixel but the non-opening area 99b so as not to hinder display. Is placed inside.

非開口領域９９ｂは、例えば、ＴＦＴアレイ基板１０側のデータ線６ａや走査線１１ａ、或いは蓄積容量７０を構成する導電膜の少なくとも一部が遮光性を有する遮光膜により規定され、このような遮光膜により各画素に入射される光を遮光可能な領域として、ＴＦＴアレイ基板１０側において規定される。より具体的には、非開口領域９９ｂは、Ｙ方向に沿う第１領域９９ｂａ及びＸ方向に沿う第２領域９９ｂｂを含む。また、好ましくは、図２を参照して説明したように、対向基板２０側において形成された遮光膜２３によっても、ＴＦＴアレイ基板１０側の遮光膜と共に非開口領域９９ｂが規定される。 The non-opening region 99b is defined by, for example, a light shielding film in which at least part of the conductive film constituting the data line 6a, the scanning line 11a, or the storage capacitor 70 on the TFT array substrate 10 side has a light shielding property. It is defined on the TFT array substrate 10 side as a region where light incident on each pixel can be shielded by the film. More specifically, the non-opening region 99b includes a first region 99ba along the Y direction and a second region 99bb along the X direction. Preferably, as described with reference to FIG. 2, the non-opening region 99b is defined together with the light shielding film on the TFT array substrate 10 side also by the light shielding film 23 formed on the counter substrate 20 side.

以下では、図６に示されている画素部の構成要素を、下層側から順に説明する。 Hereinafter, the components of the pixel portion illustrated in FIG. 6 will be described in order from the lower layer side.

図６において、下側遮光膜１１０は、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。また下側遮光膜１１０は、図４又は図５に示すように、例えば走査線１１ａの延在方向（即ち、Ｘ方向）に沿って形成されている、即ち、各走査線１１ａに対応して画像表示領域１０ａにストライプ状に形成されている。このような下側遮光膜１１０によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。 In FIG. 6, the lower light-shielding film 110 is disposed on the TFT array substrate 10, and is a light-shielding conductive material such as a refractory metal material such as tungsten (W), titanium (Ti), or titanium nitride (TiN). Consists of. Further, as shown in FIG. 4 or FIG. 5, the lower light-shielding film 110 is formed, for example, along the extending direction of the scanning line 11a (that is, the X direction), that is, corresponding to each scanning line 11a. The image display area 10a is formed in a stripe shape. According to the lower light-shielding film 110 as described above, the TFT 30 of the return light such as the back surface reflection on the TFT array substrate 10 or the light emitted from another liquid crystal device by a multi-plate projector or the like and penetrating through the composite optical system. It is possible to block the light traveling forward.

下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。 The base insulating film 12 is made of, for example, a silicon oxide film. The underlying insulating film 12 is formed on the entire surface of the TFT array substrate 10, thereby preventing a change in characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 or dirt remaining after cleaning. Have.

図４から図６において、ＴＦＴ３０は、半導体層１ａ、ゲート電極３ａを含んで構成されている。 4 to 6, the TFT 30 includes the semiconductor layer 1a and the gate electrode 3a.

半導体層１ａは、例えばポリシリコンからなり、図４中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ＬＤＤ領域１ｂは、本発明の「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明の「第２の接合領域」の一例である。 The semiconductor layer 1a is made of, for example, polysilicon, and has a channel region 1a ′ having a channel length along the Y direction in FIG. 4, a data line side LDD region 1b, a pixel electrode side LDD region 1c, and a data line side source / drain region 1d. And the pixel electrode side source / drain region 1e. That is, the TFT 30 has an LDD structure. The data line side LDD region 1b is an example of the “first junction region” in the present invention, and the pixel electrode side LDD region 1c is an example of the “second junction region” in the present invention.

データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。即ち、データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。 The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. That is, the data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by an impurity implantation such as an ion implantation method. This is an impurity region. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, it is possible to reduce the off current flowing in the source region and the drain region, and to suppress the decrease in the on current flowing when the TFT 30 is operating. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity implantation is performed in the data line side LDD region 1b and the pixel electrode side LDD region 1c. A self-alignment type in which the data line side source / drain region and the pixel electrode side source / drain region are formed by implanting the concentration may be used.

走査線１１ａは、半導体層１ａよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜２０２を介して配置される。走査線１１ａは、例えば導電性ポリシリコンからなり、Ｘ方向に延在するように形成される。ここで、走査線１１ａには、その一部としてゲート電極３ａが形成されている。ゲート電極３ａは、絶縁膜２０２において平面的に見てチャネル領域１ａ’に重なる部分に開口された開口部２０２ｈ内に設けられている。また、ゲート電極３ａは遮光性を有しており、図４及び図５に示すように、画素電極側ＬＤＤ領域１ｃの両脇を囲うように形成される。よって、画素電極側ＬＤＤ領域１ｃに対して両脇から入射する光は、ゲート電極３ａによって遮光される。このため、ゲート電極３ａは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極３ａの材料に若干なりとも遮光能力（即ち、光反射能力又は光吸収能力）が備わっていれば、上述の如き独自の形状及び配置を有する限りにおいて、上述の如き画素電極側ＬＤＤ領域１ｃに対して斜めに入射する光を遮光する機能は相応に得られる。 The scanning line 11a is arranged above the semiconductor layer 1a via an insulating film 202 made of, for example, a silicon oxide film. The scanning line 11a is made of, for example, conductive polysilicon and is formed so as to extend in the X direction. Here, a gate electrode 3a is formed as a part of the scanning line 11a. The gate electrode 3a is provided in an opening 202h that is opened in a portion of the insulating film 202 that overlaps the channel region 1a 'when viewed in plan. Further, the gate electrode 3a has a light shielding property, and is formed so as to surround both sides of the pixel electrode side LDD region 1c as shown in FIGS. Therefore, the light incident on both sides of the pixel electrode side LDD region 1c is blocked by the gate electrode 3a. For this reason, on the condition that the gate electrode 3a fulfills the original function of the gate, for example, an opaque polysilicon film, metal film, metal silicide film, etc. having excellent light shielding properties such as high reflectance or high light absorption Preferably, it is composed of a single layer or multiple layers. However, as long as the material of the gate electrode 3a has a light shielding ability (that is, a light reflecting ability or a light absorbing ability), the pixel electrode side LDD as described above is used as long as it has the unique shape and arrangement as described above. The function of blocking light incident obliquely on the region 1c can be obtained accordingly.

図７において、図５のＣ−Ｃ’線に沿う断面部分について、開口部２０２ｈ内に着目すると、ゲート電極３ａは、開口部２０２ｈ内にゲート絶縁膜２を介してチャネル領域１ａ'と重なるように形成されている。このように形成すれば、ゲート電極３ａにゲート電圧を印加することで、チャネル領域１ａ’に流れる電流を制御することが可能となる。 In FIG. 7, focusing on the inside of the opening 202h in the cross-sectional portion along the line CC ′ of FIG. 5, the gate electrode 3a overlaps the channel region 1a ′ through the gate insulating film 2 in the opening 202h. Is formed. If formed in this way, the current flowing through the channel region 1a 'can be controlled by applying the gate voltage to the gate electrode 3a.

図４から図６に戻り、ゲート電極３ａと同一層における、画素電極側ソースドレイン領域１ｅと対向する部分には、ゲート電極３ａと同様にゲート絶縁膜２を介して、本発明の「遮光膜」の一例である画素電極側遮光膜３１ａが配置されている。ゲート電極３ａ及び画素電極側遮光膜３１ａは、同一の成膜工程によって形成される。このため、ゲート電極３ａを遮光性能に優れた材料から形成しておけば、これと同一層からなる画素電極側遮光膜３１ａにおける遮光性能も同様に得られるので便利である。 Returning to FIGS. 4 to 6, in the same layer as the gate electrode 3 a, the portion facing the pixel electrode side source / drain region 1 e is interposed with the “light shielding film” of the present invention via the gate insulating film 2 in the same manner as the gate electrode 3 a. The pixel electrode side light-shielding film 31a, which is an example of “,” is disposed. The gate electrode 3a and the pixel electrode side light shielding film 31a are formed by the same film forming process. For this reason, if the gate electrode 3a is formed of a material excellent in light shielding performance, the light shielding performance in the pixel electrode side light shielding film 31a made of the same layer as that can be obtained in the same manner.

画素電極側遮光膜３１ａは、図４及び図５に示すように、平面的に見て画素電極側ソースドレイン領域１ｅを部分的に覆うように形成されている。従って、画素電極側ソースドレイン領域１ｅに対して、それよりも上層側から入射する光や、画素電極側ＬＤＤ領域１ｃに対して、画素電極側ソースドレイン領域１ｅ側から斜めに入射する光等を画素電極側遮光膜３１ａによって遮光することが可能となる。 As shown in FIGS. 4 and 5, the pixel electrode side light shielding film 31a is formed so as to partially cover the pixel electrode side source / drain region 1e in plan view. Therefore, light incident on the pixel electrode side source / drain region 1e from the upper layer side, light incident on the pixel electrode side LDD region 1c obliquely from the pixel electrode side source / drain region 1e, etc. The pixel electrode side light shielding film 31a can shield light.

また、画素電極側遮光膜３１ａは、コンタクトホール８３を介して、画素電極９ａと電気的に接続されている。よって、画素電極側遮光膜３１ａは、画素電極側ソースドレイン領域１ｅと同電位となる。従って、画素電極側遮光膜３１ａに生じる電界が、画素電極側ソースドレイン領域１ｅに電気的な影響を与えて、ＴＦＴ３０に動作不良が生じるのを防止することが可能となる。このような理由から、例えば画素電極側遮光膜３１ａ及び画素電極側ソースドレイン領域１ｅ間には、ゲート絶縁膜２のような絶縁膜が設けられず、直接対向するように配置されてもよい。尚、図４から図６に示すように、画素電極側遮光膜３１ａを、画素電極側ＬＤＤ領域１ｃからＹ方向に所定距離（即ち、画素電極側遮光膜３１ａに生じる電界が画素電極側ＬＤＤ領域１ｃに影響を及ぼさないような距離）隔てた位置に配置することで、より効果的に動作不良の発生を防止することができる。 The pixel electrode side light shielding film 31 a is electrically connected to the pixel electrode 9 a through the contact hole 83. Therefore, the pixel electrode side light shielding film 31a has the same potential as the pixel electrode side source / drain region 1e. Accordingly, it is possible to prevent an electric field generated in the pixel electrode side light-shielding film 31a from electrically affecting the pixel electrode side source / drain region 1e and causing a malfunction in the TFT 30. For this reason, for example, an insulating film such as the gate insulating film 2 may not be provided between the pixel electrode side light-shielding film 31a and the pixel electrode side source / drain region 1e, and may be arranged to face each other directly. As shown in FIGS. 4 to 6, the pixel electrode-side light shielding film 31a is placed at a predetermined distance in the Y direction from the pixel electrode-side LDD region 1c (that is, an electric field generated in the pixel electrode-side light shielding film 31a is generated in the pixel electrode-side LDD region. By arranging them at positions separated by a distance that does not affect 1c, it is possible to more effectively prevent malfunctions.

図５において、画素電極側ＬＤＤ領域１ｃは、非開口領域９９ｂにおいて第１領域９９ｂａ及び第２領域９９ｂｂが互いに交差する交差領域９９ｃｒに配置されている。交差領域９９ｃｒにおいては、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光のうち、図５において矢印Ｐｙで示す進行方向に沿って進行する光は第１領域９９ｂａによって遮光することが可能であり、図５において矢印Ｐｘで示す進行方向に沿って進行する光は第２領域９９ｂｂによって遮光することが可能である。尚、図５において、矢印Ｐｙは、Ｙ方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Ｐｘは、Ｘ方向に沿って進行する成分を有する光の進行方向の一例を示したものである。 In FIG. 5, the pixel electrode side LDD region 1c is disposed in an intersecting region 99cr where the first region 99ba and the second region 99bb intersect each other in the non-opening region 99b. In the intersection region 99cr, among the light incident on the pixel electrode side LDD region 1c from the upper layer side, the light traveling along the traveling direction indicated by the arrow Py in FIG. 5 is shielded by the first region 99ba. The light traveling along the traveling direction indicated by the arrow Px in FIG. 5 can be shielded by the second region 99bb. In FIG. 5, an arrow Py indicates an example of a traveling direction of light having a component traveling along the Y direction, and an arrow Px indicates an example of a traveling direction of light having a component traveling along the X direction. It is shown.

従って、交差領域９９ｃｒでは、ゲート電極３ａ及び画素電極側遮光膜３１ａに加えて、第１領域９９ｂａ及び第２領域９９ｂｂによって、画素電極側ＬＤＤ領域１ｃに対して進行する光を遮光することができる。よって、本実施形態のように、画素電極側ＬＤＤ領域１ｃに画素電極側遮光膜３１ａが重ならないように配置している場合であっても、画素電極側ＬＤＤ領域１ｃに入射される光を効果的に低減することが可能となる。 Therefore, in the intersection region 99cr, in addition to the gate electrode 3a and the pixel electrode side light shielding film 31a, the light traveling to the pixel electrode side LDD region 1c can be shielded by the first region 99ba and the second region 99bb. . Therefore, even when the pixel electrode side light-shielding film 31a is arranged not to overlap the pixel electrode side LDD region 1c as in this embodiment, the light incident on the pixel electrode side LDD region 1c is effective. Can be reduced.

本実施形態では、画素電極側遮光膜３１ａが画素電極９ａに電気的に接続されているため、画素電極側遮光膜３１ａをゲート電極３ａに接触するように配置することができない。このため、図４及び図５に示すように、ゲート電極３ａ及び画素電極側遮光膜３１ａ間には間隙が生じ、そこから入射するような光に対しては遮光性能が低くなってしまう。しかしながら、本実施形態では、上述したように、画素電極側ＬＤＤ領域１ｃを遮光性能の高い交差領域９９ｃｒに配置しているため、効果的に画素電極側ＬＤＤ領域１ｃの遮光が行える。 In the present embodiment, since the pixel electrode side light shielding film 31a is electrically connected to the pixel electrode 9a, the pixel electrode side light shielding film 31a cannot be disposed so as to be in contact with the gate electrode 3a. For this reason, as shown in FIGS. 4 and 5, a gap is generated between the gate electrode 3a and the pixel electrode side light shielding film 31a, and the light shielding performance is lowered for light entering from there. However, in the present embodiment, as described above, the pixel electrode side LDD region 1c is arranged in the intersecting region 99cr having a high light shielding performance, so that the pixel electrode side LDD region 1c can be shielded effectively.

ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。 The details will be described later. In particular, when light is applied to the pixel electrode side LDD region 1c, light leakage in the TFT 30 is compared to when light is applied to the data line side LDD region 1b. The present inventor has inferred that current is likely to occur. In the present embodiment, the light-shielding property for the pixel electrode side LDD region 1c among the various regions formed in the semiconductor layer 1a can be improved in a pinpoint manner. Therefore, the light leakage current of the TFT 30 of each pixel can be effectively reduced.

また、本実施形態では、画素電極側ＬＤＤ領域１ｃに対して交差領域９９ｃｒとは別に遮光領域を設けなくても、ピンポイントで画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域９９ｂの配置面積が広くなり、開口領域９９ａがより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。 Further, in the present embodiment, the light shielding property for the pixel electrode side LDD region 1c can be improved pinpointly without providing a light shielding region separately from the intersection region 99cr for the pixel electrode side LDD region 1c. Therefore, by providing a region for improving the light shielding property at such a pinpoint, it is possible to increase the arrangement area of the non-opening region 99b of each pixel and prevent the opening region 99a from becoming smaller. . As a result, even if each pixel is miniaturized, it is possible to improve the light shielding property and improve the aperture ratio.

上述した画素電極側遮光膜３１ａの構成は、あくまで一例であり、例えば以下に示すような構成をとることも可能である。 The configuration of the pixel electrode side light-shielding film 31a described above is merely an example, and for example, the configuration as shown below can be taken.

図８において、画素電極側遮光膜３１ａにおけるゲート電極３ａ側の端部には、ゲート電極３ａとの間隙を小さくするような突起部が設けられている。これにより、ゲート電極３ａ及び画素電極側遮光膜３１ａ間の間隙が小さくなるため、画素電極側ＬＤＤ領域１ｃに入射する光をより効果的に遮光することが可能となる。 In FIG. 8, a projection is provided at the end of the pixel electrode side light-shielding film 31a on the gate electrode 3a side so as to reduce the gap with the gate electrode 3a. As a result, the gap between the gate electrode 3a and the pixel electrode side light-shielding film 31a is reduced, so that light incident on the pixel electrode side LDD region 1c can be more effectively shielded.

図９において、画素電極側遮光膜３１ａが画素電極側ソースドレイン領域１ｅに電気的な影響を与えないという利点を生かして、画素電極側遮光膜３１ａが画素電極側ソースドレイン領域１ｅ全体を覆うように構成することもできる。このように、画素電極側遮光膜３１ａは、ゲート電極３ａと電気的に接続されない範囲で、ゲート電極３ａに近接するように配置することができる。ただし、トランジスタ３０の動作時に画素電極側遮光膜３１ａに生じる電界が、画素電極側ＬＤＤ領域１ｃに電気的な影響を与えないように、画素電極側ＬＤＤ領域１ｃに重ならない範囲でゲート電極３ａに近接するように配置させる。以上のように構成することで、ゲート電極３ａ及び画素電極側遮光膜３１ａ間の間隙を極めて小さくすることができ、画素電極側ＬＤＤ領域１ｃに対して、より効果的な遮光を行うことが可能である。 In FIG. 9, the pixel electrode side light shielding film 31a covers the entire pixel electrode side source / drain region 1e by taking advantage of the fact that the pixel electrode side light shielding film 31a does not have an electrical influence on the pixel electrode side source / drain region 1e. It can also be configured. Thus, the pixel electrode side light shielding film 31a can be disposed so as to be close to the gate electrode 3a in a range where it is not electrically connected to the gate electrode 3a. However, the electric field generated in the pixel electrode side light-shielding film 31a during the operation of the transistor 30 does not overlap the pixel electrode side LDD region 1c so as not to electrically affect the pixel electrode side LDD region 1c. Place them close together. With the configuration described above, the gap between the gate electrode 3a and the pixel electrode side light shielding film 31a can be made extremely small, and more effective light shielding can be performed on the pixel electrode side LDD region 1c. It is.

図１０に示すように、画素電極側ＬＤＤ領域１ｃの両脇を、ゲート電極３ａに代えて画素電極側遮光膜３１ａが囲うようにしてもよい。このように構成した場合であっても、上述した構成と同様に、画素電極側ＬＤＤ領域１ｃに入射する光を効果的に遮光することができる。 As shown in FIG. 10, both sides of the pixel electrode side LDD region 1c may be surrounded by a pixel electrode side light shielding film 31a instead of the gate electrode 3a. Even in such a configuration, light incident on the pixel electrode side LDD region 1c can be effectively shielded as in the configuration described above.

以上説明したように、本実施形態では入射する光の角度等によって、画素電極側遮光膜３１ａの形状を変化させることにより、画素電極側ＬＤＤ領域１ｃに入射する光をより効果的に遮光することが可能である。 As described above, in this embodiment, the light incident on the pixel electrode side LDD region 1c is more effectively shielded by changing the shape of the pixel electrode side light shielding film 31a according to the angle of incident light or the like. Is possible.

図６において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。 In FIG. 6, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the interlayer insulating film 41.

蓄積容量７０は、下部容量電極７１と上部容量電極３００が誘電体膜７５を介して対向配置されることにより形成されている。 The storage capacitor 70 is formed by disposing the lower capacitor electrode 71 and the upper capacitor electrode 300 to face each other with the dielectric film 75 interposed therebetween.

上部容量電極は、容量線３００の一部として形成されている。その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極３００は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。 The upper capacitor electrode is formed as a part of the capacitor line 300. Although not shown in the figure, the capacitor line 300 extends from the image display region 10a in which the pixel electrode 9a is disposed to the periphery thereof and is electrically connected to a constant potential source. Thus, the upper capacitor electrode 300 is maintained at a fixed potential and can function as a fixed potential side capacitor electrode. The upper capacitor electrode 300 is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and functions as an upper light-shielding film (built-in light-shielding film) that shields the TFT 30. To do. The upper capacitor electrode 300 is, for example, at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). May be composed of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these.

図４又は図６において、下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３（図４及び図６参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４及び図１１参照）を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５（図４及び図１１参照）を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、例えば導電性のポリシリコン、或いは例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。 4 or 6, the lower capacitor electrode 71 is a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1e through the contact hole 83 (see FIGS. 4 and 6), and the contact hole 84 (see FIGS. 4 and 6). 11) and is electrically connected to the relay layer 93. Further, the relay layer 93 is electrically connected to the pixel electrode 9a through a contact hole 85 (see FIGS. 4 and 11). That is, the lower capacitor electrode 71 relays the electrical connection between the pixel electrode side source / drain region 1e and the pixel electrode 9a together with the relay layer 93. The lower capacitor electrode 71 is made of, for example, conductive polysilicon, or a non-transparent metal film containing a metal or an alloy such as Al (aluminum).

ここに、下部容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、上部容量電極３００及び下部容量電極７１の各々によっても、遮光することが可能である。 Here, the lower capacitance electrode 71 preferably functions as a pixel potential side capacitance electrode, and also functions as a light absorption layer or a light shielding film disposed between the upper capacitance electrode 300 as the upper light shielding film and the TFT 30. Also have. Therefore, in the intersection region 99cr, the light incident on the pixel electrode side LDD region 1c from the upper layer side can be shielded by each of the upper capacitor electrode 300 and the lower capacitor electrode 71.

誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。 The dielectric film 75 has a single layer structure or a multilayer structure composed of a silicon oxide film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride film.

図６及び図１１において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。 6 and 11, the data line 6 a and the relay layer 93 are provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the interlayer insulating film 42.

データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、層間絶縁膜４１、誘電体膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。 The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the insulating film 202, the interlayer insulating film 41, the dielectric film 75, and the interlayer insulating film. ing. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a also has a function of shielding the TFT 30 from light.

図４又は図５に示すように、データ線６ａは、交差領域９９ｃｒにおいて、ゲート電極３ａと重なるように形成される。よって、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、データ線６ａによっても遮光することが可能となる。 As shown in FIG. 4 or FIG. 5, the data line 6a is formed so as to overlap the gate electrode 3a in the intersection region 99cr. Therefore, in the intersecting region 99cr, the light incident on the pixel electrode side LDD region 1c from the upper layer side can be blocked by the data line 6a.

図４及び図１１において、中継層９３は、層間絶縁膜４２上においてデータ線６ａ（図６参照）と同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。 4 and 11, the relay layer 93 is formed on the interlayer insulating film 42 in the same layer as the data line 6a (see FIG. 6). For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the interlayer insulating film 42 using a thin film forming method, and the thin film is partially removed, that is, patterned. Thus, they are formed apart from each other. Therefore, since the data line 6a and the relay layer 93 can be formed in the same process, the manufacturing process of the device can be simplified.

図６及び図１１において、画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。 6 and 11, the pixel electrode 9a is formed on the upper layer side through the interlayer insulating film 43 with respect to the data line 6a. The pixel electrode 9a is electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a through the lower capacitor electrode 71, the contact holes 83, 84 and 85, and the relay layer 93. The contact hole 85 is formed by depositing a conductive material constituting the pixel electrode 9a such as ITO on the inner wall of a hole formed so as to penetrate the interlayer insulating layer 43. An alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

以上に説明した画素部の構成は、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。 The configuration of the pixel portion described above is common to each pixel portion. Such pixel portions are periodically formed in the image display area 10a (see FIG. 1).

よって、以上説明したような本実施形態の液晶装置では、その動作時において、ＴＦＴ３０の光リーク電流の発生に起因する、表示不良の発生を防止、或いは発生しても表示上、表示不良と視認されない程度に低減することが可能となる。また、ＴＦＴ３０の動作不良や開口率の低下を防止しつつ容易に各画素を精細化することもできる。その結果、本実施形態では、液晶装置において高品質な画像を表示することができる。 Therefore, in the liquid crystal device according to the present embodiment as described above, during the operation, the occurrence of a display defect due to the generation of the light leakage current of the TFT 30 is prevented or even if it occurs, the display is regarded as a display defect. It becomes possible to reduce to such an extent that it is not done. Further, each pixel can be easily refined while preventing malfunction of the TFT 30 and a decrease in the aperture ratio. As a result, in the present embodiment, a high-quality image can be displayed on the liquid crystal device.

ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１２から図１７を参照して、詳細に説明する。 Here, the reason why a light leakage current is more likely to occur in the pixel electrode side LDD region 1c than in the data line side LDD region 1b during the operation of the TFT 30 described above will be described with reference to FIGS. This will be described in detail.

先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１２を参照して説明する。ここに図１２は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。 First, a measurement result obtained by measuring the magnitude of the drain current when the test TFT is irradiated with light will be described with reference to FIG. FIG. 12 is a graph showing the relationship between the light irradiation position and the drain current in the test TFT.

図１２において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。 In FIG. 12, data E1 scans a light spot (approximately 2.4 um visible light laser) sequentially from the drain region side to the source region side with respect to a single TFT for test, that is, TEG (Test Element Group). The result of having measured the magnitude | size of the drain current at the time of irradiating is shown. TEG includes a channel region, a source region, and a drain region, a source side junction region formed at a junction between the channel region and the source region, and a drain side junction region formed at a junction between the channel region and the drain region. have.

尚、図１２の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１２の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。 The horizontal axis in FIG. 12 indicates the light irradiation position where the light spot is irradiated. The boundary between the channel region and the drain side junction region, the boundary between the channel region and the source side junction region, and the channel region are zero. It is said. The vertical axis in FIG. 12 indicates the magnitude of the drain current (however, a relative value normalized by a predetermined value). When the drain current flows from the drain region to the source region, the vertical axis is positive. When the drain current is flowing from the source region to the drain region, a negative value (that is, a negative value) is indicated.

図１２において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。 In FIG. 12, data E1 shows a positive value at any light irradiation position. That is, the drain current flows from the drain region toward the source region. Data E1 shows a larger value in the drain side junction region than in the source side junction region. That is, when the light spot is irradiated into the drain side junction region, the drain current becomes larger than when the light spot is irradiated into the source side junction region. That is, when the light spot is irradiated into the drain side junction region, the light leakage current becomes larger than when the light spot is irradiated into the source side junction region. Note that the drain current includes dark current (or subthreshold leakage, that is, leakage current that flows between the source region and the drain region even when light is not irradiated) and optical leakage current (or photoexcitation current, that is, Current generated by excitation of electrons due to light irradiation).

次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１３及び図１４を参照して説明する。ここに図１３は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１４は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１３及び図１４では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１３及び図１４の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１３及び図１４の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。 Next, regarding the mechanism in which the light leakage current becomes larger when the light spot is irradiated in the drain side junction region than in the case where the light spot is irradiated in the source side junction region, FIGS. Will be described with reference to FIG. FIG. 13 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the drain side junction region. FIG. 14 is a conceptual diagram showing carrier behavior when photoexcitation occurs in the source-side junction region. In FIGS. 13 and 14, assuming that the above-described pixel electrode 9 a to which the TFT 30 is electrically connected has intermediate gray scale display, the source potential (that is, the potential of the source region) is 4.5 V, and the gate potential. (That is, the potential of the channel region) is 0 V, and the drain potential (that is, the potential of the drain region) is 9.5 V. The horizontal axis of FIG.13 and FIG.14 has shown each area | region in the semiconductor layer which comprises TEG. The vertical axis in FIGS. 13 and 14 represents the potential of electrons (Fermi level). Since electrons have a negative charge, the higher the potential in each region, the lower the potential of the electrons, and the lower the potential in each region, the higher the potential of the electrons.

図１３は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。 FIG. 13 shows the behavior of carriers when a light spot is irradiated to the drain side junction region formed between the channel region and the drain region, and photoexcitation occurs in the drain side junction region.

図１３において、光リーク電流は、２つの電流成分からなると推定できる。 In FIG. 13, it can be estimated that the light leakage current consists of two current components.

即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。 That is, as the first current component, there is a current component due to movement of electrons generated by photoexcitation. More specifically, a current component (this current component) generated when electrons generated by photoexcitation in the drain side junction region (see “e” in the figure) move from the drain side junction region to the drain region having a lower potential. Is from the drain region to the source region).

第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。 As the second current component, there is a current component due to movement of holes generated by photoexcitation (that is, holes, see “h” in the figure). More specifically, the bipolar effect generated by the movement of holes generated by photoexcitation in the drain side junction region from the drain side junction region to the channel region having a lower potential (that is, the electron potential is higher). This is the resulting current component. That is, the positive charge of the holes that have moved to the channel region reduces the potential of the channel region (that is, the so-called base potential) from the potential Lc1 to the potential Lc2, thereby increasing the number of electrons traveling from the source region to the drain region. (This current component flows from the drain region to the source region). Therefore, when photoexcitation occurs in the drain side junction region, the first and second current components are both in the direction of increasing the drain current (in other words, the collector current) (that is, the direction of flowing from the drain region to the source region). Occur.

図１４は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。 FIG. 14 shows the behavior of carriers when a light spot is irradiated on the source side junction region formed between the channel region and the source region, and photoexcitation occurs in the source side junction region.

図１４において、光リーク電流は、図１３を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。 In FIG. 14, the photoleakage current is different from the case where photoexcitation occurs in the drain side junction region described above with reference to FIG. 13, and the hole has a lower potential from the source side junction region (that is, the electron potential is more It can be assumed that the second current component due to the bipolar effect moving to the (high) channel region is dominant. That is, a first current component (this current component is expressed as a result of electrons generated by photoexcitation in the source side junction region (see “e” in the figure) moving from the source side junction region to the source region having a lower potential). , Which flows from the source region to the drain region) can be estimated to be less than the second current component caused by the bipolar effect (this current component flows from the drain region to the source region).

図１４において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１２において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。 In FIG. 14, since the base potential is pulled down from the potential Lc1 to the potential Lc3 due to the second current component (that is, the positive charge of the holes moved to the channel region) due to the bipolar effect, the source region moves from the source region to the drain region. The current component due to the effect of increasing electrons flows from the drain region to the source region. On the other hand, the first current component described above flows from the source region to the drain region. That is, the first current component and the second current component flow in opposite directions. Here, in FIG. 12 again, when the light spot is irradiated to the source side junction region, the drain current (see data E1) shows a positive value. That is, in this case, the drain current flows from the drain region toward the source region. Therefore, it can be said that the first current component only suppresses the current component due to the bipolar effect, which is the dark current and the second current component, and is not large enough to direct the flow of the drain current from the source region to the drain region. .

更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。 Further, since the potential difference between the channel region and the source region is smaller than the potential difference between the channel region and the drain region, the depletion region on the source region side (that is, the source side junction region) is depleted on the drain region side ( That is, it is narrower than the drain side junction region. For this reason, when the light spot is irradiated on the source-side junction region, the absolute amount of photoexcitation is smaller than when the light spot is irradiated on the drain-side junction region.

以上、図１３及び図１４を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。 As described above with reference to FIGS. 13 and 14, when photoexcitation occurs in the drain-side junction region, both the first and second current components are generated in the direction of increasing the drain current. On the other hand, when photoexcitation occurs in the source side junction region, the first current component suppresses the second current component. Therefore, when the light spot is irradiated in the drain side junction region, the drain current becomes larger (that is, the light leakage current becomes larger) than when the light spot is irradiated in the source side junction region. .

次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１５及び図１６を参照して説明する。ここに図１５は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１６は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。 Next, when the pixel electrode side source / drain region is set to the drain potential and the light spot is irradiated into the pixel electrode side junction region, the data line side source / drain region is set to the drain potential and the data line side A mechanism in which the light leakage current becomes larger than that in the case where the light spot is irradiated in the junction region will be described with reference to FIGS. FIG. 15 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the data line side junction region (in other words, the drain side junction region) when the data line side source / drain region is at the drain potential. is there. FIG. 16 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the pixel electrode side junction region (in other words, the drain side junction region) when the pixel electrode side source / drain region is at the drain potential.

以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。 In the following, a case where charge is held in a pixel portion including a pixel switching TFT and photoexcitation occurs will be considered. The difference from the case of assuming the TEG as described above is that the pixel electrode side of the pixel switching TFT can be in a floating state. A storage capacitor such as a storage capacitor 70 may be connected to the pixel electrode side of the pixel switching TFT. If the capacitance value is sufficiently large, the state is close to a fixed electrode as in the case of using the TEG described above. However, if the capacitance is not sufficiently large, it becomes a floating state or a state close to this. Here, it is assumed that the capacitance value is not sufficiently large.

図１５及び図１６において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１５に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１６に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。 15 and 16, the liquid crystal device adopts AC driving to prevent so-called burn-in. Here, it is assumed that halftone display is assumed, and the pixel electrode holds a negative field charge of 4.5 V and a positive field charge of 9.5 V alternately with 7 V as a reference potential. To do. For this reason, the source and drain of the pixel switching TFT are not fixed and change between the pixel electrode side source / drain region and the data line side source / drain region. That is, as shown in FIG. 15, when a negative field charge is held in the pixel electrode (that is, the potential of the pixel electrode side source / drain region is lower than the potential of the data line side source / drain region), The pixel electrode side source / drain region is a source, whereas, as shown in FIG. 16, when a positive field charge is held in the pixel electrode (that is, the potential of the pixel electrode side source / drain region is the data line side source). When it becomes higher than the potential of the drain region), the pixel electrode side source / drain region becomes the drain.

図１５において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。 In FIG. 15, when a negative field charge is held in the pixel electrode, the pixel electrode side source / drain region becomes the source (or emitter), and the data line side source / drain region becomes the drain (or collector). When photoexcitation occurs in the data line side junction region, which is the drain side junction region, as described above, the first current component due to the movement of electrons generated by photoexcitation and the second current component due to the bipolar effect are generated. . Here, when the second current component due to the bipolar effect occurs (that is, the base potential is pulled down from the potential Lc1 to the potential Lc2, and the source / drain region from the pixel electrode side to the data line side to the source / drain to be the drain) When the electrons move to the region), electrons are extracted from the pixel electrode side source / drain region in a floating state, and the potential of the pixel electrode side source / drain region as an emitter decreases from the potential Ls1 to the potential Ls2 ( The potential rises). That is, when photoexcitation occurs in the data line side junction region which is the drain side junction region, the base potential is lowered and the potential of the pixel electrode side source / drain region as the emitter is also lowered. In other words, when photoexcitation occurs in the data line side junction region, which is the drain side junction region, the emitter potential also increases as the base potential increases. For this reason, the drain current (that is, the collector current) is suppressed.

一方、図１６において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。 On the other hand, in FIG. 16, when a positive field charge is held in the pixel electrode, the data electrode side source / drain region becomes the source (or emitter), and the pixel electrode side source / drain region becomes the drain (or collector). Become. When photoexcitation occurs in the pixel electrode side junction region which is the drain side junction region, as described above, the first current component due to the movement of electrons generated by photoexcitation and the second current component due to the bipolar effect are generated. . Here, since the source / drain region on the data line side serving as the source is connected to the data line, unlike the pixel electrode, it is not in a floating state and the potential does not change. When the second current component due to the bipolar effect is generated (that is, the base potential is lowered from the potential Lc1 to the potential Lc2, and electrons are transferred from the source / drain region on the data line side as the source to the pixel electrode source / drain region as the drain. When the electrons move, electrons flow into the pixel electrode side source / drain region in a floating state, and the potential of the pixel electrode side source / drain region as a collector increases from the potential Ld1 to the potential Ld2 (the potential decreases). ). However, unlike the above-described decrease in the potential of the pixel electrode side source / drain region as the source, the increase in the potential of the pixel electrode side source / drain region as the collector has little function of suppressing the drain current. Since the drain current (that is, the collector current) is almost determined by the magnitude of the base potential with respect to the emitter potential, the drain current is hardly suppressed even if the collector potential is lowered. In other words, in the saturation region of the bipolar transistor. It is in the state.

以上、図１５及び図１６を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。 As described above with reference to FIGS. 15 and 16, when a positive field charge is held in the pixel electrode (that is, when the source / drain region on the pixel electrode side becomes the drain), the bipolar effect is achieved. The resulting second current component is hardly suppressed, whereas when the negative electrode charge is held in the pixel electrode (that is, when the data-side source / drain region becomes the drain), it is caused by the bipolar effect. The second current component is suppressed due to an increase in potential of the pixel electrode side source / drain region which is in a floating state. That is, when the pixel electrode side source / drain region becomes the drain, the drain current increases due to the light leakage current, compared to when the data side source / drain region becomes the drain.

ここで、図１７は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。 Here, FIG. 17 shows the waveform of the pixel electrode potential when relatively strong light is irradiated to the entire pixel switching TFT.

図１７において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。 In FIG. 17, data E2 indicates that the variation Δ1 in the pixel electrode potential when the positive charge is held in the pixel electrode (when the pixel electrode potential is the potential V1) is the negative field charge held in the pixel electrode. This indicates that it is larger than the fluctuation Δ2 of the pixel electrode potential when the pixel electrode potential is set to the potential V2. That is, it is indicated that the positive field charge is less likely to be held than the negative field charge in the pixel electrode (that is, light leakage is likely to occur). This is because when the pixel electrode holds a positive field charge (that is, when the pixel electrode side source / drain region becomes the drain), the pixel electrode holds a negative field charge (that is, This is consistent with the mechanism described above in which light leakage current is more likely to occur than when the data line side source / drain region becomes the drain.

以上、図１２から図１７を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃに対する遮光性を、データ線側接合領域であるデータ線側ＬＤＤ領域１ｂに対する遮光性よりも高めることで、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。 As described above in detail with reference to FIGS. 12 to 17, the drain current tends to increase when photoexcitation occurs in the drain side junction region in the pixel switching TFT. Further, when the pixel electrode side source / drain region becomes the drain, the drain current tends to increase (in other words, when the data line side source / drain region becomes the drain, the current component due to the bipolar effect is suppressed. ing). Therefore, as in the liquid crystal device according to the present embodiment, the light shielding property for the pixel electrode side LDD region 1c that is the pixel electrode side junction region is higher than the light shielding property for the data line side LDD region 1b that is the data line side junction region. Thus, the light leakage current in the TFT 30 can be extremely effectively reduced while maintaining a high aperture ratio.

＜第２実施形態＞
次に、第２実施形態に係る液晶装置について図１８及び図１９を参照して説明する。ここに図１８は、第２実施形態に係る液晶装置の画素部の構成を、トランジスタの構成に着目して示す平面図である。図１９は、図１８のＤ−Ｄ’線断面図である。また、図１８及び図１９では、第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。尚、第２実施形態は、上述の第１実施形態と比べて、トランジスタ３０の構成が大きく異なり、その他の構成については概ね同様である。このため第２実施形態では、トランジスタ３０を中心に液晶装置の構成を説明し、その他の第１実施形態と重複する構成については適宜説明を省略する。 Second Embodiment
Next, a liquid crystal device according to a second embodiment will be described with reference to FIGS. FIG. 18 is a plan view showing the configuration of the pixel portion of the liquid crystal device according to the second embodiment, paying attention to the configuration of the transistor. 19 is a cross-sectional view taken along the line DD ′ of FIG. In FIG. 18 and FIG. 19, the same reference numerals are given to the same components as the components according to the first embodiment. In the second embodiment, the configuration of the transistor 30 is greatly different from that of the first embodiment described above, and the other configurations are substantially the same. For this reason, in the second embodiment, the configuration of the liquid crystal device will be described focusing on the transistor 30, and the description of the configuration that overlaps with the other first embodiment will be omitted as appropriate.

図１８において、第２実施形態に係る液晶装置のトランジスタ３０は、第１実施形態の縦型トランジスタに対して、横型のトランジスタである。即ち、第２実施形態におけるトランジスタ３０では、半導体層１ａが走査線１１ａに沿った方向（即ち、図中のＸ方向）に延在するように配置されている。 In FIG. 18, the transistor 30 of the liquid crystal device according to the second embodiment is a lateral transistor with respect to the vertical transistor of the first embodiment. That is, in the transistor 30 in the second embodiment, the semiconductor layer 1a is disposed so as to extend in the direction along the scanning line 11a (that is, the X direction in the drawing).

更に走査線１１ａが、ＴＦＴアレイ基板１０及び下地絶縁膜１２間に配置されている。走査線１１ａは遮光性を有しており、第１実施形態における下側遮光膜１１０と同様の機能も備える。
即ち、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。 Further, the scanning line 11 a is disposed between the TFT array substrate 10 and the base insulating film 12. The scanning line 11a has a light shielding property, and has the same function as the lower light shielding film 110 in the first embodiment.
That is, it is possible to block the light that travels to the TFT 30 out of the return light, such as back-surface reflection on the TFT array substrate 10 or light that is emitted from another liquid crystal device by a multi-plate projector or the like and penetrates the composite optical system. .

走査線１１ａは、半導体層１ａの両脇を通るように設けられたコンタクトホール８６を介して、半導体層１ａの上層側に配置されたゲート電極３ａと電気的に接続される。よって、走査信号をゲート電極３ａに伝達し、トランジスタ３０を確実に動作させることができる。 The scanning line 11a is electrically connected to the gate electrode 3a disposed on the upper layer side of the semiconductor layer 1a through a contact hole 86 provided so as to pass through both sides of the semiconductor layer 1a. Therefore, the scanning signal can be transmitted to the gate electrode 3a, and the transistor 30 can be operated reliably.

図１９において、半導体層１ａの上層には、保護膜２０５が設けられている。保護膜２０５は、例えば保護膜２０５より上層側に設けられた層（例えば、絶縁膜２０２）をエッチングする際などに、保護膜２０５より下層側に設けられた層（例えば、半導体層１ａ）が傷ついてしまうことを防止する。 In FIG. 19, a protective film 205 is provided above the semiconductor layer 1a. The protective film 205 is a layer (for example, the semiconductor layer 1a) provided on the lower layer side of the protective film 205 when the layer (for example, the insulating film 202) provided on the upper layer side of the protective film 205 is etched, for example. Prevent it from getting hurt.

チャネル領域１ａ’とゲート電極３ａとが対向配置される部分においては、保護膜２０５はエッチング等により除去され、ゲート絶縁膜２が形成される。この際、ゲート電極３ａと画素電極側遮光膜３１ａとは、同一層でありながらも、基板１０に垂直をなす上下方向で互いに異なる高さに配置される。即ち、画素電極側遮光膜３１ａは、ゲート絶縁膜２と保護膜２０５との厚さの差分だけゲート電極３ａより高い位置に配置される。このように、画素電極側遮光膜３１ａの高さを変化させることにより、入射する光の角度に応じた遮光が可能となる。尚、画素電極側遮光膜３１ａの高さは、上述したように画素電極側遮光膜３１ａの下層の膜の膜厚を変化させる他、膜の数を増減させて変化させることも可能である。即ち、半導体層１ａ及び画素電極側遮光膜３１ａ間に複数の絶縁膜等が形成されるようにしてもよい。 In the portion where the channel region 1a 'and the gate electrode 3a are arranged to face each other, the protective film 205 is removed by etching or the like, and the gate insulating film 2 is formed. At this time, the gate electrode 3a and the pixel electrode side light-shielding film 31a are arranged at different heights in the vertical direction perpendicular to the substrate 10 even though they are the same layer. That is, the pixel electrode side light shielding film 31a is disposed at a position higher than the gate electrode 3a by the difference in thickness between the gate insulating film 2 and the protective film 205. In this manner, by changing the height of the pixel electrode side light shielding film 31a, light shielding according to the angle of incident light can be performed. Note that the height of the pixel electrode side light shielding film 31a can be changed by increasing or decreasing the number of films in addition to changing the film thickness of the lower layer of the pixel electrode side light shielding film 31a as described above. That is, a plurality of insulating films or the like may be formed between the semiconductor layer 1a and the pixel electrode side light shielding film 31a.

以上説明したように、横型のトランジスタを用いる場合であっても、画素電極側遮光膜３１ａを設けることにより、上述した第１実施形態と同様の効果が得られる。 As described above, even when a horizontal transistor is used, the same effect as that of the first embodiment described above can be obtained by providing the pixel electrode side light shielding film 31a.

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図２０は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。 <Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 20 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図２０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。 As shown in FIG. 20, a projector 1100 includes a lamp unit 1102 made up of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。 The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。 Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。 In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図２０を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 20, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

第１実施形態に係る液晶装置の概略的な平面図である。1 is a schematic plan view of a liquid crystal device according to a first embodiment. 図１のＨ−Ｈ’断面図である。It is H-H 'sectional drawing of FIG. 第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。FIG. 2 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the liquid crystal device according to the first embodiment. 第１実施形態に係る液晶装置の画素部の平面図である。It is a top view of the pixel part of the liquid crystal device concerning a 1st embodiment. トランジスタの構成に着目して、画素部の構成を示す平面図である。FIG. 3 is a plan view illustrating a configuration of a pixel portion, focusing on the configuration of a transistor. 図４のＡ−Ａ’断面図である。FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 4. 図５のＣ−Ｃ’断面図である。FIG. 6 is a C-C ′ sectional view of FIG. 5. 第１実施形態に係る液晶装置の変形例を示す平面図（その１）である。It is a top view (the 1) which shows the modification of the liquid crystal device which concerns on 1st Embodiment. 第１実施形態に係る液晶装置の変形例を示す平面図（その２）である。It is a top view (the 2) which shows the modification of the liquid crystal device which concerns on 1st Embodiment. 第１実施形態に係る液晶装置の変形例を示す平面図（その３）である。FIG. 6 is a plan view (No. 3) illustrating a modification of the liquid crystal device according to the first embodiment. 図４のＢ−Ｂ’断面図である。FIG. 5 is a B-B ′ cross-sectional view of FIG. 4. テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。It is a graph which shows the relationship between the light irradiation position and drain current in TFT for a test. ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。It is a conceptual diagram which shows the behavior of a carrier when photoexcitation generate | occur | produces in the drain side junction area | region. ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。It is a conceptual diagram which shows the behavior of the carrier when optical excitation generate | occur | produces in the source side junction area | region. データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。FIG. 6 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in a data line side junction region (in other words, drain side junction region) when the data line side source / drain region is set to a drain potential. 画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。FIG. 5 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in a pixel electrode side junction region (in other words, drain side junction region) when the pixel electrode side source / drain region is at a drain potential. 画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。The waveform of the pixel electrode potential when relatively strong light is irradiated to the entire pixel switching TFT is shown. 第２実施形態に係る液晶装置の画素部の構成を、トランジスタの構成に着目して示す平面図である。It is a top view which shows the structure of the pixel part of the liquid crystal device which concerns on 2nd Embodiment paying attention to the structure of a transistor. 図１８のＤ−Ｄ’断面図である。It is D-D 'sectional drawing of FIG. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、３０…ＴＦＴ、３１ａ…画素電極側遮光膜、９９ａ…開口領域、９９ｂ…非開口領域、９９ｂａ…第１領域、９９ｂｂ…第２領域、９９ｃｒ…交差領域、２０２…絶縁膜、２０２ｈ…開口部 DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 1a '... Channel region, 1b ... Data line side LDD region, 1c ... Pixel electrode side LDD region, 1d ... Data line side source / drain region, 1e ... Pixel electrode side source / drain region, 2 ... Gate insulating film 3a ... gate electrode, 6a ... data line, 9a ... pixel electrode, 10 ... TFT array substrate, 10a ... image display area, 11a ... scanning line, 30 ... TFT, 31a ... pixel electrode side light shielding film, 99a ... opening area, 99b ... non-opening region, 99ba ... first region, 99bb ... second region, 99cr ... crossing region, 202 ... insulating film, 202h ... opening

Claims

基板上に、
第１の方向に延在する遮光性のデータ線と、
前記データ線と交差し、前記第１の方向と交差する第２の方向に延在すると共に、前記データ線と重なるように前記第１の方向に延在する第１の遮光膜と、
前記第１の遮光膜と重なるように前記第２の方向に延在する遮光性の走査線と、
前記第１の方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、画素電極に電気的に接続された画素電極側ソースドレイン領域、並びに前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有し、前記データ線及び前記第１の遮光膜の前記第１の方向に延在する部分と重なるように前記第１の方向に延在する半導体層と、
前記画素電極に電気的に接続された第２の遮光膜と
を備え、
前記半導体層の第２の接合領域は、前記第１の遮光膜の前記第１の方向に延在する部分と、前記第１の遮光膜の前記第２の方向に延在する部分とが交差する部分と重なるように設けられ、前記半導体層のチャネル領域は、前記第１の遮光膜の前記第１の方向に延在する部分と重なるように設けられており、
前記走査線は、前記半導体層の第２の接合領域の両脇から前記第２の方向へ延在すると共に、前記データ線と前記第１の遮光膜とが重なる領域において、前記半導体層の第２の接合領域の両脇に設けられた部分から前記第１の方向へ延在して前記半導体層のチャネル領域と重なるように設けられており、
前記第２の遮光膜は、前記データ線と前記第１の遮光膜とが重なる領域において、前記走査線と同一層に、前記基板上で平面的に見て、前記走査線の前記半導体層のチャネル領域と重なる部分と離間し、当該走査線の前記半導体層のチャネル領域と重なる部分と前記半導体層の第２の接合領域を挟んで前記半導体層の画素電極側ソースドレイン領域の少なくとも一部と重なるように島状に設けられていることを特徴とする電気光学装置。 On the board
A light-shielding data line extending in a first direction;
A first light-shielding film that intersects with the data line, extends in a second direction that intersects with the first direction, and extends in the first direction so as to overlap the data line;
A light-shielding scanning line extending in the second direction so as to overlap the first light-shielding film;
A channel region having a channel length along the first direction; a data line side source / drain region electrically connected to the data line; a pixel electrode side source / drain region electrically connected to a pixel electrode; A first junction region formed between a channel region and the data line side source / drain region; a second junction region formed between the channel region and the pixel electrode side source / drain region; A semiconductor layer extending in the first direction so as to overlap a portion extending in the first direction of the first light shielding film;
A second light-shielding film electrically connected to the pixel electrode,
In the second bonding region of the semiconductor layer, a portion extending in the first direction of the first light shielding film and a portion extending in the second direction of the first light shielding film intersect. The channel region of the semiconductor layer is provided so as to overlap a portion extending in the first direction of the first light shielding film,
The scanning line extends from both sides of the second junction region of the semiconductor layer in the second direction, and in the region where the data line and the first light shielding film overlap each other, Extending from the portion provided on both sides of the two junction regions in the first direction so as to overlap the channel region of the semiconductor layer,
In the region where the data line and the first light-shielding film overlap, the second light-shielding film is formed in the same layer as the scanning line and on the substrate in the semiconductor layer of the scanning line. At least a part of the pixel electrode side source / drain region of the semiconductor layer that is spaced apart from a portion that overlaps with the channel region and overlaps with the channel region of the semiconductor layer of the scanning line and the second junction region of the semiconductor layer An electro-optical device, which is provided in an island shape so as to overlap.

前記第２の遮光膜は、前記基板上で平面的に見て、前記第１の方向に沿って前記半導体層のチャネル領域側へ延在する突起部を有することを特徴とする請求項１に記載の電気光学装置。 2. The first light-shielding film has a protrusion that extends toward the channel region of the semiconductor layer along the first direction when viewed in plan on the substrate. The electro-optical device described.

前記第２の遮光膜は、前記画素電極側ソースドレイン領域と、ゲート絶縁膜と同一層からなる層間絶縁膜を介して対向するように配置されていることを特徴とする請求項１又は２に記載の電気光学装置。 3. The second light-shielding film is disposed so as to face the pixel electrode side source / drain region via an interlayer insulating film made of the same layer as the gate insulating film. The electro-optical device described.

請求項１から３のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 3.