JP5098682B2 - ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE - Google Patents
ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP5098682B2 JP5098682B2 JP2008034106A JP2008034106A JP5098682B2 JP 5098682 B2 JP5098682 B2 JP 5098682B2 JP 2008034106 A JP2008034106 A JP 2008034106A JP 2008034106 A JP2008034106 A JP 2008034106A JP 5098682 B2 JP5098682 B2 JP 5098682B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- capacitor
- electro
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、例えば液晶表示装置等の電気光学装置、及び該電気光学装置の製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to an electro-optical device such as a liquid crystal display device, a method for manufacturing the electro-optical device, and a technical field of an electronic apparatus such as a liquid crystal projector including the electro-optical device.
この種の電気光学装置の一例である液晶装置は、光源から比較的強い光が入射されるため、装置内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等に光リーク電流が発生し、画質の低下や誤動作の原因となる場合がある。このため、例えば特許文献１では、入射光を遮る遮光手段としての遮光膜を設けるという技術が開示されている。
In a liquid crystal device which is an example of this type of electro-optical device, since relatively strong light is incident from a light source, a light leakage current is generated in a thin film transistor (TFT) or the like in the device, resulting in a decrease in image quality. It may cause malfunction. For this reason, for example,
また、ＴＦＴがＬＤＤ構造を有する場合には特に、ＬＤＤ領域に入射する光が光リーク電流の発生に大きく影響している。このため、例えば特許文献２では、ＬＤＤ領域に入射する光を遮光する遮光膜を設けるという技術が開示されている。
In particular, when the TFT has an LDD structure, light incident on the LDD region has a great influence on generation of a light leakage current. For this reason, for example,
しかしながら、上述した技術のように遮光膜を形成する場合には、遮光膜として機能する層に加えて、例えば遮光膜と他の層との間に形成される絶縁膜の層やパターニングのための保護膜の層などを設けるため、装置における層構造が複雑化してしまう。よって、製造工程の複雑化や製造コストの増大を招いてしまうおそれがあるという技術的問題点がある。 However, when the light shielding film is formed as in the above-described technique, in addition to the layer functioning as the light shielding film, for example, an insulating film layer formed between the light shielding film and another layer or for patterning. The provision of a protective film layer complicates the layer structure in the apparatus. Therefore, there is a technical problem that the manufacturing process may be complicated and the manufacturing cost may increase.
本発明は、例えば上述した問題点に鑑みなされたものであり、簡易な構成で、トランジスタにおける効果的な遮光を実現可能な電気光学装置、及び該電気光学装置の製造方法、並びに該電気光学装置を備えた電子機器を提供することを課題とする。 The present invention has been made in view of, for example, the above-described problems, and has an electro-optical device capable of realizing effective light shielding in a transistor with a simple configuration, a method for manufacturing the electro-optical device, and the electro-optical device. It is an object to provide an electronic device including the above.
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上において、互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域、並びに前記画素電極側ソースドレイン領域の前記第２の接合領域側とは反対側に形成された容量下部電極を有する半導体層と、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域を除くと共に前記容量下部電極を含む部分を覆うように設けられた容量絶縁膜と、前記容量絶縁膜の上層において、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域及び前記容量下部電極を除くと共に前記第１の接合領域及び前記第２の接合領域を含む部分を覆うように設けられた部分絶縁膜と、前記容量絶縁膜を介して、前記容量下部電極と蓄積容量を構築する容量上部電極と、前記チャネル領域上にゲート絶縁膜を介して対向するゲート電極とを備える。
In order to solve the above-described problem, an electro-optical device according to an aspect of the invention corresponds to a substrate, a data line and a scanning line that extend across the substrate, and an intersection of the data line and the scanning line. A pixel electrode provided for each prescribed pixel; a channel region; a data line side source / drain region electrically connected to the data line; a pixel electrode side source / drain region electrically connected to the pixel electrode; A first junction region formed between the channel region and the data line side source / drain region; a second junction region formed between the channel region and the pixel electrode side source / drain region; and the pixel electrode side source. and the semiconductor layer and the second junction region side of the drain region having a capacity lower electrode formed on the opposite side, as viewed in plan on the substrate, in the semiconductor layer, before A capacitor insulating film provided so as to cover the portion including the capacitor lower electrode while excluding the channel region, and in the upper layer of the capacitor insulating film, the channel region in the semiconductor layer as viewed in plan on the substrate And a partial insulating film provided so as to cover the portion including the first junction region and the second junction region, excluding the capacitive lower electrode, and the capacitor lower electrode and the storage through the capacitive insulating film comprising a capacitor upper electrode to build volume and facing the gate electrode through a gate insulating film on the channel region.
本発明の電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。 According to the electro-optical device of the present invention, during the operation, for example, the scanning signal is supplied from the scanning line while the supply of the image signal from the data line to the pixel electrode is controlled, and so-called active matrix system image display is possible. . The image signal is transferred from the data line to the transistor at a predetermined timing by turning on / off a transistor, which is a switching element electrically connected between the data line and the pixel electrode, according to a scanning signal supplied from the scanning line. To be supplied to the pixel electrode. The pixel electrode is a transparent electrode made of a transparent conductive material such as ITO (Indium Tin Oxide), for example, and a plurality of pixel electrodes are provided in a matrix form in a region to be a display region on the substrate corresponding to the intersection of the data line and the scanning line. It is done.
上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、チャネル領域及びデータ線側ソースドレイン領域間に形成された第１の接合領域（例えば、ＬＤＤ領域）、チャネル領域及び画素電極側ソースドレイン領域間に形成された第２の接合領域（例えば、ＬＤＤ領域）、並びに画素電極側ソースドレイン領域の第２の接合領域に対向しない側に形成された容量下部電極を有する半導体層と、チャネル領域に対向配置されたゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。 The transistor described above includes a channel region, a data line side source / drain region, a pixel electrode side source / drain region, a first junction region (for example, an LDD region) formed between the channel region and the data line side source / drain region, a channel region. And a second junction region (for example, an LDD region) formed between the pixel electrode side source / drain region and a capacitor lower electrode formed on a side of the pixel electrode side source / drain region that does not face the second junction region. The semiconductor layer is constructed by a gate electrode disposed opposite to the channel region, and a gate insulating film disposed between the semiconductor layer and the gate electrode.
ここで本発明では特に、基板上で平面的に見て、半導体層におけるチャネル領域を除くと共に容量下部電極を含む部分を覆うように容量絶縁膜が設けられている。そして、この容量絶縁膜を介して容量下部電極と対向するように、容量上部電極が設けられている。即ち、容量下部電極及び容量上部電極は、容量絶縁膜を介して蓄積容量を構築している。このように蓄積容量を構築すれば、半導体層が容量下部電極を有している分、全体としての層の数を少なくして、同様の機能を有する装置を実現することができる。即ち、例えば半導体層と別層で蓄積容量を構築する場合と比較して、装置における層構造を簡易なものとすることが可能である。 Here, in the present invention, in particular, the capacitive insulating film is provided so as to cover the portion including the capacitive lower electrode while excluding the channel region in the semiconductor layer as viewed in plan on the substrate. A capacitor upper electrode is provided so as to face the capacitor lower electrode through the capacitor insulating film. That is, the capacitor lower electrode and the capacitor upper electrode constitute a storage capacitor through the capacitor insulating film. By constructing the storage capacitor in this way, it is possible to realize a device having the same function by reducing the number of layers as a whole because the semiconductor layer has a capacitor lower electrode. That is, for example, the layer structure in the device can be simplified as compared with the case where the storage capacitor is constructed separately from the semiconductor layer.
本発明では更に、容量絶縁膜の上層において、基板上で平面的に見て、半導体層における、チャネル領域及び容量下部電極を除くと共に第１の接合領域及び第２の接合領域を含む部分を覆うように部分絶縁膜が設けられている。 In the present invention, the upper portion of the capacitor insulating film, as viewed in plan on the substrate, excludes the channel region and the capacitor lower electrode and covers the portion including the first junction region and the second junction region in the semiconductor layer. Thus, a partial insulating film is provided.
仮に、ゲート電極を、第１及び第２の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分又は配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されている薄膜トランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。 If the gate electrode is brought close to the first and second junction regions, for example, to the thickness of the gate insulating film, the electrode portion or the wiring portion is more or less smaller than the gate region. And function as an electrode to which the same potential is applied. That is, an unexpected change in carrier density occurs even in the bonding region. For this reason, in the thin film transistor that is supposed to be formed by applying a gate voltage to the channel region, leakage current is generated, an on / off threshold value is changed, and the like.
しかるに本発明では特に、部分絶縁膜が設けられているため、ゲート電極と第１及び第２の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。 However, in the present invention, in particular, since the partial insulating film is provided, the gate electrode and the first and second junction regions are not brought close to each other until the occurrence of the leakage current, the change in the on / off threshold, and the like as described above occur. . Therefore, it is possible to effectively prevent malfunction in the transistor.
ここで特に、部分絶縁膜は、例えば二酸化ケイ素（ＳｉＯ２）等の酸化膜からなり、エッチング等によるパターニングによって成形される。そして、このようなパターニングの際に、上述した容量絶縁膜は、半導体層を保護するストッパ膜として機能する。即ち、エッチングの際等に、エッチングしようとする膜の下層に位置する膜を傷つけないようにするための保護膜として機能する。このため、例えば過度のエッチングによって、部分絶縁膜の下層側にある層が傷つき、断線やショート等が発生してしまうことを防止することができる。よって、容量絶縁膜が設けられていれば、上述したように蓄積容量を構築することに加えて、装置の信頼性を向上させることが可能である。言い換えれば、本発明は、部分絶縁膜を形成するためのストッパ膜を、蓄積容量として効率的に利用しているともいえる。 In particular, the partial insulating film is made of an oxide film such as silicon dioxide (SiO 2 ), and is formed by patterning by etching or the like. In such patterning, the above-described capacitive insulating film functions as a stopper film for protecting the semiconductor layer. That is, it functions as a protective film for preventing damage to the film located under the film to be etched during etching. For this reason, it can prevent that the layer in the lower layer side of a partial insulating film is damaged, for example by excessive etching, and a disconnection, a short circuit, etc. generate | occur | produce. Therefore, if the capacitor insulating film is provided, it is possible to improve the reliability of the device in addition to constructing the storage capacitor as described above. In other words, it can be said that the present invention efficiently uses the stopper film for forming the partial insulating film as the storage capacitor.
以上説明したように、本発明に係る電気光学装置によれば、半導体層において蓄積容量を構築することで、装置における層構造を簡易なものとすることが可能であり、加えて容量絶縁膜がストッパ膜として機能することで、装置の信頼性を向上させることが可能である。 As described above, according to the electro-optical device according to the present invention, it is possible to simplify the layer structure in the device by constructing the storage capacitor in the semiconductor layer. By functioning as a stopper film, the reliability of the device can be improved.
本発明の電気光学装置の一態様では、前記ゲート電極は、遮光性の導電膜から形成されており、前記部分絶縁膜上には、前記ゲート電極から延在している又は分断されていると共に前記ゲート電極と同一の層からなる遮光層が形成されている。 In one aspect of the electro-optical device of the present invention, the gate electrode is formed of a light-shielding conductive film, and extends or is separated from the gate electrode on the partial insulating film. A light shielding layer made of the same layer as the gate electrode is formed.
この態様によれば、ゲート電極が遮光性の導電膜から形成されているため、ゲート電極によって、上層側から半導体層に入射しようとする光を遮光することが可能である。また、部分絶縁膜上には、ゲート電極から延在している又は分断されていると共にゲート電極と同一の層からなる遮光層が設けられているため、より効果的な遮光が可能となる。特に、部分絶縁膜の下層に形成されている第１及び第２の接合領域は、光が入射することにより光リーク電流が発生し易い。よって、遮光性を有するゲート電極及び遮光層を設けることで、光リーク電流の発生を効果的に防止することができる。即ち、光リーク電流による、画質の低下や装置の誤動作等を防止することができる。 According to this aspect, since the gate electrode is formed from the light-shielding conductive film, the gate electrode can block light that is about to enter the semiconductor layer from the upper layer side. Further, since a light shielding layer that extends or is divided from the gate electrode and is formed of the same layer as the gate electrode is provided on the partial insulating film, more effective light shielding is possible. In particular, the first and second junction regions formed in the lower layer of the partial insulating film are liable to generate a light leakage current when light enters. Therefore, the provision of the light-shielding gate electrode and the light-shielding layer can effectively prevent the occurrence of light leakage current. That is, it is possible to prevent image quality degradation and malfunction of the apparatus due to light leakage current.
尚、遮光層は、チャネル領域から見て部分絶縁膜を超えた遠方に位置する半導体層部分である、データ線側ソースドレイン領域或いは画素電極側ソースドレイン領域に対向する領域にも、形成されてよい。更に、遮光層は、部分絶縁膜上に形成されることなく、このようなデータ線側ソースドレイン領域或いは画素電極側ソースドレイン領域に対向する領域に形成されてもよい。このように遮光層を形成すれば、半導体層における遮光能力をより高めることができるため、上述した効果はより顕著に発揮される。 The light shielding layer is also formed in a region facing the data line side source / drain region or the pixel electrode side source / drain region, which is a semiconductor layer portion located far beyond the partial insulating film when viewed from the channel region. Good. Further, the light shielding layer may be formed in a region facing the data line side source / drain region or the pixel electrode side source / drain region without being formed on the partial insulating film. If the light shielding layer is formed in this way, the light shielding ability in the semiconductor layer can be further increased, and thus the above-described effects are more remarkably exhibited.
本発明の電気光学装置の他の態様では、前記部分絶縁膜は、前記基板上で平面的に見て、前記半導体層における、前記第１の接合領域に重なる領域に島状に設けられた第１絶縁膜及び前記第２の接合領域に重なる領域に島状に設けられた第２絶縁膜を有する。 In another aspect of the electro-optical device according to the aspect of the invention, the partial insulating film is provided in an island shape in a region of the semiconductor layer that overlaps the first bonding region when seen in a plan view on the substrate. One insulating film and a second insulating film provided in an island shape in a region overlapping the second bonding region.
この態様によれば、部分絶縁膜には、基板上で平面的に見て、半導体層における第１の接合領域に重なる領域に島状に設けられた第１絶縁膜が有されている。このため、ゲート電極は、第１の接合領域に対して第１絶縁膜を介して配置される。よって、ゲート電極が第１の接合領域に近接されることに起因する、トランジスタにおけるリーク電流の発生、オンオフ閾値の変化等を確実に防止することが可能である。 According to this aspect, the partial insulating film includes the first insulating film provided in an island shape in a region overlapping the first bonding region in the semiconductor layer when viewed in plan on the substrate. For this reason, the gate electrode is disposed via the first insulating film with respect to the first junction region. Therefore, it is possible to reliably prevent the occurrence of leakage current in the transistor, change in on / off threshold, and the like due to the gate electrode being close to the first junction region.
また、部分絶縁膜には、半導体層における第２の接合領域に重なる領域に島状に設けられた第２絶縁膜が有されている。このため、ゲート電極は、第２の接合領域に対して第２絶縁膜を介して配置される。よって、上述した第１絶縁膜の場合と同様に、トランジスタにおけるリーク電流の発生、オンオフ閾値の変化等を確実に防止することが可能である。 Further, the partial insulating film has a second insulating film provided in an island shape in a region overlapping the second junction region in the semiconductor layer. For this reason, the gate electrode is disposed via the second insulating film with respect to the second junction region. Therefore, as in the case of the first insulating film described above, it is possible to reliably prevent occurrence of leakage current in the transistor, change in on / off threshold, and the like.
以上説明したように、本態様に係る電気光学装置によれば、トランジスタにおける動作不良が発生してしまうことを確実に防止することが可能である。 As described above, according to the electro-optical device according to this aspect, it is possible to reliably prevent the malfunction of the transistor.
本発明の電気光学装置の他の態様では、前記部分絶縁膜は、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域及び前記容量下部電極に重なる領域に開口が設けられている。 In another aspect of the electro-optical device according to the aspect of the invention, the partial insulating film is provided with an opening in a region of the semiconductor layer that overlaps the channel region and the capacitor lower electrode when viewed in plan on the substrate. Yes.
この態様によれば、部分絶縁膜には、基板上で平面的見て、半導体層におけるチャネル領域に重なる領域に開口が設けられている。このため、ゲート電極は部分絶縁膜を介さずにチャネル領域に対向配置される。即ち、ゲート電極はゲート絶縁膜を介してチャネル領域に対向配置される。 According to this aspect, the partial insulating film is provided with an opening in a region overlapping the channel region in the semiconductor layer when viewed in plan on the substrate. For this reason, the gate electrode is disposed to face the channel region without using the partial insulating film. That is, the gate electrode is disposed to face the channel region with the gate insulating film interposed therebetween.
また部分絶縁膜には、基板上で平面的見て、半導体層における容量下部電極に重なる領域に開口が設けられている。このため、容量上部電極は部分絶縁膜を介さずに容量下部電極に対向配置される。即ち、容量上部電極は容量絶縁膜を介して容量下部電極に対向配置される。 The partial insulating film is provided with an opening in a region overlapping with the capacitor lower electrode in the semiconductor layer as viewed in plan on the substrate. For this reason, the capacitor upper electrode is disposed to face the capacitor lower electrode without the partial insulating film. That is, the capacitor upper electrode is disposed to face the capacitor lower electrode via the capacitor insulating film.
以上の結果、本態様に係る電気光学装置によれば、確実にトランジスタ及び蓄積容量を構築することが可能である。 As a result, according to the electro-optical device according to this aspect, it is possible to reliably construct the transistor and the storage capacitor.
本発明の電気光学装置の他の態様では、前記チャネル領域は、前記データ線又は前記走査線の延在方向に沿ったチャネル長を有し、前記基板上で平面的に見て、前記データ線及び前記走査線が交差する交差部と重ならない領域に配置されている。 In another aspect of the electro-optical device according to the aspect of the invention, the channel region has a channel length along an extending direction of the data line or the scanning line, and the data line is viewed in plan on the substrate. In addition, the scanning lines are arranged in a region that does not overlap with the intersecting portion where the scanning lines intersect.
この態様によれば、チャネル領域は、データ線又は走査線の延在方向に沿ったチャネル長を有している。そして、チャネル領域は、基板上で平面的に見て、データ線及び走査線が交差する交差部と重ならないように配置されている。即ち、チャネル領域は、データ線及び走査線が互いに重なっている領域とは重ならないように配置されている。 According to this aspect, the channel region has a channel length along the extending direction of the data line or the scanning line. The channel region is arranged so as not to overlap the intersection where the data line and the scanning line intersect when viewed in plan on the substrate. That is, the channel region is arranged so as not to overlap with the region where the data line and the scanning line overlap each other.
基板上で平面的に見て、データ線に重なる位置及び走査線に重なる位置に一の蓄積容量を構築するためには、交差部において少なくとも部分的に蓄積容量が構築されることが要求される。よって、仮にチャネル領域が交差部に配置されると、交差部におけるスペースが確保できないため、上述したように蓄積容量を構築することが困難である。具体的には、例えば蓄積容量を構築する層が、交差部、データ線に重なる位置及び走査線に重なる位置以外の場所（即ち、開口領域等）に配置されてしまう。 In order to construct one storage capacitor at a position overlapping the data line and a scanning line as viewed in plan on the substrate, it is required that the storage capacitor is at least partially built at the intersection. . Therefore, if the channel region is arranged at the intersection, it is difficult to construct a storage capacitor as described above because a space at the intersection cannot be secured. Specifically, for example, a layer for constructing the storage capacitor is disposed at a place other than the intersection, the position overlapping the data line, and the position overlapping the scanning line (that is, the opening region).
しかるに本態様では特に、上述したように、チャネル領域が交差部と重ならないように配置されているため、交差部、データ線に重なる位置及び走査線に重なる位置に一の蓄積容量を構築することができる。即ち、容量上部電極及び容量下部電極が容量絶縁膜を介して対向配置される領域の面積を広く確保できるため、比較的大きな蓄積容量を構築することができる。よって、例えば電位保持特性を向上させることができるため、コントラストの向上及びフリッカの低減等が可能となる。 However, in this embodiment, in particular, as described above, since the channel region is arranged so as not to overlap the intersection, one storage capacitor is constructed at the intersection, the position overlapping the data line, and the position overlapping the scanning line. Can do. That is, since a large area can be secured in a region where the capacitor upper electrode and the capacitor lower electrode are opposed to each other via the capacitor insulating film, a relatively large storage capacitor can be constructed. Therefore, for example, since the potential holding characteristic can be improved, it is possible to improve contrast and reduce flicker.
以上説明したように、本態様に係る電気光学装置によれば、蓄積容量が開口領域等に配置されることで画質が低下してしまうことを防止しつつ、比較的大きな蓄積容量を構築することが可能となる。従って、より高品質な画像を表示させることが可能である。 As described above, according to the electro-optical device according to this aspect, it is possible to construct a relatively large storage capacity while preventing the image quality from being deteriorated due to the storage capacity being disposed in the opening region or the like. Is possible. Therefore, it is possible to display a higher quality image.
本発明の電気光学装置の他の態様では、前記容量上部電極及び前記ゲート電極は、相互から分断されている互いに同一の層を含んでなる。 In another aspect of the electro-optical device of the present invention, the capacitor upper electrode and the gate electrode include the same layers that are separated from each other.
この態様によれば、容量上部電極及びゲート電極が互いに同一の層を含んでなるので、容量上部電極及びゲート電極を同一の成膜工程によって形成できる。従って、装置構成及び製造工程の複雑化を防止することができる。また、容量上部電極及びゲート電極は相互から分断されているため、同一の層を含んでいても、夫々独立した電極として機能することができる。 According to this aspect, since the capacitor upper electrode and the gate electrode include the same layer, the capacitor upper electrode and the gate electrode can be formed by the same film forming process. Accordingly, it is possible to prevent the apparatus configuration and the manufacturing process from becoming complicated. Further, since the capacitor upper electrode and the gate electrode are separated from each other, they can function as independent electrodes even if they include the same layer.
本発明の電気光学装置の他の態様では、前記容量絶縁膜は窒素化合物を含んでなる。 In another aspect of the electro-optical device of the present invention, the capacitive insulating film includes a nitrogen compound.
この態様によれば、容量絶縁膜が窒素化合物を含んでなるので、例えば成膜された容量絶縁膜の部分的な除去が、熱リン酸処理等によって容易に行える。具体的には、例えば容量絶縁膜における、半導体層のチャネル領域に重なる部分を除去する際に、周囲の半導体層や部分絶縁膜等を傷つけずに、容量絶縁膜のみを除去することが可能である。従って、製造工程をより簡易なものとすることができる。 According to this aspect, since the capacitive insulating film contains a nitrogen compound, for example, partial removal of the formed capacitive insulating film can be easily performed by a thermal phosphoric acid treatment or the like. Specifically, for example, when removing a portion of the capacitive insulating film that overlaps the channel region of the semiconductor layer, it is possible to remove only the capacitive insulating film without damaging the surrounding semiconductor layer or partial insulating film. is there. Therefore, the manufacturing process can be simplified.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、簡易な構成で高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。 According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television set, a mobile phone, Various electronic devices such as an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に互いに交差して延在するデータ線及び走査線を形成する配線形成工程と、前記データ線及び前記走査線の交差に対応して規定される画素毎に画素電極を形成する画素電極形成工程と、チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域、並びに前記画素電極側ソースドレイン領域の前記第２の接合領域側とは反対側に形成された容量下部電極を有する半導体層を形成する半導体層形成工程と、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域を除くと共に前記容量下部電極を含む部分を覆うように容量絶縁膜を形成する容量絶縁膜形成工程と、前記容量絶縁膜の上層において、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域及び前記容量下部電極を除くと共に前記第１の接合領域及び前記第２の接合領域を含む部分を覆うように部分絶縁膜を形成する部分絶縁膜形成工程と、前記容量絶縁膜を介して、前記容量下部電極と蓄積容量を構築する容量上部電極を形成する容量上部電極形成工程と、前記チャネル領域上にゲート絶縁膜を介して対向するゲート電極を形成するゲート電極形成工程とを備える。 In order to solve the above-described problem, a method of manufacturing an electro-optical device according to an aspect of the invention includes a wiring forming step of forming data lines and scanning lines that extend across each other on a substrate, and the intersection of the data lines and the scanning lines. A pixel electrode forming step of forming a pixel electrode for each pixel defined corresponding to the channel region, a data line side source / drain region electrically connected to the data line, and electrically connected to the pixel electrode A pixel electrode side source / drain region, a first junction region formed between the channel region and the data line side source / drain region, and a second junction formed between the channel region and the pixel electrode side source / drain region. region, and a semiconductor layer formed Engineering and the second junction region side of the pixel electrode side source drain region for forming a semiconductor layer having a capacitor lower electrode formed on the opposite side A capacitive insulating film forming step of forming a capacitive insulating film so as to cover the semiconductor layer excluding the channel region and covering the capacitive lower electrode in plan view on the substrate; and the capacitive insulation In the upper layer of the film, when viewed in plan on the substrate, the channel layer and the capacitor lower electrode in the semiconductor layer are removed and the portion including the first junction region and the second junction region is covered. A partial insulating film forming step for forming a partial insulating film on the capacitor region; a capacitor upper electrode forming step for forming a capacitor upper electrode for constructing a storage capacitor and the capacitor lower electrode through the capacitor insulating film ; and And a gate electrode forming step of forming a gate electrode facing each other through the gate insulating film.
本発明の電気光学装置の製造方法によれば、半導体層において蓄積容量を構築できるため、層構造が簡易である電気光学装置を製造することが可能である。また、部分絶縁膜形成工程等において、容量絶縁膜がストッパ膜として機能することで、信頼性の高い装置とすることも可能である。尚、本発明の電気光学装置の製造方法においても、上述した本発明の電気光学装置における各種態様と同様の各種態様を採ることが可能である。 According to the method for manufacturing an electro-optical device of the present invention, since a storage capacitor can be constructed in a semiconductor layer, an electro-optical device having a simple layer structure can be manufactured. In addition, in the partial insulating film forming step or the like, the capacitor insulating film functions as a stopper film, so that a highly reliable device can be obtained. In the electro-optical device manufacturing method of the present invention, various aspects similar to the various aspects of the electro-optical device of the present invention described above can be employed.
本発明の電気光学装置の製造方法の一態様では、前記容量絶縁膜形成工程は、前記容量下部電極を含む部分を覆うように前記容量絶縁膜を成膜する成膜工程と、前記基板上で平面的に見て、前記成膜された容量絶縁膜における前記チャネル領域に重なる部分を除去する除去工程とを備える。 In one aspect of the method of manufacturing the electro-optical device according to the aspect of the invention, the capacitor insulating film forming step includes: a film forming step of forming the capacitor insulating film so as to cover a portion including the capacitor lower electrode; A removing step of removing a portion of the deposited capacitive insulating film overlapping the channel region in plan view.
この態様によれば、容量絶縁膜形成工程では、先ず成膜工程が行われ、容量下部電極を含む部分を覆うように容量絶縁膜が成膜される。容量絶縁膜は、典型的には、半導体層を全体的に覆うように成膜される。続いて、除去工程が行われ、基板上で平面的に見て、成膜された容量絶縁膜におけるチャネル領域に重なる部分が除去される。 According to this aspect, in the capacitor insulating film forming step, first, a film forming step is performed, and the capacitor insulating film is formed so as to cover the portion including the capacitor lower electrode. The capacitor insulating film is typically formed so as to entirely cover the semiconductor layer. Subsequently, a removing step is performed, and a portion of the formed capacitive insulating film that overlaps the channel region is removed as viewed in plan on the substrate.
上述した成膜工程及び除去工程を行うことで、より容易且つ確実に、半導体層におけるチャネル領域を除くと共に容量下部電極を含む部分を覆うように容量絶縁膜を形成できる。即ち、より好適に電気光学装置を製造することが可能である。 By performing the film formation step and the removal step described above, the capacitor insulating film can be formed more easily and reliably so as to remove the channel region in the semiconductor layer and cover the portion including the capacitor lower electrode. That is, it is possible to manufacture the electro-optical device more suitably.
上述した容量絶縁膜形成工程が、成膜工程及び除去工程を備える態様では、前記除去工程は熱リン酸処理を含むように構成してもよい。 In the aspect in which the capacitive insulating film forming step described above includes a film forming step and a removing step, the removing step may include a thermal phosphoric acid treatment.
このように構成すれば、例えば容量絶縁膜が窒素化合物を含んでいる場合等に、より容易に、成膜された容量絶縁膜におけるチャネル領域に重なる部分を除去することができる。具体的には、周囲の半導体層や部分絶縁膜等を傷つけずに、容量絶縁膜のみを除去することが可能である。従って、より好適に電気光学装置を製造することが可能である。 With this configuration, for example, when the capacitive insulating film contains a nitrogen compound, the portion of the deposited capacitive insulating film that overlaps the channel region can be more easily removed. Specifically, it is possible to remove only the capacitor insulating film without damaging the surrounding semiconductor layer or partial insulating film. Therefore, it is possible to manufacture the electro-optical device more suitably.
本発明の電気光学装置の製造方法の他の態様では、前記部分絶縁膜形成工程は、前記容量絶縁膜の上層に絶縁膜を成膜する絶縁膜成膜工程と、前記絶縁膜を前記部分絶縁膜として成形する成形工程とを備え、前記容量絶縁膜は、前記成形工程において、前記半導体層を保護するストッパ膜として機能する。 In another aspect of the method of manufacturing an electro-optical device according to the aspect of the invention, the partial insulating film forming step includes an insulating film forming step of forming an insulating film on the capacitive insulating film, and the insulating film is partially insulated. The capacitive insulating film functions as a stopper film for protecting the semiconductor layer in the molding process.
この態様によれば、部分絶縁膜形成工程では、先ず絶縁膜成膜工程が行われ、容量絶縁膜の上層に絶縁膜が成膜される。絶縁膜は、典型的には、容量絶縁膜を全体的に覆うように成膜される。続いて、成形工程が行われ、例えばエッチング等により成膜された絶縁膜が部分絶縁膜として成形される。 According to this aspect, in the partial insulating film forming step, the insulating film forming step is first performed, and the insulating film is formed on the capacitive insulating film. The insulating film is typically formed so as to entirely cover the capacitive insulating film. Subsequently, a forming process is performed, and an insulating film formed by, for example, etching is formed as a partial insulating film.
ここで特に、成形工程において、容量絶縁膜は半導体層を保護するストッパ膜として機能する。即ち容量絶縁膜は、エッチング等の際に、絶縁膜の下層に形成された半導体層が傷つけられないように保護する保護膜として機能する。このため、例えば過度のエッチングによって、半導体層が傷つき、断線やショート等が発生してしまうことを防止することができる。従って、信頼性の高い電気光学装置を製造することが可能である。 Here, in particular, in the molding process, the capacitive insulating film functions as a stopper film for protecting the semiconductor layer. That is, the capacitor insulating film functions as a protective film that protects the semiconductor layer formed below the insulating film from being damaged during etching or the like. For this reason, for example, it is possible to prevent the semiconductor layer from being damaged and disconnection or short-circuiting due to excessive etching. Therefore, it is possible to manufacture a highly reliable electro-optical device.
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.
以下では、本発明の実施形態について図を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
＜電気光学装置＞
本実施形態に係る電気光学装置について、図１から図６を参照して説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
<Electro-optical device>
The electro-optical device according to this embodiment will be described with reference to FIGS. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of the electro-optical device of the present invention, is taken as an example.
先ず、本実施形態に係る電気光学装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。 First, the overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.
図１及び図２において、本実施形態に係る電気光学装置では、本発明の「基板」の一例であるＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
1 and 2, in the electro-optical device according to this embodiment, a
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
The sealing
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
A light-shielding frame light-shielding
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
A data
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
On the
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。画素電極９ａ周辺の構成については後に詳述する。他方、対向基板２０上には、格子状又はストライプ状の遮光膜２３が形成された後に、その全面に亘って対向電極２１が設けられており、更には最上層部分に配向膜が形成されている。対向電極２１は、例えばＩＴＯ膜などの透明導電膜からなる。
In FIG. 2, on the
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
A
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
1 and 2, on the
続いて、本実施形態に係る電気光学装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 Next, the electrical configuration of the image display area of the electro-optical device according to this embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to this embodiment.
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、電気光学装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
In FIG. 3, a
ＴＦＴ３０のゲートには走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
The
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。 The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９ａと電気的に並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。この蓄積容量７０については後に詳細に説明する。
In order to prevent the image signal held here from leaking, a
続いて、本実施形態に係る電気光学装置の具体的な構成について、図４から図６を参照して詳細に説明する。ここに図４は、本実施形態に係る電気光学装置の層構造を示す断面図であり、図５は、ゲート電極の変形例を示す拡大断面図である。また図６は、本実施形態に係る電気光学装置のＴＦＴ周辺の構成を示す平面図である。尚、図４では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図４は、特に基板上における各種導電層、半導体層及び層間絶縁膜の相対的な位置関係を示したものであり、実際の平面的なレイアウトを示している訳ではない。即ち、説明の便宜上、各部分やコンタクトホールが同一断面上に表れるように相対的な位置関係を仮想的な断面上で示したものであり、例えば特定の平面で切った断面図ではない。また図５では、説明の便宜上、ゲート電極周辺の部材のみを示し、他の部材については省略して図示しており、図６では、図４で示した構成要素のうち代表的なものの平面レイアウトの一例を示し、その他の構成要素については適宜省略して図示してある。図４で示した相対的な位置関係を有する各部分やコンタクトホールは、図６の平面レイアウトに限られるものではなく、他の各種平面レイアウトを採ることが可能である。 Next, a specific configuration of the electro-optical device according to the present embodiment will be described in detail with reference to FIGS. 4 to 6. FIG. 4 is a cross-sectional view showing the layer structure of the electro-optical device according to this embodiment, and FIG. 5 is an enlarged cross-sectional view showing a modification of the gate electrode. FIG. 6 is a plan view showing a configuration around the TFT of the electro-optical device according to this embodiment. In FIG. 4, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member. FIG. 4 shows the relative positional relationship among various conductive layers, semiconductor layers, and interlayer insulation films on the substrate, and does not show an actual planar layout. That is, for convenience of explanation, the relative positional relationship is shown on a virtual cross section so that each part and contact hole appear on the same cross section, and is not a cross-sectional view cut along a specific plane, for example. Further, in FIG. 5, for convenience of explanation, only members around the gate electrode are shown and other members are omitted, and in FIG. 6, a planar layout of representative ones of the components shown in FIG. One example is shown, and other components are omitted as appropriate. The portions and contact holes having the relative positional relationship shown in FIG. 4 are not limited to the planar layout of FIG. 6, and other various planar layouts can be adopted.
図４において、下ＴＦＴアレイ基板１０上には、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等からなる走査線１１ａが形成されている。走査線１１ａは、遮光性を有する材料を用いることで、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光する下側遮光膜としても機能する。
In FIG. 4, a
下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
The
ＴＦＴ３０は、半導体層１ａと、ゲート絶縁膜２と、ゲート電極３ａとを含んで構成されている。
The
半導体層１ａは、例えばポリシリコンを含んでおり、チャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅを含んでいる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、ＴＦＴ３０は、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
The
ゲート電極３ａは、例えば遮光性を有する導電性ポリシリコンからなり、半導体層１ａにおけるチャネル領域１ａ’に対して、ゲート絶縁膜２を介して対向配置される。尚、ゲート電極３ａは中継電極３ｂと電気的に接続されており、中継電極３ｂはコンタクトホール８１によって走査線１１ａと電気的に接続されている。即ち、ゲート電極３ａは、中継電極３ｂ及びコンタクトホール８１を介して走査線１１ａと電気的に接続されている。
The
またゲート電極３ａは、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃと重なる領域にまで延在している。ここでゲート電極３ａは、遮光性を有しているため、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して上層側から入射しようとする光は、ゲート電極３ａによって遮光される。即ち、ゲート電極３ａは、半導体層１ａに対する遮光膜としても機能する。このため、ゲート電極３ａは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極３ａの材料に若干なりとも遮光能力（即ち、光反射能力又は光吸収能力）が備わっていれば、上述の如き独自の形状及び配置を有する限りにおいて、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して入射しようとする光を遮光する機能は相応に得られる。
The
図５（ａ）に示すように、ゲート電極３ａは、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃを乗り越えた位置まで延在され、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅの一部に、容量絶縁膜７５及びゲート絶縁膜２を介して対向するように設けられてもよい。このように構成することで、例えば、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅの上層側から、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して斜めに入射しようとする光を遮光することが可能となる。よって、より効果的に光リーク電流の発生を防止することができる。また図５（ｂ）に示すように、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅにおいて、再び絶縁膜２０２上に形成されてもよい。このように構成した場合も、図５（ａ）で示した場合と同様に、効果的に光リーク電流の発生を防止することができる。
As shown in FIG. 5A, the
ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、上述したようにゲート電極３ａの形状を変更することで、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。
The details will be described later. In particular, when light is applied to the pixel electrode
上述した遮光性を有するゲート電極３ａは、シリコン酸化膜等からなる絶縁膜２０２を介して、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対向配置される。より具体的には、例えば半導体層１ａ全体を覆うように成膜された絶縁膜２０２が、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃを局所的に覆うような島状の部分絶縁膜として成形され、その部分絶縁膜上にゲート電極３ａが延在される。このため、チャネル領域１ａ’と対向配置される部分と比べると、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対向配置される部分の方が、ゲート電極３ａと半導体層１ａとの層間距離が大きくなっている。よって、ゲート電極３ａが、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに電気的な影響を与えるまでに近接されない。従って、上述した遮光を実現しつつ、ＴＦＴ３０における動作不良を防止することが可能である。尚、この観点からは、絶縁膜２０２は夫々、例えば数十から数千ｎｍ程度の膜厚を有すると共にＬＤＤ領域とほぼ同一の輪郭或いは一回り大きい輪郭を有するように形成される。
The above-described
本実施形態では更に、半導体層１ａが、画素電極側ソースドレイン領域１ｅの画素電極側ＬＤＤ領域１ｃに対向しない側に容量下部電極１ｆを有している。容量下部電極１ｆは、容量絶縁膜７５を介して容量上部電極７２と対向配置されることにより、蓄積容量７０を構築している。
In the present embodiment, the
容量絶縁膜７５は、例えばＳｉＮ（窒化シリコン）等の窒素化合物を含んでなり、チャネル領域１ａ’と重なる領域を除いて、半導体層１ａを全体的に覆うように形成されている。容量絶縁膜７５は、蓄積容量７０を構成する絶縁膜としてだけでなく、例えば絶縁膜２０２をエッチング等によりパターニングする際のストッパ膜としても機能する。
The
容量上部電極７５は、上述したゲート電極３ａと同一層に、相互に分断されて形成されている。図に示すように、容量上部電極７２は、コンタクトホール８２を介して、第１中継層９１と電気的に接続され得降り、第１中継層９１は、コンタクトホール８５を介して容量線３００と電気的に接続されている。即ち、容量上部電極は、容量線３００と電気的に接続されている。尚、その構成については図示を省略してあるが、容量線３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、容量上部電極７２は、固定電位に維持され、固定電位側容量電極として機能し得る。
The capacitor
蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
The
そして特に、上述したように、半導体層１ａが容量下部電極１ｆを有することにより、半導体層１ａ及び容量下部電極１ｆを同一の成膜工程で形成できる。また、絶縁膜２０２を成形する際のストッパ膜を容量絶縁膜７５とし、ゲート電極３ａ及び容量上部電極７２を同一の成膜工程で形成できる。このため、別の成膜工程によって蓄積容量を構築する各層を形成せずに済む。即ち、蓄積容量７０を構築する各層を、ＴＦＴ３０を構築する各層と併せて製造できるような構成にすることで、装置の構成をより簡易なものとすることができる。よって、製造工程の複雑化、製造期間及び製造コストの増加を防止することが可能である。
In particular, as described above, since the
図６において、上述したＴＦＴ３０及び蓄積容量７０を構築する各層を平面的に見ると、半導体層１ａにおけるチャネル層１ａ’は、データ線６ａ及び走査線１１ａが互いに重なる交差部Ｃｒとは、重ならないように配置されている。これによって、開口率（即ち、光が通過する開口領域の面積の割合）の低下を防止しつつ、比較的大きな蓄積容量７０を構築することが可能となっている。
In FIG. 6, when each layer constituting the
尚、交差部Ｃｒはデータ線６ａ及び走査線１１ａが重なっているため、遮光性に優れている。本実施形態では、チャネル領域１ａ’を、この交差部Ｃｒから敢えて外して配置しているが、チャネル領域１ａ’は上述したように、ゲート電極３ａ及び走査線１１ａ等の遮光性を有する膜、更に図に示すように、チャネル領域１ａ’の側面に配置されたコンタクトホール８１によって遮光されている。よって、光が入射することによる光リーク電流の発生を効果的に防止することが可能である。
In addition, since the
図４に戻り、上述した各層の上層側においては、第１層間絶縁膜４１を介して第２中継層９２及びデータ線６ａが形成されている。第２中継層９２はコンタクトホール８３を介して画素電極側ソースドレイン領域１ｅと電気的に接続されており、データ線６ａはコンタクトホール８４を介してデータ線側ソースドレイン領域１ｄと電気的に接続されている。第２中継層９２及びデータ線６ａ、並びにコンタクトホール８３及び８４の内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。また、遮光性を有する材料から形成することで、半導体層に入射しようとする光を遮光する遮光部として機能することも可能である。
Returning to FIG. 4, the
更に上層側には、第２層間絶縁膜４２を介して第３中継層９３が形成されている。第３中継層は、コンタクトホール８６を介して第２中継層９２と電気的に接続されている。そして、第３層間絶縁膜４３及び第４層間絶縁膜４４を介して画素電極９ａが形成される。画素電極９ａは、コンタクトホール８７を介して第３中継層９３と電気的に接続されている。即ち、画素電極９ａはコンタクトホール８３、８６及び８７を介して、画素電極側ソースドレイン領域１ｅと電気的に接続されている。画素電極９ａの上側表面には、図示しないラビング処理等の所定の配向処理が施された配向膜が設けられており、これにより、液晶層５０（図２参照）における液晶分子の配向方向が決定される。
Further, on the upper layer side, a
上述した画素部の構成は、各画素部に共通である。即ち、画像表示領域１０ａ（図１参照）には、上述したＴＦＴ３０及び蓄積容量７０等の各構成が画素部毎に周期的に形成されている。
The configuration of the pixel portion described above is common to each pixel portion. That is, in the
以上説明したように、本実施形態に係る電気光学装置によれば、ＴＦＴ３０及び蓄積容量７０を、互いに同一層を含むようにして構築することで、装置における層構造を簡易なものとすることが可能である。またＴＦＴ３０における遮光性能が高いため、光リーク電流の発生を効果的に防止することができる。即ち、光リーク電流による、画質の低下や装置の誤動作等を防止することができる。
As described above, according to the electro-optical device according to this embodiment, the layer structure in the device can be simplified by constructing the
＜電気光学装置の製造方法＞
次に、本実施形態に係る電気光学装置の製造方法について、図７から図１５を参照して説明する。ここに図７から図１５は夫々、本実施形態に係る電気光学装置の製造方法を、順を追って示す工程断面図である。尚、以下では説明の便宜上、本実施形態の効果をなすＴＦＴアレイ基板上に構成される部分について詳細に説明し、他の部分については適宜説明を省略する。
<Method of manufacturing electro-optical device>
Next, a method for manufacturing the electro-optical device according to the present embodiment will be described with reference to FIGS. 7 to 15 are process cross-sectional views sequentially showing the method of manufacturing the electro-optical device according to this embodiment. In the following, for convenience of explanation, a portion configured on the TFT array substrate that achieves the effect of the present embodiment will be described in detail, and description of other portions will be omitted as appropriate.
図７において、本実施形態に係る電気光学装置の製造方法では、先ずＴＦＴアレイ基板１０上に走査線１１ａが形成され、更に下地絶縁膜１２を介して上層側に半導体層１ａが形成される。半導体層１ａは、例えば減圧ＣＶＤ等によりアモルファスシリコン膜を形成し熱処理を施すことでポリシリコン膜を固相成長させ、或いは減圧ＣＶＤ法等によりポリシリコン膜を直接形成することで形成される。そして、マスク等によって局所的に覆われた後に、異なる濃度のイオンが注入されることで、図に示すようなチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅが形成される。また本実施形態では特に、画素電極側ソースドレイン領域１ｅの画素電極側ＬＤＤ領域１ｃに対向しない側に容量下部電極１ｆが形成される。
In FIG. 7, in the method of manufacturing the electro-optical device according to this embodiment, first, the
図８において、半導体層１ａ上には、半導体層１ａを全体的に覆うようにゲート酸化膜２が形成される。ゲート酸化膜２は、例えば熱酸化等を用いて形成される。
In FIG. 8, a
図９において、ゲート酸化膜２はエッチング等によって部分的に除去され、半導体層１ａにおける容量下部電極１ｆが露出するように成形される。尚、この工程が省略されても（即ち、ゲート酸化膜２が容量下部電極１ｆ上に残った状態でも）、後述する蓄積容量７０は構築可能である。
In FIG. 9, the
図１０において、ゲート酸化膜２及び容量下部電極１ｆ上には容量絶縁膜７５が形成される。容量絶縁膜７５は、例えば減圧ＣＶＤ法やプラズマＣＶＤ法等を用いて、ＳｉＮ等の窒素化合物を材料として形成される。
In FIG. 10, a capacitive insulating
図１１において、容量絶縁膜７５上には、絶縁膜２０２が形成される。絶縁膜２０２は、例えばＳｉＯ２を含んでおり、０．３〜０．４μｍ程度の厚さで形成される。より具体的には、ここでは例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜２０２を形成ればよい。
In FIG. 11, the insulating
図１２において、絶縁膜２０２は、半導体層１ａにおけるチャネル領域１ａ’に対向する部分がエッチング等によって除去される。即ち、チャネル領域１ａ’と重なる領域には、容量絶縁膜７５が露出するように開口が設けられる。ここで特に、絶縁膜２０２をパターニングする際には、容量絶縁膜７５が、ゲート酸化膜２及び半導体層１ａを保護するストッパ膜として機能する。よって、例えばエッチング等の精度が低くバラツキが生じるような場合であっても、ゲート酸化膜２及び半導体層１ａを傷つけずに絶縁膜２０２をパターニングすることが可能である。
In FIG. 12, the insulating
図１３において、開口において露出している容量絶縁膜７５（即ち、チャネル領域１ａ’と重なる領域にある容量絶縁膜７５）は、熱リン酸処理によって除去される。熱リン酸処理は、例えば摂氏１２０度から１３０度で、２０分程度行われる。この熱リン酸処理では、窒素化合物を含む容量絶縁膜７５が除去され、上述した絶縁膜２０２及びゲート酸化膜２は影響を受けず除去されない。よって、容量絶縁膜７５のみを好適に除去することが可能である。
In FIG. 13, the capacitive insulating
図１４において、絶縁膜２０２は、容量下部電極１ｆと重なる部分もエッチング等によって除去される。即ち容量下部電極１ｆと重なる領域にも、容量絶縁膜７５が露出するように開口が設けられる。また、このような絶縁膜２０２のパターニングの際にも、容量絶縁膜７５が、半導体層１ａを保護するストッパ膜として機能する。よって、半導体層１ａを傷つけずに絶縁膜２０２をパターニングすることが可能である。
In FIG. 14, the insulating
図１５において、チャネル領域１ａ’と重なる領域に設けられた開口には、ゲート電極３ａが形成される。ゲート電極３ａは、例えば減圧ＣＶＤ法等によりポリシリコン膜を堆積した後に、リン（Ｐ）を熱拡散して、このポリシリコン膜を導電化することにより形成される。このように、ゲート電極３ａがチャネル領域１ａ’に対してゲート酸化膜２を介して対向配置するよう形成されることによって、ＴＦＴ３０が構築される。尚、ゲート電極３ａは、同一層に形成された、図の右側における中継電極３ａと電気的に接続するように形成される。中継電極３ｂは、コンタクトホール８１を介して走査線１１ａと電気的に接続されている。よって、ゲート電極３ａは走査線１１ａと電気的に接続される。
In FIG. 15, a
またゲート電極３ａは、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃと重なる領域にまで延在している。ここでゲート電極３ａが遮光性を有する材料を含んで形成されれば、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対して上層側から入射しようとする光は、ゲート電極３ａによって遮光される。即ち、ゲート電極３ａは、半導体層１ａに対する遮光膜としても機能する。ゲート電極３ａは、絶縁膜２０２を介してデータ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対向配置されるため、チャネル領域１ａ’と対向配置される部分と比べると、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに対向配置される部分の方が、ゲート電極３ａと半導体層１ａとの層間距離が大きくなっている。よって、ゲート電極３ａが、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃに電気的な影響を与えるまでに近接されない。従って、上述した遮光を実現しつつ、ＴＦＴ３０における動作不良を防止することが可能である。
The
他方で、容量下部電極１ｆと重なる領域に設けられた開口には、ゲート電極３ａと同一膜により容量上部電極７２が形成される。よって、容量上部電極７２は、下部容量電極１ｆに対して容量絶縁膜７５を介して対向配置され、蓄積容量７０が構築される。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
On the other hand, the capacitor
そして特に、上述したように、半導体層１ａが容量下部電極１ｆを有することにより、半導体層１ａ及び容量下部電極１ｆを同一の成膜工程で形成できる。また、絶縁膜２０２を成形する際のストッパ膜を容量絶縁膜７５とし、ゲート電極３ａ及び容量上部電極７２を同一の成膜工程で形成できる。このため、別の成膜工程によって蓄積容量を構築する各層を形成せずに済む。即ち、蓄積容量７０を構築する各層を、ＴＦＴ３０を構築する各層と併せて製造することができる。
In particular, as described above, since the
以降においては、図４に示す各層が下層側から順に形成されていき、電気光学装置が製造される。 Thereafter, the layers shown in FIG. 4 are sequentially formed from the lower layer side, and the electro-optical device is manufactured.
以上説明したように、本実施形態に係る電気光学装置の製造方法によれば、ＴＦＴ３０における遮光性能が高く、光リーク電流の発生を効果的に防止することができる電気光学装置を製造することが可能である。即ち、光リーク電流による誤動作等が起き難い、信頼性の高い電気光学装置を製造することが可能である。また、ＴＦＴ３０及び蓄積容量７０を、互いに同一層を含むようにして構築することで、比較的大きな蓄積容量を実現しつつ、装置における層構造を簡易なものとすることが可能である。従って、画質を低下させることなく製造工程を簡単化し、製造期間及び製造コスト等を低減させることが可能である。
As described above, according to the method for manufacturing an electro-optical device according to the present embodiment, it is possible to manufacture an electro-optical device that has high light shielding performance in the
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図１６から図２１を参照して、詳細に説明する。
Here, the reason why the light leakage current is more likely to occur in the pixel electrode
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図１６を参照して説明する。ここに図１６は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。 First, a measurement result obtained by measuring the magnitude of the drain current when the test TFT is irradiated with light will be described with reference to FIG. FIG. 16 is a graph showing the relationship between the light irradiation position and the drain current in the test TFT.
図１６において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。 In FIG. 16, data E1 scans a light spot (approximately 2.4 μm visible light laser) sequentially from the drain region side to the source region side with respect to a single TFT for test, that is, TEG (Test Element Group). The result of having measured the magnitude | size of the drain current at the time of irradiating is shown. TEG includes a channel region, a source region, and a drain region, a source side junction region formed at a junction between the channel region and the source region, and a drain side junction region formed at a junction between the channel region and the drain region. have.
尚、図１６の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図１６の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。 The horizontal axis in FIG. 16 indicates the light irradiation position where the light spot is irradiated. The boundary between the channel region and the drain side junction region, the boundary between the channel region and the source side junction region, and the channel region are zero. It is said. The vertical axis in FIG. 16 indicates the magnitude of the drain current (however, the relative value normalized by a predetermined value). When the drain current flows from the drain region to the source region, the vertical axis When the drain current is flowing from the source region to the drain region, a negative value (that is, a negative value) is indicated.
図１６において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。 In FIG. 16, data E1 shows a positive value at any light irradiation position. That is, the drain current flows from the drain region toward the source region. Data E1 shows a larger value in the drain side junction region than in the source side junction region. That is, when the light spot is irradiated into the drain side junction region, the drain current becomes larger than when the light spot is irradiated into the source side junction region. That is, when the light spot is irradiated into the drain side junction region, the light leakage current becomes larger than when the light spot is irradiated into the source side junction region. Note that the drain current includes dark current (or subthreshold leakage, that is, leakage current that flows between the source region and the drain region even when light is not irradiated) and optical leakage current (or photoexcitation current, that is, Current generated by excitation of electrons due to light irradiation).
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１７及び図１８を参照して説明する。ここに図１７は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１８は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図１７及び図１８では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図１７及び図１８の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図１７及び図１８の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
Next, regarding the mechanism in which the light leakage current becomes larger when the light spot is irradiated in the drain side junction region than in the case where the light spot is irradiated in the source side junction region, FIGS. Will be described with reference to FIG. FIG. 17 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the drain side junction region. FIG. 18 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the source-side junction region. In FIGS. 17 and 18, assuming that the above-described
図１７は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。 FIG. 17 shows the behavior of carriers when a light spot is irradiated to the drain side junction region formed between the channel region and the drain region, and photoexcitation occurs in the drain side junction region.
図１７において、光リーク電流は、２つの電流成分からなると推定できる。即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。 In FIG. 17, it can be estimated that the light leakage current consists of two current components. That is, as the first current component, there is a current component due to movement of electrons generated by photoexcitation. More specifically, a current component (this current component) generated when electrons generated by photoexcitation in the drain side junction region (see “e” in the figure) move from the drain side junction region to the drain region having a lower potential. Is from the drain region to the source region).
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。 As the second current component, there is a current component due to movement of holes generated by photoexcitation (that is, holes, see “h” in the figure). More specifically, the bipolar effect generated by the movement of holes generated by photoexcitation in the drain side junction region from the drain side junction region to the channel region having a lower potential (that is, the electron potential is higher). This is the resulting current component. That is, the positive charge of the holes that have moved to the channel region reduces the potential of the channel region (that is, the so-called base potential) from the potential Lc1 to the potential Lc2, thereby increasing the number of electrons traveling from the source region to the drain region. (This current component flows from the drain region to the source region). Therefore, when photoexcitation occurs in the drain side junction region, the first and second current components are both in the direction of increasing the drain current (in other words, the collector current) (that is, the direction of flowing from the drain region to the source region). Occur.
図１８は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。 FIG. 18 shows the behavior of carriers when a light spot is irradiated on the source side junction region formed between the channel region and the source region, and photoexcitation occurs in the source side junction region.
図１８において、光リーク電流は、図１７を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。 In FIG. 18, the light leakage current differs from the case where photoexcitation occurs in the drain side junction region described above with reference to FIG. 17, and the hole has a lower potential from the source side junction region (that is, the electron potential is more It can be assumed that the second current component due to the bipolar effect moving to the (high) channel region is dominant. That is, a first current component (this current component is expressed as a result of electrons generated by photoexcitation in the source side junction region (see “e” in the figure) moving from the source side junction region to the source region having a lower potential). , Which flows from the source region to the drain region) can be estimated to be less than the second current component caused by the bipolar effect (this current component flows from the drain region to the source region).
図１８において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図１６において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。 In FIG. 18, since the base potential is pulled down from the potential Lc1 to the potential Lc3 by the second current component (that is, the positive charge of the holes moved to the channel region) due to the bipolar effect, the source region moves from the source region to the drain region. The current component due to the effect of increasing electrons flows from the drain region to the source region. On the other hand, the first current component described above flows from the source region to the drain region. That is, the first current component and the second current component flow in opposite directions. Here, in FIG. 16 again, when the light spot is irradiated to the source side junction region, the drain current (see data E1) shows a positive value. That is, in this case, the drain current flows from the drain region toward the source region. Therefore, it can be said that the first current component only suppresses the current component due to the bipolar effect, which is the dark current and the second current component, and is not large enough to direct the flow of the drain current from the source region to the drain region. .
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。 Further, since the potential difference between the channel region and the source region is smaller than the potential difference between the channel region and the drain region, the depletion region on the source region side (that is, the source side junction region) is depleted on the drain region side ( That is, it is narrower than the drain side junction region. For this reason, when the light spot is irradiated on the source-side junction region, the absolute amount of photoexcitation is smaller than when the light spot is irradiated on the drain-side junction region.
以上、図１７及び図１８を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。 As described above with reference to FIGS. 17 and 18, when photoexcitation occurs in the drain-side junction region, both the first and second current components are generated in the direction of increasing the drain current. On the other hand, when photoexcitation occurs in the source side junction region, the first current component suppresses the second current component. Therefore, when the light spot is irradiated in the drain side junction region, the drain current becomes larger (that is, the light leakage current becomes larger) than when the light spot is irradiated in the source side junction region. .
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１９及び図２０を参照して説明する。ここに図１９は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図２０は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。 Next, when the pixel electrode side source / drain region is set to the drain potential and the light spot is irradiated into the pixel electrode side junction region, the data line side source / drain region is set to the drain potential and the data line side A mechanism in which the light leakage current becomes larger than that in the case where the light spot is irradiated in the junction region will be described with reference to FIGS. 19 and 20. FIG. 19 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the data line side junction region (in other words, the drain side junction region) when the data line side source / drain region is at the drain potential. is there. FIG. 20 is a conceptual diagram showing the behavior of carriers when photoexcitation occurs in the pixel electrode side junction region (in other words, the drain side junction region) when the pixel electrode side source / drain region is at the drain potential.
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
In the following, a case where charge is held in a pixel portion including a pixel switching TFT and photoexcitation occurs will be considered. The difference from the case of assuming the TEG as described above is that the pixel electrode side of the pixel switching TFT can be in a floating state. A storage capacitor such as a
図１９及び図２０において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１９に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図２０に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。 19 and 20, the liquid crystal device employs AC driving to prevent so-called burn-in. Here, it is assumed that halftone display is assumed, and the pixel electrode holds a negative field charge of 4.5 V and a positive field charge of 9.5 V alternately with 7 V as a reference potential. To do. For this reason, the source and drain of the pixel switching TFT are not fixed and change between the pixel electrode side source / drain region and the data line side source / drain region. That is, as shown in FIG. 19, when a negative field charge is held in the pixel electrode (that is, when the potential of the pixel electrode side source / drain region is lower than the potential of the data line side source / drain region), The pixel electrode side source / drain region serves as a source, whereas, as shown in FIG. 20, when a positive field charge is held in the pixel electrode (that is, the potential of the pixel electrode side source / drain region becomes the data line side source When it becomes higher than the potential of the drain region), the pixel electrode side source / drain region becomes the drain.
図１９において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。 In FIG. 19, when a negative field charge is held in the pixel electrode, the pixel electrode side source / drain region becomes the source (or emitter), and the data line side source / drain region becomes the drain (or collector). When photoexcitation occurs in the data line side junction region, which is the drain side junction region, as described above, the first current component due to the movement of electrons generated by photoexcitation and the second current component due to the bipolar effect are generated. . Here, when the second current component due to the bipolar effect occurs (that is, the base potential is pulled down from the potential Lc1 to the potential Lc2, and the source / drain region from the pixel electrode side to the data line side to the source / drain to be the drain) When the electrons move to the region), electrons are extracted from the pixel electrode side source / drain region in a floating state, and the potential of the pixel electrode side source / drain region as an emitter decreases from the potential Ls1 to the potential Ls2 ( The potential rises). That is, when photoexcitation occurs in the data line side junction region which is the drain side junction region, the base potential is lowered and the potential of the pixel electrode side source / drain region as the emitter is also lowered. In other words, when photoexcitation occurs in the data line side junction region, which is the drain side junction region, the emitter potential also increases as the base potential increases. For this reason, the drain current (that is, the collector current) is suppressed.
一方、図２０において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。 On the other hand, in FIG. 20, when a positive field charge is held in the pixel electrode, the data electrode side source / drain region becomes the source (or emitter), and the pixel electrode side source / drain region becomes the drain (or collector). Become. When photoexcitation occurs in the pixel electrode side junction region which is the drain side junction region, as described above, the first current component due to the movement of electrons generated by photoexcitation and the second current component due to the bipolar effect are generated. . Here, since the source / drain region on the data line side serving as the source is connected to the data line, unlike the pixel electrode, it is not in a floating state and the potential does not change. When the second current component due to the bipolar effect is generated (that is, the base potential is lowered from the potential Lc1 to the potential Lc2, and electrons are transferred from the source / drain region on the data line side as the source to the pixel electrode source / drain region as the drain. When the electrons move, electrons flow into the pixel electrode side source / drain region in a floating state, and the potential of the pixel electrode side source / drain region as a collector increases from the potential Ld1 to the potential Ld2 (the potential decreases). ). However, unlike the above-described decrease in the potential of the pixel electrode side source / drain region as the source, the increase in the potential of the pixel electrode side source / drain region as the collector has little function of suppressing the drain current. Since the drain current (that is, the collector current) is almost determined by the magnitude of the base potential with respect to the emitter potential, the drain current is hardly suppressed even if the collector potential is lowered. In other words, in the saturation region of the bipolar transistor. It is in the state.
以上、図１９及び図２０を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。 As described above with reference to FIGS. 19 and 20, when a positive field charge is held in the pixel electrode (that is, when the pixel electrode side source / drain region becomes the drain), the bipolar effect is obtained. The resulting second current component is hardly suppressed, whereas when the negative electrode charge is held in the pixel electrode (that is, when the data-side source / drain region becomes the drain), it is caused by the bipolar effect. The second current component is suppressed due to an increase in potential of the pixel electrode side source / drain region which is in a floating state. That is, when the pixel electrode side source / drain region becomes the drain, the drain current increases due to the light leakage current, compared to when the data side source / drain region becomes the drain.
ここで、図２１は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。 Here, FIG. 21 shows a waveform of the pixel electrode potential when relatively strong light is irradiated to the entire pixel switching TFT.
図２１において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。 In FIG. 21, data E2 indicates that the variation Δ1 in the pixel electrode potential when the positive charge is held in the pixel electrode (when the pixel electrode potential is the potential V1) is the negative field charge held in the pixel electrode. This indicates that it is larger than the fluctuation Δ2 of the pixel electrode potential when the pixel electrode potential is set to the potential V2. That is, it is indicated that the positive field charge is less likely to be held than the negative field charge in the pixel electrode (that is, light leakage is likely to occur). This is because when the pixel electrode holds a positive field charge (that is, when the pixel electrode side source / drain region becomes the drain), the pixel electrode holds a negative field charge (that is, This is consistent with the mechanism described above in which light leakage current is more likely to occur than when the data line side source / drain region becomes the drain.
以上、図１６から図２１を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。 As described above in detail with reference to FIGS. 16 to 21, the drain current tends to increase when photoexcitation occurs in the drain side junction region in the pixel switching TFT. Further, when the pixel electrode side source / drain region becomes the drain, the drain current tends to increase (in other words, when the data line side source / drain region becomes the drain, the current component due to the bipolar effect is suppressed. ing).
従って、上述した本実施形態に係る電気光学装置及び電気光学装置の製造方法のように、画素電極側接合領域である画素電極側ＬＤＤ領域１ｃにおける遮光性をピンポイントで高めることが可能であれば、高い開口率を維持しつつＴＦＴ３０における光リーク電流を極めて効果的に低減できる。加えて、本実施形態に係る電気光学装置及び電気光学装置の製造方法においては、比較的大きな蓄積容量７０を簡易な構成で実現できるため、装置の複雑化を抑制しつつ、高品質な画像を表示させることが可能である。
Therefore, as in the electro-optical device and the manufacturing method of the electro-optical device according to the above-described embodiment, it is possible to improve the light shielding property in the pixel electrode
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図２２は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 22 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.
図２２に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
As shown in FIG. 22, a
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
In addition, since light corresponding to each primary color of R, G, and B is incident on the
尚、図２２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 22, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置の製造方法、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. The manufacturing method of the electro-optical device and the electronic apparatus including the electro-optical device are also included in the technical scope of the present invention.
１ａ…半導体層、１ａ’…チャネル領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｆ…容量下部電極、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、３０…ＴＦＴ、５０…液晶層、７０…蓄積容量、７２…容量上部電極、７５…容量絶縁膜
DESCRIPTION OF
Claims (12)
該基板上において、互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、
チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域、並びに前記画素電極側ソースドレイン領域の前記第２の接合領域側とは反対側に形成された容量下部電極を有する半導体層と、
前記基板上で平面的に見て、前記半導体層における、前記チャネル領域を除くと共に前記容量下部電極を含む部分を覆うように設けられた容量絶縁膜と、
前記容量絶縁膜の上層において、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域及び前記容量下部電極を除くと共に前記第１の接合領域及び前記第２の接合領域を含む部分を覆うように設けられた部分絶縁膜と、
前記容量絶縁膜を介して、前記容量下部電極と蓄積容量を構築する容量上部電極と、
前記チャネル領域上にゲート絶縁膜を介して対向するゲート電極と
を備えることを特徴とする電気光学装置。 A substrate,
Data lines and scan lines extending across each other on the substrate;
A pixel electrode provided for each pixel defined corresponding to the intersection of the data line and the scanning line;
A channel region, a data line side source / drain region electrically connected to the data line, a pixel electrode side source / drain region electrically connected to the pixel electrode, and between the channel region and the data line side source / drain region. the formed first junction regions, opposite to the channel region and a second junction region formed between the pixel electrode side source drain region, and the second junction region side of the pixel electrode side source drain region A semiconductor layer having a capacitive lower electrode formed on the side ;
A capacitor insulating film provided so as to cover the portion of the semiconductor layer including the channel lower electrode and the capacitor lower electrode in plan view on the substrate;
In the upper layer of the capacitor insulating film, as viewed in plan on the substrate, a portion of the semiconductor layer excluding the channel region and the capacitor lower electrode and including the first junction region and the second junction region A partial insulating film provided so as to cover
A capacitor upper electrode for constructing a storage capacitor with the capacitor lower electrode through the capacitor insulating film;
Electro-optical device characterized by comprising a gate electrode through the gate insulating film on the channel region.
前記部分絶縁膜上には、前記ゲート電極から延在している又は分断されていると共に前記ゲート電極と同一の層からなる遮光層が形成されている
ことを特徴とする請求項１に記載の電気光学装置。 The gate electrode is formed of a light-shielding conductive film,
The light shielding layer which is extended from the said gate electrode, or is divided | segmented and consists of the same layer as the said gate electrode is formed on the said partial insulating film. Electro-optic device.
前記データ線及び前記走査線の交差に対応して規定される画素毎に画素電極を形成する画素電極形成工程と、
チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域、並びに前記画素電極側ソースドレイン領域の前記第２の接合領域側とは反対側に形成された容量下部電極を有する半導体層を形成する半導体層形成工程と、
前記基板上で平面的に見て、前記半導体層における、前記チャネル領域を除くと共に前記容量下部電極を含む部分を覆うように容量絶縁膜を形成する容量絶縁膜形成工程と、
前記容量絶縁膜の上層において、前記基板上で平面的に見て、前記半導体層における、前記チャネル領域及び前記容量下部電極を除くと共に前記第１の接合領域及び前記第２の接合領域を含む部分を覆うように部分絶縁膜を形成する部分絶縁膜形成工程と、
前記容量絶縁膜を介して、前記容量下部電極と蓄積容量を構築する容量上部電極を形成する容量上部電極形成工程と、
前記チャネル領域上にゲート絶縁膜を介して対向するゲート電極を形成するゲート電極形成工程と
を備えることを特徴とする電気光学装置の製造方法。 A wiring forming step of forming data lines and scanning lines extending crossing each other on the substrate;
A pixel electrode formation step of forming a pixel electrode for each pixel defined corresponding to the intersection of the data line and the scanning line;
A channel region, a data line side source / drain region electrically connected to the data line, a pixel electrode side source / drain region electrically connected to the pixel electrode, and between the channel region and the data line side source / drain region. the formed first junction regions, opposite to the channel region and a second junction region formed between the pixel electrode side source drain region, and the second junction region side of the pixel electrode side source drain region A semiconductor layer forming step of forming a semiconductor layer having a capacitor lower electrode formed on the side ;
A capacitive insulating film forming step of forming a capacitive insulating film so as to cover the portion of the semiconductor layer including the capacitive lower electrode while removing the channel region in plan view on the substrate;
In the upper layer of the capacitor insulating film, as viewed in plan on the substrate, a portion of the semiconductor layer excluding the channel region and the capacitor lower electrode and including the first junction region and the second junction region A partial insulating film forming step of forming a partial insulating film so as to cover
A capacitor upper electrode forming step for forming a capacitor upper electrode for constructing a storage capacitor with the capacitor lower electrode through the capacitor insulating film;
Method of manufacturing an electro-optical device characterized by comprising a gate electrode forming step of forming a gate electrode through the gate insulating film on the channel region.
前記容量下部電極を含む部分を覆うように前記容量絶縁膜を成膜する成膜工程と、
前記基板上で平面的に見て、前記成膜された容量絶縁膜における前記チャネル領域に重なる部分を除去する除去工程と
を備えることを特徴とする請求項９に記載の電気光学装置の製造方法。 The capacitive insulating film forming step includes
A film forming step of forming the capacitor insulating film so as to cover a portion including the capacitor lower electrode;
10. The method of manufacturing an electro-optical device according to claim 9, further comprising: a removing step of removing a portion of the formed capacitive insulating film overlapping the channel region when viewed in plan on the substrate. .
前記容量絶縁膜の上層に絶縁膜を成膜する絶縁膜成膜工程と、
前記絶縁膜を前記部分絶縁膜として成形する成形工程と
を備え、
前記容量絶縁膜は、前記成形工程において、前記半導体層を保護するストッパ膜として機能することを特徴とする請求項９から１１のいずれか一項に記載の電気光学装置の製造方法。 The partial insulating film forming step includes:
An insulating film forming step of forming an insulating film on the capacitive insulating film; and
A molding step of molding the insulating film as the partial insulating film,
12. The method of manufacturing an electro-optical device according to claim 9, wherein the capacitive insulating film functions as a stopper film that protects the semiconductor layer in the molding step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008034106A JP5098682B2 (en) | 2008-02-15 | 2008-02-15 | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008034106A JP5098682B2 (en) | 2008-02-15 | 2008-02-15 | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009192872A JP2009192872A (en) | 2009-08-27 |
| JP5098682B2 true JP5098682B2 (en) | 2012-12-12 |
Family
ID=41074920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008034106A Expired - Fee Related JP5098682B2 (en) | 2008-02-15 | 2008-02-15 | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5098682B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102490881B1 (en) * | 2014-12-26 | 2023-01-25 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method of the same |
| CN109273410A (en) * | 2018-09-12 | 2019-01-25 | 重庆惠科金渝光电科技有限公司 | A kind of processing method and display panel of display panel |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2618534B2 (en) * | 1990-12-20 | 1997-06-11 | シャープ株式会社 | Method for manufacturing active matrix display device |
| JP2798537B2 (en) * | 1991-11-06 | 1998-09-17 | シャープ株式会社 | Active matrix substrate manufacturing method |
| JP3084981B2 (en) * | 1992-11-20 | 2000-09-04 | セイコーエプソン株式会社 | Liquid crystal display device and method of manufacturing the same |
| JPH0926601A (en) * | 1995-07-13 | 1997-01-28 | Sony Corp | Liquid crystal display device and its production |
| JP3590156B2 (en) * | 1995-09-13 | 2004-11-17 | 株式会社東芝 | Liquid crystal display |
| JP3924384B2 (en) * | 1998-09-10 | 2007-06-06 | シャープ株式会社 | Thin film transistor |
| JP3661669B2 (en) * | 2002-07-22 | 2005-06-15 | セイコーエプソン株式会社 | Active matrix substrate, electro-optical device, electronic equipment |
| KR100497096B1 (en) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | Array substrate for dual panel type electroluminescent device and method for fabricating the same |
| JP2006138960A (en) * | 2004-11-10 | 2006-06-01 | Nec Corp | Liquid crystal display device and method for manufacturing the same, and projection display device |
| JP2007081335A (en) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | Semiconductor device |
| JP5250960B2 (en) * | 2006-01-24 | 2013-07-31 | セイコーエプソン株式会社 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
| JP2007251100A (en) * | 2006-03-20 | 2007-09-27 | Epson Imaging Devices Corp | Electro-optical device, electronic apparatus, and semiconductor device |
| KR101250789B1 (en) * | 2006-06-30 | 2013-04-08 | 엘지디스플레이 주식회사 | Method of fabricating liquid crystal display device |
| JP2008026774A (en) * | 2006-07-25 | 2008-02-07 | Seiko Epson Corp | Electro-optical device, method for manufacturing same, and electronic apparatus |
-
2008
- 2008-02-15 JP JP2008034106A patent/JP5098682B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009192872A (en) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4197016B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP4349406B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP4306737B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP5532568B2 (en) | Electro-optical device and electronic apparatus | |
| JP5034529B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP5157319B2 (en) | Electro-optical device and electronic apparatus | |
| JP2009122250A (en) | Electro-optical device and electronic apparatus | |
| JP5287100B2 (en) | Electro-optical device and electronic apparatus | |
| JP5003366B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2008191517A (en) | Electrooptical device, substrate for same, and electronic equipment | |
| JP4935404B2 (en) | Electro-optical device substrate and manufacturing method thereof, and electro-optical device and electronic apparatus | |
| JP4069906B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2009122256A (en) | Electro-optical device and electronic equipment | |
| JP5428141B2 (en) | Electro-optical device and electronic apparatus including the same | |
| JP4123245B2 (en) | Electro-optical device and electronic apparatus | |
| JP2009139417A (en) | Electro-optical device, manufacturing method therefor, and electronic device | |
| JP5176434B2 (en) | Electro-optical device and electronic apparatus | |
| JP5233618B2 (en) | Electro-optical device and electronic apparatus | |
| JP5098682B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2009069247A (en) | Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure | |
| JP2009053477A (en) | Electrooptical device and electronic apparatus | |
| JP5182116B2 (en) | Electro-optical device and electronic apparatus | |
| JP2009115883A (en) | Electrooptical device and electronic equipment | |
| JP4395807B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP2010039209A (en) | Electrooptical device and method for manufacturing the same, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |