JP5168824B2 - 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 - Google Patents
負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 Download PDFInfo
- Publication number
- JP5168824B2 JP5168824B2 JP2006173394A JP2006173394A JP5168824B2 JP 5168824 B2 JP5168824 B2 JP 5168824B2 JP 2006173394 A JP2006173394 A JP 2006173394A JP 2006173394 A JP2006173394 A JP 2006173394A JP 5168824 B2 JP5168824 B2 JP 5168824B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide semiconductor
- fine particle
- particle layer
- nanodot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Description
この発明は、負性抵抗素子およびその製造方法ならびに単電子トンネル素子およびその製造方法ならびに光センサおよびその製造方法ならびに機能素子およびその製造方法に関し、例えば、単電子トランジスタ、単電子ポンプ、単電子メモリなどに適用して好適なものである。
単電子トランジスタ、単電子ポンプ、単電子メモリなどの単電子トンネル効果を利用した素子は、近来の低消費電力素子や新型論理素子（ロジック素子）などとして注目されている。例えば、単電子トランジスタは、現在、半導体トランジスタの主流をなすＭＯＳＦＥＴでは限界に達しつつある超小型化および省電力化の要請に対して、限界点を克服可能な一つの代案として有力な侯補である。この単電子トランジスタは、電子一つを制御することができ、きわめて低い電力で動作させることができる。また、その少数電子の動きを複数個のゲートで変調することによって、これまでの論理とは異なる論理に基づく計算システムを構築することができる。しかしながら、この単電子トランジスタを常温でエラーを生じることなく動作させるためには、寸法が数ナノメートル（ｎｍ）の半導体ドットを複数個接合した状態で所望の位置に再現性よく形成する技術が要求される。このために、電子線リソグラフィ、フォトリソグラフィ、もしくはＡＦＭ（Atomic Force Microscope)リソグラフィなどの様々なリソグラフィ技術が検討されているが、トップダウン的なリソグラフィ技術では大規模な構造を作製するまでには至っていない。
この問題を解決するため、近年、ボトムアップ的な自己組織化法の検討が進んでいる。これまで、ＧａＡｓ、ＩｎＰ、Ｓｉなどの半導体において、自己組織化法を用いて寸法が数ｎｍのドットが作製されている。しかしながら、単電子トランジスタなどの単電子トンネル素子を構成するには、電荷島であるナノサイズのドットだけでなく、ドット間を繋ぐトンネル障壁が必要となる。
このナノドットの形成とナノドット間のトンネル障壁の形成とを同時に達成可能な自己組織化法としてこれまで報告されているものは、ＧａＡｓ／ＡｌＧａＡｓ多重ナノドット構造体（非特許文献１参照。）とＳｉ／ＳｉＯ2 多重ナノドット構造体（非特許文献２、３参照。）との２通りのみであった。
なお、ＺｎＯの非線形抵抗特性を利用したＺｎＯバリスタは避雷針などに用いられているが、この非線形抵抗特性の原因はＺｎＯ−ＺｎＯの結晶粒界で特異的に二重ショットキー障壁が形成されることにあることが知られている（非特許文献４、５、６参照。）。ただし、ＺｎＯの粒径は１〜１００μｍと大きい。
なお、ＺｎＯの非線形抵抗特性を利用したＺｎＯバリスタは避雷針などに用いられているが、この非線形抵抗特性の原因はＺｎＯ−ＺｎＯの結晶粒界で特異的に二重ショットキー障壁が形成されることにあることが知られている（非特許文献４、５、６参照。）。ただし、ＺｎＯの粒径は１〜１００μｍと大きい。
T.Fukui et al.,Appl.Phys.Lett.58,2018(1991)
R.Nuryadi et al.,Appl.Phys.Lett.86,133106(2005)
R.Nuryadi et al.,Phys.Rev.B 73,045310(2006)
F.M.Hossain et al.,J.Appl.Phys.,94,7768(2003)
「半導体セラミックスの応用技術」第９章 監修：塩嵜 忠（株式会社シーエムシー出版）
D.R.Clarke,J.Am.Ceram.Soc.,82,485(1999)
しかしながら、上述のＧａＡｓ／ＡｌＧａＡｓ多重ナノドット構造体およびＳｉ／ＳｉＯ2 多重ナノドット構造体は、いずれも作製プロセスが非常に煩雑で作製コストが極めて高いだけでなく、使用できる基板材料が限定的な単結晶基板に限られること、応用面でもＧａＡｓおよびＳｉは禁制帯幅（バンドギャップ）が小さいためにノイズに敏感であり、光や磁場、宇宙線などの影響が無視できないなどの多くの問題を抱えている。
そこで、この発明が解決しようとする課題は、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い負性抵抗素子および単電子トンネル素子ならびにこれらの素子の製造方法を提供することである。
この発明が解決しようとする他の課題は、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い光センサおよびその製造方法を提供することである。
この発明が解決しようとする課題は、より一般的には、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い、負性抵抗素子、単電子トンネル素子、光センサなどを含む各種の機能素子およびその製造方法を提供することである。
この発明が解決しようとする他の課題は、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い光センサおよびその製造方法を提供することである。
この発明が解決しようとする課題は、より一般的には、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い、負性抵抗素子、単電子トンネル素子、光センサなどを含む各種の機能素子およびその製造方法を提供することである。
本発明者は、多重ナノドット構造体としてはＧａＡｓ／ＡｌＧａＡｓ多重ナノドット構造体およびＳｉ／ＳｉＯ2 多重ナノドット構造体の２通りのみしか報告されていないという状況の下で、ほとんど無限と言える多種の半導体の中から、これらの欠点を解消することができる半導体材料の探索を行った結果、多重ナノドット構造体を構成するナノドットの半導体としてＺｎＯなどの酸化物半導体を用いることにより、従来技術が有する上記の欠点を一挙に解消することができ、上記の課題を一挙に解決することができることを見出した。すなわち、酸化物半導体を用いることにより、ナノドットの形成とナノドット間の界面でのトンネル障壁の形成とを自己組織化法を用いて同時に達成することができ、二次元構造の多重ナノドット構造体を容易に得ることができる。この場合、トンネル障壁としては、酸化物半導体から成るナノドット間の結晶粒界に自然形成する二重ショットキー障壁を利用することができる。この多重ナノドット構造体を用いることにより、新規な単電子トランジスタなどの単電子トンネル素子あるいは負性抵抗素子を容易に実現することができる。これについてより詳細に説明すると次のとおりである。
まず、半導体ナノドットにおける電子閉じ込め効果について考察する。
ナノスケールの微小トンネル接合では、接合に蓄えられる静電エネルギーの効果が大きくなり、外部からエネルギー（電場、磁場、光などの外場）を与えない限りトンネル効果が抑制されるクーロンブロッケード現象を観測することができる。さらに、微小トンネル接合を二重に接続したナノドット構造を形成すると、電子一つ一つの帯電現象にともなうクーロン振動を観測することができる。これらの単電子トンネル現象は、リーク電流の問題や少数電子の揺らぎの問題を解決するナノスケールデバイスの動作原理として注目されている。
ナノスケールの微小トンネル接合では、接合に蓄えられる静電エネルギーの効果が大きくなり、外部からエネルギー（電場、磁場、光などの外場）を与えない限りトンネル効果が抑制されるクーロンブロッケード現象を観測することができる。さらに、微小トンネル接合を二重に接続したナノドット構造を形成すると、電子一つ一つの帯電現象にともなうクーロン振動を観測することができる。これらの単電子トンネル現象は、リーク電流の問題や少数電子の揺らぎの問題を解決するナノスケールデバイスの動作原理として注目されている。
一つの電子がトンネル障壁を通過する際の静電エネルギーの変化は
で与えられる。ここで、ｅは電荷素量、Ｃは接合容量である。ｋB をボルツマン定数とするとき、温度Ｔが
より低くなければ、熱励起による電子のためクーロンブロッケードの観測はできない。しかしながら、電荷島（クーロン島）の寸法が小さくなると、サイズ効果も顕著になり、電子がトンネルするために必要なエネルギーＥtotal は静電エネルギーＥc に量子効果によるエネルギー（電子の運動エネルギー）ＥK を加えたものになる。
ここで、ＥK はシュレーディンガー方程式（４）を解くことによって導かれる。
ただし、
は電子の波動関数、ｍは電子の有効質量である。
静止電子に比べて電子の有効質量ｍの小さい半導体の場合は、式（４）に示すように、ＥK の寄与が大きくなるので、特性は複雑になり純粋な古典理論だけによるクーロンブロッケードの記述は困難になるが、より高温でも単電子トンネル現象の観察が可能になることがわかる。表１に各種半導体の物理定数を示す。ただし、表１においては、静止電子の質量（電子の静止質量）をｍ0 、電子有効質量をｍe と表している。
酸化物半導体であるＺｎＯ（電子有効質量は０．２４ｍ0 ）を用いたナノドット、すなわちＺｎＯナノドットにおいて以上の計算を行った結果を図１に示す。ただし、図１の横軸はドット径（ドットサイズ）、縦軸はＥc 、ＥK およびＥtotal である。図１に示すように、ドット径６０ｎｍにおいてＴ0 ＝７７Ｋであり、ドット径を６０ｎｍ以下にすることによって７７Ｋ（液体窒素温度）での動作可能であり、ドット径２０ｎｍにおいてＴ0 ＝３２０Ｋであり、ドットサイズを２０ｎｍ以下にすることによって室温動作が可能であることがわかる。しかしながら、二重トンネル接合を単電子トンネル素子としてエラーを生じることなく安定動作させるためには、Ｔ0 が１００Ｔ程度の大きさが必要と言われており、これを実現させるためには加工寸法を１ｎｍ以下にしなければならなくなる（K.Likharev:Single-Electron Devices and Their Applications,Proc.IEEE,87,606(1999)) 。このスケールで精度良く加工することは、現時点の技術では非常に困難である。そこで、トンネル接合をさらに多重化して多重トンネル接合とする方法が提案されている（H.Ikeda et al.,Jpn.J.Appl.Phys,43,L759(2004)) 。つまり、単電子トンネル素子のエラーの原因は熱揺らぎによるトンネル現象の不安定性にあるので、トンネル接合を三重以上に多重化することによって、熱的な影響によるエラー率を大幅に緩和することができる。図２Ａに二つのトンネル接合Ｊ1 、Ｊ2 を接合した二重トンネル接合を、図２Ｂに三つ以上のトンネル接合Ｊ1 、Ｊ2 、Ｊ3 、Ｊ4 、Ｊ5 、Ｊ6 …を接合した多重トンネル接合を模式的に示す。この方法により現実的なドット径で単電子トンネル素子の実現が可能となる。
ナノドットの多重化によって多重トンネル接合を作製するためには、ナノドットのエネルギー準位が離散化しても、電子の流入または流出を妨げる（制御する）トンネル障壁が必要である。しかしながら、多数のナノドット間に数Å程度の厚さの均一なトンネル障壁を形成することは非常に困難であり、現時点では、エピタキシャル成長法によって制御可能なＧａＡｓナノドット系および均一な自然酸化膜が形成されるＳｉナノドット系でのみ多重ナノドット構造体が実現できている（非特許文献１、２、３参照。）。
これに対して、ＺｎＯなどの酸化物半導体を用いた多重ナノドット構造体では、酸化物半導体ナノドットの結晶粒界において二重ショットキー障壁が顕著に発現することから、この二重ショットキー障壁をトンネル障壁として用いることができる。図３にこの酸化物半導体を用いた多重ナノドット構造体の二重ショットキー障壁を模式的に示す。図３において、Ｅv はこの酸化物半導体の価電子帯の上端のエネルギー、Ｅc は伝導帯の下端のエネルギーを示す。酸化物半導体多結晶体の電気伝導機構はこの二重ショットキー障壁のトンネル伝導で説明することができる。逆に言えば、ＺｎＯ−ＺｎＯドット接合などの酸化物半導体−酸化物半導体ドット接合では、ドット間に意図的な障壁層を設けなくとも自然にトンネル障壁が形成されるため、プロセスを大幅に簡略化できる。
この発明は、本発明者による上記の研究に基づいてさらに検討を行った結果、案出されたものである。
すなわち、上記課題を解決するために、第１の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする負性抵抗素子である。
すなわち、上記課題を解決するために、第１の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする負性抵抗素子である。
ここで、多重ナノドット構造体においては、酸化物半導体から成るナノドットと二重ショットキー障壁とが二次元的に交互に配置されている。典型的には、多重ナノドット構造体により構成されたチャネル領域に対しゲート絶縁膜を介してゲート電極が設けられる。必要に応じて、ゲート電極が複数設けられた多ゲート構造としてもよい。電界効果トランジスタは、多重ナノドット構造体により構成されたチャネル領域に対しゲート電極がショットキー接触して設けられたＭＥＳＦＥＴとしてもよい。また、電界効果トランジスタはバックゲート構造であっても、トップゲート構造であってもよい。ナノドット間の二重ショットキー障壁は、典型的にはトンネル障壁として用いられ、この場合、負性抵抗素子はトンネル負性抵抗素子となる。ナノドットの径は、この負性抵抗素子の動作温度や要求されるエラー率などに応じて適宜選ばれるが、この負性抵抗素子を例えば液体窒素温度（７７Ｋ）で動作させる場合には好適には約６０ｎｍ以下であり、室温で動作させる場合には好適には約２０ｎｍ以下である（図１参照）。なお、ナノドットの径は、ナノドットの配列面内における最大径を意味するものと考える。このナノドットの径は、電子顕微鏡やＸ線回折などにより容易に測定することができる。
酸化物半導体は、例えば、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｇａ、Ｉｎ、ＢｉおよびＳｒから成る群より選ばれた少なくとも一種類以上の元素を含むものであるが、これに限定されるものではない。この酸化物半導体の具体例を挙げると、酸化チタン（IV）（ＴｉＯ2 ）、酸化バナジウム（Ｖ）（Ｖ2 Ｏ5 ）、酸化クロム（III)（Ｃｒ2 Ｏ3 ）、酸化マンガン（II）（ＭｎＯ）、酸化鉄（III)（Ｆｅ2 Ｏ3 ）、四酸化三コバルト（II）（Ｃｏ3 Ｏ4 ）、酸化ニッケル（II）（ＮｉＯ）、酸化銅（Ｉ）（Ｃｕ2 Ｏ）、酸化亜鉛（II）（ＺｎＯ）、酸化スズ（IV）（ＳｎＯ2 ）、酸化ガリウム（III)（Ｇａ2 Ｏ3 ）、酸化インジウム（III)（Ｉｎ2 Ｏ3 ）、酸化ビスマス（III)（Ｂｉ2 Ｏ3 ）、酸化ストロンチウム（II）（ＳｒＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、チタン酸バリウム（ＢａＴｉＯ3 ）など、酸化チタンと酸化タングステン（ＷＯ3 ）との複合体（ＴｉＯ2 −ＷＯ3 複合体）やＴｉＯ2 −ＣａＣｕ3 Ｔｉ4 Ｏ12複合体などであるが、これに限定されるものではない。これらの酸化物半導体ではドット界面に二重ショットキー障壁が形成される（例えば、ＺｎＯについてはM.Matsuoka,Jpn.J.Appl.Phys.10,736(1971) およびD.R.Clarke,J.Am.Ceram.Soc.,82,485(1999) 、ＴｉＯ2 についてはM.F.Yan and W.W.Rhodes,Appl.Phys.Lett.40,536(1982)、ＳｎＯ2 についてはP.R.Bueno
et al.,J.Appl.Phys.88,6545(2000)、ＳｒＴｉＯ3 についてはY.Nakano and N.Ichinose,J.Mater.Res.5,2910(1990)、ＢａＴｉＯ3 についてはT.R.N.Kutty and V.Ravi,Appl.Phys.Lett.59,2691(1991) 、ＴｉＯ2 −ＷＯ3 複合体についてはWen-Bin Su et al.,J.Appl.Phys.92,4779(2002) 、ＴｉＯ2 −ＣａＣｕ3 Ｔｉ4 Ｏ12複合体についてはYuan-Hua Lin et.al.,Appl.Phys.Lett.88,172902(2006)参照。) 。また、これらの材料にＢｉ2 Ｏ3 、Ｓｂ2 Ｏ2 、ＣｏＯ、Ｎｂ2 Ｏ5 、Ｃｒ2 Ｏ3 、Ｔａ2 Ｏ5 、Ｖ2 Ｏ5 、ＭｎＯ2 、ＣｕＯなどを混合することにより二重ショットキー障壁が形成されやすくなる。これらの酸化物半導体の多くは、いわゆるワイドギャップ半導体であり、可視光に対して透明である。このため、ワイドギャップ半導体である酸化物半導体を用いることにより、透明な負性抵抗素子を実現することができる。
et al.,J.Appl.Phys.88,6545(2000)、ＳｒＴｉＯ3 についてはY.Nakano and N.Ichinose,J.Mater.Res.5,2910(1990)、ＢａＴｉＯ3 についてはT.R.N.Kutty and V.Ravi,Appl.Phys.Lett.59,2691(1991) 、ＴｉＯ2 −ＷＯ3 複合体についてはWen-Bin Su et al.,J.Appl.Phys.92,4779(2002) 、ＴｉＯ2 −ＣａＣｕ3 Ｔｉ4 Ｏ12複合体についてはYuan-Hua Lin et.al.,Appl.Phys.Lett.88,172902(2006)参照。) 。また、これらの材料にＢｉ2 Ｏ3 、Ｓｂ2 Ｏ2 、ＣｏＯ、Ｎｂ2 Ｏ5 、Ｃｒ2 Ｏ3 、Ｔａ2 Ｏ5 、Ｖ2 Ｏ5 、ＭｎＯ2 、ＣｕＯなどを混合することにより二重ショットキー障壁が形成されやすくなる。これらの酸化物半導体の多くは、いわゆるワイドギャップ半導体であり、可視光に対して透明である。このため、ワイドギャップ半導体である酸化物半導体を用いることにより、透明な負性抵抗素子を実現することができる。
第２の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る負性抵抗素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る負性抵抗素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
基板は、典型的には、少なくともその表面層が絶縁物質から成るか、全体が絶縁物質から成るものであるが、これに限定されるものではない。基板は、具体的には、例えば、各種の半導体基板（導電性または非導電性）の表面に酸化膜、窒化膜などの絶縁膜が形成されたもの、石英基板、サファイア基板、ガラス基板などであるが、これに限定されるものではない。基板上に形成するマスク材からなる微粒子層は、後に酸化物半導体を堆積させる際のテンプレートとして用いられ、シャドーマスクとなるものであり、典型的には、最密充填構造で微粒子が配列したものであるが、これに限定されるものではない。この微粒子層を構成するマスク材としては、各種のものを用いることができるが、好適には、容易に除去することができるもの、特に有機物質が用いられ、最も好適にはポリスチレンが用いられる。この微粒子は一般的には球状であり、その径は形成すべきナノドットの径に応じて適宜選択される。
微粒子層が形成された基板の面の法線に対して傾斜した方向から、好適には基板をその中心の周りに自転させながら、微粒子層から成るテンプレートをシャドーマスクとして基板上に酸化物半導体を堆積させることにより、微粒子の間の隙間の部分の基板上に細線状に堆積させることができる。一方、微粒子層が形成された基板の面の法線にほぼ平行な方向から、好適には基板をその中心の周りに自転させながら、微粒子層から成るテンプレートをシャドーマスクとして基板上に酸化物半導体を堆積させることにより、最近接の三つの微粒子の間の隙間の部分の基板上にドット状に堆積させることができる。これらの工程の実施の順序は問わないが、好適には、微粒子層が形成された基板の面の法線に対して傾斜した方向から基板上に酸化物半導体を堆積させた後、微粒子層が形成された基板の面の法線にほぼ平行な方向から基板上に酸化物半導体を堆積させる。
上述のようにして酸化物半導体を堆積させた後、微粒子層を溶解などにより除去する。このとき、この微粒子層上に堆積された酸化物半導体が除去される。こうして、基板上に酸化物半導体から成る細線ネットワークが形成される。この後、この細線ネットワークが形成された基板を熱処理する。堆積直後の酸化物半導体は一般的に結晶性が悪く、通常はアモルファスまたは多結晶であるが、この熱処理により、酸化物半導体のナノドットが二重ショットキー障壁を介して接合した多重ナノドット構造体が形成されるとともに、各ナノドットが結晶化して単結晶またはそれに近い結晶状態にすることができる。この熱処理は、好適には、ＲＴＡ（Rapid Thermal Annealing)装置による急速熱処理やレーザーアニールにより行うが、これに限定されるものではない。
第２の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第２の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第３の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする単電子トンネル素子である。
この単電子トンネル素子は、例えば、単電子トランジスタ、単電子ポンプ、単電子メモリなどである。ワイドギャップ半導体である酸化物半導体を用いることにより、透明単電子トランジスタ、透明単電子ポンプ、透明単電子メモリなどを実現することができる。
第３の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする単電子トンネル素子である。
この単電子トンネル素子は、例えば、単電子トランジスタ、単電子ポンプ、単電子メモリなどである。ワイドギャップ半導体である酸化物半導体を用いることにより、透明単電子トランジスタ、透明単電子ポンプ、透明単電子メモリなどを実現することができる。
第３の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第４の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る単電子トンネル素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第４の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る単電子トンネル素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第４の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３の発明に関連して説明したことが成立する。
第５の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする光センサである。
この光センサでは、多重ナノドット構造体により構成されたチャネル領域が受光部となり、このチャネル領域は、ナノドットに用いられる酸化物半導体の禁制帯幅（バンドギャップ）に対応する波長以下の波長の光（典型的には紫外光）を吸収し、ナノドットの内部に電子を生成する。ナノドットに用いる酸化物半導体を変えれば、吸収する光の波長を変えることができる。このため、波長識別光センサや、光により変調する論理素子などを実現することができる。
第５の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成ることを特徴とする光センサである。
この光センサでは、多重ナノドット構造体により構成されたチャネル領域が受光部となり、このチャネル領域は、ナノドットに用いられる酸化物半導体の禁制帯幅（バンドギャップ）に対応する波長以下の波長の光（典型的には紫外光）を吸収し、ナノドットの内部に電子を生成する。ナノドットに用いる酸化物半導体を変えれば、吸収する光の波長を変えることができる。このため、波長識別光センサや、光により変調する論理素子などを実現することができる。
第５の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第６の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る光センサの製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第６の発明においては、上記以外のことについては、その性質に反しない限り、第１、第２および第５の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る光センサの製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第６の発明においては、上記以外のことについては、その性質に反しない限り、第１、第２および第５の発明に関連して説明したことが成立する。
第７の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有することを特徴とする機能素子である。
この機能素子には、負性抵抗素子、単電子トンネル素子、光センサなどのほか、およそ多重ナノドット構造体を利用するものである限り、各種のもの（電子素子、受光素子、発光素子など）が含まれ、電界効果トランジスタの構成を有するものに限定されず、多重ナノドット構造体をチャネル領域に用いるものにも限定されない。
第７の発明においては、上記以外のことについては、その性質に反しない限り、第１、第３および第５の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有することを特徴とする機能素子である。
この機能素子には、負性抵抗素子、単電子トンネル素子、光センサなどのほか、およそ多重ナノドット構造体を利用するものである限り、各種のもの（電子素子、受光素子、発光素子など）が含まれ、電界効果トランジスタの構成を有するものに限定されず、多重ナノドット構造体をチャネル領域に用いるものにも限定されない。
第７の発明においては、上記以外のことについては、その性質に反しない限り、第１、第３および第５の発明に関連して説明したことが成立する。
第８の発明は、
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有する機能素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第８の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５および第７の発明に関連して説明したことが成立する。
酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有する機能素子の製造方法であって、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有することを特徴とするものである。
第８の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５および第７の発明に関連して説明したことが成立する。
上述のように構成されたこの発明においては、酸化物半導体を用いた多重ナノドット構造体は、例えば、微粒子層から成るテンプレートの形成、酸化物半導体の堆積、熱処理などにより容易に作製することができるので、作製プロセスが簡単で済み、使用できる基板材料も広範にわたり、これらの中から必要に応じて選ぶことができる。また、ナノドットの径を実現が容易な６０ｎｍ以下あるいは２０ｎｍ以下にすることにより液体窒素温度温度あるいは常温でエラーを生じることなく安定に動作可能である。また、ナノドットに用いる酸化物半導体の多くはワイドギャップ半導体であるので、ノイズに強く、光、磁場、宇宙線などの影響をなくすことができる。
この発明によれば、簡単なプロセスにより低コストで製造することができ、基板選択性も高く、常温を含むより高温で動作可能でしかもノイズにも強い負性抵抗素子、単電子トンネル素子、光センサなどの各種の機能素子を容易に実現することができる。また、ワイドギャップ半導体である酸化物半導体を用いることによって、これらの素子を透明に構成することもできる。
以下、この発明の一実施形態について図面を参照しながら説明する。
図４はこの発明の一実施形態によるトンネル負性抵抗素子を示し、図４Ａは平面図、図４Ｂは断面図、図４Ｃはこのトンネル負性抵抗素子の多重ナノドット構造体の詳細構造を示す一部拡大平面図である。
図４ＡおよびＢに示すように、このトンネル負性抵抗素子においては、導電性の基板１１上にゲート絶縁膜１２が設けられており、このゲート絶縁膜１２上にチャネル領域となる多重ナノドット構造体１３が設けられている。この多重ナノドット構造体１３上にはソース電極１４およびドレイン電極１５が互いに対向し、かつ互いに所定間隔離れて設けられている。この場合、導電性の基板１１からなるゲート電極、ゲート絶縁膜１２、チャネル領域としての多重ナノドット構造体１３、ソース電極１４およびドレイン電極１５によりバックゲート構造のＭＯＳＦＥＴが構成されている。
図４はこの発明の一実施形態によるトンネル負性抵抗素子を示し、図４Ａは平面図、図４Ｂは断面図、図４Ｃはこのトンネル負性抵抗素子の多重ナノドット構造体の詳細構造を示す一部拡大平面図である。
図４ＡおよびＢに示すように、このトンネル負性抵抗素子においては、導電性の基板１１上にゲート絶縁膜１２が設けられており、このゲート絶縁膜１２上にチャネル領域となる多重ナノドット構造体１３が設けられている。この多重ナノドット構造体１３上にはソース電極１４およびドレイン電極１５が互いに対向し、かつ互いに所定間隔離れて設けられている。この場合、導電性の基板１１からなるゲート電極、ゲート絶縁膜１２、チャネル領域としての多重ナノドット構造体１３、ソース電極１４およびドレイン電極１５によりバックゲート構造のＭＯＳＦＥＴが構成されている。
導電性の基板１１としては、例えば、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板などの各種の半導体基板や、Ｎｉ基板などの各種の金属基板や、ＩＴＯ基板、フッ素ドープＳｎＯ2 基板などを用いることができるが、これに限定されるものではない。この基板１１の裏面には、必要に応じて、導電性の高い金属、例えばＡｕ、Ａｌなどからなる電極（図示せず）が設けられる。
ゲート絶縁膜１２としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯＮ膜、Ｔａ2 Ｏ5 膜、ＴｉＯ2 膜、ＳｒＴｉＯ3 膜、これらの複合膜などを用いることができるが、これに限定されるものではない。
ゲート絶縁膜１２としては、例えば、ＳｉＯ2 膜、ＳｉＮ膜、ＳｉＯＮ膜、Ｔａ2 Ｏ5 膜、ＴｉＯ2 膜、ＳｒＴｉＯ3 膜、これらの複合膜などを用いることができるが、これに限定されるものではない。
図４Ｃに示すように、多重ナノドット構造体１３においては、酸化物半導体から成る多数のナノドット１３ａが、基板１１の面に平行な面内において、二重ショットキー障壁１３ｂを介して互いに接合している。この多重ナノドット構造体１３におけるエネルギーバンド図は図３に示すものと同様である。この場合、ナノドット１３ａは、蜂の巣状に二次元的に配置されている。ナノドット１３ａの径は、必要に応じて選ばれるが、好適には６０ｎｍ以下、より好適には３０ｎｍ以下、さらに好適には２０ｎｍ以下に選ばれる。ナノドット１３ａを構成する酸化物半導体としては、例えば、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｇａ、Ｉｎ、ＢｉおよびＳｒから成る群より選ばれた少なくとも一種類以上の元素を含むものを用いることができ、具体的には、すでに挙げたものの中から必要に応じて選ぶことができるが、これに限定されるものではない。
ソース電極１４およびドレイン電極１５は多重ナノドット構造体１３にオーミック接触しており、従来公知の電極金属、例えばＡｕなどから成るが、これに限定されるものではない。ソース電極１４およびドレイン電極１５間の間隙の長さ、すなわちチャネル長は必要に応じて選ばれる。
次に、このトンネル負性抵抗素子の製造方法について説明する。
まず、図５Ａに示すように、基板１１上に熱酸化法、化学気相成長（ＣＶＤ）法、真空蒸着法などの従来公知の成膜法によりゲート絶縁膜１２を形成する。
次に、図５Ｂに示すように、このゲート絶縁膜１２上に、所定のマスク材からなる球状の微粒子２１ａが最密充填構造に配列した微粒子層２１を形成する。
次に、図６Ａに示すように、こうして微粒子層２１が形成された基板１１の裏面をホルダー２２に保持し、この基板１１の面の法線に対して傾斜した方向、例えば５〜２０度傾斜した方向から、ホルダー２２を回転させて基板１１を自転させながら、パルスレーザーデポジッション（ＰＬＤ）法により基板１１上に酸化物半導体を堆積させる。このＰＬＤ法は、高エネルギーのレーザービームをターゲット２３に照射することによってターゲット物質を光解離させ、それを基板に蒸着する方法であり、結晶品質が高く、ターゲットの組成を反映した薄膜を容易に作製することができる利点を有する。このとき、この酸化物半導体は、微粒子層２１から成るテンプレートがシャドーマスクとなることにより、微粒子層２１の最密充填構造に配列した微粒子２１ａの間の隙間の部分のゲート絶縁膜１２上に細線状に堆積する。ここで、互いに隣接する微粒子２１ａの間の隙間に堆積した酸化物半導体は図４Ｃにおいて楕円で示されたナノドット１３ａになるものである。
まず、図５Ａに示すように、基板１１上に熱酸化法、化学気相成長（ＣＶＤ）法、真空蒸着法などの従来公知の成膜法によりゲート絶縁膜１２を形成する。
次に、図５Ｂに示すように、このゲート絶縁膜１２上に、所定のマスク材からなる球状の微粒子２１ａが最密充填構造に配列した微粒子層２１を形成する。
次に、図６Ａに示すように、こうして微粒子層２１が形成された基板１１の裏面をホルダー２２に保持し、この基板１１の面の法線に対して傾斜した方向、例えば５〜２０度傾斜した方向から、ホルダー２２を回転させて基板１１を自転させながら、パルスレーザーデポジッション（ＰＬＤ）法により基板１１上に酸化物半導体を堆積させる。このＰＬＤ法は、高エネルギーのレーザービームをターゲット２３に照射することによってターゲット物質を光解離させ、それを基板に蒸着する方法であり、結晶品質が高く、ターゲットの組成を反映した薄膜を容易に作製することができる利点を有する。このとき、この酸化物半導体は、微粒子層２１から成るテンプレートがシャドーマスクとなることにより、微粒子層２１の最密充填構造に配列した微粒子２１ａの間の隙間の部分のゲート絶縁膜１２上に細線状に堆積する。ここで、互いに隣接する微粒子２１ａの間の隙間に堆積した酸化物半導体は図４Ｃにおいて楕円で示されたナノドット１３ａになるものである。
次に、図６Ｂに示すように、微粒子層２１が形成された基板１１に対し、この基板１１の面の法線にほぼ平行な方向から、ホルダー２２を回転させて基板１１を自転させながら、ＰＬＤ法により、基板１１上に再び酸化物半導体を堆積させる。このとき、この酸化物半導体は、微粒子層２１から成るテンプレートが再びシャドーマスクとなることにより、微粒子層２１の最密充填構造に配列した最近接の三つの微粒子２１ａの間の隙間のゲート絶縁膜１２上にドット状に堆積する。この最近接の三つの微粒子２１ａの間の隙間に堆積した酸化物半導体は図４Ｃにおいて円で示されたナノドット１３ａになるものである。
上述のようにして堆積される酸化物半導体は、アモルファスのゲート絶縁膜１２上に堆積されることにより、一般にアモルファスか多結晶の状態にある。
上述のようにして堆積される酸化物半導体は、アモルファスのゲート絶縁膜１２上に堆積されることにより、一般にアモルファスか多結晶の状態にある。
ここで、上述のようにして基板１１の面の法線に対して傾斜した方向から堆積される酸化物半導体のパターン形状および基板１１の面の法線に平行な方向から堆積される酸化物半導体のパターン形状を具体的に説明する。図７に、一例として、微粒子層２１が形成された基板１１の面の法線に対して５度傾斜した方向から、基板１１を自転させながら酸化物半導体を堆積させた状態を示す。符号２４が酸化物半導体を示す。図８にこうして酸化物半導体２４を堆積させた後に微粒子層２１を除去した状態を示す。ここで、図７Ａおよび図８Ａは断面図、図７Ｂおよび図８Ｂは平面図を示す。酸化物半導体２４は細線状になっている。堆積方向が基板１１の面の法線に対して５度より小さくなると、酸化物半導体２４はドット状になり、細線が形成されにくくなる。図９に、微粒子層２１が形成された基板１１の面の法線に対して２０度傾斜した方向から、基板１１を自転させながら酸化物半導体２４を堆積させた状態を示す。図１０にこうして酸化物半導体２４を堆積させた後に微粒子層２１を除去した状態を示す。ここで、図９Ａおよび図１０Ａは断面図、図９Ｂおよび図１０Ｂは平面図を示す。酸化物半導体２４は細線状になっている。堆積方向が基板１１の面の法線に対して２０度より大きくなると、微粒子層２１によるシャドー効果により、細線状の酸化物半導体２４の形成が難しくなる。堆積方向を基板１１の面の法線に対して５〜２０度の範囲内で変えると、細線状の酸化物半導体２４の最も狭い部分の幅を変化させることができる。さらに、図１１に、微粒子層２１が形成された基板１１の面の法線に平行な方向から、基板１１を自転させながら酸化物半導体２４を堆積させた状態を示す。図１２にこうして酸化物半導体２４を堆積させた後に微粒子層２１を除去した状態を示す。ここで、図１１Ａおよび図１２Ａは断面図、図１１Ｂおよび図１２Ｂは平面図を示す。酸化物半導体２４はドット状になっている。
次に、微粒子層２１を溶解などにより除去することにより、その上に堆積された酸化物半導体２４を除去する（リフトオフ）。この結果、図１３Ａに示すように、酸化物半導体２４からなるナノ細線ネットワーク２５が形成される。
次に、こうして酸化物半導体２４から成るナノ細線ネットワーク２５が形成された基板１１を酸化物半導体２４の焼結が起きる温度に加熱して熱処理を行う。この熱処理は急速熱処理により行うのが望ましい。この熱処理により、このナノ細線ネットワーク２５が、図１３Ｂに示すように、酸化物半導体２４から成る複数のナノドット１３ａが二重ショットキー障壁１３ｂを介して互いに接合した状態になるとともに、各ナノドット１３ａが結晶化して単結晶またはそれに近い状態となり、多重ナノドット構造体１３が形成される。
次に、こうして酸化物半導体２４から成るナノ細線ネットワーク２５が形成された基板１１を酸化物半導体２４の焼結が起きる温度に加熱して熱処理を行う。この熱処理は急速熱処理により行うのが望ましい。この熱処理により、このナノ細線ネットワーク２５が、図１３Ｂに示すように、酸化物半導体２４から成る複数のナノドット１３ａが二重ショットキー障壁１３ｂを介して互いに接合した状態になるとともに、各ナノドット１３ａが結晶化して単結晶またはそれに近い状態となり、多重ナノドット構造体１３が形成される。
次に、こうして形成された多重ナノドット構造体１３上にソース電極１４およびドレイン電極１５を形成する。これらのソース電極１４およびドレイン電極１５は、多重ナノドット構造体１３上に電子線リソグラフィー、フォトリソグラフィーなどにより所定形状のレジストパターンを形成し、全面に電極金属を真空蒸着法などにより堆積させた後、レジストパターンをその上に堆積した電極金属とともに除去（リフトオフ）することにより形成してもよいし、多重ナノドット構造体１３の全面に電極金属を真空蒸着法などにより堆積させた後、この電極金属膜をエッチングによりパターニングすることにより形成してもよい。
以上のプロセスにより、図４に示すトンネル負性抵抗素子が製造される。
以上のプロセスにより、図４に示すトンネル負性抵抗素子が製造される。
〈実施例〉
基板１１としてｎ型Ｓｉ基板を用い、このｎ型Ｓｉ基板の表面を熱酸化することにより厚さ３００ｎｍのＳｉＯ2 膜を形成してゲート絶縁膜１２とした。
こうして形成したゲート絶縁膜１２上に粒径３００ｎｍのポリスチレン球から成る微粒子２１ａが最密充填構造で二次元的に単層配列化した微粒子層２１を形成した。この微粒子２１ａの単層配列化には水面配列法を用いた（Matsumoto et al.,Science,291,854(2001 参照。) 。具体的には、粒径３００ｎｍのポリスチレン球が分散した水にエタノールを約１：１の比率で混合し、それを容器（皿）の純水に滴下すると水面にポリスチレン球が単層配列化するので、これをゲート絶縁膜１２上に付着させる。図１４ＡおよびＢに、単層配列化した粒径３００ｎｍのポリスチレン球の走査型電子顕微鏡（ＳＥＭ）像を示し、図１４Ｂは図１４Ａの一部を拡大したものである。ＳＥＭ観察の結果、ミリメートルオーダーで単一方向に配列したドメインの形成が確認された。また、この単層配列化したポリスチレン球は、その領域が容器全体に広がっているので、１０ｃｍ以上のサイズの基板１１上においても単層配列化が可能である。
基板１１としてｎ型Ｓｉ基板を用い、このｎ型Ｓｉ基板の表面を熱酸化することにより厚さ３００ｎｍのＳｉＯ2 膜を形成してゲート絶縁膜１２とした。
こうして形成したゲート絶縁膜１２上に粒径３００ｎｍのポリスチレン球から成る微粒子２１ａが最密充填構造で二次元的に単層配列化した微粒子層２１を形成した。この微粒子２１ａの単層配列化には水面配列法を用いた（Matsumoto et al.,Science,291,854(2001 参照。) 。具体的には、粒径３００ｎｍのポリスチレン球が分散した水にエタノールを約１：１の比率で混合し、それを容器（皿）の純水に滴下すると水面にポリスチレン球が単層配列化するので、これをゲート絶縁膜１２上に付着させる。図１４ＡおよびＢに、単層配列化した粒径３００ｎｍのポリスチレン球の走査型電子顕微鏡（ＳＥＭ）像を示し、図１４Ｂは図１４Ａの一部を拡大したものである。ＳＥＭ観察の結果、ミリメートルオーダーで単一方向に配列したドメインの形成が確認された。また、この単層配列化したポリスチレン球は、その領域が容器全体に広がっているので、１０ｃｍ以上のサイズの基板１１上においても単層配列化が可能である。
次に、基板１１の法線に対して５〜２０度傾斜した方向からこの基板１１を自転させながらこの基板１１上にＰＬＤ法によりＺｎＯを堆積させた後、基板１１の法線に平行な方向からこの基板１１を自転させながらこの基板１１上にＰＬＤ法により再びＺｎＯを堆積させた。これらのＰＬＤ法による堆積時の雰囲気としては酸素雰囲気を用いた。ターゲット２３としては、純度９９．９９％のＺｎＯ粉末を直径２０ｍｍのタブレットに圧粉成形後、８００℃で３時間焼成したものを用いた。ＺｎＯの堆積条件は、レーザー出力２００ｍＪ、レーザー繰り返し周波数５Ｈｚ、酸素圧力５×１０-4Ｔｏｒｒとし、基板温度は室温とした。こうして作製されたＺｎＯナノ細線ネットワークの厚さは約５ｎｍであった。また、このＺｎＯナノ細線ネットワークはＳｉＯ2 膜上に室温成長されたため、Ｘ線回折でもほとんど結晶化が観測されず、アモルファスに近い状態にあった。図１５Ａに、このＺｎＯナノ細線ネット構造のＡＦＭ像を示す。
次に、このＺｎＯナノ細線ネットワークが形成された基板１１をＲＴＡ装置により、大気中、加熱温度７００℃、昇温速度８０℃／ｓ、加熱時間５秒の条件で急速熱処理することにより、図１５Ｂに示すように、高さ５ｎｍ、幅５〜１５ｎｍまでＺｎＯナノドットを微細化させた。こうしてＺｎＯ多重ナノドット構造体が形成された。図１６は熱処理後のＺｎＯ多重ナノドット構造体の三次元像を示す。このとき、ランダム配列でＺｎＯナノドットを多重化した方が電子の伝導経路が複雑化するため、負性抵抗効果の室温発現には効果的であると考えられる。
次に、このＺｎＯ多重ナノドット構造体上に電子線リソグラフィにより所定形状のレジストパターンを形成し、その上から真空蒸着法などによりＡｕを堆積させた後、レジストパターンをその上に堆積されたＡｕ膜とともに除去する（リフトオフ）。こうして、Ａｕからなるソース電極１４およびドレイン電極１５が形成された。これらのソース電極１４およびドレイン電極１５の間の距離（チャネル長）は５００ｎｍとした。
以上のプロセスにより、ＺｎＯ多重ナノドット構造体をチャネル領域とするバックゲート構造のＭＯＳＦＥＴからなるトンネル負性抵抗素子が製造された。
以上のプロセスにより、ＺｎＯ多重ナノドット構造体をチャネル領域とするバックゲート構造のＭＯＳＦＥＴからなるトンネル負性抵抗素子が製造された。
図１７に、熱処理前後におけるＺｎＯ多重ナノドット構造体の電流（Ｉ）−電圧（Ｖ）特性を示す。このＩ−Ｖ特性から、ＺｎＯ多重ナノドット構造体の導電性は熱処理前の１０００倍になっていることが確認された。このことは、ＺｎＯナノ細線ネットワークがアモルファス状態から結晶状態に変化したことを意味している。このとき、Ｉ−Ｖ特性をlog-log プロットすると、図１８に示すように、高抵抗の領域と低抵抗の領域とで表される非線形伝導性が観測された。これはＺｎＯナノドットとＺｎＯナノドットとの間の結晶粒界で二重ショットキー障壁が形成されたことを示唆しており、２０Ｖ付近において障壁の閾値が観測できる。
図１９にこのトンネル負性抵抗素子のドレイン電流（Ｉd ）−ドレイン電圧（Ｖd ）特性を示す。ゲート電圧Ｖg は−４０Ｖとし、測定は室温で行った。図２０にこのトンネル負性抵抗素子のゲート電圧Ｖg を変化させたときのＩd −Ｖd 特性を示す。測定は室温で行った。図２０からわかるように、ゲート電圧Ｖg を負方向に増大させることによって負性抵抗性を示す階段状の電流変化が室温環境下においても観測できる。図２１に測定温度を変えたときのＩd −Ｖd 特性を示す。ゲート電圧Ｖg は−４０Ｖとした。図２１に示すように、この負性抵抗効果は、低温領域でより顕著なピークとして観測できることから、熱的な挙動ではなく、二重ショットキー障壁構造に起因した共鳴トンネル効果が働いているものと考えられる。
次に、単電子トンネリングを観測するため、このトンネル負性抵抗素子のコンダクタンス−ゲート電圧（Ｖg ）特性をドレイン電圧３００ｍＶ以下で測定した。測定温度は室温とした。測定結果を図２２に示す。図２２からわかるように、負のゲート電圧の領域において明瞭なピークおよびバレーを有する負性抵抗効果が観測された。
このトンネル負性抵抗素子は紫外光応答性も有する。図２３はこのトンネル負性抵抗素子のコンダクタンス特性の光照射依存性を示す。図２３からわかるように、紫外光を照射した場合、負性抵抗効果が発現する−１０Ｖ〜−２０Ｖの領域でコンダクタンスの急上昇が確認される。光源にはハロゲンランプを用いた。一方、白熱灯下ではコンダクタンスの急上昇は確認されない。これはＺｎＯの禁制帯幅（３．４ｅＶ）に起因しており、ＺｎＯはこのエネルギーに対応する３６５ｎｍ以下の光を吸収し、内部に電子を生成する。この機能を利用して禁制帯幅の異なる酸化物半導体を用いれば、波長識別光センサや、光を検知し、光により変調する論理素子が実現できる
このトンネル負性抵抗素子は紫外光応答性も有する。図２３はこのトンネル負性抵抗素子のコンダクタンス特性の光照射依存性を示す。図２３からわかるように、紫外光を照射した場合、負性抵抗効果が発現する−１０Ｖ〜−２０Ｖの領域でコンダクタンスの急上昇が確認される。光源にはハロゲンランプを用いた。一方、白熱灯下ではコンダクタンスの急上昇は確認されない。これはＺｎＯの禁制帯幅（３．４ｅＶ）に起因しており、ＺｎＯはこのエネルギーに対応する３６５ｎｍ以下の光を吸収し、内部に電子を生成する。この機能を利用して禁制帯幅の異なる酸化物半導体を用いれば、波長識別光センサや、光を検知し、光により変調する論理素子が実現できる
以上のように、この一実施形態によれば、ＺｎＯなどの酸化物半導体を用いることにより、多数のナノドット１３ａが一面内において二重ショットキー障壁１３ｂを介して互いに接合した多重ナノドット構造体１３を自己組織化法により容易に作製することができ、この多重ナノドット構造体１３によりチャネル領域が構成されたＭＯＳＦＥＴから成るトンネル負性抵抗素子を容易に実現することができる。このトンネル負性抵抗素子によれば、これまで実現し得なかった単電子トンネル素子、例えば単電子トランジスタ、単電子ポンプ、単電子メモリなどを低コストで大量生産することが可能となる。また、このトンネル負性抵抗素子は、ナノドット１３ａのドット径を６０ｎｍ以下とすることにより液体窒素温度でも動作させることができ、ナノドット１３ａのドット径を２０ｎｍ以下とすることにより室温でも動作させることができるため、早期の実用化が可能である。さらに、基板１１として透明基板を用い、多重ナノドット構造体１３にワイドギャップ半導体である酸化物半導体を用いることにより、透明性を生かしてトンネル負性抵抗素子を透明に構成することができ、透明単電子トランジスタ、透明単電子ポンプ、透明単電子メモリなどの透明単電子トンネル素子を実現することができる。また、多重ナノドット構造体１３に禁制帯幅の異なる酸化物半導体を用いることによって、波長識別光センサや光変調論理素子などを実現することができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態において挙げた数値、材料、構造、構成、形状、基板、配置などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、構成、形状、基板、配置などを用いてもよい。
例えば、上述の実施形態において挙げた数値、材料、構造、構成、形状、基板、配置などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、構成、形状、基板、配置などを用いてもよい。
１１…基板、１２…ゲート絶縁膜、１３…多重ナノドット構造体、１３ａ…ナノドット、１３ｂ…二重ショットキー障壁、１４…ソース電極、１５…ドレイン電極、２１…微粒子層、２２…ホルダー、２３…ターゲット、２４…酸化物半導体、２５…ナノ細線ネットワーク
Claims (4)
- 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る負性抵抗素子を製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する負性抵抗素子の製造方法。 - 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る単電子トンネル素子を製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する単電子トンネル素子の製造方法。 - 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体によりチャネル領域が構成された電界効果トランジスタから成る光センサを製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する光センサの製造方法。 - 酸化物半導体から成る複数のナノドットが一面内において二重ショットキー障壁を介して互いに接合した多重ナノドット構造体を有する機能素子を製造する場合に、
基板上にマスク材から成る微粒子層を形成する工程と、
上記微粒子層が形成された上記基板の面の法線に対して傾斜した方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層が形成された上記基板の面の法線にほぼ平行な方向から上記基板上に上記酸化物半導体を堆積させる工程と、
上記微粒子層を除去する工程と、
上記酸化物半導体が堆積された上記基板を熱処理する工程とを有する機能素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006173394A JP5168824B2 (ja) | 2006-06-23 | 2006-06-23 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006173394A JP5168824B2 (ja) | 2006-06-23 | 2006-06-23 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008004791A JP2008004791A (ja) | 2008-01-10 |
| JP5168824B2 true JP5168824B2 (ja) | 2013-03-27 |
Family
ID=39008925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006173394A Expired - Fee Related JP5168824B2 (ja) | 2006-06-23 | 2006-06-23 | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5168824B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4897743B2 (ja) * | 2008-06-19 | 2012-03-14 | 独立行政法人科学技術振興機構 | ２重量子ドット帯電型整流素子 |
| KR101217574B1 (ko) | 2009-06-16 | 2013-01-18 | 한국전자통신연구원 | 나노선 메모리 |
| JP5540263B2 (ja) * | 2009-08-28 | 2014-07-02 | 株式会社ブイ・テクノロジー | 半導体装置及びその製造方法 |
| KR20190006091A (ko) | 2009-10-29 | 2019-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8780629B2 (en) * | 2010-01-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| WO2011086871A1 (en) * | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8415731B2 (en) * | 2010-01-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor storage device with integrated capacitor and having transistor overlapping sections |
| KR101780748B1 (ko) | 2010-02-19 | 2017-09-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그 |
| WO2012061656A2 (en) * | 2010-11-03 | 2012-05-10 | De Rochemont L Pierre | Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof |
| KR101437779B1 (ko) | 2013-05-09 | 2014-09-12 | 한양대학교 산학협력단 | 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법 |
| JP6233772B2 (ja) * | 2013-08-30 | 2017-11-22 | 国立大学法人大阪大学 | 非線形素子 |
| CN106935501B (zh) * | 2016-10-19 | 2023-08-22 | 中国人民解放军国防科学技术大学 | 一种聚苯乙烯微球模板组装金颗粒制备单电子晶体管的方法 |
| CN110729348B (zh) * | 2019-10-29 | 2021-01-08 | 中国科学院半导体研究所 | 一种红外传感器及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969630A (ja) * | 1995-06-23 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 単一電子トンネル素子およびその製造方法 |
| JPH0982939A (ja) * | 1995-09-19 | 1997-03-28 | Toshiba Corp | 微細構造素子およびその製造方法 |
| JP3408401B2 (ja) * | 1997-05-30 | 2003-05-19 | シャープ株式会社 | 半導体記憶素子およびその製造方法 |
| JP2003243692A (ja) * | 2002-02-15 | 2003-08-29 | Fuji Xerox Co Ltd | 光検出器 |
| JP4096059B2 (ja) * | 2004-03-16 | 2008-06-04 | 独立行政法人産業技術総合研究所 | 光子検出器及びその製造方法 |
| JP4714829B2 (ja) * | 2004-08-12 | 2011-06-29 | 独立行政法人物質・材料研究機構 | 固体粒子充填方法 |
| JP4817093B2 (ja) * | 2004-08-20 | 2011-11-16 | 独立行政法人物質・材料研究機構 | 半導体ナノ構造体及びその作製方法 |
-
2006
- 2006-06-23 JP JP2006173394A patent/JP5168824B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008004791A (ja) | 2008-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5168824B2 (ja) | 負性抵抗素子の製造方法、単電子トンネル素子の製造方法、光センサの製造方法および機能素子の製造方法 | |
| Hsu et al. | Vertical p-type Cu-doped ZnO/n-type ZnO homojunction nanowire-based ultraviolet photodetector by the furnace system with hotwire assistance | |
| US9349802B2 (en) | Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same | |
| Acharyya et al. | A journey towards reliability improvement of TiO2 based resistive random access memory: a review | |
| EP1807913B1 (en) | Semiconductor device with tunable energy band gap | |
| JP5226174B2 (ja) | ナノ構造体、そのようなナノ構造体を有する電子機器およびナノ構造体を調製する方法 | |
| Bogorin et al. | Nanoscale rectification at the LaAlO3/SrTiO3 interface | |
| US8242676B2 (en) | Field emission device, field emission display device and methods for manufacturing the same | |
| Ratnikov et al. | Two-dimensional graphene electronics: current status and prospects | |
| Mahajan et al. | Gate-and light-tunable negative differential resistance with high peak current density in 1T-TaS2/2H-MoS2 T-junction | |
| KR100977189B1 (ko) | 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법 | |
| Xiong et al. | P‐Type 2D Semiconductors for Future Electronics | |
| KR20140077230A (ko) | 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자 | |
| Giraud et al. | Field effect transistors and phototransistors based upon p-type solution-processed PbS nanowires | |
| Kim et al. | Phase engineering of 2D materials | |
| Wang et al. | Ultraviolet nano-photodetector based on ZnS: Cl nanoribbon/Au Schottky junctions | |
| Labar et al. | Fabrication and Characterization of Back-to-Back Schottky Diode in Ni/ZnO/Ag Nanojunction | |
| JP4920596B2 (ja) | 急激な金属−絶縁体転移素子及びその製造方法 | |
| Azam et al. | Various applications of nanowires | |
| Zhou et al. | Surface traps-related nonvolatile resistive switching memory effect in a single SnO2: Sm nanowire | |
| Panigrahi et al. | Recombination-tunneling conduction in Cu-and S-doped ZnO nanorods’ core–shell junction: dependence of diode parameters on thermal annealing temperature and role of interfacial defects | |
| KR100276436B1 (ko) | 상온 단전자 소자 제작방법 | |
| Xie et al. | Emerging optoelectronic artificial synapses and memristors based on low-dimensional nanomaterials | |
| Dragoman et al. | Nanoelectronic Devices Enriching Moore’s Law | |
| KR102630721B1 (ko) | 복합 산화물 계면에서 전도성 상태의 저-전압 전자 빔 제어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |