JP5165828B2 - 炭素ナノチューブを用いるメモリ素子及びその製造方法 - Google Patents
炭素ナノチューブを用いるメモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP5165828B2 JP5165828B2 JP2003030273A JP2003030273A JP5165828B2 JP 5165828 B2 JP5165828 B2 JP 5165828B2 JP 2003030273 A JP2003030273 A JP 2003030273A JP 2003030273 A JP2003030273 A JP 2003030273A JP 5165828 B2 JP5165828 B2 JP 5165828B2
- Authority
- JP
- Japan
- Prior art keywords
- carbon nanotube
- film
- memory device
- charge storage
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/17—Memory cell being a nanowire transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
Description
【発明の属する技術分野】
本発明はメモリ素子及びその製造方法に係り、特に炭素ナノチューブ(カーボンナノチューブCarbon NanoTube;以下、CNTと略称する)を電荷移動チャネルとして備えるメモリ素子及びその製造方法に関する。
【0002】
【従来の技術】
半導体を用いたメモリ素子は、基本的な構成要素として、貯蔵された電荷を保存する役割をするキャパシタと、キャパシタからデータを読み出したりキャパシタにデータを書き込んだりする時の電流の通路を確保するためのスイッチの役割をするトランジスタとを有する。
【0003】
トランジスタに多量の電流を流すためには、トランジスタ自体が高いトランスコンダクタンス(gm)特性を有さなければならないので、最近では、高いトランスコンダクタンス特性を有するMOSFET(Metal Oxide Semiconductor Field-Effect Transistor)を半導体メモリ素子のスイッチング素子として用いる傾向がある。
【0004】
MOSFETは、多結晶質シリコンよりなるゲート電極と、ドーピングされた結晶質シリコンよりなるソース及びドレイン電極を基本的な構成要素として有するトランジスタである。
【0005】
MOSFETのトランスコンダクタンスは、同じ電圧条件でチャンネル長(L)、ゲート酸化膜の厚さ等に反比例し、表面移動度、ゲート酸化膜の誘電率及びチャンネルの幅(W)には比例する。これらの変数のうち、表面移動度及び酸化膜の誘電率等は材料、すなわち方向性を有するシリコンウェーハ、シリコン酸化膜等により既定の値であるため制御の対象とはならないので、高いトランスコンダクタンスを持たせるためには、チャンネルの幅と長さとの比(W/L ratio)を大きくするか、あるいは酸化膜を薄くしなければならない。
【0006】
しかし、高集積メモリ素子を製造するためにはMOSFETの物理的な寸法を縮小しなければならない。したがって、ゲート、ソース及びドレイン電極も小さくしなければならないが、これによって多様な問題点が発生する。
【0007】
例えば、ゲート電極が小さくなれば、ゲート電極の断面積が減少してトランジスタに大きな電気的抵抗を誘発する。ソース及びドレイン電極の小型化は厚さ、すなわち接合深さ(junction depths)の減少を誘発してさらに大きな電気的抵抗を招き、ソースとドレインとの距離を縮めてソース及びドレインの空乏層が相互当接するパンチスルー(punch through)現象を誘発して電流の調節が不能となる。また、前述したようなメモリ素子の寸法減少は電流の移動通路であるチャンネルの幅を70nm以下に減少させ、電流の円滑な流れを妨害してメモリ素子の誤動作を誘発する。
【0008】
すなわち、一般にMOSFETに基づいたメモリ素子は熱損失、電力消耗、電気的特性変動、電荷漏れなどの問題によって高密度メモリを実現することが困難である。
【0009】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は前記問題点を改善するためのものであって、メモリ素子の小型化による抵抗の増加がなく熱損失、電力消耗、電気的特性変動、電荷漏れの少ない高速の高集積メモリ素子及びその製造方法を提供することである。
【0010】
【課題を達成するための手段】
前記技術的な課題を達成するために本発明は、基板と、前記基板上に所定間隔離隔して位置し、電圧が印加されるソース電極及びドレイン電極と、前記ソース電極とドレイン電極とを連結し、電子移動のチャンネルとなるCNTと、前記CNTの上部に位置し、前記CNTから流入する電荷を貯蔵するメモリセルと、前記メモリセルの上部と接触し、前記CNTから前記メモリセルに流入する電荷量を調節するゲート電極と、を備えることを特徴とするCNTメモリ素子を提供する。
【0011】
好ましくは、前記基板はシリコン基板であり、前記基板の上部にシリコンオキシド膜が積層される。前記メモリセルは、前記CNTの上部に前記CNTと接触するように形成される第1絶縁膜と、前記第1絶縁膜の上部に蒸着され、電荷を貯蔵する電荷貯蔵膜と、前記電荷貯蔵膜の上部に形成され、前記ゲート電極と接触する第2絶縁膜と、を備える。前記第1絶縁膜は前記電荷貯蔵膜とほぼ同じ厚さを有し、前記第2絶縁膜は前記電荷貯蔵膜より約2倍の厚さを有することが望ましい。前記第1及び第2絶縁膜はシリコンオキシド膜よりなり、前記電荷貯蔵膜はシリコン膜またはシリコン窒化膜よりなる。前記電荷貯蔵膜は15nm以下の厚さを有することが望ましい。前記電荷貯蔵膜は、好ましくは、電荷貯蔵物質で充填される複数のナノドットが配される多孔膜である。
【0012】
また、前記メモリセルは、前記ゲート電極の下部に形成され、前記ゲート電極と接触する第3絶縁膜と、前記第3絶縁膜の下部に形成され、前記CNTと接触し、電荷貯蔵物質で充填される複数のナノドットが配される多孔膜と、を備える。前記第3絶縁膜は、好ましくは、前記多孔膜より約2倍の厚さを有するか、あるいはほぼ同じ厚さを有しうる。前記第3絶縁膜はシリコンオキシド膜であり、前記電荷貯蔵物質はシリコンまたはシリコン窒化物である。前記多孔膜はアルミニウムオキシド膜である。前記ナノドットは15nm以下の直径を有することが望ましい。
【0013】
また、前記技術的な課題を達成するために本発明は、基板上にCNTを成長させた後、前記CNTを電荷移動チャンネルとするソース電極とドレイン電極とをCNTと接触するように形成する第1段階と、前記CNT、前記ソース電極及びドレイン電極の上部に第1絶縁膜、電荷貯蔵膜及び第2絶縁膜を順次に蒸着した後、フォトリソグラフィ工程を用いてパターニングして前記CNTと接触するメモリセルを形成する第2段階と、前記第2絶縁膜の上部に金属層を蒸着した後、フォトリソグラフィ工程を用いてパターニングして前記CNTから前記電荷貯蔵膜に流入する電荷量を調節するゲート電極を形成する第3段階と、を含むことを特徴とするCNTメモリ素子の製造方法を提供する。
【0014】
あるいは、基板上に炭素ナノチューブを成長させた後、前記炭素ナノチューブを電荷移動チャンネルとするソース電極とドレイン電極とを炭素ナノチューブと接触するように形成する第1段階と、前記炭素ナノチューブ、前記ソース及びドレイン電極の上部に第1絶縁膜を蒸着し、陽極酸化してからエッチングして第1絶縁膜が酸化されて形成される複数のナノドットを有する多孔膜を形成する第2段階と、前記多孔膜の上部に電荷貯蔵物質を蒸着した後、エッチングして前記ナノドットに電荷貯蔵物質を充填する第3段階と、前記多孔膜の上部に第2絶縁膜を蒸着した後、フォトリソグラフィ工程を用いて前記第1絶縁膜、多孔膜及び第2絶縁膜をパターニングしてメモリセルを形成する第4段階と、前記第2絶縁膜の上部に金属層を蒸着した後、フォトリソグラフィ工程を用いてパターニングして前記炭素ナノチューブから前記多孔膜に流入する電荷量を調節するゲート電極を形成する第5段階と、を含むことを特徴とする炭素ナノチューブメモリ素子の製造方法を提供する。
【0015】
前記第1段階において、好ましくは、前記基板の上面に絶縁層を形成し、前記絶縁層の上面にCNTを成長させる。前記基板はシリコンであり、前記絶縁層はシリコンオキシドである。前記第1段階において、前記ソース電極とドレイン電極とを電子ビームリソグラフィで形成する。前記第2段階において、前記第1絶縁膜と前記貯蔵膜とをほぼ同じ厚さに蒸着し、前記第2絶縁膜は前記多孔膜より約2倍の厚さに蒸着することが望ましい。前記第1及び第2絶縁膜はシリコンオキシドよりなる。前記電荷貯蔵膜はシリコンまたはシリコン窒化物よりなる。
【0016】
前記電荷貯蔵膜は15nm以下の厚さに形成することが望ましい。前記第1段階において、前記第1絶縁膜を全て酸化させて複数のナノドットを有する多孔膜に形成することが望ましい。
【0017】
本発明は、CNTを電荷移動チャンネルとして用いるので半導体メモリ素子のドーピング工程を必要とせず、電気伝導度、熱伝導度の大きなCNTを用いるので、メモリ素子の高集積による抵抗の増加問題または誤動作の問題が解決される。また、電荷を貯蔵する電荷貯蔵膜またはナノドットが形成される多孔膜を有するメモリセルを備えるメモリ素子を形成するので、高効率の高集積メモリ素子を実現することができる。
【0018】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の実施例に係るメモリ素子及びその製造方法を詳細に説明する。
【0019】
図1は、本発明の実施例に係るメモリ素子を示す斜視図である。図1を参照すれば、本発明の実施例に係るメモリ素子は、基板11と、前記基板11上に積層された絶縁層13と、前記絶縁層13上に所定間隔に離隔して位置し、金属よりなるソース電極15及びドレイン電極17と、前記ソース電極15及びドレイン電極17を連結し、電子移動チャンネルとなるCNT21と、前記CNT21と接触するように位置し、前記CNT21から流入する電子を貯蔵するメモリセル23と、前記メモリセル23に接触して前記電子の移動を制御するゲート電極19と、を備える。
【0020】
図面においてソース及びドレイン電極15、17が基板11の上部に位置しているが、ソースドレイン電極15、17が基板11の内部に位置しても良い。この場合、CNT21は基板11の内部やその表面に接して位置することになる。
【0021】
基板11はシリコン基板であり、その上部に積層された絶縁層13はシリコンオキシドであることが一般的である。
【0022】
ソース及びドレイン電極15、17はTi、Au等の金属よりなり、ゲート電極19はポリシリコン等の金属よりなる。また、前記トランジスタ構造はフォトリソグラフィ、eビームリソグラフィ、エッチング、酸化、薄膜蒸着のような公知の半導体工程によってなされる。
【0023】
CNT21は、炭素の同素体として各炭素原子が他の炭素原子と結合して形成された六角形の蜂巣状であるが、これは複数の炭素原子が結合して形成された黒鉛面がナノサイズの直径で丸く巻かれた形をなしている。CNT21は黒鉛面の巻かれる角度及び構造によって金属または半導体の特性を示し、このようなCNTの特性を用いた研究が先端産業分野、特にナノ技術産業分野で活発に進められている。
【0024】
CNTは、その電気的な性質によって相異なる2種のCNTに分けられる。すなわち、ゲート電圧に関係なく、電流電圧特性が線形関係を示す金属性CNTと、ゲート電圧に大きく影響され、電流電圧特性が非線形関係を示す半導体特性のCNTとに分けられる。
【0025】
本発明の実施例に係るメモリ素子に用いられるCNT21は半導体特性のCNTであって、ゲート電極19に印加される電圧によってCNT21を通じて移動する電子の流れ、すなわち電流が制御される。
【0026】
CNT21は電気放電法、レーザー蒸着法、プラズマ化学気相蒸着法(Plasma Enhanced Chemical Vapor Deposition:PECVD)、熱化学気相蒸着法、気相合成法などを用いて製造することができる。
【0027】
本発明の実施例に係るメモリ素子に使われる第1メモリセル、第2メモリセル及び第3メモリセルを各々図2、図3A及び図3Bに示している。
【0028】
図2は、本発明の実施例に係るメモリ素子に使われる第1メモリセルの断面図である。図2を参照すれば、本発明の実施例に係るメモリ素子に使われる第1メモリセル23は、第1及び第2絶縁膜20、24と電荷貯蔵膜22とよりなる。電荷貯蔵膜22は電荷、すなわち電子と正孔とを貯蔵し、第1及び第2絶縁膜20、24の間に形成される。第1及び第2絶縁膜20、24はシリコンオキシド(SiO2)よりなり、電荷貯蔵膜22はシリコン(Si)またはシリコン窒化物(Si3N4)よりなる。特に、Si3N4薄膜は多数の電荷を貯蔵できる低電位トラップサイトを提供する。
【0029】
第1メモリセル23の全体層の厚さは約60nmであり、電荷貯蔵膜22の厚さは約15nm以下であることが望ましい。電荷貯蔵膜22として用いられるシリコン膜またはシリコン窒化膜は、100nm以下の厚さで電子を貯蔵する機能を有することが確認された。ここで、第1絶縁膜20は、図1に示すCNT21から注入される電荷のトンネリングを容易にするように薄く形成することが望ましい。
【0030】
第2絶縁膜24はゲート電極19から電荷注入を抑制して電荷貯蔵膜22に貯蔵された電荷を長期間保持可能に厚く形成することが望ましい。例えば、第1絶縁膜20は7nmのオキシド薄膜で形成し、電荷貯蔵膜22は7nmのSi3N4薄膜で形成し、第2絶縁膜24は14nmのオキシド薄膜で形成することができる。すなわち、第1絶縁膜20、電荷貯蔵膜22及び第2絶縁膜24の厚さ比が1:1:2となるように形成してCNTから移動した電荷を電荷貯蔵膜22に長時間安定して保持することができる。
【0031】
図3Aは、本発明の実施例に係るメモリ素子に使われる第2メモリセルの断面図である。図示のように、本発明の実施例に係るメモリ素子に使われる第2メモリセル25は、前記ゲート電極19に接触するように形成される第3絶縁膜29と、前記第3絶縁膜29の下部に蒸着され、電荷貯蔵物質28が充填された複数のナノドット27が配される多孔膜26を含む。
【0032】
前記第3絶縁膜29はシリコンオキシドよりなり、電荷貯蔵物質28はシリコンまたはシリコン窒化物よりなる。望ましくは第3絶縁膜29を多孔膜26より厚くしてナノドット27の電荷貯蔵物質28を安定的に貯蔵することができる。
【0033】
図3Bは、本発明の実施例に係るメモリ素子に使われる第3メモリセル35を示す断面図である。本発明の実施例に係るメモリ素子に使われる第3メモリセル35は、第2メモリセル25の多孔膜26の下部に絶縁膜がさらに積層された構造であって、第4絶縁膜34と、電荷貯蔵物質38とが充填される複数のナノドット37が位置する多孔膜36と、第5絶縁膜34′とを備える。第4絶縁膜34は図1に示すゲート電極19からの電荷注入を抑制して電荷貯蔵物質38に保持された電荷を長時間保つために厚く形成されることが望ましく、第5絶縁膜34′はCNT21から電子または正孔が容易にトンネリングされて多孔膜36に移動するように薄く形成することが望ましい。
【0034】
図4は、図3Bに示す本発明の実施例に係るメモリ素子に用いられる第3メモリセル35において第4絶縁膜34はSiO2よりなり、多孔膜36及び第3絶縁膜34′はAl2O3よりなり、電荷貯蔵物質38はSi(またはSi3N4)よりなるSEM(Scanning Electron Microscopy)写真を示している。
【0035】
図5A及び図5Bは、本発明の実施例に係るメモリ素子でソース電極15とドレイン電極17とを連結するCNT21を示すSEM写真である。生成されたCNT21は原子力マイクロスコピーを用いて測定した結果、約3mmの直径を有すると測定された。
【0036】
図6Aないし6Iは、第1メモリセル23を備える本発明の実施例に係るメモリ素子を製造する方法を示す工程図である。
【0037】
まず、図6Aに示すように、基板11の上面に絶縁層13を蒸着した後、その上面にCNT21を成長させる。CVD技術により生成されるCNTパウダーはクロロホルム溶液に分散された後、絶縁層13上の複数の地点に塗布されてから乾燥される。図面では一領域上に形成された単一のCNT21だけを示している。
【0038】
次いで、図6Bに示すように、ソース及びドレイン電極を形成するための導電性物質層14、例えばAuまたはTiのような金属層よりなる物質層14を絶縁層13上に蒸着した後、マスク12aを導電性物質層14の上部に位置させ、電子ビームリソグラフィでパターニングする。パターニングの後に形成されたソース及びドレイン電極15、17をサーマルアニーリング(thermal annealing)して接触抵抗を減少させることが望ましい。例えば、真空環境で600℃に約30秒間急速アニーリングさせることができる。このような方式で形成されたソース及びドレイン電極15、17を、図6Cに示す。
【0039】
図6Dないし図6Fは、第1メモリセル23を蒸着する工程を示している。図6Dを参照すれば、ソース及びドレイン電極15、17と、ソース及びドレイン電極15、17間に両電極15、17を連結するCNT21の上部及び、絶縁層13の表面に第1絶縁膜20a、電荷貯蔵膜22a及び、第2絶縁膜24aを順次に蒸着してメモリセル23aを形成する。次いで、図6Eに示すように、上部にマスク12bを位置させて露光及び現像した後、図6Fに示すようにソース及びドレイン電極15、17とCNT21の上部に接触する第1メモリセル23を形成する。第1メモリセル23はオキシドよりなる第1絶縁膜20、SiまたはSi3N4よりなる電荷貯蔵膜22及び、オキシドよりなる第2絶縁膜24を含む。オキシド膜を形成するためにはSiH4及びO2ガスを混合してCVD法を用いて、Si3N4膜を形成するためにはSiH2Cl2及びNH3ガスを用いる。
【0040】
図6Gないし6Iは、ゲート電極を形成する工程を示している。図6Gを参照すれば、ゲート電極を形成するための金属層18を絶縁層13の表面に蒸着してソース及びドレイン電極15、17と、CNT21とメモリセル23とを塗布する。図6Hに示すように金属層18の上部にマスク12cを位置させて露光及び現像してエッチングすれば、図6Iに示すようにゲート電極19がパターニングされる。
【0041】
図7Aないし図7Eは、本発明の実施例に係るメモリ素子に採用される第3メモリセル35の工程図である。まず、図7Aに示すように、金属膜34′を酸化させれば、上部に金属膜34′の酸化膜36′が形成されるが、これに電気を加えて酸化させてエッチングすれば、図7Bに示すように複数のナノドット37が形成される多孔膜36が製造される。例えば、金属膜34′としてアルミニウムを使用する場合、これを硫酸溶液または燐酸溶液に入れて電気を加えて酸化させれば、図に示すような複数のナノドット37が形成される。このような酸化を陽極酸化という。アルミニウムが酸化されるとアルミナに形成され、体積が若干大きくなる。
【0042】
次いで、図7Cに示すように、この複数のナノドット37に電荷貯蔵膜22をなす物質として使われるシリコンまたはシリコン窒化物をCVD、スパッタリング等を用いて充填し、図7Dに示すように乾式エッチングすれば、電荷を捕集しうる多孔膜36が形成される。図7Eに示すように、上面に第4絶縁膜34を蒸着すれば、第3メモリセル35が完成される。このような第3メモリセル35を備えるメモリ素子を製造する方法は、図6Aないし図6Cに示すようにCNT21とソース及びドレイン電極15、17を形成した後、第3メモリセル35をCNT21の上部に形成し、第3メモリセル35の形成後、図6Gないし6Iに示すような工程を用いてゲート電極19を形成することができる。
【0043】
第2メモリセル25も類似した方法で形成されうる。第3メモリセル35を形成する工程で金属膜34′を完全に酸化させて複数のナノドット27を有する多孔膜26を形成し、ナノドット27に電荷貯蔵物質28を充填してエッチングした後、上部に第3絶縁膜29を蒸着すれば図3Aに示すような第2メモリセル25が形成される。
【0044】
本発明の実施例に係るメモリ素子において、ソース電極15を接地し、ドレイン電極17に正電圧を印加すればCNT21に電子が移動して電流が流れることになる。この際、ゲート電極19に、ドレイン電極17に与えられたドレイン電圧より高い所定のゲート電圧を印加すれば電子がCNT21からメモリセル23、25、35に移動して第1絶縁膜20または第5絶縁膜34′をトンネリングして電荷貯蔵膜22またはナノドット27、37に移動する。ゲート電圧とドレイン電圧とを適切に調節して電荷貯蔵膜22及びナノドット27、37に電子を貯蔵、消去及び流出して情報の記録、除去及び再生を行うことができる。
【0045】
図8Aは、単一の上部ゲート電極と、その下部に位置する多数のソース及びドレイン電極、CNTを含むメモリ素子の平面図である。図8Bは、図8Aの一ソース電極Sとドレイン電極D間にCNTが連結された写真を示している。
【0046】
本発明の実施例に係るメモリ素子はメモリセルを構成する貯蔵膜の材質と厚さ、多孔膜に配される複数のナノドットの直径と長さ及び、前記ナノチューブチャンネルを充填する物質の材質を適切に調節してゲート電圧及びソース−ドレイン電圧を適切に調整して揮発性または不揮発性メモリで動作させることができる。
【0047】
図9は、本発明の実施例に係るメモリ素子でゲート電圧が0Vから10Vに変動する場合、ソース及びドレイン電極間の電圧とソース及びドレイン電極間の電流との関係を示すグラフである。
【0048】
f1は、ゲート電圧が0Vである場合、ソース−ドレイン電圧Vsdの変化に関係なくソース−ドレイン電流Isdが0となることを示している。
【0049】
f2は、ゲート電圧が10Vである場合、ソース及びドレイン電圧Vsdが正の値で増加すれば、ソース−ドレイン電流Isdが0Aから約1000nAまで増加することを示し、ソース−ドレイン電圧が負の値で減少する場合、0Aから約−1000nAまで減少することを示している。
【0050】
一定のソース−ドレイン電圧でゲート電圧が0である場合、ソース−ドレイン間に電子移動がないので情報が記録できず、ゲート電圧が0より大きい場合にソース−ドレイン電流が流れ始めてゲート電圧を増加させつつ所定数の電子を捕獲して情報を貯蔵することができる。
【0051】
図10は、28nm ONO薄膜よりなる電荷貯蔵膜を有するCNT FET(Field Effect Transistor)でゲート電圧の変化に対するソース及びドレイン電極間電流Isdの変化を示すグラフである。
【0052】
ソース及びドレイン電極間電流Isdは負のゲート電圧が増加するほど共に増加し、正のゲート電圧では数フェムトアンペア(fA)まで減少するp型CNT FETの電流−電圧(I−V)特性を示す。オフ状態の電流Ioffに対するオン状態の電流Ion比(Ion/Ioff)はゲート電極が−4V〜4Vに変わる場合、Vsd=1Vである時、105を超えるものと現れる。オフ状態の電流は測定期間の間に数pA未満に保たれた。これはメモリ素子のゲート電極が位置する構造とONO薄膜の高いブレークダウン電圧によったものと見なされる。フラッシュ型メモリではIon/Ioff比率が高いほどスレショルド電圧が高まって性能が向上される。
【0053】
図11Aは、7nm厚さのメモリセル(SiO2/Si3N4/SiO2)を備えるP型CNTメモリ素子の電流−電圧(I−V)特性を示し、図11Bは30nm厚さのメモリセル(SiO2/Si3N4/SiO2)を備えるN型CNTメモリ素子の電流−電圧(I−V)特性を示す。
【0054】
図11Aを参照すれば、P型CNTメモリ素子においてIdはVsdの高低によって多少の差はあるが、ゲート電圧Vgが約2.5Vとなれば、ドレイン電流Idが急激に減少する現象を示す。
【0055】
図11Bを参照すれば、N型CNTメモリ素子でドレイン電流IdはVsd=3Vである時、ゲート電圧が4V以上になれば明確なヒステリシス現象を示す。
【0056】
図12は、N型CNTメモリ素子で相異なるVsdが印加される時、ゲート電圧Vgが0Vから1Vに変化することによるドレイン電流Idの変化を示すグラフである。
【0057】
図面を参照すれば、n1はVsdが0Vである時、n2はVsdが−5Vである時、n3はVsdが−5.5Vである時、n4はVsdが−6Vである時、n5はVsdが−6.5Vである時のVgに対するIdの変化を示す。n1ないしn5からIdはVgの増加に伴って増加していて約0.6V飽和されることを見られる。
【0058】
hをメモリセル、すなわちONO膜の厚さとし、L及びrを各々CNTの長さと半径とする場合、単位長さ当りCNTの静電容量は数式1のようである。
【0059】
【数1】
【0060】
ONO膜の有効誘電定数=−3,h=30nm,r=1.5nm,L=1μm及び、欠損ゲート電圧(Vgd)=2Vを数式1に代入すれば、正孔密度Pは580μm-1が得られる。この際、正孔モビリティー(μh)は数式2として提示される。
【0061】
【数2】
【0062】
この値はSWNT(Single wall nanotube)及びMWNT(Multi wall nanotube)の正孔モビリティーより高い値である。
【0063】
図13は、同じメモリ素子でId=50nAで一定した場合、Vgの変化によるスレショルド電圧の変化を示すグラフである。
【0064】
印加される正のゲート電圧はスレショルド電圧を上昇させるが、これは正孔がCNTからONO薄膜に注入されてトラップサイトが正孔で充填されることを意味する。0Vから7Vにゲート電圧Vgが増加する時、スレショルド電圧は約60mVが増加して正孔が準量子化(quasi-quantized)されたことが分かる。
【0065】
図14は、CNTとゲート電極間の電場の簡略なダイヤグラムと、CNTとゲート電極間の単位距離当りゲート表面で誘導される表面電荷密度σのグラフを示している。
【0066】
図14を参照すれば、ゲート電圧はCNTの表面周囲に高い電場を形成する。ゲート電極は完璧なコンダクターと見なしてCNT直径を3nmとする時、CNTとゲート電極間のONO薄膜は有効誘電定数3を有する単一層であると仮定できるので、CNT近くの電場を計算できる。ゲート電圧が5Vである場合、計算される電場は970V/μmであり、その大きさはファウラノドハイム(Fowller Nodheim)形態のトンネリングを生成するのに十分である。しかも、トンネリングされた電荷が電場ラインに沿って流れれば、電荷は誘導された電荷分布により計算される電場の強度に比例して窒化膜にトラップされる。計算において全体トンネリングされた電荷の70%は電荷密度ピック値のFWHM(Full Width at Half Maximum)に対応し、ONO薄膜の14nm厚さの窒化薄膜に注入されうる。室温で電荷は量子点の大きさが10nm以下である時、量子化されるものと知られている。グラフを参照すれば、誘導電荷密度σはCNTに近づくほど増加する。
【0067】
図15は、100秒間のドレイン電流Idの変化を示すグラフである。局所化された電荷分布は局所化されたCNTの高い電場分布によって窒化膜内に誘導でき、局所的な領域にトラップされた電荷は電荷が貯蔵されていない領域に拡散されうるが、全体電流は図示のように時間が経過しても一定に残っている。これよりCNTメモリ素子のONO薄膜に電荷を貯蔵するトラップサイトはフラッシュメモリの量子点として作用することが分かる。
【0068】
本発明はCNT−FET及びONO薄膜を用いる不揮発性メモリであって、電荷はONO薄膜のトラップサイトに貯蔵される。貯蔵された電荷は60mV程度の量子化された電圧増加分を有する。これはONO薄膜が準量子化されたエネルギー状態を有することを示す。量子化された状態はナノスケールのCNTチャンネルに係る局所化された高電場と関係があり、CNTメモリ素子が超高密度大容量フラッシュメモリとして作動可能であることを示す。
【0069】
本発明の実施例に係るメモリ素子は、既存の半導体素子においてソースとドレイン間の電子の移動に必要なイオン注入型チャンネルの代りにCNTを用いて電荷を貯蔵する電荷貯蔵膜またはナノドットを有する多孔膜を備えるために別途のキャパシタが要らない。
【0070】
また、高電子伝導度及び熱伝導度の特性を有するCNTを電子移動チャンネルとして用いて小型のトランジスタが製造できて高集積、高効率のメモリ素子を具現できる。
【0071】
前述した多くの事項が具体的に記載されているが、それらは発明の範囲を限定するためのものではなく、望ましい実施例の例示として解釈されねばならない。
【0072】
例えば、本発明が属する技術分野で当業者ならば本発明の技術的思想により電荷貯蔵膜または電荷貯蔵物質として電子を捕獲する特性に優れた他の物質を利用できる。よって、本発明の範囲は前記実施例によって決ることではなく、特許請求の範囲の技術的思想によってのみ決るべきである。
【0073】
【発明の効果】
前述したように本発明に係るメモリ素子は、高伝導度のCNTを用いる小型のトランジスタと電子を貯蔵するメモリセルとを備えるので、高効率の高集積メモリ素子が具現できる。
【図面の簡単な説明】
【図1】本発明の実施例に係るメモリ素子の斜視図である。
【図2】本発明の実施例に係るメモリ素子に採用される第1メモリセルの断面図である。
【図3A】本発明の実施例に係るメモリ素子に採用される第2メモリセルを示す断面図である。
【図3B】本発明の実施例に係るメモリ素子に採用される第3メモリセルを示す断面図である。
【図4】本発明の実施例に係るメモリ素子に採用される第3メモリセルのSEM写真である。
【図5A】本発明の実施例に係るメモリ素子における、ソース電極とドレイン電極とを連結する炭素ナノチューブを示すSEM写真である。
【図5B】本発明の実施例に係るメモリ素子における、ソース電極とドレイン電極とを連結する炭素ナノチューブを示すSEM写真である。
【図6A】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、基板上面に形成した絶縁層の上にCNTを成長させる工程を示す。
【図6B】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、導電性物質層の上部にマスクを配置する工程を示す。
【図6C】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、ソース電極及びドレイン電極形成後を示す。
【図6D】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、第1絶縁膜、電荷貯蔵膜、第2絶縁膜を順次成膜する工程を示す。
【図6E】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、マスキング・露光・現像工程を示す。
【図6F】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、第1メモリセル形成後を示す。
【図6G】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、ゲート電極を形成するための金属層を蒸着する工程を示す。
【図6H】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、ゲート電極を形成するためのマスキング・露光・現像工程を示す。
【図6I】第1メモリセルを採用する本発明の実施例に係るメモリ素子の製造工程図であり、ゲート電極のパターニング後を示す。
【図7A】本発明の実施例に係るメモリ素子に採用される第3メモリセルの製造工程図であり、酸化膜形成工程を示す。
【図7B】本発明の実施例に係るメモリ素子に採用される第3メモリセルの製造工程図であり、多孔膜形成工程を示す。
【図7C】本発明の実施例に係るメモリ素子に採用される第3メモリセルの製造工程図であり、ナノドットにシリコン又はシリコン窒化物を充填する工程を示す。
【図7D】本発明の実施例に係るメモリ素子に採用される第3メモリセルの製造工程図であり、乾式エッチング後の多孔膜を示す。
【図7E】本発明の実施例に係るメモリ素子に採用される第3メモリセルの製造工程図であり、第4絶縁膜を成膜して第3メモリセルを形成する工程を示す。
【図8A】本発明の実施例に係るメモリ素子の構造を示す平面図であり、
【図8B】図8Aのソース及びドレイン電極間CNTチャンネルを示す図面である。
【図9】本発明の実施例に係るメモリ素子においてソース−ドレイン間電圧Vsdの変化に対するソース−ドレイン間電流Isdの変化を示すグラフである。
【図10】本発明の実施例に係るメモリ素子においてゲート電圧Vgの変化に対するソース−ドレイン間電流Isdの変化を示すグラフである。
【図11A】本発明の実施例に係るP型メモリ素子のゲート電圧Vgの変化に対するソース−ドレイン間電流Isdの変化を示すグラフである。
【図11B】本発明の実施例に係るN型メモリ素子のゲート電圧Vgの変化に対するソース−ドレイン間電流Isdの変化を示すグラフである。
【図12】本発明の実施例に係るN型メモリ素子において所定のソース−ドレイン間電圧でゲート電圧Vgの変化に対するドレイン電流Idの変化を示すグラフである。
【図13】本発明の実施例に係るメモリ素子においてドレイン電流Idが50nAである時、ゲート電圧Vgの変化に対するスレショルド電圧Vthの変化を示すグラフである。
【図14】本発明の実施例に係るメモリ素子においてCNTとゲート電極間の電場と、本発明の実施例に係るメモリ素子でCNTとゲート電極間の単位距離当りゲート表面から誘導される表面電荷密度σのグラフである。
【図15】本発明の実施例に係るメモリ素子において100秒間のドレイン電流Idの変化を示すグラフである。
【符号の説明】
11 基板
13 絶縁層
15 ソース電極
17 ドレイン電極
19 ゲート電極
21 CNT
23 メモリセル
Claims (28)
- 基板と、前記基板上に所定間隔離隔して位置し、電圧が印加されるソース電極及びドレイン電極と、前記ソース電極とドレイン電極とを連結し、電子移動のチャンネルとなる炭素ナノチューブと、前記炭素ナノチューブの上部に位置し、前記炭素ナノチューブから流入する電荷を貯蔵するメモリセルと、前記メモリセルの上部と接触し、前記炭素ナノチューブから前記メモリセルに流入する電荷量を調節するゲート電極と、を備え、
前記メモリセルは、前記炭素ナノチューブの上部に前記炭素ナノチューブと接触するように形成される第1絶縁膜と、前記第1絶縁膜の上部に蒸着され、電荷を貯蔵する電荷貯蔵膜と、前記電荷貯蔵膜の上部に形成され、前記ゲート電極と接触する第2絶縁膜と、を備え、
前記第2絶縁膜は前記電荷貯蔵膜の約2倍の厚さを有することを特徴とする炭素ナノチューブメモリ素子。 - 前記基板はシリコン基板であることを特徴とする請求項1に記載の炭素ナノチューブモリ素子。
- 前記基板の上部にシリコンオキシド膜が積層されたことを特徴とする請求項2に記載の炭素ナノチューブメモリ素子。
- 前記第1絶縁膜は前記電荷貯蔵膜とほぼ同じ厚さを有することを特徴とする請求項1に記載の炭素ナノチューブメモリ素子。
- 前記第1及び第2絶縁膜はシリコンオキシド膜であることを特徴とする請求項1に記載の炭素ナノチューブメモリ素子。
- 前記電荷貯蔵膜はシリコン膜またはシリコン窒化膜であることを特徴とする請求項1に記載の炭素ナノチューブメモリ素子。
- 前記電荷貯蔵膜は15nm以下の厚さを有することを特徴とする請求項1に記載の炭素ナノチューブメモリ素子。
- 前記電荷貯蔵膜は電荷貯蔵物質で充填される複数のナノドットが配される多孔膜であることを特徴とする請求項1に記載の炭素ナノチューブメモリ素子。
- 基板と、前記基板上に所定間隔離隔して位置し、電圧が印加されるソース電極及びドレイン電極と、前記ソース電極とドレイン電極とを連結し、電子移動のチャンネルとなる炭素ナノチューブと、前記炭素ナノチューブの上部に位置し、前記炭素ナノチューブから流入する電荷を貯蔵するメモリセルと、前記メモリセルの上部と接触し、前記炭素ナノチューブから前記メモリセルに流入する電荷量を調節するゲート電極と、を備え、
前記メモリセルは、前記ゲート電極の下部に形成され、前記ゲート電極と接触する第3絶縁膜と、前記第3絶縁膜の下部に形成され、前記炭素ナノチューブと接触し、電荷貯蔵物質で充填される複数のナノドットが配される多孔膜と、を備え、
前記第3絶縁膜は前記多孔膜の約2倍の厚さを有することを特徴とする炭素ナノチューブメモリ素子。 - 前記第3絶縁膜はシリコンオキシド膜であることを特徴とする請求項9に記載の炭素ナノチューブメモリ素子。
- 前記電荷貯蔵物質はシリコンまたはシリコン窒化物であることを特徴とする請求項9に記載の炭素ナノチューブメモリ素子。
- 前記多孔膜はアルミニウムオキシド膜であることを特徴とする請求項9に記載の炭素ナノチューブメモリ素子。
- 前記ナノドットは15nm以下の直径を有することを特徴とする請求項9に記載の炭素ナノチューブメモリ素子。
- 炭素ナノチューブを分散した溶液を、基板上に塗布、乾燥させた後、前記炭素ナノチューブを電荷移動チャンネルとするソース電極とドレイン電極とを炭素ナノチューブと接触するように形成する第1段階と、前記炭素ナノチューブ、前記ソース電極及びドレイン電極の上部に第1絶縁膜、電荷貯蔵膜及び第2絶縁膜を順次に蒸着した後、フォトリソグラフィ工程を用いてパターニングして前記炭素ナノチューブと接触するメモリセルを形成する第2段階と、前記第2絶縁膜の上部に金属層を蒸着した後、フォトリソグラフィ工程を用いてパターニングして前記炭素ナノチューブから前記電荷貯蔵膜に流入する電荷量を調節するゲート電極を形成する第3段階と、を含み、
前記第2段階において、前記第2絶縁膜は前記電荷貯蔵膜の約2倍の厚さに蒸着することを特徴とする炭素ナノチューブメモリ素子の製造方法。 - 前記第1段階において、前記基板の上面に絶縁層を形成し、前記絶縁層の上面に炭素ナノチューブを分散した溶液を、塗布、乾燥させることを特徴とする請求項14に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記基板はシリコンであり、前記絶縁層はシリコンオキシドであることを特徴とする請求項15に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記第1段階において、前記ソース電極とドレイン電極とを電子ビームリソグラフィで形成することを特徴とする請求項14または15に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記第2段階において、前記第1絶縁膜と前記貯蔵膜とをほぼ同じ厚さに蒸着することを特徴とする請求項14に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記第1及び第2絶縁膜はシリコンオキシドよりなることを特徴とする請求項14に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記電荷貯蔵膜はシリコンまたはシリコン窒化物よりなることを特徴とする請求項14に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記電荷貯蔵膜は15nm以下の厚さに形成することを特徴とする請求項14に記載の炭素ナノチューブメモリ素子の製造方法。
- 炭素ナノチューブを分散した溶液を、基板上に塗布、乾燥させた後、前記炭素ナノチューブを電荷移動チャンネルとするソース電極とドレイン電極とを炭素ナノチューブと接触するように形成する第1段階と、前記炭素ナノチューブ、前記ソース及びドレイン電極の上部に金属膜を蒸着し、前記金属膜を全て陽極酸化してからエッチングして複数のナノドットを有する多孔膜を形成する第2段階と、前記多孔膜の上部に電荷貯蔵物質を蒸着した後、エッチングして前記ナノドットに電荷貯蔵物質を充填する第3段階と、前記多孔膜の上部に絶縁膜を蒸着した後、フォトリソグラフィ工程を用いて前記多孔膜及び絶縁膜をパターニングしてメモリセルを形成する第4段階と、前記絶縁膜の上部に金属層を蒸着した後、フォトリソグラフィ工程を用いてパターニングして前記炭素ナノチューブから前記多孔膜に流入する電荷量を調節するゲート電極を形成する第5段階と、を含み、
前記第4段階において、前記絶縁膜は前記多孔膜の約2倍の厚さに蒸着することを特徴とする炭素ナノチューブメモリ素子の製造方法。 - 前記第1段階において、前記基板の上面に絶縁層を形成し、前記絶縁層の上面に炭素ナノチューブを分散した溶液を、塗布、乾燥させることを特徴とする請求項22に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記基板をシリコンで形成し、前記絶縁層をシリコンオキシドで形成することを特徴とする請求項23に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記第1段階において、前記ソース電極とドレイン電極とを電子ビームリソグラフィで形成することを特徴とする請求項22または23に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記絶縁膜はシリコンオキシドよりなることを特徴とする請求項22に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記電荷貯蔵物質はシリコンまたはシリコン窒化物よりなることを特徴とする請求項22に記載の炭素ナノチューブメモリ素子の製造方法。
- 前記多孔膜は15nm以下の厚さに形成することを特徴とする請求項22に記載の炭素ナノチューブメモリ素子の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2002-007709 | 2002-02-09 | ||
KR20020007709 | 2002-02-09 | ||
KR2002-071398 | 2002-11-16 | ||
KR10-2002-0071398A KR100450825B1 (ko) | 2002-02-09 | 2002-11-16 | 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264249A JP2003264249A (ja) | 2003-09-19 |
JP5165828B2 true JP5165828B2 (ja) | 2013-03-21 |
Family
ID=36571480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003030273A Expired - Fee Related JP5165828B2 (ja) | 2002-02-09 | 2003-02-07 | 炭素ナノチューブを用いるメモリ素子及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7015500B2 (ja) |
EP (1) | EP1341184B1 (ja) |
JP (1) | JP5165828B2 (ja) |
CN (1) | CN1287459C (ja) |
DE (1) | DE60301582T2 (ja) |
Families Citing this family (142)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6835591B2 (en) * | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
US6574130B2 (en) * | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
US7176505B2 (en) * | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
JP5165828B2 (ja) * | 2002-02-09 | 2013-03-21 | 三星電子株式会社 | 炭素ナノチューブを用いるメモリ素子及びその製造方法 |
US7335395B2 (en) * | 2002-04-23 | 2008-02-26 | Nantero, Inc. | Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
JP4416376B2 (ja) * | 2002-05-13 | 2010-02-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR100790859B1 (ko) * | 2002-11-15 | 2008-01-03 | 삼성전자주식회사 | 수직 나노튜브를 이용한 비휘발성 메모리 소자 |
US7560136B2 (en) * | 2003-01-13 | 2009-07-14 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
EP1609188A4 (en) * | 2003-03-28 | 2007-11-07 | Nantero Inc | NANOTUBE ON GRID TEC STRUCTURES AND CORRESPONDING APPLICATIONS |
US7294877B2 (en) | 2003-03-28 | 2007-11-13 | Nantero, Inc. | Nanotube-on-gate FET structures and applications |
CA2526946A1 (en) * | 2003-05-14 | 2005-04-07 | Nantero, Inc. | Sensor platform using a non-horizontally oriented nanotube element |
US7274064B2 (en) * | 2003-06-09 | 2007-09-25 | Nanatero, Inc. | Non-volatile electromechanical field effect devices and circuits using same and methods of forming same |
WO2005001899A2 (en) * | 2003-06-09 | 2005-01-06 | Nantero, Inc. | Non-volatile electromechanical field effect devices and circuits using same and methods of forming same |
WO2005017967A2 (en) * | 2003-08-13 | 2005-02-24 | Nantero, Inc. | Nanotube device structure and methods of fabrication |
US7115960B2 (en) * | 2003-08-13 | 2006-10-03 | Nantero, Inc. | Nanotube-based switching elements |
WO2005048296A2 (en) * | 2003-08-13 | 2005-05-26 | Nantero, Inc. | Nanotube-based switching elements with multiple controls and circuits made from same |
US7583526B2 (en) | 2003-08-13 | 2009-09-01 | Nantero, Inc. | Random access memory including nanotube switching elements |
US7289357B2 (en) | 2003-08-13 | 2007-10-30 | Nantero, Inc. | Isolation structure for deflectable nanotube elements |
CN101562049B (zh) * | 2003-08-13 | 2012-09-05 | 南泰若股份有限公司 | 具有多个控件的基于纳米管的开关元件及由其制成的电路 |
US7038299B2 (en) * | 2003-12-11 | 2006-05-02 | International Business Machines Corporation | Selective synthesis of semiconducting carbon nanotubes |
US7374793B2 (en) | 2003-12-11 | 2008-05-20 | International Business Machines Corporation | Methods and structures for promoting stable synthesis of carbon nanotubes |
DE102004001340A1 (de) * | 2004-01-08 | 2005-08-04 | Infineon Technologies Ag | Verfahren zum Herstellen eines Nanoelement-Feldeffektransistors, Nanoelement-Feldeffekttransistor und Nanoelement-Anordnung |
US7211844B2 (en) | 2004-01-29 | 2007-05-01 | International Business Machines Corporation | Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage |
US20050167655A1 (en) * | 2004-01-29 | 2005-08-04 | International Business Machines Corporation | Vertical nanotube semiconductor device structures and methods of forming the same |
US7528437B2 (en) | 2004-02-11 | 2009-05-05 | Nantero, Inc. | EEPROMS using carbon nanotubes for cell storage |
US7829883B2 (en) * | 2004-02-12 | 2010-11-09 | International Business Machines Corporation | Vertical carbon nanotube field effect transistors and arrays |
KR100709463B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 나노 튜브 셀을 이용한 메모리 장치 |
KR100694426B1 (ko) * | 2004-02-16 | 2007-03-12 | 주식회사 하이닉스반도체 | 나노 튜브 셀 및 이를 이용한 메모리 장치 |
KR100709462B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 다층 나노 튜브 셀을 이용한 메모리 장치 |
US7709880B2 (en) * | 2004-06-09 | 2010-05-04 | Nantero, Inc. | Field effect devices having a gate controlled via a nanotube switching element |
US7161403B2 (en) * | 2004-06-18 | 2007-01-09 | Nantero, Inc. | Storage elements using nanotube switching elements |
US7652342B2 (en) | 2004-06-18 | 2010-01-26 | Nantero, Inc. | Nanotube-based transfer devices and related circuits |
US7288970B2 (en) * | 2004-06-18 | 2007-10-30 | Nantero, Inc. | Integrated nanotube and field effect switching device |
US7329931B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and transistors |
US7167026B2 (en) * | 2004-06-18 | 2007-01-23 | Nantero, Inc. | Tri-state circuit using nanotube switching elements |
US7330709B2 (en) * | 2004-06-18 | 2008-02-12 | Nantero, Inc. | Receiver circuit using nanotube-based switches and logic |
US7164744B2 (en) * | 2004-06-18 | 2007-01-16 | Nantero, Inc. | Nanotube-based logic driver circuits |
US7109546B2 (en) * | 2004-06-29 | 2006-09-19 | International Business Machines Corporation | Horizontal memory gain cells |
WO2006003620A1 (en) * | 2004-06-30 | 2006-01-12 | Koninklijke Philips Electronics N.V. | Method for manufacturing an electric device with a layer of conductive material contacted by nanowire |
US6955937B1 (en) * | 2004-08-12 | 2005-10-18 | Lsi Logic Corporation | Carbon nanotube memory cell for integrated circuit structure with removable side spacers to permit access to memory cell and process for forming such memory cell |
WO2006121461A2 (en) * | 2004-09-16 | 2006-11-16 | Nantero, Inc. | Light emitters using nanotubes and methods of making same |
US7233071B2 (en) * | 2004-10-04 | 2007-06-19 | International Business Machines Corporation | Low-k dielectric layer based upon carbon nanostructures |
US7567414B2 (en) * | 2004-11-02 | 2009-07-28 | Nantero, Inc. | Nanotube ESD protective devices and corresponding nonvolatile and volatile nanotube switches |
US20100147657A1 (en) * | 2004-11-02 | 2010-06-17 | Nantero, Inc. | Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches |
KR100657908B1 (ko) * | 2004-11-03 | 2006-12-14 | 삼성전자주식회사 | 분자흡착층을 구비한 메모리 소자 |
US7937198B2 (en) * | 2004-12-29 | 2011-05-03 | Snap-On Incorporated | Vehicle or engine diagnostic systems supporting fast boot and reprogramming |
US7634337B2 (en) * | 2004-12-29 | 2009-12-15 | Snap-On Incorporated | Vehicle or engine diagnostic systems with advanced non-volatile memory |
US7598544B2 (en) * | 2005-01-14 | 2009-10-06 | Nanotero, Inc. | Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same |
US8362525B2 (en) * | 2005-01-14 | 2013-01-29 | Nantero Inc. | Field effect device having a channel of nanofabric and methods of making same |
KR100682925B1 (ko) * | 2005-01-26 | 2007-02-15 | 삼성전자주식회사 | 멀티비트 비휘발성 메모리 소자 및 그 동작 방법 |
KR101078125B1 (ko) * | 2005-02-07 | 2011-10-28 | 삼성전자주식회사 | 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자 |
US7824946B1 (en) | 2005-03-11 | 2010-11-02 | Nantero, Inc. | Isolated metal plug process for use in fabricating carbon nanotube memory cells |
US9287356B2 (en) * | 2005-05-09 | 2016-03-15 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8000127B2 (en) * | 2009-08-12 | 2011-08-16 | Nantero, Inc. | Method for resetting a resistive change memory element |
US9390790B2 (en) | 2005-04-05 | 2016-07-12 | Nantero Inc. | Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications |
US8008745B2 (en) * | 2005-05-09 | 2011-08-30 | Nantero, Inc. | Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements |
US7782650B2 (en) * | 2005-05-09 | 2010-08-24 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8513768B2 (en) * | 2005-05-09 | 2013-08-20 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US7781862B2 (en) * | 2005-05-09 | 2010-08-24 | Nantero, Inc. | Two-terminal nanotube devices and systems and methods of making same |
US8183665B2 (en) * | 2005-11-15 | 2012-05-22 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US9196615B2 (en) * | 2005-05-09 | 2015-11-24 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8102018B2 (en) * | 2005-05-09 | 2012-01-24 | Nantero Inc. | Nonvolatile resistive memories having scalable two-terminal nanotube switches |
TWI324773B (en) * | 2005-05-09 | 2010-05-11 | Nantero Inc | Non-volatile shadow latch using a nanotube switch |
US8013363B2 (en) * | 2005-05-09 | 2011-09-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US8217490B2 (en) * | 2005-05-09 | 2012-07-10 | Nantero Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
US9911743B2 (en) | 2005-05-09 | 2018-03-06 | Nantero, Inc. | Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same |
CN101253628B (zh) * | 2005-05-09 | 2011-04-13 | 南泰若股份有限公司 | 双端纳米管器件和***及其制作方法 |
US7394687B2 (en) * | 2005-05-09 | 2008-07-01 | Nantero, Inc. | Non-volatile-shadow latch using a nanotube switch |
US7835170B2 (en) | 2005-05-09 | 2010-11-16 | Nantero, Inc. | Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks |
US7479654B2 (en) * | 2005-05-09 | 2009-01-20 | Nantero, Inc. | Memory arrays using nanotube articles with reprogrammable resistance |
US7598127B2 (en) | 2005-05-12 | 2009-10-06 | Nantero, Inc. | Nanotube fuse structure |
US7575693B2 (en) | 2005-05-23 | 2009-08-18 | Nantero, Inc. | Method of aligning nanotubes and wires with an etched feature |
KR100755367B1 (ko) | 2005-06-08 | 2007-09-04 | 삼성전자주식회사 | 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법 |
US7915122B2 (en) * | 2005-06-08 | 2011-03-29 | Nantero, Inc. | Self-aligned cell integration scheme |
US7541216B2 (en) * | 2005-06-09 | 2009-06-02 | Nantero, Inc. | Method of aligning deposited nanotubes onto an etched feature using a spacer |
US7439731B2 (en) | 2005-06-24 | 2008-10-21 | Crafts Douglas E | Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures |
DE602005023596D1 (de) | 2005-07-08 | 2010-10-28 | St Microelectronics Srl | Verfahren zur realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten |
US7687841B2 (en) * | 2005-08-02 | 2010-03-30 | Micron Technology, Inc. | Scalable high performance carbon nanotube field effect transistor |
US7485908B2 (en) * | 2005-08-18 | 2009-02-03 | United States Of America As Represented By The Secretary Of The Air Force | Insulated gate silicon nanowire transistor and method of manufacture |
EP1763037A1 (en) | 2005-09-08 | 2007-03-14 | STMicroelectronics S.r.l. | Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof |
US7342277B2 (en) * | 2005-11-21 | 2008-03-11 | Intel Corporation | Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric |
US7385839B2 (en) * | 2005-12-01 | 2008-06-10 | International Business Machines Corporation | Memory devices using carbon nanotube (CNT) technologies |
US20070183189A1 (en) * | 2006-02-08 | 2007-08-09 | Thomas Nirschl | Memory having nanotube transistor access device |
US7439594B2 (en) * | 2006-03-16 | 2008-10-21 | Micron Technology, Inc. | Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors |
WO2009036071A2 (en) * | 2007-09-10 | 2009-03-19 | University Of Florida Research Foundation, Inc. | Nanotube enabled, gate-voltage controlled light emitting diodes |
US7615492B2 (en) * | 2006-07-21 | 2009-11-10 | Atomic Energy Council - Institute Of Nuclear Energy Research | Preparing method of CNT-based semiconductor sensitized solar cell |
EP2070088A4 (en) * | 2006-08-08 | 2009-07-29 | Nantero Inc | NON-VOLATILE RESISTIVE MEMORY, CIRCUIT BREAKERS AND OPERATING CIRCUITS WITH SCALABLE NANOTUBE SWITCHES WITH TWO TERMINALS |
US7731503B2 (en) * | 2006-08-21 | 2010-06-08 | Formfactor, Inc. | Carbon nanotube contact structures |
EP1900681B1 (en) * | 2006-09-15 | 2017-03-15 | Imec | Tunnel Field-Effect Transistors based on silicon nanowires |
US8354855B2 (en) * | 2006-10-16 | 2013-01-15 | Formfactor, Inc. | Carbon nanotube columns and methods of making and using carbon nanotube columns as probes |
US8130007B2 (en) * | 2006-10-16 | 2012-03-06 | Formfactor, Inc. | Probe card assembly with carbon nanotube probes having a spring mechanism therein |
US9806273B2 (en) * | 2007-01-03 | 2017-10-31 | The United States Of America As Represented By The Secretary Of The Army | Field effect transistor array using single wall carbon nano-tubes |
GB0801494D0 (en) * | 2007-02-23 | 2008-03-05 | Univ Ind & Acad Collaboration | Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same |
KR100955879B1 (ko) | 2007-02-26 | 2010-05-04 | 고려대학교 산학협력단 | 비휘발성 메모리 전자소자 및 그 제조방법 |
US8110883B2 (en) | 2007-03-12 | 2012-02-07 | Nantero Inc. | Electromagnetic and thermal sensors using carbon nanotubes and methods of making same |
KR101375833B1 (ko) * | 2007-05-03 | 2014-03-18 | 삼성전자주식회사 | 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법 |
TWI461350B (zh) * | 2007-05-22 | 2014-11-21 | Nantero Inc | 使用奈米結構物之三極管及其製造方法 |
US8134220B2 (en) | 2007-06-22 | 2012-03-13 | Nantero Inc. | Two-terminal nanotube devices including a nanotube bridge and methods of making same |
JP5227660B2 (ja) * | 2007-07-11 | 2013-07-03 | 日精樹脂工業株式会社 | カーボンナノ複合材料の製造方法 |
US8043978B2 (en) * | 2007-10-11 | 2011-10-25 | Riken | Electronic device and method for producing electronic device |
US8149007B2 (en) * | 2007-10-13 | 2012-04-03 | Formfactor, Inc. | Carbon nanotube spring contact structures with mechanical and electrical components |
US8063430B2 (en) * | 2007-10-18 | 2011-11-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing and operating same |
EP2062515B1 (en) * | 2007-11-20 | 2012-08-29 | So, Kwok Kuen | Bowl and basket assembly and salad spinner incorporating such an assembly |
US7482652B1 (en) * | 2008-01-02 | 2009-01-27 | International Business Machines Corporation | Multiwalled carbon nanotube memory device |
US7786466B2 (en) * | 2008-01-11 | 2010-08-31 | International Business Machines Corporation | Carbon nanotube based integrated semiconductor circuit |
KR100930997B1 (ko) | 2008-01-22 | 2009-12-10 | 한국화학연구원 | 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터 |
US8659940B2 (en) * | 2008-03-25 | 2014-02-25 | Nantero Inc. | Carbon nanotube-based neural networks and methods of making and using same |
WO2009155359A1 (en) * | 2008-06-20 | 2009-12-23 | Nantero, Inc. | Nram arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same |
US9263126B1 (en) | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
US7847588B2 (en) * | 2008-08-14 | 2010-12-07 | Nantero, Inc. | Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same |
CN101354913B (zh) * | 2008-09-05 | 2010-06-02 | 北京大学 | 一种封闭型双层纳米碳管分子级存储单元 |
KR101491714B1 (ko) * | 2008-09-16 | 2015-02-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US7915637B2 (en) | 2008-11-19 | 2011-03-29 | Nantero, Inc. | Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same |
US20100252317A1 (en) * | 2009-04-03 | 2010-10-07 | Formfactor, Inc. | Carbon nanotube contact structures for use with semiconductor dies and other electronic devices |
US8272124B2 (en) * | 2009-04-03 | 2012-09-25 | Formfactor, Inc. | Anchoring carbon nanotube columns |
US8128993B2 (en) * | 2009-07-31 | 2012-03-06 | Nantero Inc. | Anisotropic nanotube fabric layers and films and methods of forming same |
US8574673B2 (en) | 2009-07-31 | 2013-11-05 | Nantero Inc. | Anisotropic nanotube fabric layers and films and methods of forming same |
TWI488206B (zh) * | 2009-08-07 | 2015-06-11 | Nantero Inc | 奈米管靜電放電保護裝置及對應的非揮發性與揮發性的奈米管開關 |
US9099537B2 (en) * | 2009-08-28 | 2015-08-04 | International Business Machines Corporation | Selective nanotube growth inside vias using an ion beam |
US8351239B2 (en) * | 2009-10-23 | 2013-01-08 | Nantero Inc. | Dynamic sense current supply circuit and associated method for reading and characterizing a resistive memory array |
US8222704B2 (en) * | 2009-12-31 | 2012-07-17 | Nantero, Inc. | Compact electrical switching devices with nanotube elements, and methods of making same |
WO2011103558A1 (en) | 2010-02-22 | 2011-08-25 | Nantero, Inc. | Logic elements comprising carbon nanotube field effect transistor (cntfet) devices and methods of making same |
KR101129930B1 (ko) * | 2010-03-09 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
US8872176B2 (en) | 2010-10-06 | 2014-10-28 | Formfactor, Inc. | Elastic encapsulated carbon nanotube based electrical contacts |
US8492748B2 (en) | 2011-06-27 | 2013-07-23 | International Business Machines Corporation | Collapsable gate for deposited nanostructures |
WO2013082117A1 (en) * | 2011-11-28 | 2013-06-06 | Michigan Technological University | Room temperature tunneling switches and methods of making and using the same |
KR102084288B1 (ko) | 2012-11-05 | 2020-03-03 | 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. | 디스플레이의 휘도 보상 |
DE102013204546A1 (de) * | 2013-03-15 | 2014-09-18 | Carl Zeiss Smt Gmbh | Optisches Bauteil |
US9007732B2 (en) | 2013-03-15 | 2015-04-14 | Nantero Inc. | Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same |
CN104779346B (zh) * | 2014-01-15 | 2017-04-12 | 清华大学 | 相变存储单元的制备方法 |
US9299430B1 (en) | 2015-01-22 | 2016-03-29 | Nantero Inc. | Methods for reading and programming 1-R resistive change element arrays |
CN104934536A (zh) * | 2015-06-04 | 2015-09-23 | 复旦大学 | 一种掺有碳纳米管的有机薄膜存储器 |
US9947400B2 (en) | 2016-04-22 | 2018-04-17 | Nantero, Inc. | Methods for enhanced state retention within a resistive change cell |
US9941001B2 (en) | 2016-06-07 | 2018-04-10 | Nantero, Inc. | Circuits for determining the resistive states of resistive change elements |
US9934848B2 (en) | 2016-06-07 | 2018-04-03 | Nantero, Inc. | Methods for determining the resistive states of resistive change elements |
US10355206B2 (en) | 2017-02-06 | 2019-07-16 | Nantero, Inc. | Sealed resistive change elements |
CN108903924B (zh) * | 2018-07-03 | 2021-02-19 | 浙江理工大学 | 一种采取静止性震颤信号的手环穿戴装置和方法 |
CN113053942B (zh) * | 2021-03-15 | 2021-11-23 | 中国电子科技集团公司第五十八研究所 | 高抗辐射磁随机存储器件及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
US6203864B1 (en) * | 1998-06-08 | 2001-03-20 | Nec Corporation | Method of forming a heterojunction of a carbon nanotube and a different material, method of working a filament of a nanotube |
US6361861B2 (en) * | 1999-06-14 | 2002-03-26 | Battelle Memorial Institute | Carbon nanotubes on a substrate |
US7335603B2 (en) * | 2000-02-07 | 2008-02-26 | Vladimir Mancevski | System and method for fabricating logic devices comprising carbon nanotube transistors |
WO2002003482A1 (de) * | 2000-07-04 | 2002-01-10 | Infineon Technologies Ag | Feldeffekttransistor |
EP1170799A3 (de) * | 2000-07-04 | 2009-04-01 | Infineon Technologies AG | Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements |
GB2364933B (en) * | 2000-07-18 | 2002-12-31 | Lg Electronics Inc | Method of horizontally growing carbon nanotubes |
US6423583B1 (en) * | 2001-01-03 | 2002-07-23 | International Business Machines Corporation | Methodology for electrically induced selective breakdown of nanotubes |
JP5165828B2 (ja) * | 2002-02-09 | 2013-03-21 | 三星電子株式会社 | 炭素ナノチューブを用いるメモリ素子及びその製造方法 |
-
2003
- 2003-02-07 JP JP2003030273A patent/JP5165828B2/ja not_active Expired - Fee Related
- 2003-02-07 EP EP03250805A patent/EP1341184B1/en not_active Expired - Fee Related
- 2003-02-07 DE DE60301582T patent/DE60301582T2/de not_active Expired - Lifetime
- 2003-02-09 CN CNB031285929A patent/CN1287459C/zh not_active Expired - Fee Related
- 2003-02-10 US US10/361,024 patent/US7015500B2/en not_active Expired - Fee Related
-
2006
- 2006-02-13 US US11/352,310 patent/US7378328B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7015500B2 (en) | 2006-03-21 |
CN1450643A (zh) | 2003-10-22 |
US20060252276A1 (en) | 2006-11-09 |
US7378328B2 (en) | 2008-05-27 |
EP1341184B1 (en) | 2005-09-14 |
CN1287459C (zh) | 2006-11-29 |
US20030170930A1 (en) | 2003-09-11 |
DE60301582D1 (de) | 2005-10-20 |
JP2003264249A (ja) | 2003-09-19 |
EP1341184A1 (en) | 2003-09-03 |
DE60301582T2 (de) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165828B2 (ja) | 炭素ナノチューブを用いるメモリ素子及びその製造方法 | |
KR100459895B1 (ko) | 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법 | |
KR100790859B1 (ko) | 수직 나노튜브를 이용한 비휘발성 메모리 소자 | |
US7342277B2 (en) | Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric | |
JP4227504B2 (ja) | ナノチューブを用いたメモリ素子 | |
US6472705B1 (en) | Molecular memory & logic | |
KR101950135B1 (ko) | 비휘발성 메모리 소자 및 이의 제조방법 | |
US20060220094A1 (en) | Non-volatile memory transistor with nanotube floating gate | |
KR100450825B1 (ko) | 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법 | |
JP5196500B2 (ja) | 記憶素子及びその読み出し方法 | |
KR100652135B1 (ko) | 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법 | |
JP2001527297A (ja) | クーロン閉塞が可能な多重メモリ装置、該装置の製造方法及び該装置における読出/書込/消去方法 | |
Zhu et al. | Silicon nanowire NVM cell using high-k dielectric charge storage layer | |
Ren et al. | Non-volatile memory effect of a high-density NiSi nano-dots floating gate memory using single triangular-shaped Si nanowire channel | |
KR101071520B1 (ko) | 금속 실리사이드 입자를 구비하는 비휘발성 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061102 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100524 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111025 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |