JP5164372B2 - Game machine control chip and its ROM writer - Google Patents

Game machine control chip and its ROM writer Download PDF

Info

Publication number
JP5164372B2
JP5164372B2 JP2006338623A JP2006338623A JP5164372B2 JP 5164372 B2 JP5164372 B2 JP 5164372B2 JP 2006338623 A JP2006338623 A JP 2006338623A JP 2006338623 A JP2006338623 A JP 2006338623A JP 5164372 B2 JP5164372 B2 JP 5164372B2
Authority
JP
Japan
Prior art keywords
encryption
chip
code
rom
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006338623A
Other languages
Japanese (ja)
Other versions
JP2008148851A (en
Inventor
隆司 伊藤
哲也 三瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
L E Tech CO Ltd
Original Assignee
L E Tech CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by L E Tech CO Ltd filed Critical L E Tech CO Ltd
Priority to JP2006338623A priority Critical patent/JP5164372B2/en
Publication of JP2008148851A publication Critical patent/JP2008148851A/en
Application granted granted Critical
Publication of JP5164372B2 publication Critical patent/JP5164372B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ、パチスロ等の遊技機制御基板に組み込まれる各開発メーカーが開発し、検査機関で認証されたプログラムが書き込まれた遊技機制御用のチップ及び当該認証ＲＯＭの書き込み装置（ＲＯＭライタ）に関するものである。   The present invention is developed by each development maker incorporated in a gaming machine control board such as a pachinko machine, a pachislot machine, etc., and a gaming machine control chip in which a program certified by an inspection organization is written, and a writing device (ROM writer) for the certification ROM It is about.

書き換え可能なＲＯＭを内蔵しており、前記ＲＯＭに記憶されたプログラムデータに基づいて遊技機を制御する遊技機用チップにおいて、前記ＲＯＭのについてプログラムデータの書き換えの要求があった場合に当該書き換えを許可するか否かを判断し、当該書き換えを許可するときに前記ＲＯＭの状態を書き換え可能な状態に遷移させる書換認証手段を内部に設けた遊技機制御用チップと、遊技機用ＣＰＵに対してプログラムデータの書き換えの要求を送ると共に、前記書換認証手段から書き換えを許可する旨の認証を受けたときにプログラムデータの書き換えを行うＲＯＭライターが発明されている。   A rewritable ROM is built in, and in the gaming machine chip that controls the gaming machine based on the program data stored in the ROM, when the program data is requested to be rewritten for the ROM, the rewriting is performed. A game machine control chip provided with rewrite authentication means for determining whether or not to permit, and transitioning the ROM state to a rewritable state when permitting the rewrite, and a program for the game machine CPU There has been invented a ROM writer that sends a data rewrite request and rewrites program data when receiving an authentication to permit rewriting from the rewrite authentication means.

この先行発明の目的とするところは、遊技機用ＣＰＵは高価であるので、廃棄された遊技機から遊技機制御用チップを回収し、それを再利用（リサイクル）することが望まれる。かかるリサイクルを行うときには、ＲＯＭに記憶された遊技プログラムを新しい遊技機向けのプログラムに書き換える必要がある。このため、リサイクルの対象となるのは、書き換え可能なＲＯＭが内蔵された遊技機制御用チップとなっている。   The purpose of this prior invention is that the gaming machine CPU is expensive, so it is desirable to collect the gaming machine control chip from the discarded gaming machine and reuse (recycle) it. When performing such recycling, it is necessary to rewrite the game program stored in the ROM with a program for a new gaming machine. For this reason, it is a gaming machine control chip with a built-in rewritable ROM that is to be recycled.

しかし、かかる発明では遊技機制御用チップに組み込まれているＲＯＭが書換可能なもので構成されていることが条件となること、また正規のＲＯＭライタを用いればいかなる制御用チップのＲＯＭでも書き換えを行うことが可能となると共に第三者であっても正規のＲＯＭライタを所有しているものは既に書き込まれた遊技機制御用チップの制御用プログラムの内容を読み込みこれを解析されてしまうおそれがある。   However, in such an invention, it is a condition that the ROM incorporated in the gaming machine control chip is configured to be rewritable, and if a regular ROM writer is used, the ROM of any control chip is rewritten. In addition, even if a third party owns a legitimate ROM writer, the contents of the control program for the gaming machine control chip already written may be read and analyzed.

遊技機の偽造を行う者は、本物と機能が同じでセキュリティチェック機能を持たない偽造チップを作成し、その中へ正規プログラムを一部改造した偽造プログラムとして入れ込み偽造チップを作成している。遊技プログラムを本物そっくりに作るためには時間と労力が必要で、しかもノウハウ等が判らないと作成できない。偽造者は大当たりを決定するプログラムの改変することを目的としていることからその他の部分は元のプログラムのままで良い。従って遊技プログラムが読めないと偽造チップの製作が困難となる。
開発メーカーが制御用プログラムの作成に多数の時間及び費用を要していることから、安易に第三者が制御用プログラムの作成をすることが容易になる等ノウハウの流出のおそれがある。 A person who forges a gaming machine creates a counterfeit chip that has the same function as the real thing but does not have a security check function, and inserts the counterfeit program into a counterfeit program in which the legitimate program is partially remodeled. It takes time and effort to make a game program exactly like the real thing, and it cannot be created without knowing the know-how. The counterfeiter aims to modify the program that determines the jackpot, so the rest of the program can remain the same. Therefore, if the game program cannot be read, it is difficult to produce counterfeit chips.
Since a development maker requires a lot of time and expense to create a control program, there is a risk that know-how may be leaked, such as making it easier for a third party to create a control program.

特開２００３−１８６５６０号JP 2003-186560 A

これまでの正規のＲＯＭライタは各開発メーカに対して同一のものが提供されていたが、正規のＲＯＭライタは開発メーカにより管理保管されるマスターチップから入手するメーカコード、通信暗号鍵番号を入手し格納することにより開発メーカ専用のＲＯＭライタとすることが可能にすると共にプログラムを書き込んだセキュリティチップの読み込みに際して開発メーカコードを認証した後でなければ読み込みができないものを提供することにより遊技機に組み込まれ市販されたもののセキュリティチップにアクセスしてもプログラムの読み込み及び解析されにくいシステムを提供することを目的とする。   Until now, the same regular ROM writer was provided to each development maker, but the regular ROM writer obtains the manufacturer code and communication encryption key number obtained from the master chip managed and stored by the development maker. By storing and storing it, it becomes possible to make it a ROM writer dedicated to the development maker, and at the time of reading the security chip to which the program has been written, by providing the one that can only be read after the development maker code is authenticated It is an object of the present invention to provide a system that is difficult to read and analyze a program even when a security chip of a built-in and commercially available one is accessed.

尚、第三者検査機関で認証付与される遊技機制御用のマスターチップは唯一一つであるために開発メーカーは、第三者に盗まれないように安全に保管される。他方でマスターチップに基づき複写される量産用のチップ（セキュリティチップ）は、遊技機に組み込まれて市場に出されるために開発メーカーは機密性を保持する必要性があった。   Since there is only one master chip for controlling the gaming machine that is certified by a third party inspection organization, the development manufacturer is stored safely so as not to be stolen by a third party. On the other hand, a mass production chip (security chip) copied based on the master chip is incorporated in a game machine and put on the market, so that the developer has to maintain confidentiality.

すなわち請求項１の本発明は、検査機関にて認証を受けたユーザプログラム並びにメーカ名コード、ユーザプログラムのセキュリティコード、パスワード、拡散値及びチェックコードが公開鍵暗号化アルゴリズムに基づき個人鍵で暗号化された暗号化情報が格納されたユーザＲＯＭと、通信暗号鍵が格納された通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、及びチップコードが格納されたチップコード等格納回路を有するチップにおいて、ＲＯＭライタとのマスター認証プロトコルにおいて、前記通信暗号格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路で暗号化した後に双方向暗号化通信を行いマスターチップと同様の通信暗号鍵が格納された通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路を有するＲＯＭライターから送信されたチップコードの暗号化通信において双方で認証できない場合にはユーザＲＯＭの暗号化情報の読み込みステップに移行することができず、読み込みステップでユーザＲＯＭの前記暗号化情報が公開鍵に基づき復号化され、かつ復号化されたパスワードとＲＯＭライタに手入力されたパスワードとが一致しない場合には、マスターチップの読み込みステップに移行しないように設定されていることを特徴とする遊技機制御用のマスターチップである。 That is, according to the present invention of claim 1, the user program authenticated by the inspection organization, the manufacturer name code, the security code of the user program, the password, the spread value, and the check code are encrypted with the personal key based on the public key encryption algorithm. A user ROM in which the encrypted information is stored, a communication encryption key storage circuit in which a communication encryption key is stored , an encryption / decryption circuit that performs encryption and decryption based on the communication encryption key stored in the storage circuit, And a chip having a chip code storage circuit in which the chip code is stored, encryption / decryption for performing encryption and decryption based on a communication encryption key stored in the communication encryption storage circuit in a master authentication protocol with a ROM writer communication encryption keys similar to the master chip performs bidirectional encrypted communication after encrypting is stored in the circuit Shin key storage circuit, if it can not authenticate both in encrypted communications chip code transmitted from the ROM writer having an encryption / decryption circuit for encrypting and decrypting, based on the communication encryption key stored in said storage circuit Cannot be transferred to the reading process of the encrypted information in the user ROM, the encrypted information in the user ROM is decrypted based on the public key in the reading step, and the decrypted password and the ROM writer are manually input. If the password does not match, the master chip for gaming machine control is set so as not to proceed to the master chip reading step.

ＲＯＭライタに関する本発明は、正本の遊技機制御用マスターチップのユーザーＲＯＭに書き込まれたユーザープログラム及び暗号情報を読み込んでこれを量産タイプのセキュリティチップの遊技機制御用のワンタイムユーザＲＯＭに書き込むＲＯＭライタにおいて、
マスターチップが通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、チップコード等格納回路及びユーザーＲＯＭとを有し、前記ユーザーＲＯＭには認証されたユーザープログラム及びユーザープログラム領域外の所定のアドレスに少なくともメーカ名コード、セキュリティコード、パスワード、拡散値及びチェックコードが公開鍵暗号化アルゴリズムに基づき個人鍵で暗号化された状態で格納されているもので構成され、
セキュリティチップが、通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、チップコード等格納回路及びユーザーＲＯＭとを有し、前記ユーザーＲＯＭには認証されたユーザープログラム及びユーザープログラム領域外の所定のアドレスに少なくともメーカ名コード、セキュリティコードが書き込み可能に構成され、
前記ＲＯＭライタが通信暗号鍵が格納された通信用共通暗号鍵格納回路と、マスターチップの暗号情報の暗号化に使用された個人鍵に対応する公開鍵が格納された公開鍵格納回路と、乱数発生回路から取り出した乱数値が格納される乱数格納回路と、チップコード等格納回路と、共通通信鍵に基づきデータの暗号化・復号化を行う共通鍵暗号／復号回路と、マスターチップから送信された個人鍵に基づき暗号化された暗号情報を前記公開鍵格納回路の公開鍵を用いて復号化する公開鍵復号回路と、マスターチップとの送受信を行うマスターチップ送受信回路と、前記セキュリティチップとの送受信を行うセキュリティチップ送受信回路と、前記格納された公開鍵、通信鍵又は共通通信鍵に基づき共通鍵暗号／復号回路又は公開鍵復号回路を介してマスターチップ送受信回路及びセキュリティチップ送受信回路との送受信を制御する制御用ＣＰＵとで構成され、
前記マスターチップに格納されたユーザープログラムの読み込みに際してＲＯＭライタとマスターチップとはマスターチップのチップコード等格納回路に格納されたチップコードの暗号鍵に基づくＲＯＭライタへの暗号化通信及びＲＯＭライタで復号化されたチップコードをマスターチップへの暗号鍵に基づく暗号化通信により相互認証を行い、さらにマスターチップのユーザＲＯＭに格納された個人鍵に基づき暗号化されたメーカ名コード、セキュリティコード、パスワード、拡散値及びチェックコードをマスターチップからＲＯＭライタに対して暗号鍵及び暗号／復号回路で暗号化通信を行い、ＲＯＭライタは暗号鍵及び共通鍵暗号／復号回路で復号化した後、公開鍵及び公開鍵復号回路で復号化することによりメーカ名コード、セキュリティコード、拡散値及びチェックコードを得た後に、ユーザーＲＯＭに格納された認証されたユーザープログラムを読み込むように構成されていることを特徴とする遊技機制御用チップのＲＯＭライタにより本目的を達成する。 The present invention related to a ROM writer is a ROM writer that reads a user program and encryption information written in a user ROM of a master chip for controlling a gaming machine and writes it into a one-time user ROM for controlling a gaming machine of a mass-production type security chip. ,
The master chip includes a communication encryption key storage circuit, an encryption / decryption circuit that performs encryption and decryption based on the communication encryption key stored in the storage circuit, a chip code storage circuit, and a user ROM. Is stored in the authenticated user program and a predetermined address outside the user program area in a state where at least the manufacturer name code, security code, password, spread value and check code are encrypted with the private key based on the public key encryption algorithm. Consists of
A security chip includes a communication encryption key storage circuit, an encryption / decryption circuit that performs encryption and decryption based on a communication encryption key stored in the storage circuit, a chip code storage circuit, and a user ROM, and the user ROM Is configured so that at least a manufacturer name code and a security code can be written at a predetermined address outside the authenticated user program and user program area,
A common encryption key storage circuit for communication in which the ROM writer stores a communication encryption key, a public key storage circuit in which a public key corresponding to a personal key used for encryption of encryption information of the master chip is stored, and a random number Random number storage circuit for storing random values extracted from the generation circuit, a storage circuit for chip codes, etc., a common key encryption / decryption circuit for encrypting / decrypting data based on a common communication key, and a master chip A public key decryption circuit that decrypts encrypted information encrypted based on the private key using a public key of the public key storage circuit, a master chip transmission / reception circuit that performs transmission / reception with a master chip, and the security chip. A security chip transmission / reception circuit that performs transmission / reception, and a common key encryption / decryption circuit or public key decryption circuit based on the stored public key, communication key, or common communication key. Is composed of a control CPU for controlling transmission and reception of the master chip transceiver circuit and the security chip transceiver circuit Te,
When reading the user program stored in the master chip, the ROM writer and the master chip are encrypted communication to the ROM writer based on the encryption code of the chip code stored in the storage circuit such as the chip code of the master chip and decrypted by the ROM writer The chip code that has been converted to the master chip is mutually authenticated by encrypted communication based on the encryption key, and the manufacturer name code, security code, password, encrypted based on the personal key stored in the user ROM of the master chip The spread value and the check code are encrypted from the master chip to the ROM writer using the encryption key and the encryption / decryption circuit. The ROM writer decrypts the encryption key and the common key encryption / decryption circuit, and then the public key and the public key. By decrypting with the key decryption circuit, the manufacturer name code and security This object is achieved by the ROM writer of the gaming machine control chip, which is configured to read the authenticated user program stored in the user ROM after obtaining the tee code, spread value and check code. .

本発明にかかるＲＯＭライタの場合は、マスターチップから共通暗号鍵で送信されたチップコードの相互認証の後に、乱数値１及び乱数値２で作成された通信鍵に基づき暗号化された暗号情報を公開鍵と公開鍵復号化回路で復号化された暗号情報中のチェックコードにて検査を行い、検査結果が一致した時にマスターチップの暗号情報中の復号化されたパスワードとＲＯＭライタからキー入力されたパスワードとが一致した場合にのみマスターチップに書き込まれたユーザＲＯＭデータの読み込みを行い、また前述同様にＲＯＭライタとセキュリティチップとの認証確認（書き込み）でチップコードが同一のものか否を確認した後にセキュリティチップのユーザＲＯＭへのＲＯＭデータの書き込みを行うように構成し、ＲＯＭライタとセキュリティチップとの読込認証においては、チップコードの確認認証及びメーカ名コードの確認認証終了した後でなければユーザＲＯＭの内容を読み込むことができない構成となっているので、誤って異なる開発メーカ同士のＲＯＭライタとマスターチップ・セキュリティチップ相互間のＲＯＭデータの読み込みが行われるのを防ぐと共にＲＯＭ内に書き込まれたデータの送受信が事前に防げるのでプログラムの解析されるのを防ぐこともできる。   In the case of the ROM writer according to the present invention, after mutual authentication of the chip code transmitted from the master chip with the common encryption key, the encrypted information encrypted based on the communication key created with the random value 1 and the random value 2 is stored. The public key and the check code in the encryption information decrypted by the public key decryption circuit are inspected, and when the inspection result matches, the decrypted password in the master chip encryption information and the key input from the ROM writer The user ROM data written in the master chip is read only when the password matches the password, and the same verification is performed by the ROM writer and the security chip (write) to check whether the chip code is the same. After that, the ROM data is written to the user ROM of the security chip. In the read authentication with the chip chip, the contents of the user ROM can only be read after the chip code confirmation authentication and the manufacturer name code confirmation authentication have been completed. Reading of ROM data between the writer and the master chip / security chip can be prevented and transmission / reception of data written in the ROM can be prevented in advance, thereby preventing analysis of the program.

以下に本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１実施例にかかるＲＯＭライタ３の斜視図であり、当該ＲＯＭライタ３のソケットには認証済みのマスターチップ１ａ及び遊技機に組み込まれる書き込み対象のセキュリティチップ１ｂが、差し込まれている。図中３ａは、パスワード等の数値を入力するためのキーであり、３ｂはＲＯＭライタ３による認証結果を表示するディスプレイである。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a perspective view of a ROM writer 3 according to a first embodiment of the present invention. A socket of the ROM writer 3 includes an authenticated master chip 1a and a security chip 1b to be written incorporated in a gaming machine. Plugged in. In the figure, 3a is a key for inputting a numerical value such as a password, and 3b is a display for displaying an authentication result by the ROM writer 3.

図２は本発明の第２実施例にかかるメモリーカード方式のＲＯＭライタ３の斜視図であり、前記第１実施例の装置において、メモリーカードＭの挿入部を有する。   FIG. 2 is a perspective view of the memory card type ROM writer 3 according to the second embodiment of the present invention. The apparatus of the first embodiment has a memory card M insertion portion.

図３に示すものはユーザー用の通信暗号鍵を一個持つ場合の本発明に使用する遊技機制御用マスターチップの概略を示すメモリー構成図及び図４は量産用のセキュリティチップの概略を示すメモリー構成図である。
図３のマスターチップ１ａのＲＯＭには遊技機制御用のユーザープログラムと、開発メーカ名のコード、ユーザープログラムをセキュリティチェックした結果のセキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコードが第三者管理機関の個人鍵Ｋｐｓで公開鍵暗号化アルゴリズムに基づき事前に暗号化された状態でユーザＲＯＭ３６の情報格納領域に格納されている。またマスターチップ１ａにはユーザー用の共通通信暗号鍵Ｋ０及び検査機関用通信暗号鍵Ｋｓを格納した通信暗号鍵格納回路６０と、図５に示すようにチップの種別コードと量産用か開発用かを識別するためのチップ区分を示すコードが記載されたチップコード等格納回路とを有する。尚、メーカ名コードの読み出し等は共通暗号鍵に基づく暗号通信で行うよう設定されている。
拡散値Ｒとは、暗号化通信においてデータのかく乱を目的としてデータ中に挿入される乱数値等の任意のデータをいう。 3 shows a memory configuration diagram showing an outline of a master chip for controlling a gaming machine used in the present invention when having one communication encryption key for a user, and FIG. 4 shows a memory configuration diagram showing an outline of a security chip for mass production. It is.
The ROM of the master chip 1a in FIG. 3 contains a user program for controlling the gaming machine, a code of the developer manufacturer name, a security code resulting from a security check of the user program, a password PM, a diffusion value R, and a check code. Is stored in the information storage area of the user ROM 36 in a state of being pre-encrypted based on the public key encryption algorithm. The master chip 1a includes a communication encryption key storage circuit 60 that stores a common communication encryption key K0 for users and a communication encryption key Ks for inspection institutions, and a chip type code and whether it is for mass production or development as shown in FIG. And a storage circuit for storing a chip code and the like in which a code indicating a chip classification for identifying the device is described. It should be noted that reading of the manufacturer name code or the like is set to be performed by encrypted communication based on the common encryption key.
The spread value R refers to arbitrary data such as a random number value inserted into data for the purpose of data disturbance in encrypted communication.

図４のセキュリティチップ１ｂには、未記録のユーザープログラム書き込み領域と、メーカ名のコード及びセキュリティコードが格納される領域とからなるユーザＲＯＭと、ユーザー用の共通通信暗号鍵Ｋ０及び検査機関用通信暗号鍵Ｋｓを格納した通信暗号鍵格納回路と、図５に示すようにチップの種別コードと量産用か開発用かを識別するためのチップ区分を示すコードが記載されたチップコード等格納回路とを有する。尚、確認コードは、チップコードを設定しない場合の照合用のコードであり、チップコード等格納回路５６に格納される。   The security chip 1b shown in FIG. 4 includes a user ROM including an unrecorded user program writing area, an area for storing a manufacturer name code and a security code, a user common communication encryption key K0, and an inspection organization communication. A communication encryption key storage circuit storing the encryption key Ks, and a chip code storage circuit in which a chip type code and a code indicating a chip classification for mass production or development are described as shown in FIG. Have The confirmation code is a verification code when no chip code is set, and is stored in the chip code storage circuit 56.

図６に示すものはユーザー用の共通通信暗号鍵を複数持つ場合（第２実施例）の本発明に使用する遊技機制御用マスターチップ１ａ’の第２実施例の概略を示すメモリー構成図及び図７は同じく共通通信暗号鍵を複数持つ場合の量産用のセキュリティチップ１ｂ’の概略を示すメモリー構成図である。   FIG. 6 shows a memory configuration diagram and an outline of the second embodiment of the master chip 1a ′ for gaming machine control used in the present invention when a plurality of common communication encryption keys for users are provided (second embodiment). 7 is a memory configuration diagram showing an outline of a mass-production security chip 1b ′ in the case of having a plurality of common communication encryption keys.

マスターチップ１ａ’のユーザＲＯＭには遊技機制御用のユーザープログラムと、開発メーカ名コード、ＲＯＭライタとの通信において使用する通信暗号鍵の番号Ｋｎｘ、ユーザープログラムをセキュリティチェックした結果のセキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコードが第三者管理機関の個人鍵Ｋｐｓに基づき事前に所定の公開鍵暗号化アルゴリズムで暗号化された暗号情報が情報格納領域に格納されている。またマスターチップ１ａ’では複数のユーザー用の共通通信暗号鍵Ｋ０〜ｎと検査機関用暗号鍵Ｋｓを格納した通信暗号鍵格納回路６０と、図５に示すようなチップの種別コードと量産用か開発用かを識別するためのチップ区分を示すチップコードが記載されたチップコード等格納回路５６とを有する。尚、暗号鍵Ｋ０乃至Ｋｎと検査機関が使用する暗号鍵Ｋｓは、外部からは読み込めない構造としており、メーカ名コードの読み出し等は共通暗号鍵に基づく暗号通信で行うよう設定されている。   The user ROM of the master chip 1a ′ includes a user program for controlling the gaming machine, a development manufacturer name code, a communication encryption key number Knx used for communication with the ROM writer, a security code resulting from a security check of the user program, and a password PM. Encryption information in which the spread value R and the check code are encrypted in advance by a predetermined public key encryption algorithm based on the private key Kps of the third party management organization is stored in the information storage area. In the master chip 1a ', a communication encryption key storage circuit 60 storing a plurality of common communication encryption keys K0-n for users and an inspection organization encryption key Ks, and a chip type code and mass production as shown in FIG. And a chip code storage circuit 56 in which a chip code indicating a chip classification for identifying a development purpose is described. The encryption keys K0 to Kn and the encryption key Ks used by the inspection organization have a structure that cannot be read from the outside, and the reading of the manufacturer name code and the like is set to be performed by encrypted communication based on the common encryption key.

セキュリティチップ１ｂ’には、未記録のユーザープログラム書き込み領域と、メーカ名のコード、ＲＯＭライタから送信されて書き込まれる復号化されたメーカ名コード、通信暗号鍵番号Ｋｎｘ及びセキュリティコードが格納される情報格納領域とからなるユーザＲＯＭ３６と、複数のユーザー用の共通通信暗号鍵Ｋ０〜ｎと検査機関用暗号鍵Ｋｓを格納した通信暗号鍵格納回路６０と、図５に示すチップの種別コードと量産用か開発用かを識別するためのチップ区分を示すコードが格納されたチップコード等格納回路５６とを有する。   In the security chip 1b ', information for storing an unrecorded user program writing area, a maker name code, a decrypted maker name code transmitted from a ROM writer, a communication encryption key number Knx, and a security code are stored. A user ROM 36 comprising a storage area, a communication encryption key storage circuit 60 storing a plurality of common communication encryption keys K0-n for users and an inspection organization encryption key Ks, and a chip type code and mass production shown in FIG. And a chip code storage circuit 56 in which a code indicating a chip classification for identifying whether it is for development or not is stored.

図８に示すものは本発明の実施例に使用するＲＯＭライタ３の回路図であり、ＲＯＭライタ３はクロック回路４からのクロック信号に基づき作動する制御用ＣＰＵ５、該ＣＰＵ５が行う認証・制御用プログラムが書き込まれた制御ＲＯＭ６、各種計算処理を行う作業用ＲＡＭ７、乱数値を発生させる乱数発生回路８，通信監視タイマー９、図５のチップの種別コードと量産用か開発用かを識別するためのチップ区分を示すコードが記載されたチップコード等格納回路１０、キー入力装置１１の入力に基づきＣＰＵ５に指令を出すキー入力回路１２、ＣＰＵ５の指示に基づき表示装置１４に表示するための表示回路１３及び通信ドライバ１５に基づき外部通信を行う外部通信回路１６とが並列接続されている。１７はソケットに挿入されたセキュリティチップ１ｂ、１ｂ’とのデータのやり取りを行うためのセキュリティチップ送受信回路であり、１８はその制御を行うセキュリティチップアクセス制御回路１８である。１９は、マスターチップ１ａ、１ａ’とのデータやり取りを行うマスターチップ送受信回路、２０はその制御を行うマスターチップアクセス制御回路２０である。２１は、通信鍵が１個の場合はＫ０、通信鍵が複数の場合はＫ０乃至Ｋｎ及びＫｓの共通通信暗号鍵に基づきデータの暗号化又は復号化を行う共通鍵暗号／復号回路、２２は公開鍵Ｋｏｓに基づきデータの復号化を行う公開鍵復号回路、２３は前記通信用の共通暗号鍵（Ｋ０乃至Ｋｎ）が格納された通信用共通暗号鍵格納回路、２４はマスターチップ１ａ，１ａ’の暗号情報の暗号化に用いた個人鍵Ｋｐｓに対応する公開鍵Ｋｏｓが格納された公開鍵格納回路であり、これらは前述制御用ＣＰＵ５と並列接続されている。２８は、乱数値発生回路８から取り出した拡散の為の乱数値を格納するための乱数値等格納回路である。また２９はリセット回路である。６３は、マスターチップとの認証においてパスワードＰＷを入力した直後に使用者にしか判らない任意のキーワードを入力しなければ作動しない方式にするためのキーワード記憶回路であり、不揮発性ＲＯＭで構成される。   FIG. 8 is a circuit diagram of the ROM writer 3 used in the embodiment of the present invention. The ROM writer 3 is a control CPU 5 that operates based on the clock signal from the clock circuit 4, and the authentication / control performed by the CPU 5. A control ROM 6 in which a program is written, a working RAM 7 for performing various calculation processes, a random number generation circuit 8 for generating random values, a communication monitoring timer 9, and the type code of the chip in FIG. 5 and whether it is for mass production or development A chip code storage circuit 10 in which a code indicating the chip classification is written, a key input circuit 12 for issuing a command to the CPU 5 based on an input from the key input device 11, and a display circuit for displaying on the display device 14 based on an instruction from the CPU 5 13 and an external communication circuit 16 that performs external communication based on the communication driver 15 are connected in parallel. Reference numeral 17 denotes a security chip transmission / reception circuit for exchanging data with the security chips 1b and 1b 'inserted into the socket, and reference numeral 18 denotes a security chip access control circuit 18 for controlling the data. Reference numeral 19 denotes a master chip transmission / reception circuit for exchanging data with the master chips 1a, 1a ', and 20 denotes a master chip access control circuit 20 for controlling the data. 21 is a common key encryption / decryption circuit that encrypts or decrypts data based on a common communication encryption key of K0 to Kn and Ks when there is a single communication key; A public key decryption circuit for decrypting data based on the public key Kos, 23 is a communication common encryption key storage circuit in which the communication common encryption keys (K0 to Kn) are stored, and 24 is master chips 1a and 1a ′. The public key storage circuit stores the public key Kos corresponding to the personal key Kps used for encrypting the encrypted information, and these are connected in parallel with the control CPU 5. Reference numeral 28 denotes a random number value storage circuit for storing a random number value for diffusion extracted from the random value generation circuit 8. Reference numeral 29 denotes a reset circuit. 63 is a keyword storage circuit for making a system that does not operate unless an arbitrary keyword that can be understood only by the user is input immediately after inputting the password PW in the authentication with the master chip, and is configured by a nonvolatile ROM .

図８中波線で示すものは本発明のＲＯＭライタ３の第３実施例を示すもので、前述の通信用共通暗号鍵格納回路２３の代わりに共通通信暗号鍵Ｋ０乃至Ｋｎ、ＲＯＭライタＩＤ番号、メーカ名のコード、メモリーカードアクセス用のパスワードＰＭ、拡散値Ｒ及びチェックコードが公開鍵暗号化アルゴリズムに基づき個人鍵Ｋｐｓで暗号化された状態で格納されたメモリーカードＭ（２６）のデータ読み込みを行うメモリーカードアクセス回路２５及びメモリーカード２６が増設されたもので、これらは前記ＣＰＵ５とは並列接続されている。   8 indicates a third embodiment of the ROM writer 3 of the present invention. Instead of the communication common encryption key storage circuit 23, the common communication encryption keys K0 to Kn, the ROM writer ID number, Reads data from the memory card M (26) in which the manufacturer name code, the password PM for accessing the memory card, the spread value R, and the check code are encrypted with the private key Kps based on the public key encryption algorithm. A memory card access circuit 25 and a memory card 26 to be executed are added, and these are connected in parallel with the CPU 5.

図９に示すものは本発明に使用する実施例のマスターチップ１ａ，１ａ’及びセキュリティチップ１ｂの回路図である。３２はクロック回路３０からのクロック信号に基づき作動する遊技機制御用ＣＰＵであり、該制御用ＣＰＵ３２は従前のセキュリティチップ同様にウォッチドッグタイマー回路３３、不正アドレス実行禁止回路３４、タイマー回路３５、ユーザープログラムが内蔵されたユーザＲＯＭ３６のプログラムが正規のものか否かをチェックするセキュリティチェック回路３７、プログラム実行用のユーザＲＡＭ３８、ブートＲＡＭ３９、ブートＲＯＭ４０、チップ１ａ，１ｂのモードを制御するモード制御回路４３と並列接続されている。４２はＲＯＭライタ３との認証を行う認証回路であり、詳細には図１０で説明する。
ＳＷ１（４４）は、チップ１ａ、１ｂの内部バスとＲＯＭ周辺回路の接続を切り替える第１スイッチ回路である。
ＳＷ２（４６）は、ＳＷ１（４４）がＯＦＦの時、ＲＯＭアクセス回路４５に接続されたユーザＲＯＭ３６をＲＯＭ読み書き回路４７を介して書き込み用に使用する（ＲＯＭ書込みモード）か、外部バスバッファ４８を介して読み出し用に使用する（ＲＯＭ読出しモード）かに切り替えるための第２スイッチ回路であり、ＲＯＭ読み書き回路４７と外部バスバッファ４８は外部端子４９を介してＲＯＭライタ３と接続される。
又、チップのユーザーモード時はＳＷ１（４４）はＯＮとなり、ＳＷ２（４６）は外部バスバッファ４８に接続され、チップの内部バスを外部端子を接続する。
上記、ＳＷ１（４４）、ＳＷ２（４６）はモード制御回路４３により切りかえられる。尚、５０はセキュリティチップ及びマスターチップがユーザーモードでのプログラム実行をリセットするためとチップ全体をリセットするためのリセット回路である。 FIG. 9 is a circuit diagram of the master chips 1a and 1a ′ and the security chip 1b of the embodiment used in the present invention. Reference numeral 32 denotes a gaming machine control CPU that operates based on a clock signal from the clock circuit 30. The control CPU 32, like the conventional security chip, is a watchdog timer circuit 33, an illegal address execution prohibition circuit 34, a timer circuit 35, and a user program. A security check circuit 37 for checking whether or not the program of the user ROM 36 in which the CPU is built is genuine, a user RAM 38 for program execution, a boot RAM 39, a boot ROM 40, and a mode control circuit 43 for controlling the modes of the chips 1a and 1b; Connected in parallel. An authentication circuit 42 performs authentication with the ROM writer 3 and will be described in detail with reference to FIG.
SW1 (44) is a first switch circuit for switching the connection between the internal buses of the chips 1a and 1b and the ROM peripheral circuit.
When SW1 (44) is OFF, SW2 (46) uses the user ROM 36 connected to the ROM access circuit 45 for writing via the ROM read / write circuit 47 (ROM write mode), or uses the external bus buffer 48. The ROM read / write circuit 47 and the external bus buffer 48 are connected to the ROM writer 3 via the external terminal 49.
In the user mode of the chip, SW1 (44) is turned on, SW2 (46) is connected to the external bus buffer 48, and the internal bus of the chip is connected to the external terminal.
SW1 (44) and SW2 (46) are switched by the mode control circuit 43. Reference numeral 50 denotes a reset circuit for resetting the program execution in the user mode by the security chip and the master chip and for resetting the entire chip.

図１０に示すものはセキュリティチップ１ｂ，１ｂ’内又はマスターチップ１ａ，１ａ’内に設けられた認証回路４２の詳細な回路ブロック図である。
この認証回路４２は、前記クロック回路３０からのクロック信号に基づき作動する認証通信制御回路５１、モード制御回路４３に対して指令するモード制御出力回路５２、乱数発生回路５３、当該乱数値を格納する乱数値等格納回路５４、ユーザＲＯＭ３６と接続されたユーザＲＯＭアクセス回路５５、チップの種別コードと量産用か開発用かを識別するためのチップ区分を示すコードが記載されたチップコード等格納回路５６、ＲＯＭライタ３との送受信を行う送受信回路５７、送受信データバッファ５８、共通の通信鍵Ｋ０乃至Ｋｎに基づきデータの暗号化又は復号化を行う共通鍵暗号／復号回路５９、乱数発生回路５３及び乱数発生回路８で作成された乱数値１及び乱数値２により作成される暗号鍵Ｋｔ及び暗号鍵番号Ｋｎｘにより選択された共通通信暗号鍵Ｋｘが格納された通信暗号鍵格納回路６０、暗号通信の状況を観察する通信監視タイマー６１及び第２実施例の複数の暗号鍵が格納されたタイプのチップ１ａ’，１ｂ’における共通通信暗号鍵Ｋ０乃至Ｋｎ及びＫｓが格納された鍵テーブル格納回路６２であり、これらは互いに並列に接続されている。 FIG. 10 is a detailed circuit block diagram of the authentication circuit 42 provided in the security chip 1b, 1b ′ or the master chip 1a, 1a ′.
The authentication circuit 42 stores an authentication communication control circuit 51 that operates based on a clock signal from the clock circuit 30, a mode control output circuit 52 that instructs the mode control circuit 43, a random number generation circuit 53, and the random number value. A random number value storage circuit 54, a user ROM access circuit 55 connected to the user ROM 36, a chip code storage circuit 56 in which a chip type code and a code indicating a chip classification for mass production or development are described. , A transmission / reception circuit 57 that performs transmission / reception with the ROM writer 3, a transmission / reception data buffer 58, a common key encryption / decryption circuit 59 that encrypts or decrypts data based on common communication keys K0 to Kn, a random number generation circuit 53, and a random number It is selected by the encryption key Kt and encryption key number Knx created by the random number value 1 and random number value 2 created by the generation circuit 8. Communication encryption key storage circuit 60 in which the common communication encryption key Kx is stored, the communication monitoring timer 61 for observing the state of encryption communication, and the chips 1a ′ and 1b of the second embodiment in which a plurality of encryption keys are stored 'Is a key table storage circuit 62 in which common communication encryption keys K0 to Kn and Ks are stored, and these are connected in parallel to each other.

以上述べた構成において本発明にかかる図１の実施例にかかるマスターチップ１ａ及びセキュリティチップ１ｂの構成では、以下に述べる方式で相互認証を行った後にマスターチップからユーザーＲＯＭ３６に書き込まれたプログラムを読み込むと共にセキュリティチップ１ｂのユーザＲＯＭ３６にプログラム及び暗号情報を書き込むことになる。   In the configuration described above, in the configuration of the master chip 1a and the security chip 1b according to the embodiment of FIG. 1 according to the present invention, after mutual authentication is performed by the method described below, the program written in the user ROM 36 is read from the master chip. At the same time, the program and encryption information are written in the user ROM 36 of the security chip 1b.

＜セキュリティチップのモード遷移＞
図１１の流れ図に示すようにシステムリセットされた状態からスタートした時ＰＲＧ端子の操作で”Ｌ”の時にセキュリティモード、”Ｈ”の時にプログラムモード認証フェーズとなる。セキュリティモードでは、従来より知られているセキュリティシステムにおいてセキュリティチェック回路３７が作動してユーザーＲＯＭ３６に書き込まれたユーザープログラムが第三者機関において認証されたものであるか否かのセキュリティチェックが行われ、セキュリティチェックの結果不適合と判定された場合にはチップ作動停止となり、セキュリティチェックの結果正規と判定された場合にはユーザープログラムモードに移行する。 <Mode transition of security chip>
As shown in the flowchart of FIG. 11, when starting from a system reset state, the security mode is entered when the PRG terminal is operated at "L", and the program mode authentication phase is entered at "H". In the security mode, the security check circuit 37 operates in a conventionally known security system, and a security check is performed to determine whether or not the user program written in the user ROM 36 is authenticated by a third party. If it is determined that the security check results in non-conformity, the chip operation is stopped, and if the security check results in normality, the program shifts to the user program mode.

次にＰＲＧ端子が”Ｈ”の時はプログラムモード認証フェーズとなり、ＲＯＭライタ３から書き込み要求又は読み込み要求の信号が送信されると認証回路４２が相互認証することにより読み込み又は書き込み行程が決定される。ＲＯＭライタ３が任意のモードを選択し、チップがこれを認証した時点でチップの外部端子４９とＲＯＭ読み書き回路４７を介し、書き込みモードではＲＯＭライタ３から送信されるユーザープログラム及び暗号情報を順次セキュリティチップのユーザＲＯＭ３６に書き込んで行き、ＲＯＭライタ３が書き込み終了した時点で停止する。
また読み込みモードでは、ユーザＲＯＭ３６に書き込まれたユーザープログラム等を順次ＲＯＭライタ３に送信し、ＲＯＭライタ３が読み込みを終了した時点で停止する。 Next, when the PRG terminal is “H”, it becomes a program mode authentication phase. When a write request or read request signal is transmitted from the ROM writer 3, the authentication circuit 42 performs mutual authentication to determine the reading or writing process. . When the ROM writer 3 selects an arbitrary mode and the chip authenticates this, the user program and the encryption information transmitted from the ROM writer 3 are sequentially secured in the writing mode via the external terminal 49 of the chip and the ROM read / write circuit 47. Writing to the user ROM 36 of the chip is stopped, and the writing is stopped when the ROM writer 3 finishes writing.
In the reading mode, the user program written in the user ROM 36 is sequentially transmitted to the ROM writer 3 and stopped when the ROM writer 3 finishes reading.

ＲＯＭライタ３の動作については図１２に示すフローチャートに示すようにマスターチップ・セキュリティチップとの通信のやり取りがなされる。
すなわち電源を立ち上げた状態でＲＯＭライタ３のハードウェアは初期化され、それぞれの回路が正常に作動するか否についてセルフチェックがなされる。
尚、メモリーカードＭ方式の実施例の場合はメモリーカードＭが差し込まれた状態で個人鍵Ｋｐｓで暗号化された共通通信暗号鍵Ｋ０乃至Ｋｎ、ＲＯＭライタＩＤ番号、メーカ名のコード、メモリーカードアクセス用のパスワード、拡散値及びチェックコード等の暗号情報を公開鍵Ｋｏｓと公開鍵復号回路２２で復号化を行い、復号化が正常に行われた否かのチェックが行われ正常と判断された場合には、ユーザーはキー３ａに所定のパスワードＷを入力することにより復号化されたパスワードＰＷとの照合が行われ一致した場合にはキーワードチェックに移行する。ユーザーはキー３ａからユーザーが事前に登録したキーワード入力すると、ＲＯＭライタ３はキーワード格納回路６３に格納されたキーワードと一致するか否かの照合が行われ、一致した場合にチップ１ａ，１ｂの読み込みモードに移行する。
そこで、マスターチップのデータ読み込み、セキュリティチップへのデータ書き込み、セキュリティチップのデータの読み込み、セキュリティチップのデータの認証、外部通信によるデータのダウンロード、データ通信によるデータの初期化等の作業が履行される。ただチップとの通信において、暗号化しないで読み込み・書き込みを行うことはセキュリティの面において極めて危険であることから、マスターチップ・ＲＯＭライタ間、セキュリティチップ・ＲＯＭライタ間の通信は、使用するマスターチップ及びセキュリティチップの種類に並びにロムライタの種類により以下の図１３に示す表の示されるステップ１乃至ステップ９の通信プロトコルにより行われる。 As for the operation of the ROM writer 3, communication is exchanged with the master chip / security chip as shown in the flowchart of FIG.
That is, the hardware of the ROM writer 3 is initialized while the power is turned on, and a self-check is performed as to whether or not each circuit operates normally.
In the case of the embodiment of the memory card M system, the common communication encryption keys K0 to Kn encrypted with the personal key Kps with the memory card M inserted, the ROM writer ID number, the manufacturer name code, and the memory card access When the encryption information such as the password, the spread value, and the check code is decrypted by the public key Kos and the public key decryption circuit 22 and it is determined that the decryption is normally performed and it is determined that the decryption is normal. In this case, the user collates with the decrypted password PW by inputting the predetermined password W into the key 3a. When the user inputs a keyword registered in advance by the user from the key 3a, the ROM writer 3 checks whether or not the keyword matches the keyword stored in the keyword storage circuit 63. If they match, the chips 1a and 1b are read. Enter mode.
Therefore, tasks such as data reading from the master chip, data writing to the security chip, data reading from the security chip, data authentication from the security chip, data download by external communication, and data initialization by data communication are performed. . However, since it is extremely dangerous in terms of security to read and write without encryption in communication with the chip, communication between the master chip and the ROM writer and between the security chip and ROM writer is the master chip to be used. The communication protocol of step 1 to step 9 shown in the table shown in FIG. 13 is performed according to the type of security chip and the type of ROM writer.

ステップ１：マスターチップ方式１（共通通信暗号鍵が一個の場合）
図１４に示すデータフロー及び図１５に示すフローチャートにより説明する。
ＲＯＭライタ３にマスターチップ１ａを接続した後にＲＯＭライタ３からマスターチップ１ａに対してマスター認証要求信号を送信する。するとマスターチップからチップコード等格納回路５６に格納されたチップコード及び乱数発生回路５３より発生した乱数値１を通信暗号鍵格納回路６０に格納された共通通信暗号鍵Ｋ０を用いて暗号／復号回路５９で暗号化を行い、ＲＯＭライタ３に送信する。 Step 1: Master chip method 1 (when there is one common communication encryption key)
This will be described with reference to the data flow shown in FIG. 14 and the flowchart shown in FIG.
After connecting the master chip 1a to the ROM writer 3, the ROM writer 3 transmits a master authentication request signal to the master chip 1a. Then, the encryption / decryption circuit uses the common communication encryption key K 0 stored in the communication encryption key storage circuit 60 for the chip code stored in the chip code storage circuit 56 from the master chip and the random value 1 generated by the random number generation circuit 53. Encryption is performed at 59 and transmitted to the ROM writer 3.

ＲＯＭライタ３は、受信したデータを通信用共通暗号鍵格納回路２３に格納された暗号鍵Ｋ０に基づき共通鍵暗号／復号回路２１で復号化を行いチップコードと乱数値１を得る。チップコードは例えば図７に示すようにチップ種別コード及びチップが量産用か開発用かを示すチップ区分が記載されており、これにより接続したマスターチップが適合したものであるか否を確認することができる。
次に、ＲＯＭライタ３からは、チップコードと乱数値発生回路８により発生した乱数値２を前記共通通信暗号鍵Ｋ０に基づき共通鍵暗号／復号回路２１で暗号化を行い、マスターチップ１ａに対して送信する。 The ROM writer 3 decrypts the received data by the common key encryption / decryption circuit 21 based on the encryption key K 0 stored in the communication common encryption key storage circuit 23 to obtain a chip code and a random value 1. For example, as shown in FIG. 7, the chip code includes a chip type code and a chip classification indicating whether the chip is for mass production or development, and this confirms whether the connected master chip is suitable. Can do.
Next, the ROM writer 3 encrypts the chip code and the random value 2 generated by the random value generation circuit 8 with the common key encryption / decryption circuit 21 based on the common communication encryption key K0, and the master chip 1a To send.

この結果マスターチップ１ａは、受信したデータを通信暗号鍵格納回路６０に格納された共通通信暗号鍵Ｋ０を用いて暗号／復号回路５９で復号化を行いチップコードと乱数値２を得る。送信されたチップコードと自己のチップコードとが一致した場合には乱数値２を乱数値等格納回路５４に格納し、ＲＯＭライタ３に対してマスターチップの認証応答を行う。   As a result, the master chip 1a decrypts the received data by the encryption / decryption circuit 59 using the common communication encryption key K0 stored in the communication encryption key storage circuit 60 to obtain a chip code and a random value 2. When the transmitted chip code matches the own chip code, the random number value 2 is stored in the random number value storage circuit 54 and an authentication response of the master chip is sent to the ROM writer 3.

ＲＯＭライタ３は格納された乱数値１及び乱数値２で暗号鍵Ｋｔを作成すると共にマスターチップ１ａに対してパラメータ要求信号を発する。パラメータ要求信号を受信したマスターチップ１ａはＲＯＭライタ同様に乱数値１及び乱数値２で暗号鍵Ｋｔを作成し、これを用いてユーザＲＯＭ３６に格納された事前に個人鍵Ｋｐｓで暗号化されたメーカー名コード、セキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコード等の暗号情報を暗号／復号回路５９で暗号化を行い、ＲＯＭライタ３に送信する。ＲＯＭライタ３は、まず前述乱数値１及び乱数値２に基づき作成された暗号鍵Ｋｔに基づき受信した暗号化された暗号情報を共通鍵暗号／復号回路２１で復号化することにより、個人鍵Ｋｐｓで暗号化された暗号化情報を得る。次にこの暗号化情報を公開鍵格納回路２４に格納された公開鍵Ｋｏｓと公開鍵復号回路２２で、メーカー名コード、セキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコードを復号化する。復号化したチェックコード等により暗号化情報が正規のものか否かを確認すると共に当該暗号化情報を一時記憶する。そしてマスターチップ１ａに対してマスター認証終了信号を送信する。次にＲＯＭライター３のキー３ａを介してマスターチップのパスワードを入力する。すると事前に復号化されたマスタチップのユーザＲＯＭに格納されたパスワードＰＭとの照合が行われ、一致した場合に正規のユーザーと判断され、次のステップに移行することが可能となる。   The ROM writer 3 creates an encryption key Kt with the stored random number value 1 and random number value 2 and issues a parameter request signal to the master chip 1a. The master chip 1a that has received the parameter request signal creates an encryption key Kt with a random number value 1 and a random number value 2 in the same manner as the ROM writer, and uses this to make a maker encrypted in advance with the personal key Kps stored in the user ROM 36. Encryption information such as the name code, security code, password PM, spread value R, and check code is encrypted by the encryption / decryption circuit 59 and transmitted to the ROM writer 3. The ROM writer 3 first decrypts the encrypted encryption information received based on the encryption key Kt created based on the random number value 1 and the random number value 2 by the common key encryption / decryption circuit 21, thereby obtaining the private key Kps. Get the encrypted information encrypted by. Next, the manufacturer name code, the security code, the password PM, the spread value R, and the check code are decrypted by the public key Kos stored in the public key storage circuit 24 and the public key decryption circuit 22. Whether the encrypted information is authentic or not is confirmed by the decrypted check code or the like, and the encrypted information is temporarily stored. Then, a master authentication end signal is transmitted to the master chip 1a. Next, the master chip password is input via the key 3 a of the ROM writer 3. Then, the password PM stored in the user ROM of the master chip that has been decrypted in advance is collated, and if it matches, it is determined that the user is a legitimate user, and the process can proceed to the next step.

その後ＲＯＭライタ３からマスターチップ１ａに対してマスターチップに格納されたＲＯＭ読み込み開始要求信号が送信され、マスターチップ１ａのスイッチＳＷ２が作動してＲＯＭ読み書き回路４７とユーザーＲＯＭ３６とを接続した状態とする。スイッチ切り替え後にＲＯＭ読み込み準備完了の応答信号をＲＯＭライタ３に送信し、ＲＯＭライタ３はユーザーＲＯＭ３６に書き込まれたプログラム等をマスタチップアクセス制御回路２０を介して読み込み、これらデータを作業用ＲＡＭ７に一時記憶する。読み込みが終了するとＲＯＭライタ３はＲＯＭ読み込み終了要求をマスターチップ１ａに対して行い、マスターチップ１ａは読み込み終了応答をＲＯＭライタ３に対して行い、ＲＯＭライタ３はマスターチップ１ａに対して接続終了要求の信号を送信することでマスターチップ１ａのスイッチＳＷ２が切り替わり、ユーザーＲＯＭ３６の読み込みができない状態に切り替え、接続終了応答をＲＯＭライタ３に送信して通信が終了する。   Thereafter, a ROM read start request signal stored in the master chip is transmitted from the ROM writer 3 to the master chip 1a, and the switch SW2 of the master chip 1a is operated to connect the ROM read / write circuit 47 and the user ROM 36. . A ROM read ready response signal is sent to the ROM writer 3 after switching the switch. The ROM writer 3 reads the program written in the user ROM 36 via the master chip access control circuit 20 and temporarily stores these data in the work RAM 7. Remember. When the reading is completed, the ROM writer 3 sends a ROM reading end request to the master chip 1a, the master chip 1a sends a reading end response to the ROM writer 3, and the ROM writer 3 sends a connection end request to the master chip 1a. , The switch SW2 of the master chip 1a is switched to switch to a state in which the user ROM 36 cannot be read, and a connection end response is transmitted to the ROM writer 3 to complete the communication.

ステップ２：セキュリティチップとＲＯＭライタ間の相互認証
図１６に示すデータフロー及び図１７に示すフローチャートにより説明する。
セキュリティチップをＲＯＭライタ３に接続した状態でＲＯＭライタ３はセキュリティチップに対してチップ認証要求（書き込み）を行う。するとセキュリティチップ１ｂからチップコード及び乱数発生回路５６で生成された乱数値１を共通通信鍵Ｋ０及び暗号／復号回路５９で暗号化したデータをＲＯＭライタ３に送信する。ＲＯＭライタ３は、同じく共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１で復号化を行い乱数値１とチップコードを得る。このチップコードにより当該チップが量産用か、チップの種類について確認を行うと共に乱数値１を乱数値格納回路２８に格納し、乱数発生回路８で発生した乱数値２と受信したチップコードを共通暗号鍵Ｋ０を用いて共通鍵暗号／復号回路２１で暗号した状態でセキュリティチップ１ｂに送信する。 Step 2: Mutual authentication between security chip and ROM writer A description will be given with reference to the data flow shown in FIG. 16 and the flowchart shown in FIG.
With the security chip connected to the ROM writer 3, the ROM writer 3 makes a chip authentication request (write) to the security chip. Then, the chip code and the random number value 1 generated by the random number generation circuit 56 are transmitted from the security chip 1 b to the ROM writer 3 by encrypting the common communication key K 0 and the encryption / decryption circuit 59. The ROM writer 3 similarly decrypts with the common encryption key K0 and the common key encryption / decryption circuit 21 to obtain the random number value 1 and the chip code. Whether or not the chip is for mass production is confirmed by this chip code, and the random number value 1 is stored in the random value storage circuit 28 and the random number value 2 generated by the random number generation circuit 8 and the received chip code are shared. The key K0 is transmitted to the security chip 1b in a state encrypted by the common key encryption / decryption circuit 21.

セキュリティチップ１ｂは受信したデータを共通暗号鍵Ｋ０と暗号／復号回路５９で復号化を行い、乱数値２を得ると共に復号化したチップコードを自己のチップコードとを比較し、一致したならＲＯＭライタ３の認証の結果正しいとして、チップ認証応答（書き込み）の信号をＲＯＭライタ３に送信する。   The security chip 1b decrypts the received data with the common encryption key K0 and the encryption / decryption circuit 59 to obtain a random value 2 and compares the decrypted chip code with its own chip code. As a result of the authentication of 3, a chip authentication response (write) signal is transmitted to the ROM writer 3.

ＲＯＭライタ３はセキュリティチップ１ｂに対してＲＯＭ書き込み要求信号を送信すると、セキュリティチップ１ｂはスイッチＳＷ２を操作してＲＯＭ読み書き回路４７とユーザーＲＯＭとを通電状態に切り替え、ＲＯＭ読み込み応答信号をＲＯＭライタ３に対して送信する。するとＲＯＭライタ３は、作業用ＲＡＭ７に一時記憶したユーザープログラムをユーザーＲＯＭのユーザープログラム領域に書き込むと共にメーカー名コード、及びセキュリティコード等の暗号化されていない情報をユーザＲＯＭ３６に書き込む。次にＲＯＭライタ３は当該書き込みを行ったセキュリティチップ１ｂに対してユーザＲＯＭ３６の読み込み要求を行い、ＲＯＭに書き込まれたユーザープログラム及びデータが正確に書き込まれたた否かのベリファイ（検査）を行い、一致していることが確認された場合にはＲＯＭ読み込み終了要求をセキュリティチップ１ｂに対して行い、セキュリティチップ１ｂは読み込み終了応答をＲＯＭライタ３に対して行うことにより読み込みが終了する。そしてＲＯＭライタ３はセキュリティチップに対して接続終了信号を送信し、セキュリティチップ１ｂはユーザＲＯＭを書き込み禁止処理を施して接続終了する。以上の結果セキュリティチップ１ｂのユーザーＲＯＭ３６には正規のユーザープログラムとメーカー名コード及びセキュリティコードが書き込まれた状態となる。   When the ROM writer 3 transmits a ROM write request signal to the security chip 1b, the security chip 1b operates the switch SW2 to switch the ROM read / write circuit 47 and the user ROM to the energized state, and sends a ROM read response signal to the ROM writer 3 Send to. Then, the ROM writer 3 writes the user program temporarily stored in the work RAM 7 in the user program area of the user ROM and also writes unencrypted information such as a manufacturer name code and a security code in the user ROM 36. Next, the ROM writer 3 makes a request to read the user ROM 36 to the security chip 1b that has performed the writing, and verifies whether or not the user program and data written in the ROM are correctly written. If it is confirmed that they match, the ROM read end request is sent to the security chip 1b, and the security chip 1b sends a read end response to the ROM writer 3 to complete the reading. The ROM writer 3 transmits a connection end signal to the security chip, and the security chip 1b performs a write prohibition process on the user ROM and ends the connection. As a result, the user ROM 36 of the security chip 1b is in a state where a regular user program, a manufacturer name code, and a security code are written.

ステップ３：セキュリティチップ・ＲＯＭライタ３間のチップデータ読み込みのプロトコルについて（通信暗号鍵が１個の場合）
図１８に示すデータフロー及び図１９に示すフローチャートにより説明する。
このステップでは、一旦セキュリティチップ１ｂにユーザープログラム及びメーカコード並びにセキュリティコードが書き込まれた後に、ＲＯＭライタ３によりセキュリティチップの内容が不用意に読み込まれないようにするための通信プロトコルである。 Step 3: Protocol for reading chip data between security chip and ROM writer 3 (when there is one communication encryption key)
This will be described with reference to the data flow shown in FIG. 18 and the flowchart shown in FIG.
This step is a communication protocol for preventing the ROM writer 3 from inadvertently reading the contents of the security chip once the user program, the manufacturer code, and the security code are once written in the security chip 1b.

すなわち、ＲＯＭライタ３にセキュリティチップ１ｂを接続した状態で、ＲＯＭライタ３からセキュリティチップ１ｂに対して認証要求（読み込み）が送信される。これを受信したセキュリティチップ１ｂは共通暗号鍵Ｋ０を用いて暗号／復号回路５９でチップコード等格納回路５６に格納されたチップコードと乱数発生回路５３で発生した乱数値１を暗号化しＲＯＭライタ３に対して送信する。するとＲＯＭライタ３は、共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１でこれらを復号化し、チップコードと乱数値１を得る。そしてマスターチップ１ａから読み込んだチップコードと一致するか否を確認し、一致した場合には乱数発生回路８で発生した乱数値２とチップコードとを共通暗号鍵Ｋ０に基づき共通鍵暗号／復号回路２１で暗号化を行いこれらデータをセキュリティチップ１ｂに対して送信すると共に乱数値格納回路２８に前記乱数値１及び乱数値２を格納する。   That is, with the security chip 1b connected to the ROM writer 3, an authentication request (reading) is transmitted from the ROM writer 3 to the security chip 1b. The security chip 1b that has received this encrypts the chip code stored in the chip code storage circuit 56 by the encryption / decryption circuit 59 and the random number value 1 generated by the random number generation circuit 53 by using the common encryption key K0, and the ROM writer 3 Send to. Then, the ROM writer 3 decrypts these using the common encryption key K0 and the common key encryption / decryption circuit 21, and obtains a chip code and a random value 1. Then, it is confirmed whether or not it matches the chip code read from the master chip 1a. If they match, the random number value 2 generated by the random number generation circuit 8 and the chip code are used as a common key encryption / decryption circuit based on the common encryption key K0. The data is encrypted at 21 and transmitted to the security chip 1 b and the random value 1 and the random value 2 are stored in the random value storage circuit 28.

データを受信したセキュリティチップ１ｂは、共通暗号鍵Ｋ０と暗号／復号回路５９を用いて復号化を行いチップコードと乱数値２とを得る。その結果セキュリティチップ１ｂは、ＲＯＭライタ３の持つチップコードの確認を行い一致した場合にチップ認証確認応答（読み込み）を送信する。   The security chip 1b that has received the data performs decryption using the common encryption key K0 and the encryption / decryption circuit 59 to obtain a chip code and a random value 2. As a result, the security chip 1b confirms the chip code of the ROM writer 3 and transmits a chip authentication confirmation response (reading) if they match.

セキュリティチップ１ｂは前記乱数値１及び乱数値２に基づき暗号鍵Ｋｔを作成すると共にユーザＲＯＭ３６に格納されたメーカーコード及び乱数発生回路５３で生成された乱数値３を暗号鍵Ｋｔと暗号／復号回路５９で暗号化を行い、これらをＲＯＭライタ３に送信する。   The security chip 1b creates the encryption key Kt based on the random number value 1 and the random number value 2, and also uses the manufacturer code stored in the user ROM 36 and the random number value 3 generated by the random number generation circuit 53 as the encryption key Kt and the encryption / decryption circuit. Encryption is performed at 59, and these are transmitted to the ROM writer 3.

受信したデータは、乱数値格納回路２８に格納された乱数値１及び乱数値２に基づき作成される暗号鍵Ｋｔに基づき共通鍵暗号／復号回路２１で復号化を行いセキュリティチップ１ｂのメーカーコードを得る。得たメーカーコードが事前にマスターチップから読み込んだメーカーコードとの比較を行い一致した場合には、暗号鍵Ｋｔと共通鍵暗号／復号回路２１に基づき暗号化されたメーカーコード及び乱数発生回路８で生成された乱数値４をセキュリティチップ１ｂに送信する。 データを受信したセキュリティチップ１ｂは前述同様暗号鍵Ｋｔ及び暗号／復号回路５９を用いてメーカーコードを復号化を行い、ユーザＲＯＭ３６に格納されたメーカ名コードとを比較し、一致しているか否を確認する。これによりＲＯＭライタ３及びセキュリティチップのメーカ名コードに基づく相互認証が行われ、双方が一致した場合にチップ読み込みを許容するチップ読み込み認証応答を、セキュリティチップ１ｂからＲＯＭライタ３に対して送信が行われ、ＲＯＭライタ３によりセキュリティチップ１ｂの読み込み処理可能な状況となる。   The received data is decrypted by the common key encryption / decryption circuit 21 based on the encryption key Kt created based on the random value 1 and the random value 2 stored in the random value storage circuit 28, and the manufacturer code of the security chip 1b is obtained. obtain. When the obtained manufacturer code is compared with the manufacturer code read from the master chip in advance, the manufacturer code and the random number generation circuit 8 encrypted based on the encryption key Kt and the common key encryption / decryption circuit 21 are used. The generated random value 4 is transmitted to the security chip 1b. The security chip 1b that has received the data decrypts the manufacturer code using the encryption key Kt and the encryption / decryption circuit 59 as described above, compares the manufacturer code with the manufacturer name code stored in the user ROM 36, and determines whether or not they match. Check. As a result, mutual authentication based on the manufacturer name code of the ROM writer 3 and the security chip is performed, and when both match, a chip reading authentication response that permits chip reading is transmitted from the security chip 1b to the ROM writer 3. Thus, the ROM writer 3 can read the security chip 1b.

そしてＲＯＭライタ３からセキュリティチップ１ｂに対してユーザＲＯＭ３６の読み込み要求がなされるとスイッチＳＷ２が切り替わり、ユーザＲＯＭ３６が読み込める状況となる。ユーザＲＯＭ３６の読み込みが終了するとＲＯＭ読み込み終了要求がセキュリティチップ１ｂに対してなされ、セキュリティチップ１ｂは読み込み終了応答を行うと共にＲＯＭ読み込みモードを終了する。   When the ROM writer 3 requests the security chip 1b to read the user ROM 36, the switch SW2 is switched, and the user ROM 36 can be read. When the reading of the user ROM 36 is completed, a ROM reading end request is made to the security chip 1b, and the security chip 1b issues a reading end response and ends the ROM reading mode.

ステップ４：マスターチップ方式１（共通通信暗号鍵が複数の場合）
図２０に示すデータフロー及び図２１に示すフローチャートにより説明する。
この通信プロトコルは、共通暗号鍵を複数有する場合のマスターチップ１ａとＲＯＭライタ３との通信プロトコルを示すもので、図１４及び図１５で説明したステップ１と同様の手順にてマスター認証応答及びパラメータ応答が行われ、そのやり取りにより得られる暗号情報としてメーカー名コード、セキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコード以外に通信暗号鍵番号Ｋｎｘを入手し、この通信暗号鍵番号Ｋｎｘを暗号鍵Ｋｔと共通鍵暗号／復号回路２１で暗号化を行いマスターチップ１ａに送信する。すると受信したマスターチップ１ａは、その暗号／復号回路５９と暗号鍵Ｋｔで復号化を行い、得られた暗号鍵番号Ｋｎｘに該当する共通通信暗号鍵Ｋｘを鍵テーブル格納回路６２から取り出し、さらに暗号鍵Ｋｔ及び暗号／復号回路５９で暗号し、ＲＯＭライタ３に送信する。ＲＯＭライタ３は暗号鍵Ｋｔ及び共通鍵暗号／復号回路２１で復号化することにより暗号鍵Ｋｘを得る。そしてマスター認証を終了し、共通通信暗号鍵Ｋｘが通信暗号鍵格納回路６０に格納される。次にＲＯＭライター３のキー３ａを介してマスターチップのパスワードを入力する。すると事前に復号化されたマスタチップのユーザＲＯＭに格納されたパスワードＰＭとの照合が行われ、一致した場合に正規のユーザーと判断され、次のステップに移行することが可能となる。 Step 4: Master chip method 1 (when there are multiple common communication encryption keys)
This will be described with reference to the data flow shown in FIG. 20 and the flowchart shown in FIG.
This communication protocol indicates the communication protocol between the master chip 1a and the ROM writer 3 in the case of having a plurality of common encryption keys. The master authentication response and parameters are the same as those in step 1 described with reference to FIGS. In addition to the manufacturer name code, security code, password PM, spread value R, and check code, a communication encryption key number Knx is obtained as encryption information obtained by the exchange, and this communication encryption key number Knx is used as the encryption key Kt. The common key encryption / decryption circuit 21 encrypts the data and transmits it to the master chip 1a. Then, the received master chip 1a performs decryption with the encryption / decryption circuit 59 and the encryption key Kt, extracts the common communication encryption key Kx corresponding to the obtained encryption key number Knx from the key table storage circuit 62, and further encrypts it. The data is encrypted by the key Kt and the encryption / decryption circuit 59 and transmitted to the ROM writer 3. The ROM writer 3 obtains the encryption key Kx by decrypting with the encryption key Kt and the common key encryption / decryption circuit 21. Then, the master authentication is terminated, and the common communication encryption key Kx is stored in the communication encryption key storage circuit 60. Next, the master chip password is input via the key 3 a of the ROM writer 3. Then, the password PM stored in the user ROM of the master chip that has been decrypted in advance is collated, and if it matches, it is determined that the user is a legitimate user, and the process can proceed to the next step.

後は前述ステップ１と同じ方法でＲＯＭライタ３はマスターチップ１ａのユーザＲＯＭ３６に格納されたユーザープログラムの読み込みを行う。
その後ＲＯＭライタ３はセキュリティチップ１ｂと接続され、図１６及び図１７で説明したステップ２のセキュリティチップ１ｂのユーザーＲＯＭ３６への書き込み処理が施される。 After that, the ROM writer 3 reads the user program stored in the user ROM 36 of the master chip 1a by the same method as in Step 1 described above.
Thereafter, the ROM writer 3 is connected to the security chip 1b, and the writing process to the user ROM 36 of the security chip 1b in step 2 described with reference to FIGS. 16 and 17 is performed.

ステップ５： マスターチップ方式１（共通通信暗号鍵複数の場合）
図２２に示すデータフロー及び図２３に示すフローチャートにより説明する。
この通信プロトコルは、共通鍵を複数有する場合のセキュリティチップ１ｂとＲＯＭライタ３間の相互認証プロトコルを示すもので、前述したステップ３（共通通信暗号鍵１個）の場合とはチップコードの相互認証までとメーカー名コードの相互認証後の通信プロトコルは全て同じである為説明を省略し、メーカー名コードの相互認証プロトコルについて説明する。 Step 5: Master chip method 1 (when there are multiple common communication encryption keys)
This will be described with reference to the data flow shown in FIG. 22 and the flowchart shown in FIG.
This communication protocol indicates a mutual authentication protocol between the security chip 1b and the ROM writer 3 in the case of having a plurality of common keys. The case of step 3 (one common communication encryption key) described above is a mutual authentication of chip codes. Since the communication protocol after mutual authentication of the manufacturer name code is the same as before, the description is omitted, and the mutual authentication protocol of the manufacturer name code will be described.

既にデータが書き込まれたセキュリティチップ１ｂのユーザＲＯＭ３６及びＲＯＭライタ３には、共通通信暗号鍵番号ｋｎｘが事前に読み込まれている為、当該共通通信暗号鍵番号Ｋｎｘに該当する共通通信暗号鍵Ｋｘが通信暗号鍵格納回路６０から抽出され、セキュリティチップ１ｂはユーザＲＯＭ３６に格納されたメーカ名コードが通信暗号鍵Ｋｘと暗号／復号回路５９で暗号化された状態でＲＯＭライタ３に送信することによりメーカ名コードの認証要求がなされる。   Since the common communication encryption key number knx is read in advance in the user ROM 36 and the ROM writer 3 of the security chip 1b to which data has already been written, the common communication encryption key Kx corresponding to the common communication encryption key number Knx is stored. The security chip 1b extracted from the communication encryption key storage circuit 60 and transmitted to the ROM writer 3 in a state where the manufacturer name code stored in the user ROM 36 is encrypted by the communication encryption key Kx and the encryption / decryption circuit 59. A name code authentication request is made.

するとＲＯＭライタ３は、マスターチップ１ａから事前に送信された共通通信暗号鍵Ｋｘと共通鍵暗号／復号回路２１に基づき復号化される。復号化されたメーカ名コードと事前にマスターチップ１ａから取得したメーカ名コードと比較照合し、一致した場合には、マスターチップ１ａから取得したメーカ名コードを共通暗号鍵Ｋｘと共通鍵暗号／復号回路２１で暗号化し、セキュリティチップ１ｂに送信する。暗号化メーカ名コードを受信したセキュリティチップ１ｂは、通信暗号鍵Ｋｘと暗号／復号回路５９とで復号化を行い、送信されたメーカ名コードと自己のメーカ名コードとが一致するか否について照合を行い一致した場合にはＲＯＭライタ３に対してチップ読み込み認証確認の応答信号を発信することによりメーカ名コードの相互認証が終了する。   Then, the ROM writer 3 is decrypted based on the common communication encryption key Kx and the common key encryption / decryption circuit 21 transmitted in advance from the master chip 1a. The decrypted manufacturer name code is compared with the manufacturer name code acquired from the master chip 1a in advance, and if they match, the manufacturer name code acquired from the master chip 1a is used as the common encryption key Kx and the common key encryption / decryption. It is encrypted by the circuit 21 and transmitted to the security chip 1b. The security chip 1b that has received the encrypted manufacturer name code decrypts it with the communication encryption key Kx and the encryption / decryption circuit 59, and verifies whether or not the transmitted manufacturer name code matches its own manufacturer name code. If they match, a response signal for chip reading authentication confirmation is transmitted to the ROM writer 3 to complete the mutual authentication of the manufacturer name code.

ステップ６：メモリーカード方式（通信暗号鍵複数）の場合におけるＲＯＭライタ・マスターチップとの相互認証プロトコルを示すものである。
図２４に示すデータフロー及び図２５に示すフローチャートにより説明する。
この通信方式は、最初のマスター認証要求（読み込み）、チップコード認証要求、パラメータ要求までは、前述したステップ４と同様であるため説明を省略する。 Step 6: A mutual authentication protocol with the ROM writer / master chip in the case of the memory card system (multiple communication encryption keys) is shown.
This will be described with reference to the data flow shown in FIG. 24 and the flowchart shown in FIG.
This communication method is the same as step 4 described above, up to the first master authentication request (reading), chip code authentication request, and parameter request, and thus the description thereof is omitted.

この実施例では、ＲＯＭライタ３にはメモリーカードアクセス回路２５がＣＰＵ５と並列に接続されており、このメモリーカードアクセス回路２５にメモリーカード２６が接続挿入されている。またメモリーカード２６には、ＲＯＭライタＩＤ番号、複数の共通通信暗号鍵、メーカ名コード、パスワード、拡散値Ｒ及びチェックコードが公開鍵暗号化アルゴリズムに基づき個人鍵Ｋｐｓで暗号化された状態で格納されており、該メモリーカード２６をＲＯＭライタ３のメモリーカードアクセス回路２５に差し込むことによりＲＯＭライタ３は、個性を有するＲＯＭライタとなる。   In this embodiment, a memory card access circuit 25 is connected to the ROM writer 3 in parallel with the CPU 5, and a memory card 26 is connected to the memory card access circuit 25. The memory card 26 stores a ROM writer ID number, a plurality of common communication encryption keys, a manufacturer name code, a password, a spread value R, and a check code encrypted with a personal key Kps based on a public key encryption algorithm. By inserting the memory card 26 into the memory card access circuit 25 of the ROM writer 3, the ROM writer 3 becomes a ROM writer having individuality.

このメモリーカード方式の相互認証では、ＲＯＭライタ３からマスターチップ１ａに対してマスターチップ認証要求信号（読み込み）が送信される。するとマスターチップ１ａはチップコード等格納回路５６に格納されたチップの種類、チップの性質がコード化されたチップコード及び乱数発生回路５３で生成された乱数値１を共通暗号鍵Ｋ０と暗号／復号回路５９で暗号化されたデータとして送受信回路５７を介してＲＯＭライタ３に送信する。受信したＲＯＭライタ３は、共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１で復号化を行い、チップコード及び乱数値１を得る。入手したチップコードに関してチップコード等格納回路に格納されたチップコードとの照合認証した後、このチップコードと乱数発生回路８で生成された乱数値２を共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１で暗号化を行った後にマスターチップ１ａに送信する。受信したマスターチップは、暗号化チップコード及び乱数値２を共通暗号鍵Ｋ０及び暗号／復号回路５９で復号化を行い、既に所有するチップコードとの認証を行い、一致している場合にはチップコード認証の信号をＲＯＭライタ３に送信する。   In the mutual authentication of the memory card method, a master chip authentication request signal (read) is transmitted from the ROM writer 3 to the master chip 1a. Then, the master chip 1a uses the chip code stored in the chip code storage circuit 56, the chip code encoded with the chip properties, and the random value 1 generated by the random number generation circuit 53 as the common encryption key K0 and the encryption / decryption. The data encrypted by the circuit 59 is transmitted to the ROM writer 3 via the transmission / reception circuit 57. The received ROM writer 3 performs decryption using the common encryption key K0 and the common key encryption / decryption circuit 21, and obtains a chip code and a random value 1. After the obtained chip code is verified against the chip code stored in the chip code storage circuit, the chip code and the random number value 2 generated by the random number generation circuit 8 are used as the common encryption key K0 and the common key encryption / decryption circuit. After the encryption at 21, the data is transmitted to the master chip 1a. The received master chip decrypts the encrypted chip code and the random value 2 with the common encryption key K0 and the encryption / decryption circuit 59, authenticates with the chip code already owned, and if they match, the chip A code authentication signal is transmitted to the ROM writer 3.

次にＲＯＭライタ３及びマスターチップ１ａは既に入手した乱数発生回路５３で生成された乱数値１及び乱数発生回路８で生成された乱数値２に基づき通信鍵Ｋｔを作成しており、ＲＯＭライタ３からパラメータ要求がなされた場合に、前述ステップ４同様に事前に個人鍵Ｋｐｓで作成された暗号情報を通信鍵Ｋｔと暗号／復号回路５９で暗号化し、ＲＯＭライタ３に送信する。   Next, the ROM writer 3 and the master chip 1a create the communication key Kt based on the random number value 1 generated by the random number generation circuit 53 and the random number value 2 generated by the random number generation circuit 8, and the ROM writer 3 When the parameter request is made from the above, the encryption information created in advance with the personal key Kps is encrypted with the communication key Kt and the encryption / decryption circuit 59 and transmitted to the ROM writer 3 as in step 4 described above.

ＲＯＭライタ３は、送信された暗号情報を同じく通信鍵Ｋｔと共通鍵暗号／復号回路２１で復号化を行い、さらに得られた暗号情報を公開鍵Ｋｏｓと公開鍵復号回路２２で復号化を行い、マスターチップ１ａのメーカ名コード、通信暗号鍵番号Ｋｎｘ、セキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコードを得る。次にＲＯＭライター３のキー３ａを介してマスターチップのパスワードを入力する。すると事前に復号化されたマスタチップのユーザＲＯＭに格納されたパスワードＰＭとの照合が行われ、一致した場合に正規のユーザーと判断され、次のステップに移行することが可能となる。   The ROM writer 3 decrypts the transmitted encryption information with the communication key Kt and the common key encryption / decryption circuit 21, and further decrypts the obtained encryption information with the public key Kos and the public key decryption circuit 22. The manufacturer name code, communication encryption key number Knx, security code, password PM, spread value R, and check code of the master chip 1a are obtained. Next, the master chip password is input via the key 3 a of the ROM writer 3. Then, the password PM stored in the user ROM of the master chip that has been decrypted in advance is collated, and if it matches, it is determined that the user is a legitimate user, and the process can proceed to the next step.

パスワードＰＭが一致した場合にはマスターチップ１ａに対してマスタ認証終了信号をマスターチップ１ａに送信し、前述したステップ４同様にマスターチップ３のユーザＲＯＭ３６に格納されたユーザープログラムの読み込み処理を行うことになる。その後ＲＯＭライタ３はセキュリティチップ１ｂと接続され、図１６及び図１７で説明したステップ２のセキュリティチップ１ｂのユーザーＲＯＭ３６への書き込み処理が施される。   If the passwords PM match, a master authentication end signal is transmitted to the master chip 1a to the master chip 1a, and the user program stored in the user ROM 36 of the master chip 3 is read in the same manner as in step 4 described above. become. Thereafter, the ROM writer 3 is connected to the security chip 1b, and the writing process to the user ROM 36 of the security chip 1b in step 2 described with reference to FIGS. 16 and 17 is performed.

ステップ７：メモリーカード方式（通信暗号鍵複数）の場合におけるＲＯＭライタと既に書き込みされたセキュリティチップとの相互認証プロトコルを示すものである。
図２６に示すデータフロー及び図２７に示すフローチャートにより説明する。
このメモリーカード方式の相互認証では、ＲＯＭライタ３からセキュリティチップ１ｂに対してチップ認証要求信号（読込み）が送信される。するとセキュリティチップ１ｂはチップコード等格納回路５６に格納されたチップの種類、チップの性質がコード化されたチップコード及び乱数発生回路５３で生成された乱数値１を共通暗号鍵Ｋ０と暗号／復号回路５９で暗号化されたデータとしてＲＯＭライタ３に送信する。受信したＲＯＭライタ３は、共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１で復号化を行い、チップコード及び乱数値１を得る。入手したチップコードと乱数発生回路８で生成された乱数値２を共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１で暗号化を行った後にセキュリティチップ１ｂに送信する。送信と同時にＲＯＭライタ３は、受信した乱数値１及び生成した乱数値２をそれぞれ乱数格納回路２８に格納している。 Step 7: A mutual authentication protocol between the ROM writer and the security chip already written in the case of the memory card system (multiple communication encryption keys).
This will be described with reference to the data flow shown in FIG. 26 and the flowchart shown in FIG.
In this mutual authentication of the memory card system, a chip authentication request signal (read) is transmitted from the ROM writer 3 to the security chip 1b. The security chip 1b then encrypts / decrypts the common encryption key K0 and the random number 1 generated by the random number generation circuit 53 with the type of chip stored in the chip code storage circuit 56, the chip characteristics encoded, and the random number generation circuit 53. Data encrypted by the circuit 59 is transmitted to the ROM writer 3. The received ROM writer 3 performs decryption using the common encryption key K0 and the common key encryption / decryption circuit 21, and obtains a chip code and a random value 1. The obtained chip code and the random value 2 generated by the random number generation circuit 8 are encrypted by the common encryption key K0 and the common key encryption / decryption circuit 21, and then transmitted to the security chip 1b. Simultaneously with the transmission, the ROM writer 3 stores the received random value 1 and the generated random value 2 in the random number storage circuit 28, respectively.

受信したセキュリティチップは、暗号化チップコード及び乱数値２を共通暗号鍵Ｋ０及び暗号／復号回路５９で復号化を行い、既に所有するチップコードとの認証を行い、一致している場合にはチップコード認証の信号をＲＯＭライタ３に送信する。セキュリティチップ１ｂは、乱数発生回路５３で生成した乱数値１及びＲＯＭライタ３から送信された乱数値２をそれぞれ乱数値格納回路５４へ格納しておく。   The received security chip decrypts the encrypted chip code and the random value 2 with the common encryption key K0 and the encryption / decryption circuit 59, authenticates with the chip code already owned, and if they match, the chip A code authentication signal is transmitted to the ROM writer 3. The security chip 1b stores the random value 1 generated by the random number generation circuit 53 and the random value 2 transmitted from the ROM writer 3 in the random value storage circuit 54, respectively.

次にＲＯＭライタ３及びセキュリティチップ１ｂは既に入手した乱数値１及び乱数値２に基づき通信鍵Ｋｔを作成するように構成されており、ＲＯＭライタ３はセキュリティチップ１ｂに対して通信暗号鍵番号を要求する。
するとセキュリティチップ１ｂはユーザーＲＯＭ３６に格納された通信暗号鍵番号Ｋｎｘ及び乱数発生回路５３で生成された乱数値３を乱数値１及び乱数値２に基づき生成された通信鍵Ｋｔ及び暗号／復号回路５９で暗号化した後にＲＯＭライタ３へ送信する。ＲＯＭライタ３は受信した暗号化通信鍵番号Ｋｎｘを乱数値１及び乱数値２に基づき生成された通信鍵Ｋｔ及び共通鍵暗号／復号回路２１で復号化を行い通信鍵番号Ｋｎｘから得られた情報に基づき通信用共通暗号鍵格納回路２３から通信暗号鍵Ｋｘを選択する。 Next, the ROM writer 3 and the security chip 1b are configured to create a communication key Kt based on the already obtained random number value 1 and random number value 2, and the ROM writer 3 assigns a communication encryption key number to the security chip 1b. Request.
Then, the security chip 1b converts the communication encryption key number Knx stored in the user ROM 36 and the random number value 3 generated by the random number generation circuit 53 into the communication key Kt and the encryption / decryption circuit 59 generated based on the random value 1 and the random value 2. After being encrypted, the data is transmitted to the ROM writer 3. The ROM writer 3 decrypts the received encrypted communication key number Knx with the communication key Kt generated based on the random number value 1 and the random number value 2 and the common key encryption / decryption circuit 21 and information obtained from the communication key number Knx. Based on the above, the communication encryption key Kx is selected from the communication common encryption key storage circuit 23.

セキュリティチップ１ｂは、通信暗号鍵番号Ｋｎｘに基づき鍵テーブル格納回路６２に格納された暗号鍵Ｋ０乃至Ｋｎから採択し暗号鍵Ｋｘを得た後に、ＲＯＭライタ３に対してメーカ名コード確認要求としてユーザーＲＯＭ３６に格納されたメーカ名コードを該暗号鍵Ｋｘと乱数発生回路５３で生成された乱数値４を暗号／復号回路５９で暗号化して送信することによりメーカ名コードを要求する。   The security chip 1b selects the encryption key Kx from the encryption keys K0 to Kn stored in the key table storage circuit 62 based on the communication encryption key number Knx, and then obtains the encryption key Kx. The manufacturer name code is requested by encrypting the encryption key Kx and the random number value 4 generated by the random number generation circuit 53 with the encryption / decryption circuit 59 and transmitting the manufacturer name code stored in the ROM 36.

暗号化メーカ名コードを受信したＲＯＭライタ３は、前記暗号鍵Ｋｘと共通鍵暗号／復号回路２１に基づき復号化を行い、既にマスターチップ１ａから入手したメーカ名コードと比較し、一致したならば当該メーカ名コード及び乱数発生回路８で生成された乱数値５を暗号鍵Ｋｘ及び共通鍵暗号／復号回路２１で暗号した情報としてセキュリティチップ１ｂに送信する。受信したデータをセキュリティチップ１ｂは、暗号鍵Ｋｘと暗号／復号回路５９で復号化を行い、これが自己が保有するメーカ名コードと一致した場合には、ＲＯＭライタ３が正規のものでかつ同一開発メーカに関するものであるとの確認を行う。ＲＯＭライタ３に対してチップ読込認証応答を送信する。
以降のＲＯＭライタ３によるセキュリティチップのユーザＲＯＭ３６の読み込みプロトコルはステップ３と同様に行われることになる。 The ROM writer 3 that has received the encrypted manufacturer name code performs decryption based on the encryption key Kx and the common key encryption / decryption circuit 21 and compares it with the manufacturer name code already obtained from the master chip 1a. The manufacturer name code and the random number value 5 generated by the random number generation circuit 8 are transmitted to the security chip 1 b as information encrypted by the encryption key Kx and the common key encryption / decryption circuit 21. The security chip 1b decrypts the received data with the encryption key Kx and the encryption / decryption circuit 59, and if this matches the manufacturer name code held by itself, the ROM writer 3 is genuine and the same development. Confirm that it is related to the manufacturer. A chip read authentication response is transmitted to the ROM writer 3.
The subsequent protocol for reading the user ROM 36 of the security chip by the ROM writer 3 is performed in the same manner as in step 3.

ステップ８：検査機関用のＲＯＭライタによるセキュリティチップのＲＯＭ読み込み通信プロトコル
図２８に示すデータフロー及び図２９に示すフローチャートにより説明する。
本実施例は、セキュリティチップにユーザプログラムが書き込まれた後のプログラムの検査機関が使用するＲＯＭライタによる認証応答（読み込み）を行うための通信プロトコルである。 Step 8: Security chip ROM reading communication protocol by ROM writer for inspection organization This will be described with reference to the data flow shown in FIG. 28 and the flowchart shown in FIG.
This embodiment is a communication protocol for performing an authentication response (reading) by a ROM writer used by an inspection organization of a program after a user program is written in a security chip.

かかる場合においてセキュリティチップ１ｂには検査機関用ＲＯＭライタ３からそのユーザーＲＯＭ３６にメーカ名コード及びセキュリティコード等のデータが書き込まれていることを前提とする。
検査機関用ＲＯＭライタ３とセキュリティチップ１ｂとを接続した状態においてＲＯＭライタ３から、セキュリティチップ１ｂに対して検査機関用チップ認証要求（読み込み）がなされる。 In such a case, it is assumed that data such as a manufacturer name code and a security code are written in the security chip 1b from the ROM writer 3 for the inspection organization to the user ROM 36.
In a state where the inspection writer ROM writer 3 and the security chip 1b are connected, the ROM writer 3 makes a request (reading) for the inspection organization chip authentication to the security chip 1b.

するとセキュリティチップ１ｂは検査機関ＲＯＭライタ３との通信鍵として共通通信鍵Ｋｓを採択し、これを用いてチップコード等格納回路５６に格納されたチップコード及び乱数発生回路５３で発生した乱数値１を暗号／復号回路５９で暗号化し、送受信回路５７を介してＲＯＭライタ３に送信する。
受信した検査機関用ＲＯＭライタ３は、暗号鍵Ｋｓ及び共通鍵暗号／復号回路２１でこれら暗号電文を復号化を行い、チップコード及び乱数値１を得る。入手したチップコードがセキュリティチップ１ｂから入手したチップコードと一致するか否により正規性の判断を行う。 Then, the security chip 1 b adopts the common communication key Ks as a communication key with the inspection organization ROM writer 3, and the random number 1 generated by the chip code stored in the chip code storage circuit 56 and the random number generation circuit 53 using this key. Is encrypted by the encryption / decryption circuit 59 and transmitted to the ROM writer 3 via the transmission / reception circuit 57.
The received inspection institution ROM writer 3 decrypts these encrypted messages with the encryption key Ks and the common key encryption / decryption circuit 21 to obtain a chip code and a random value 1. The normality is determined based on whether or not the obtained chip code matches the chip code obtained from the security chip 1b.

次にチップコード及び乱数発生回路８で発生した乱数値２を暗号鍵Ｋｓ及び共通鍵暗号／復号回路２１で暗号化したものをセキュリティチップ送受信回路１７を介してセキュリティチップ１ｂに送信する。セキュリティチップ１ｂは送信された暗号データを暗号鍵Ｋｓ及び暗号／復号回路５９で復号化を行いチップコードを入手する。そして自己の持つチップコードとの一致／不一致により検査機関用ＲＯＭライタ３が正規のものかを確認し、ＲＯＭライタ３に対してチップ認証応答（読み込み）を行う。   Next, the encryption code Ks and the common key encryption / decryption circuit 21 encrypted with the random number value 2 generated by the chip code and random number generation circuit 8 are transmitted to the security chip 1 b via the security chip transmission / reception circuit 17. The security chip 1b decrypts the transmitted encrypted data with the encryption key Ks and the encryption / decryption circuit 59 to obtain a chip code. Then, it is confirmed whether the inspection engine ROM writer 3 is genuine or not by matching / mismatching with the chip code held by itself, and a chip authentication response (reading) is made to the ROM writer 3.

双方の認証が終了した後検査機関用ＲＯＭライタ３からセキュリティチップに対してＲＯＭ読み込み要求がなされると、セキュリティチップ１ｂは、スイッチ４４をＯＦＦ、スイッチ４６をユーザＲＯＭ３６とＲＯＭ読み書き回路４７とを導通させるべく切り替わり、ユーザＲＯＭ３６が読み込み可能状態となる。
そしてＲＯＭライタ３はユーザーＲＯＭ３６に書き込まれたユーザプログラムを読み込み、読み込み作業を終了する。 When the ROM writer 3 for inspection organization issues a ROM read request to the security chip after the authentication of both sides is completed, the security chip 1b turns off the switch 44 and connects the switch 46 to the user ROM 36 and the ROM read / write circuit 47. The user ROM 36 is ready for reading.
The ROM writer 3 reads the user program written in the user ROM 36 and ends the reading operation.

ステップ９：ＲＯＭライタとセキュリティチップのチップ相互認証（チップコード無し）
図３０に示すデータフローにより説明する。
本通信プロトコルは、ＲＯＭライタ３とセキュリティチップ間の相互認証プロトコルにおいて、チップコードが設定されていない場合の他の実施例を示すもので、セキュリティチップには事前にチップコードの代わりに確認コードがチップコード等格納回路５６に格納されている。ＲＯＭライターでは、チップコード等格納回路１０に格納されている。 Step 9: Mutual authentication of ROM writer and security chip (no chip code)
This will be described with reference to the data flow shown in FIG.
This communication protocol shows another embodiment when a chip code is not set in the mutual authentication protocol between the ROM writer 3 and the security chip. The security chip has a confirmation code instead of the chip code in advance. It is stored in the chip code storage circuit 56. In the ROM writer, it is stored in the storage circuit 10 such as a chip code.

かかる状況でまずＲＯＭライタ３からセキュリティチップ１ｂに対してチップ認証要求が送信される。この要求信号を受信したセキュリティチップは、確認コードと乱数発生回路５３で発生した乱数値１を共通暗号鍵Ｋ０及び暗号／復号回路５９で暗号化した暗号情報をＲＯＭライタ３に送信する。ＲＯＭライタ３は受信したデータを自己が所有する共通暗号鍵Ｋ０と共通鍵暗号／復号回路２１で復号化を行い、乱数値１及び確認コードを得た後ＲＯＭライタのチップコード等格納回路１０に格納した確認コードと比較して一致したならば、入手した確認コードと乱数発生回路８で発生した乱数値２を再度共通鍵暗号／復号回路２１及び共通通信鍵Ｋ０を用いて暗号化を行いセキュリティチップ１ｂに送信する。   In such a situation, a chip authentication request is first transmitted from the ROM writer 3 to the security chip 1b. The security chip that has received this request signal transmits to the ROM writer 3 encryption code obtained by encrypting the confirmation code and the random value 1 generated by the random number generation circuit 53 with the common encryption key K0 and the encryption / decryption circuit 59. The ROM writer 3 decrypts the received data with the common encryption key K0 and the common key encryption / decryption circuit 21 owned by itself, and after obtaining the random number value 1 and the confirmation code, the ROM writer 3 stores the chip code storage circuit 10 in the ROM writer. If they match with the stored confirmation code, the obtained confirmation code and the random value 2 generated by the random number generation circuit 8 are encrypted again using the common key encryption / decryption circuit 21 and the common communication key K0. Transmit to chip 1b.

これを受信したセキュリティチップ１ｂは共通通信鍵Ｋ０と暗号／復号回路５９で復号化を行い、乱数値２と確認コードを得る。そして得られた確認コードを照合することにより正規のＲＯＭライタ３であるか否かの認証を行い、正規のものである場合には認証終了信号をＲＯＭライタ３に対して発信する。   Upon receiving this, the security chip 1b performs decryption using the common communication key K0 and the encryption / decryption circuit 59 to obtain a random value 2 and a confirmation code. Then, by verifying the obtained confirmation code, it is authenticated whether or not it is a regular ROM writer 3. If it is a regular one, an authentication end signal is transmitted to the ROM writer 3.

これは、セキュリティチップ１ｂとＲＯＭライタ３の双方が、同一の共通通信鍵Ｋ０及び暗号／復号回路を有することにより確認コードが正しく認識されるものであり、もし共通通信鍵Ｋ０又は暗号／復号回路のいずれかが一致しない場合には異なる確認コードに変換されるために相互認証が可能となるわけである。
確認コード認証後の各認証ステップは図１４及び図２０に示されたステップ１及びステップ４のプロトコルに従い処理されることになるためにその説明を省略する。 This is because both the security chip 1b and the ROM writer 3 have the same common communication key K0 and the encryption / decryption circuit so that the confirmation code is correctly recognized. If any one of these does not match, it is converted into a different confirmation code, so mutual authentication is possible.
Each authentication step after the verification code authentication is processed according to the protocol of step 1 and step 4 shown in FIGS.

以上説明したステップ１乃至ステップ９のプロトコルに基づきマスターチップ・ＲＯＭライター相互間及びセキュリティチップ・ＲＯＭライター間の相互認証が行われる結果、共通通信鍵が１個の場合には図３１に示すようにマスターチップ１ａのユーザＲＯＭ３６のユーザプログラム及び個人鍵Ｋｐｓで暗号化されたメーカ名コード、セキュリティコード、拡散値Ｒ、チェックコードの暗号情報が、ＲＯＭライタ３に送信され、ＲＯＭライタ３で復号化された状態でセキュリティチップ１ｂのユーザＲＯＭ３６に書き込まれる。   As a result of mutual authentication between the master chip and the ROM writer and between the security chip and the ROM writer based on the protocol of Step 1 to Step 9 described above, as shown in FIG. The maker name code, security code, spread value R, and check code encryption information encrypted with the user program in the user ROM 36 of the master chip 1 a and the personal key Kps are transmitted to the ROM writer 3 and decrypted by the ROM writer 3. In this state, it is written in the user ROM 36 of the security chip 1b.

また共通通信鍵が複数の場合には、図３２に示すようにマスターチップ１ａ’のユーザＲＯＭ３６のユーザプログラム及び個人鍵Ｋｐｓで暗号化されたメーカ名コード、セキュリティコード、拡散値Ｒ、チェックコード及び暗号鍵番号の暗号情報が、ＲＯＭライタ３に送信され、ＲＯＭライタ３で復号化された状態でセキュリティチップ１ｂ’のユーザＲＯＭ３６に書き込まれる。   When there are a plurality of common communication keys, as shown in FIG. 32, the user program in the user ROM 36 of the master chip 1a ′ and the manufacturer name code encrypted with the personal key Kps, the security code, the spread value R, the check code, The encryption information of the encryption key number is transmitted to the ROM writer 3 and written to the user ROM 36 of the security chip 1b ′ in a state decrypted by the ROM writer 3.

さらに図３３に示すようなメモリーカードＭを挿入するタイプのＲＯＭライタでは、メモリーカードには事前に公開鍵暗号化アルゴリズムに基づき個人鍵Ｋｐｓで暗号化されたＲＯＭライタＩＤ、パスワード、メーカ名コード、拡散値Ｒ、チェックコード及び暗号鍵番号が書き込まれており、ＲＯＭライタ３の電源立ち上げ時にメモリーカード２６の暗号情報を公開鍵Ｋｏｓ及び公開鍵復号回路２２で復号化される。復号化された暗号化情報はＲＯＭライタ３の作業用ＲＡＭ７に格納される。次にＲＯＭライタ３はチップコード等格納回路１０に事前に格納されたＲＯＭライタＩＤと比較し、挿入されメモリーカード２６がＲＯＭライタ３に適合したものか否の判定を行い。一致しない場合には不適合なメモリーカードとして取り扱われる。   Further, in a ROM writer of the type in which a memory card M is inserted as shown in FIG. 33, a ROM writer ID, password, manufacturer name code, encrypted with a personal key Kps based on a public key encryption algorithm in advance is stored in the memory card. The spread value R, check code, and encryption key number are written, and the encryption information of the memory card 26 is decrypted by the public key Kos and the public key decryption circuit 22 when the ROM writer 3 is powered on. The decrypted encrypted information is stored in the working RAM 7 of the ROM writer 3. Next, the ROM writer 3 compares with the ROM writer ID stored in the chip code storage circuit 10 in advance, and determines whether or not the inserted memory card 26 is compatible with the ROM writer 3. If they do not match, it will be treated as an incompatible memory card.

次にＲＯＭライタＩＤが一致した場合には図２４に示されたデータフロー従いマスターチップ認証行った後に読み込み状態に移行すし、マスターチップ１ａ”のユーザＲＯＭ３６のユーザプログラム及び個人鍵Ｋｐｓで暗号化されたメーカ名コード、セキュリティコード、拡散値Ｒ、パスワードＰＭ、チェックコード及び暗号鍵番号の暗号情報が、ＲＯＭライタ３に送信され、ＲＯＭライタ３で公開鍵Ｋｏｓ及び公開鍵復号回路２２で復号化され、さらにセキュリティチップ１ｂ”のユーザＲＯＭ３６にユーザプログラム及び復号化されたメーカ名コード、セキュリティコード及び暗号鍵番号の暗号情報が書き込まれる。   Next, if the ROM writer IDs match, the master chip authentication is performed in accordance with the data flow shown in FIG. 24, and then the reading state is entered, and encrypted with the user program in the user ROM 36 of the master chip 1a ″ and the personal key Kps. The maker name code, security code, spread value R, password PM, check code, and encryption information of the encryption key number are transmitted to the ROM writer 3 and decrypted by the ROM writer 3 by the public key Kos and the public key decryption circuit 22. Further, the user program and the decrypted manufacturer name code, security code, and encryption information of the encryption key number are written in the user ROM 36 of the security chip 1b ″.

以上述べたように本実施例にかかるＲＯＭライタ・マスターチップ及びセキュリティチップの通信プロトコルでは、マスターチップ１ａにチップコード、個人鍵Ｋｐｓで暗号化されたメーカ名コード、セキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェックコード又は通信暗号鍵番号Ｋｎｘが格納されており、マスターチップ及びＲＯＭライタに共通暗号鍵Ｋ０及び暗号化プロトコルが共通化された暗号／復号回路が設置され、他方ＲＯＭライタ３には個人鍵Ｋｐｓに対応する公開鍵Ｋｏｓと公開鍵復号回路が組み込まれていることによりマスターチップのメーカ名コード、セキュリティコード、パスワードＰＭ、拡散値Ｒ及びチェック又は通信暗号鍵番号Ｋｎｘの暗号情報を復号化することにより初めてマスターチップ内のユーザＲＯＭ３６の内容を読み込むように構成し、セキュリティチップの読み込みに際しては、ＲＯＭライタ３とセキュリティチップ１ｂが同一のメーカ名コードを有する場合にのみ、読み込みできないような方式を採用していることから、第三者が正規のＲＯＭライタを有していてもメーカ名コード（開発メーカ）が異なれば、ユーザプログラムの内容を確認することができない。その結果プログラムの無用な開示を防ぐことができる。従って、市場に出てプログラムの解析などの危険に晒されるセキュリティチップのセキュリティ面からいっても従来のＲＯＭライタではなし得なかった機密保持性が担保される。   As described above, in the communication protocol of the ROM writer / master chip and the security chip according to the present embodiment, the master chip 1a includes the chip code, the manufacturer name code encrypted with the personal key Kps, the security code, the password PM, and the spread value. R and a check code or communication encryption key number Knx are stored, and an encryption / decryption circuit in which a common encryption key K0 and an encryption protocol are shared is installed in the master chip and the ROM writer, while the ROM writer 3 has an individual Since the public key Kos corresponding to the key Kps and the public key decryption circuit are incorporated, the encryption information of the master chip manufacturer name code, security code, password PM, spread value R and check or communication encryption key number Knx is decrypted. User R in the master chip for the first time Since the contents of M36 are read, the security chip is read only when the ROM writer 3 and the security chip 1b have the same manufacturer name code. Even if the three parties have regular ROM writers, the contents of the user program cannot be confirmed if the manufacturer name code (development manufacturer) is different. As a result, unnecessary disclosure of the program can be prevented. Therefore, even from the security aspect of the security chip that is exposed to danger such as program analysis on the market, confidentiality that cannot be achieved by a conventional ROM writer is ensured.

ＲＯＭライタとマスターチップが両方ないとセキュリティチップのアクセス（書込み／読出し）はできない。ＲＯＭライタ、マスターチップ、セキュリティチップの相互認証が成立しないとセキュリティチップにアクセスできない。
万が一マスターチップが盗難等に会い、不正を行うものの手にわたって、分解等でデータを読出したとしても暗号情報を復号化できないため、セキュリティ性が高い。
メモリーカード内の暗号情報自体は公開鍵暗号化アルゴリズムに基づく個人鍵で暗号化されているため、公開鍵の内蔵されたＲＯＭライタを持たない第三者へ渡っても解読は困難なためオンラインで暗号情報をダウンロードして使用することも可能である。 Without both the ROM writer and master chip, the security chip cannot be accessed (written / read). The security chip cannot be accessed unless mutual authentication of the ROM writer, master chip, and security chip is established.
Even if the master chip encounters theft or the like and performs fraud, even if the data is read by disassembly or the like, the encryption information cannot be decrypted, so the security is high.
Since the encryption information in the memory card itself is encrypted with a personal key based on the public key encryption algorithm, it is difficult to decrypt even if it is passed to a third party who does not have a ROM writer with a built-in public key. It is also possible to download and use encryption information.

第１実施例にかかるＲＯＭライタの斜視図である。1 is a perspective view of a ROM writer according to a first embodiment. 第２実施例にかかるＲＯＭライタの斜視図である。It is a perspective view of the ROM writer concerning 2nd Example. 本発明に使用するマスターチップのメモリー構成図である。It is a memory block diagram of the master chip used for this invention. 本発明に使用するセキュリティチップのメモリー構成図である。It is a memory block diagram of the security chip used for this invention. チップコードの内容を示す概念図である。It is a conceptual diagram which shows the content of a chip code. 本発明に使用するマスターチップの第２実施例のメモリー構成図である。It is a memory block diagram of 2nd Example of the master chip used for this invention. 本発明に使用するセキュリティチップの第２実施例のメモリー構成図である。It is a memory block diagram of 2nd Example of the security chip used for this invention. ＲＯＭライタのブロック図である。It is a block diagram of a ROM writer. セキュリティチップのブロック図である。It is a block diagram of a security chip. セキュリティチップの認証回路の詳細ブロック図である。It is a detailed block diagram of the authentication circuit of a security chip. セキュリティチップのモード遷移を示すフローチャートである。It is a flowchart which shows the mode transition of a security chip. ＲＯＭライタのメインフローチャートである。It is a main flowchart of a ROM writer. マスターチップ・セキュリティチップとＲＯＭライタ間の通信プロトコルステップを示す表である。10 is a table showing communication protocol steps between a master chip / security chip and a ROM writer. 第１実施例にかかるマスターチップ・ＲＯＭライタ間の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol between the master chip and ROM writer concerning 1st Example. 第１実施例にかかるマスターチップ・ＲＯＭライタ間の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol between the master chip and ROM writer concerning 1st Example. ＲＯＭライタからセキュリティチップへの書き込み処理の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol of the write process from a ROM writer to a security chip. ＲＯＭライタからセキュリティチップへの書き込み処理の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol of the writing process from a ROM writer to a security chip. 第１実施例にかかるセキュリティチップ・ＲＯＭライタ間の読込処理の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol of the reading process between the security chip concerning 1st Example, and ROM writer. 第１実施例にかかるセキュリティチップ・ＲＯＭライタ間の読込処理の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol of the reading process between the security chip and ROM writer concerning 1st Example. 第２実施例にかかるマスターチップ・ＲＯＭライタ間の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol between the master chip and ROM writer concerning 2nd Example. 第２実施例にかかるマスターチップ・ＲＯＭライタ間の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol between the master chip and ROM writer concerning 2nd Example. 第２実施例にかかるセキュリティチップ・ＲＯＭライタ間の読込処理の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol of the reading process between the security chip concerning 2nd Example, and ROM writer. 第２実施例にかかるセキュリティチップ・ＲＯＭライタ間の読込処理の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol of the read process between the security chip and ROM writer concerning 2nd Example. 第３実施例にかかるマスターチップ・ＲＯＭライタ間の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol between the master chip and ROM writer concerning 3rd Example. 第３実施例にかかるマスターチップ・ＲＯＭライタ間の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol between the master chip and ROM writer concerning 3rd Example. 第３実施例にかかるセキュリティチップ・ＲＯＭライタ間の読込処理の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol of the read processing between the security chip and ROM writer concerning 3rd Example. 第３実施例にかかるセキュリティチップ・ＲＯＭライタ間の読込処理の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol of the read process between the security chip and ROM writer concerning 3rd Example. 検査機関用ＲＯＭライタとセキュリティチップ間の読込処理の通信プロトコルを示すデータフローである。It is a data flow which shows the communication protocol of the reading process between the ROM writer for inspection organizations, and a security chip. 検査機関用ＲＯＭライタとセキュリティチップ間の読込処理の通信プロトコルを示すフローチャートである。It is a flowchart which shows the communication protocol of the reading process between the ROM writer for inspection organizations, and a security chip. チップコードを有しないセキュリティチップ・ＲＯＭライタ間のチップ認証手順を示すデータフローである。It is a data flow which shows the chip | tip authentication procedure between the security chip | tip and ROM writer which does not have a chip code. 共通通信鍵が１個の場合（第１実施例）にかかるマスターチップ、ＲＯＭライタ、セキュリティチップへのデータの流れを示す概略ブロック図である。It is a schematic block diagram which shows the flow of the data to a master chip, ROM writer, and a security chip concerning the case where there is one common communication key (first embodiment). 共通通信鍵が複数の場合（第２実施例）にかかるマスターチップ、ＲＯＭライタ、セキュリティチップへのデータの流れを示す概略ブロック図である。It is a schematic block diagram which shows the flow of the data to a master chip, ROM writer, and a security chip concerning a case where there are a plurality of common communication keys (second embodiment). ＲＯＭライタにメモリーカードが装着される場合（第３実施例）にかかるＲＯＭライタ、セキュリティチップへのデータの流れを示す概略ブロック図である。FIG. 10 is a schematic block diagram showing a flow of data to a ROM writer and a security chip when a memory card is attached to the ROM writer (third embodiment).

１ａ，１ａ’，１ａ” マスターチップ
１ｂ，１ｂ’，１ｂ” セキュリティチップ
３ ＲＯＭライタ
４ クロック回路
５ 制御用ＣＰＵ
６ 認証・制御用プログラム
７ 作業用ＲＡＭ
８ 乱数発生回路
９ 通信監視タイマー
１０ チップコード等格納回路
１１ キー入力装置
１２ キー入力回路
１３ 表示回路
１４ 表示装置
１５ 通信ドライバ
１６ 外部通信回路
１７ セキュリティチップ送受信回路
１８ セキュリティチップアクセス制御回路
１９ マスターチップ送受信回路
２０ マスターチップアクセス制御回路
２１ 共通鍵暗号／復号回路
２２ 公開鍵復号回路
２３ 通信用共通鍵格納回路
２４ 公開鍵格納回路
２５ メモリーカードアクセス回路
２６ メモリーカード
２８ 乱数値等格納回路
２９ リセット回路
３０ クロック回路
３２ 遊技機制御用ＣＰＵ
３３ ウォッチドッグタイマー回路
３４ 不正アドレス実行禁止回路
３５ タイマー回路
３６ ユーザーＲＯＭ
３７ セキュリティチェック回路
３８ ユーザＲＡＭ
３９ ブートＲＡＭ
４０ ブートＲＯＭ
４２ 認証回路
４３ モード制御回路
４４ ＳＷ１
４５ ＲＯＭアクセス制御回路
４６ ＳＷ２
４７ ＲＯＭ読み書き回路
４８ 外部バスバッファ
４９ 外部端子
５０ リセット回路
５１ 認証通信制御回路
５２ モード制御通信回路
５３ 乱数発生回路
５４ 乱数値等格納回路
５５ ユーザＲＯＭアクセス回路
５６ チップコード等格納回路
５７ 送受信回路
５８ 通信データバッファ
５９ 暗号／復号回路
６０ 通信暗号鍵格納回路
６１ 通信監視タイマー
６２ 鍵テーブル格納回路 1a, 1a ′, 1a ″ Master chip 1b, 1b ′, 1b ″ Security chip 3 ROM writer 4 Clock circuit 5 Control CPU
6 Authentication and control program 7 Work RAM
8 random number generation circuit 9 communication monitoring timer 10 chip code storage circuit 11 key input device 12 key input circuit 13 display circuit 14 display device 15 communication driver 16 external communication circuit 17 security chip transmission / reception circuit 18 security chip access control circuit 19 master chip transmission / reception Circuit 20 Master chip access control circuit 21 Common key encryption / decryption circuit 22 Public key decryption circuit 23 Communication common key storage circuit 24 Public key storage circuit 25 Memory card access circuit 26 Memory card 28 Random value storage circuit 29 Reset circuit 30 Clock Circuit 32 CPU for game machine control
33 Watchdog timer circuit 34 Illegal address execution prohibition circuit 35 Timer circuit 36 User ROM
37 Security Check Circuit 38 User RAM
39 Boot RAM
40 Boot ROM
42 Authentication circuit 43 Mode control circuit 44 SW1
45 ROM access control circuit 46 SW2
47 ROM read / write circuit 48 External bus buffer 49 External terminal 50 Reset circuit 51 Authentication communication control circuit 52 Mode control communication circuit 53 Random number generation circuit 54 Random value storage circuit 55 User ROM access circuit 56 Chip code storage circuit 57 Transmission / reception circuit 58 Communication Data buffer 59 Encryption / decryption circuit 60 Communication encryption key storage circuit 61 Communication monitoring timer 62 Key table storage circuit

Claims (7)

検査機関にて認証を受けたユーザプログラム並びにメーカ名コード、ユーザプログラムのセキュリティコード、パスワード及びチェックコードが所定の暗号化アルゴリズムで暗号化された暗号化情報が格納されたユーザＲＯＭと、通信暗号鍵が格納された通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、及びチップコードが格納されたチップコード等格納回路を有するマスターチップにおいて、
該チップがＲＯＭライタと接続された場合に、マスターチップに格納されたチップコードを前記通信暗号格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路で暗号化した後にＲＯＭライタに対して双方向暗号化通信を行い、マスターチップと同様の通信暗号鍵が格納された通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路を有するＲＯＭライターから送信されたチップコードが一致しない場合にはユーザＲＯＭの暗号化情報の読み込みステップに移行することができず、
読み込みステップでユーザＲＯＭの前記暗号化情報が所定の暗号化アルゴリズムでＲＯＭライタ内で復号化され、かつ復号化されたパスワードとＲＯＭライタに入力されたパスワードとが一致しない場合には、マスターチップの読み込みを行わないように構成されていることを特徴とする遊技機制御用のマスターチップ。 User ROM that has been authenticated by the inspection organization, a user ROM that stores encryption information in which the manufacturer name code, user program security code, password and check code are encrypted with a predetermined encryption algorithm, and a communication encryption key Communication encryption key storage circuit storing the encryption, encryption / decryption circuit for performing encryption and decryption based on the communication encryption key stored in the storage circuit, and a chip code storage circuit storing the chip code In
When the chip is connected to the ROM writer, the chip code stored in the master chip is encrypted by the encryption / decryption circuit that performs encryption and decryption based on the communication encryption key stored in the communication encryption storage circuit. Later, two-way encrypted communication is performed with the ROM writer, and a communication encryption key storage circuit storing the same communication encryption key as that of the master chip is encrypted and decrypted based on the communication encryption key stored in the storage circuit. When the chip code transmitted from the ROM writer having the encryption / decryption circuit to be performed does not match, it is not possible to proceed to the step of reading the encryption information of the user ROM,
In the reading step, the encryption information of the user ROM is decrypted in the ROM writer with a predetermined encryption algorithm, and if the decrypted password and the password input to the ROM writer do not match, A master chip for controlling a gaming machine, which is configured not to read. 検査機関にて認証を受けたユーザプログラム並びにメーカ名コード、ユーザプログラムのセキュリティコード、通信暗号鍵番号、パスワード及びチェックコードが所定の暗号化アルゴリズムに基づき暗号化された暗号化情報が格納されたユーザＲＯＭと、複数の通信暗号鍵が格納された通信暗号鍵テーブル格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、及びチップコードが格納されたチップコード等格納回路を有するマスターチップにおいて、
該チップがＲＯＭライタと接続された場合に、マスターチップに格納されたチップコードを前記通信暗号格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路で暗号化した後にＲＯＭライタに対して双方向暗号化通信を行い、マスターチップと同様の通信暗号鍵が格納された通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路を有するＲＯＭライターから送信されたチップコードが一致しない場合にはユーザＲＯＭの暗号化情報の読み込みステップに移行することができず、
一致した場合にユーザＲＯＭの前記暗号化情報が所定の暗号化アルゴリズムでＲＯＭライタ内で復号化され、復号化された通信暗号鍵番号がＲＯＭライタから送信された場合にマスターチップの通信暗号鍵テーブル格納回路から当該通信暗号鍵番号に相当する通信暗号鍵をＲＯＭライターに送信するように構成され、
読み込みステップでユーザＲＯＭの前記暗号化情報が所定の暗号化アルゴリズムに基づきＲＯＭライタ内で復号化され、かつ復号化されたパスワードとＲＯＭライタに入力されたパスワードとが一致しない場合には、マスターチップの読み込みを行わないように構成されていることを特徴とする遊技機制御用のマスターチップ。 A user program that has been authenticated by an inspection organization and a user that stores encryption information in which the manufacturer name code, user program security code, communication encryption key number, password, and check code are encrypted based on a predetermined encryption algorithm ROM, communication encryption key table storage circuit storing a plurality of communication encryption keys, encryption / decryption circuit that performs encryption and decryption based on the communication encryption key stored in the storage circuit, and chip code are stored In a master chip having a storage circuit such as a chip code,
When the chip is connected to the ROM writer, the chip code stored in the master chip is encrypted by the encryption / decryption circuit that performs encryption and decryption based on the communication encryption key stored in the communication encryption storage circuit. Later, two-way encrypted communication is performed with the ROM writer, and a communication encryption key storage circuit storing the same communication encryption key as that of the master chip is encrypted and decrypted based on the communication encryption key stored in the storage circuit. When the chip code transmitted from the ROM writer having the encryption / decryption circuit to be performed does not match, it is not possible to proceed to the step of reading the encryption information of the user ROM,
If they match, the encryption information of the user ROM is decrypted in the ROM writer with a predetermined encryption algorithm, and when the decrypted communication encryption key number is transmitted from the ROM writer, the communication encryption key table of the master chip A communication encryption key corresponding to the communication encryption key number is transmitted from the storage circuit to the ROM writer,
In the reading step, the encryption information of the user ROM is decrypted in the ROM writer based on a predetermined encryption algorithm, and if the decrypted password and the password input to the ROM writer do not match, the master chip A master chip for controlling a gaming machine, which is configured not to read the game machine. 正本の遊技機制御用マスターチップのユーザーＲＯＭに書き込まれたユーザープログラム及び暗号情報を読み込んでこれを量産タイプのセキュリティチップの遊技機制御用のワンタイムユーザＲＯＭに書き込むＲＯＭライタにおいて、
マスターチップが通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、チップコード等格納回路及びユーザーＲＯＭとを有し、前記ユーザーＲＯＭには認証されたユーザープログラム及びユーザープログラム領域外の所定のアドレスに少なくともメーカ名コード、セキュリティコード、パスワード及びチェックコードが所定の暗号化アルゴリズムに基づき暗号された状態で格納されているもので構成され、
セキュリティチップが、通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路、チップコード等格納回路及びユーザーＲＯＭとを有し、前記ユーザーＲＯＭには認証されたユーザープログラム及びユーザープログラム領域外の所定のアドレスに少なくともメーカ名コード、セキュリティコードが書き込み可能に構成され、
前記ＲＯＭライタが通信暗号鍵が格納された通信用共通暗号鍵格納回路と、マスターチップの暗号化に使用された暗号化鍵格納回路と、乱数発生回路から取り出した乱数値が格納される乱数格納回路と、チップコード等格納回路と、共通通信鍵に基づきデータの暗号化・復号化を行う共通鍵暗号／復号回路と、マスターチップから送信された所定の暗号化アルゴリズムに基づき暗号化された暗号情報を復号化する復号回路と、マスターチップとの送受信を行うマスターチップ送受信回路と、前記セキュリティチップとの送受信を行うセキュリティチップ送受信回路と、前記マスターチップ送受信回路及びセキュリティチップ送受信回路との送受信を制御する制御用ＣＰＵとで構成され、
前記マスターチップに格納されたユーザープログラムの読み込みに際してＲＯＭライタとマスターチップとはマスターチップのチップコード等格納回路に格納されたチップコードを前記通信暗号格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路で暗号化した後のＲＯＭライタへ暗号化通信及びＲＯＭライタの通信暗号鍵格納回路、該格納回路に格納された通信暗号鍵に基づき暗号化及び復号化を行う暗号／復号回路で復号化されたチップコードのマスターチップへの暗号化通信により相互認証を行い、さらにマスターチップのユーザＲＯＭに格納された所定の暗号化アルゴリズムに基づき暗号化されたメーカ名コード、セキュリティコード、パスワード及びチェックコードをマスターチップからＲＯＭライタに対して暗号鍵及び暗号／復号回路で暗号化通信を行い、ＲＯＭライタは暗号鍵及び共通鍵暗号／復号回路で復号化した後、所定の暗号化アルゴリズムで復号化することによりメーカ名コード、セキュリティコード、パスワード及びチェックコードを得た後に、ユーザーが入力したパスワードと復号化されたパスワードとが一致した場合にユーザーＲＯＭに格納されたユーザープログラムを読み込むように構成されていることを特徴とする遊技機制御用チップのＲＯＭライタ。 In the ROM writer that reads the user program and encryption information written in the user ROM of the master chip for controlling the original gaming machine and writes this into the one-time user ROM for controlling the gaming machine of the mass production type security chip,
The master chip includes a communication encryption key storage circuit, an encryption / decryption circuit that performs encryption and decryption based on the communication encryption key stored in the storage circuit, a chip code storage circuit, and a user ROM. Is composed of an authenticated user program and a predetermined address outside the user program area in which at least a manufacturer name code, a security code, a password, and a check code are stored in an encrypted state based on a predetermined encryption algorithm,
A security chip includes a communication encryption key storage circuit, an encryption / decryption circuit that performs encryption and decryption based on a communication encryption key stored in the storage circuit, a chip code storage circuit, and a user ROM, and the user ROM Is configured so that at least a manufacturer name code and a security code can be written at a predetermined address outside the authenticated user program and user program area,
The ROM writer stores a communication common encryption key storage circuit in which a communication encryption key is stored, an encryption key storage circuit used for encryption of a master chip, and a random number storage in which a random number value extracted from a random number generation circuit is stored A circuit, a storage circuit such as a chip code, a common key encryption / decryption circuit for encrypting / decrypting data based on a common communication key, and an encryption encrypted based on a predetermined encryption algorithm transmitted from the master chip A decoding circuit for decoding information, a master chip transmission / reception circuit for transmitting / receiving to / from the master chip, a security chip transmission / reception circuit for transmitting / receiving to / from the security chip, and transmission / reception to / from the master chip transmission / reception circuit and the security chip transmission / reception circuit It consists of a control CPU to control,
When reading the user program stored in the master chip, the ROM writer and the master chip encrypt the chip code stored in the storage circuit such as the chip code of the master chip based on the communication encryption key stored in the communication encryption storage circuit. And encryption communication to the ROM writer after encryption by the encryption / decryption circuit that performs decryption, and the communication encryption key storage circuit of the ROM writer , and encryption and decryption based on the communication encryption key stored in the storage circuit A manufacturer name code encrypted based on a predetermined encryption algorithm stored in the user ROM of the master chip, wherein mutual authentication is performed by encrypted communication of the chip code decrypted by the encryption / decryption circuit to the master chip, Security code, password and check code from the master chip to ROM writer Encrypted communication is performed with the encryption key and encryption / decryption circuit, and the ROM writer decrypts with the encryption key and common key encryption / decryption circuit, and then decrypts with the specified encryption algorithm, so that the manufacturer name code and security A game characterized in that after obtaining a code, a password and a check code, a user program stored in a user ROM is read when the password entered by the user matches the decrypted password. ROM writer for machine control chip. 前記ＲＯＭライタによるセキュリティチップへのユーザープログラムの書き込みが、セキュリティチップから共通暗号鍵及び暗号／復号回路で暗号化されたチップコードを受信し、これを共通暗号鍵及び共通鍵暗号／復号回路で復号化し、復号化したチップコードを再度共通鍵及び共通鍵暗号／復号回路で復号化してセキュリティチップに送信し、受信したセキュリティチップが共通暗号鍵及び暗号／復号回路でこれを復号化して送信前のチップコードと比較することによりチップ認証終了した後にユーザーＲＯＭにユーザープログラムと所定の暗号化アルゴリズムでマスターチップから復号化したメーカ名コード及びセキュリティコードを書き込むように構成されていることを特徴とする請求項３記載の遊技機制御用チップのＲＯＭライタ。 The writing of the user program to the security chip by the ROM writer receives the chip code encrypted by the common encryption key and the encryption / decryption circuit from the security chip, and decrypts this by the common encryption key and the common key encryption / decryption circuit The decrypted chip code is decrypted again by the common key and the common key encryption / decryption circuit and transmitted to the security chip, and the received security chip decrypts this by the common encryption key and the encryption / decryption circuit, and before transmission. After the chip authentication is completed by comparing with the chip code, the user program and the manufacturer name code and the security code decrypted from the master chip with a predetermined encryption algorithm are written in the user ROM. Item 3. ROM writer for gaming machine control chip 書き込み終了後のセキュリティチップのＲＯＭライタの読込みが、共通暗号鍵及び暗号／復号回路に基づくチップコード及び乱数値１の暗号化通信と、ＲＯＭライタから復号化されたチップコード及び乱数値２の共通暗号鍵及び暗号／復号回路による暗号化通信による認証終了後に、前記セキュリティチップで生成された乱数値１とＲＯＭライタで生成された乱数値２に基づき作成された暗号鍵Ｋｔと暗号／復号回路でメーカ名コードを暗号化したものをセキュリティチップからＲＯＭライタに送信し、乱数値１及び乱数値２で作成された暗号鍵Ｋｔ及び暗号／復号回路で復号化したメーカ名コードとマスターチップから読み込んだメーカ名コードとの比較を行い一致した場合に、再度メーカ名コードを暗号鍵Ｋｔ及び暗号／復号回路で暗号化してセキュリティチップへ送信し、セキュリティチップが暗号鍵Ｋｔ及び暗号／復号回路で復号化したメーカ名コードとが一致した場合にＲＯＭライタにユーザＲＯＭの読込みを認めるように構成されていることを特徴とする請求項１又は２記載の遊技機制御用チップのＲＯＭライタ。 Reading of the ROM writer of the security chip after completion of writing is common to the encrypted communication of the chip code and the random value 1 based on the common encryption key and the encryption / decryption circuit, and the chip code and the random value 2 decrypted from the ROM writer. After the end of authentication by encryption communication by the encryption key and encryption / decryption circuit, the encryption key Kt and encryption / decryption circuit created based on the random value 1 generated by the security chip and the random value 2 generated by the ROM writer Encrypted manufacturer name code is sent from the security chip to the ROM writer and read from the encryption key Kt created with random value 1 and random value 2 and the manufacturer name code decrypted by the encryption / decryption circuit and master chip If the maker name code is compared and matched, the maker name code is encrypted again with the encryption key Kt and the encryption / decryption circuit. The security chip is configured to allow the ROM writer to read the user ROM when the security chip matches the encryption key Kt and the manufacturer name code decrypted by the encryption / decryption circuit. A ROM writer for a gaming machine control chip according to claim 1 or 2. 前記マスターチップ及びセキュリティチップが、複数の暗号鍵を格納する鍵テーブル格納回路を有し、マスターチップのユーザＲＯＭに所定の暗号化アルゴリムで暗号化された鍵テーブル格納回路に格納された複数鍵の選択番号となる通信暗号鍵番号が格納されていることを特徴とする請求項３又は４記載のＲＯＭライタ。 The master chip and the security chip have a key table storage circuit for storing a plurality of encryption keys, and a plurality of keys stored in a key table storage circuit encrypted with a predetermined encryption algorithm in a user ROM of the master chip. 5. The ROM writer according to claim 3, wherein a communication encryption key number to be a selection number is stored. ＲＯＭライタにメモリーカードアクセス回路がＣＰＵと並列に接続され、該メモリーカードアクセス回路に装着されるメモリーカードに所定の暗号化アルゴリムにに基づき暗号化されたＲＯＭライタＩＤ番号、通信暗号鍵テーブル、メーカ名コード、パスワード、乱数値及びチェックコードの暗号情報が格納されており、該暗号情報をＲＯＭライタ内の前記所定の暗号化アルゴリズムの復号回路により復号化するように構成され、該復号化したＲＯＭライタＩＤ番号と事前に書き込まれたＲＯＭライタＩＤ番号とを比較し不一致の場合には動作させず、一致する場合に通信暗号鍵テーブル、メーカ名コード、パスワード、乱数値及びチェックコードに基づきマスターチップ及びセキュリティチップと相互通信するように構成されていることを特徴とする請求項３又は４記載のＲＯＭライタ。 A memory card access circuit is connected to the ROM writer in parallel with the CPU, and the ROM writer ID number encrypted on the basis of a predetermined encryption algorithm on the memory card attached to the memory card access circuit, communication encryption key table, manufacturer The encryption information of the name code, password, random value, and check code is stored, and the encryption information is decrypted by the decryption circuit of the predetermined encryption algorithm in the ROM writer, and the decrypted ROM Compare the writer ID number with the pre-written ROM writer ID number and do not operate if they do not match. If they match, the master chip is based on the communication encryption key table, maker name code, password, random value, and check code. And configured to communicate with the security chip Claim 3 or 4 ROM writer according to symptoms.
JP2006338623A 2006-12-15 2006-12-15 Game machine control chip and its ROM writer Expired - Fee Related JP5164372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006338623A JP5164372B2 (en) 2006-12-15 2006-12-15 Game machine control chip and its ROM writer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006338623A JP5164372B2 (en) 2006-12-15 2006-12-15 Game machine control chip and its ROM writer

Publications (2)

Publication Number Publication Date
JP2008148851A JP2008148851A (en) 2008-07-03
JP5164372B2 true JP5164372B2 (en) 2013-03-21

Family

ID=39651718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338623A Expired - Fee Related JP5164372B2 (en) 2006-12-15 2006-12-15 Game machine control chip and its ROM writer

Country Status (1)

Country Link
JP (1) JP5164372B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5951235B2 (en) * 2011-11-18 2016-07-13 株式会社三共 Game machine and recording medium
JP6270101B2 (en) * 2013-08-14 2018-01-31 株式会社エルイーテック Computer chip having switching means for cryptographic circuit
JP2015136456A (en) * 2014-01-21 2015-07-30 株式会社大一商会 Enclosed ball type game machine
JP7101970B2 (en) * 2018-05-17 2022-07-19 株式会社エルイーテック Password registration device for registering passwords in semiconductor devices for gaming machines and semiconductor devices for gaming machines in which passwords are registered
JP2018183642A (en) * 2018-07-30 2018-11-22 株式会社大一商会 Game machine
JP2018161569A (en) * 2018-07-30 2018-10-18 株式会社大一商会 Game machine
CN111803916A (en) * 2020-06-11 2020-10-23 深圳市谷粒科技有限公司 Automatic learning and data reading and writing method and device for gamepad

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997215A (en) * 1995-10-02 1997-04-08 Fujitsu Ltd Secret information communication system
JP2918838B2 (en) * 1996-03-18 1999-07-12 株式会社エルイーテック Microcomputer for controlling game machines
JPH11212791A (en) * 1998-01-23 1999-08-06 Brother Ind Ltd Data rewrite device
JP4451503B2 (en) * 1998-03-09 2010-04-14 株式会社トッパンＴｄｋレーベル IC card system for game consoles
JP3644579B2 (en) * 1998-10-29 2005-04-27 富士通株式会社 Security enhancement method and apparatus
JP2001202694A (en) * 1999-06-23 2001-07-27 Mitsubishi Chemicals Corp Recording medium, initialization method of the medium, ciphering method on the medium, ciphering device, deciphering device and acoustic/video/data device
JP2001216482A (en) * 1999-11-10 2001-08-10 Matsushita Electric Ind Co Ltd Electric equipment and portable recording medium
JP4064101B2 (en) * 2000-12-22 2008-03-19 株式会社リコー Image forming apparatus, encrypted data processing method, and encrypted data processing system
JP2003263471A (en) * 2002-03-07 2003-09-19 Progress Interactive Inc Printing data transmission/management system using personal digital assistant
JP2004312267A (en) * 2003-04-04 2004-11-04 Sony Corp Image transmission system, imaging apparatus, imaging apparatus unit, key generating apparatus, and program
JP4093170B2 (en) * 2003-10-28 2008-06-04 株式会社デンソーウェーブ Access authentication apparatus and authentication method thereof
JP4590203B2 (en) * 2004-04-30 2010-12-01 株式会社エルイーテック Gaming machine control chip set and communication method between gaming machine control chips
JP2005346401A (en) * 2004-06-03 2005-12-15 Sharp Corp Data communication system and data communication apparatus
JP2006331125A (en) * 2005-05-26 2006-12-07 Sharp Corp Authentication device and authentication system
JP2006228240A (en) * 2006-03-16 2006-08-31 Bank Of Tokyo-Mitsubishi Ufj Ltd Authentication system

Also Published As

Publication number Publication date
JP2008148851A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP3754004B2 (en) Data update method
US7032240B1 (en) Portable authorization device for authorizing use of protected information and associated method
CN103415855B (en) Mass-memory unit memory encryption method, system and device
JP4550050B2 (en) Usage authentication method, usage authentication program, information processing apparatus, and recording medium
JP5164372B2 (en) Game machine control chip and its ROM writer
JP2009524880A (en) Data security system
JP2004021755A (en) Storage device
JP2004104539A (en) Memory card
JP2004040717A (en) Equipment authentication system
JPH04143881A (en) Mutual authenticating system
JPH01500932A (en) How to check external permission data using a portable object such as a memory card
JP2004295271A (en) Card and pass code generator
JPH11306088A (en) Ic card and ic card system
KR100939725B1 (en) Certification method for a mobile phone
US20090187770A1 (en) Data Security Including Real-Time Key Generation
JPWO2006075355A1 (en) Peripheral device of programmable logic controller
CA2393543C (en) Portable authorization device for authorizing use of protected information and associated method
JP3824297B2 (en) Authentication method, authentication system, and external storage device performed between external storage device and system device
JP4226582B2 (en) Data update system
JP4998314B2 (en) Communication control method and communication control program
JP6738636B2 (en) How to allow spinning machine equipment functions
JP2003076611A (en) Memory card having security function
JPH10108963A (en) Collation judgment information of game machine control substrate and enciphering communication system
TWI651624B (en) Smart hardware safety carrier
JP2013073299A (en) Information processing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5164372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees