JP2918838B2 - Microcomputer for controlling game machines - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、パチンコ遊技機や
アレンジ式パチンコ遊技機あるいはスロットマシーン等
で代表される遊技機を制御するためのマイクロコンピュ
ータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer for controlling a game machine represented by a pachinko game machine, an arrangement type pachinko game machine, a slot machine, or the like.

【０００２】[0002]

【従来の技術】従来、遊技機を制御するための遊技機制
御用マイクロコンピュータのプログラムは、開発製造会
社がプログラムを開発してマイクロコンピュータのリー
ドオンリーメモリ（ＲＯＭ）に記憶させた後その開発プ
ログラムが一定の基準に合格するか否かを決めるための
第三者機関による試験を受ける。そして第三者機関の試
験に合格した合格プログラムが記憶されたリードオンリ
ーメモリを有するマイクロコンピュータのみが遊技機に
搭載されて遊技場に搬入され、遊技場においては一定の
基準に合格した健全な遊技が行なうことのできる遊技機
のみが設置されることになる。2. Description of the Related Art Conventionally, a program for a microcomputer for controlling a gaming machine for controlling a gaming machine is developed by a development / manufacturing company and stored in a read-only memory (ROM) of the microcomputer. Take a third-party test to determine if you pass certain criteria. Only a microcomputer having a read-only memory in which a passing program that has passed the examination of a third-party organization is stored in the gaming machine and loaded into the game arcade, where a sound game that passes a certain standard is passed. Only the gaming machines that can perform the game will be installed.

【０００３】[0003]

【発明が解決しようとする課題】しかし、遊技場に出荷
される遊技機が一定の基準に合格した健全な遊技のでき
る遊技機のみであったとしても、遊技場に搬入された遊
技機に関し、合格プログラム以外の不正プログラムを作
りその不正プログラムにより中央処理装置を動作させる
不正改造が行なえる場合があり、そのような不正改造が
行なわれた場合には、せっかく第三者機関が試験を行な
ったとしても実際の遊技場において一定の基準に適合し
ない動作をする遊技機が出回る不都合が生ずる欠点があ
った。However, even if the only gaming machines that are shipped to the amusement arcade are those that can play sound games that pass a certain standard, the present invention relates to a gaming machine carried into the amusement arcade. In some cases, an unauthorized program other than a passing program was created, and the central processing unit could be operated by the unauthorized program.If such unauthorized modification was performed, a third-party organization performed a test. However, there is a disadvantage in that a gaming machine that operates in a manner that does not conform to a certain standard is available in an actual game arcade.

【０００４】本発明は、係る実情に鑑み、合格プログラ
ム以外の不正に改造されたプログラムによる遊技機の制
御を極力防止することができる遊技機制御用マイクロコ
ンピュータを提供することを目的とする。An object of the present invention is to provide a gaming machine control microcomputer capable of minimizing the control of a gaming machine by an illegally modified program other than a passing program.

【０００５】[0005]

【課題を解決するための手段】本発明に係る遊技機制御
用マイクロコンピュータは、遊技機を制御するための制
御用プロクラムとセキュリティ情報が記憶されたリード
オンリーメモリと、該リードオンリーメモリーに格納さ
れた制御プログラムからセキュリティ情報に変換するフ
ォーマットが記憶されたセキュリティチェック回路とを
含む遊技機制御用マイクロコンピュータであって、前記
セキュリティチェック回路が、リードオンリーメモリに
セキュリティ情報の有無又は記憶されている前記制御用
プログラムから変換フォーマットにより算出されるセキ
ュリティ情報が一致するか否かの判定を行なうための適
否判定手段を含み、前記適否判定を行なうための所定の
条件が成立したことに基づいて前記適否判定手段によっ
て適否判定を行ない、その判定結果が適正であった場合
に、前記リードオンリーメモリに記憶されている制御用
プログラムに従って所定の制御動作を行なうことを特徴
とする。A microcomputer for controlling a gaming machine according to the present invention has a read-only memory in which a control program for controlling the gaming machine and security information are stored, and a read-only memory stored in the read-only memory. A gaming machine control microcomputer including a security check circuit in which a format for converting a control program into security information is stored, wherein the security check circuit is provided with or without security information in a read-only memory or the security control circuit stored in a read-only memory. A propriety judging means for judging whether or not the security information calculated from the program by the conversion format matches; and Perform a pass / fail decision , If the judgment result is proper, and performing a predetermined control operation according to a control program stored in the read only memory.

【０００６】[0006]

【作用】本発明によれば、遊技機を制御するための制御
用プログラムとセキュリティ情報が記憶されたリードオ
ンリーメモリが、制御用プログラムからセキュリティ情
報に変換するフォーマットが記憶されたセキュリティチ
ェック回路とを含む遊技機制御用マイクロコンピュータ
に実装される。遊技機制御用マイクロコンピュータの判
定手段は、遊技機のスイッチがＯＮされた場合にリード
オンリーメモリに記憶されている制御用プログラムから
セキュリティ情報に変換を行い、リードオンリーメモリ
ーに記憶されたセキュリティ情報との比較又はセキュリ
ティ情報の有無の確認を行いそれが適正なものであるか
どうかの判定を行なう。そして、判定結果が適正であっ
た場合に、リードオンリーメモリに記憶された制御用の
プログラムに従って遊技機に対する所定の制御動作が行
なわれる。According to the present invention, a control program for controlling a gaming machine and a read-only memory storing security information include a security check circuit storing a format for converting the control program into security information. It is mounted on a microcomputer for controlling game machines including the game machine. The judging means of the gaming machine control microcomputer converts the control program stored in the read-only memory into security information when the switch of the gaming machine is turned on, and compares the security information with the security information stored in the read-only memory. A comparison or confirmation of the presence or absence of security information is performed to determine whether or not the information is appropriate. When the result of the determination is proper, a predetermined control operation for the gaming machine is performed in accordance with the control program stored in the read-only memory.

【０００７】[0007]

【発明の実施の形態】次に、本発明の実施例を図面に基
づいて詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings.

【０００８】[0008]

【実施例】図１は、本発明に係る遊技用のワンチップマ
イクロコンピュータを用いたセキュリティシステムを示
す全体システムブロック図である。FIG. 1 is an overall system block diagram showing a security system using a one-chip microcomputer for games according to the present invention.

【０００９】本発明に係るマイクロコンピュータのチッ
プは半導体チップメーカ１により製造される。半導体チ
ップメーカ１は、マイクロコンピュータにおけるＭＰＵ
（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ），Ｒ
ＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ），
入出力ポート（Ｉ／Ｏポート）をワンチップ化した半導
体チップを製造する。この半導体チップメーカ１により
製造されるチップには、後に詳しく説明するが、量産用
チップ２３ａと開発用チップ２３ｂとがある。量産用チ
ップ２３ａとは、この量産用チップ２３ａに接続された
ＲＯＭに記憶されているプログラムが後述する第三者試
験機関１１による試験に合格した適正なものであるか否
かを判定する判定機能を有するものである。開発用チッ
プ２３ｂは、前述した判定機能を有しないチップであ
り、判定機能を有しない点を除いては量産用チップ２３
ａと同じものである。A microcomputer chip according to the present invention is manufactured by a semiconductor chip maker 1. The semiconductor chip maker 1 is an MPU in a microcomputer.
(Micro Processing Unit), R
AM (Random Access Memory),
A semiconductor chip in which input / output ports (I / O ports) are integrated into one chip is manufactured. The chips manufactured by the semiconductor chip maker 1 include a mass-production chip 23a and a development chip 23b, which will be described in detail later. The mass-production chip 23a is a judgment function for judging whether or not a program stored in a ROM connected to the mass-production chip 23a is an appropriate one that has passed a test by a third-party testing organization 11 described later. It has. The development chip 23b is a chip that does not have the determination function described above, except that it does not have the determination function.
It is the same as a.

【００１０】半導体チップメーカ１からチップ流通会社
２に入荷されたチップのうち量産用チップ２３ａは量産
用チップ流通部門２８によって流通されチップ流通管理
機関３に搬入される。一方、開発用チップ２３ｂの方
は、チップ流通会社２の開発用チップ流通部門２９によ
って流通されてチップ流通管理機関３に搬入される。な
おこのチップ流通会社２は、完全な民営の会社でもよ
く、また国が出資して作った公共の企業団体であっても
よい。チップ流通管理機関３は、チップが適正に流通し
ているか否かを管理して所定の遊技機メーカ等にチップ
の流通を斡旋するための機関である。このチップ流通管
理機関３を省いてチップ流通会社２から遊技機メーカー
に直接チップを搬入してもよい。[0010] Of the chips received from the semiconductor chip maker 1 to the chip distribution company 2, the mass production chips 23 a are distributed by the mass production chip distribution division 28 and carried into the chip distribution management organization 3. On the other hand, the development chip 23 b is distributed by the development chip distribution section 29 of the chip distribution company 2 and is carried into the chip distribution management organization 3. Note that the chip distribution company 2 may be a completely private company, or may be a public company formed by the government. The chip distribution management institution 3 is an organization for managing whether or not chips are properly distributed and mediating distribution of chips to a predetermined game machine maker or the like. The chip distribution management organization 3 may be omitted and chips may be directly carried in from the chip distribution company 2 to the game machine maker.

【００１１】チップ流通管理機関３に搬入された量産用
チップ２３ａと開発用チップ２３ｂとは、それぞれ遊技
機メーカ４の量産部門６と開発部門５とに搬入される。
遊技機メーカ４の開発部門５では、図示７に示すように
搬入された開発用チップ２３ｂを用いてプログラムを開
発し、製品開発を行なう。そして開発部門５は開発した
開発プログラムが記憶された申請マスターＲＯＭ１０ａ
を搭載して申請用遊技機を作成するとともに、申請用の
書類を作成し、それら申請マスターＲＯＭ１０ａが搭載
された申請用遊技機・作成書類９等からなる申請用提出
物８を提出して第三者試験機関１１に試験を申請する。The mass production chip 23a and the development chip 23b carried into the chip distribution management organization 3 are carried into the mass production section 6 and the development section 5 of the gaming machine maker 4, respectively.
The development section 5 of the gaming machine maker 4 develops a program using the development chip 23b carried in as shown in FIG. Then, the development section 5 stores an application master ROM 10a in which the developed development program is stored.
In addition to creating a gaming machine for application with the application, and preparing documents for application, submit a submission 8 for application consisting of a gaming machine for application / creation document 9 with the application master ROM 10a and the like. Apply for a test to the Tripartite Testing Institute 11.

【００１２】第三者試験機関１１は、たとえば警察等の
公的な監督機関の依託機関等で構成されている。この第
三者試験機関１１には、試験業務部門１２と鑑定業務部
門１３とがあり、試験業務部門１２に前記試験用提出物
８が搬入され、図示１４に示すようにその試験申請を受
付ける。試験業務部門１２では、その受付けた試験用提
出物８を図示１５に示すように試験し、図示１６で示す
ようにその試験結果の合否の判定を行なう。不合格と判
定された場合には試験業務部門１２は図示１７に示すよ
うに遊技機メーカにその申請用提出物８を差戻して不合
格である旨の通知を行なう。The third-party testing institution 11 is composed of, for example, a commissioned agency of a public supervisory institution such as the police. The third-party testing institution 11 includes a test service section 12 and an appraisal service section 13. The test submission 8 is carried into the test service section 12, and the test application is accepted as shown in FIG. The test service section 12 tests the received test submission 8 as shown in FIG. 15 and determines whether or not the test result is acceptable as shown in FIG. If it is determined to be unsuccessful, the test service section 12 sends back the application submission 8 to the gaming machine maker as shown in FIG.

【００１３】一方、各都道府県の警察等で構成された管
轄監督機関２５も申請用遊技機について検定を行い、第
三者試験機関１１により合格と判断されかつ管轄監督機
関２５により適正と判断された場合には図示１８で示す
ようにセキュリティコードを発行して量産用マスターＲ
ＯＭ１０ｂに記憶させる作業を行なう。この第三者試験
機関１１と管轄監督機関２５とにより、前記リードオン
リーメモリ（ＲＯＭ）に記憶されている前記開発プログ
ラムが一定の基準に合格するか否かを試験する第三者機
関が構成されている。前記セキュリティコードとは、第
三者機関により合格と判断されて市場に出回った遊技機
に搭載されたＲＯＭに記憶されているプログラムが前記
第三者機関の試験に合格した適正なものであるか否かを
判定するために用いられるセキュリティ情報である。On the other hand, the competent supervising organization 25 composed of polices in each prefecture also conducts an examination on the application gaming machine, and is judged to be passed by the third-party testing institution 11 and judged to be appropriate by the competent supervising organization 25. In this case, a security code is issued as shown in FIG.
An operation of storing the data in the OM 10b is performed. The third-party testing institution 11 and the jurisdiction supervisory institution 25 constitute a third-party institution that tests whether the development program stored in the read-only memory (ROM) passes a certain standard. ing. The security code is a program stored in a ROM mounted on a game machine that has been released to the market after being judged to be passed by a third-party organization and is an appropriate one that has passed the examination of the third-party organization. This is security information used to determine whether or not the information is valid.

【００１４】このセキュリティコードは、例えば合格し
たプログラムのプログラムデータを所定の変換フォーマ
ットに従って変換されたものをセキュリティコードとす
る方法が考えられる。この場合において、プログラムデ
ータすべてをセキュリティコード作成の基準としてもよ
いし、プログラムデータのうち、特に重要な部分（例え
ば大当り確率や可変入賞球装置の開放時間などのデータ
部分）をセキュリテイーコード作成の基準としてもよ
い。このセキュリテイーコードは、管轄監督機関２５の
検定結果を待つことなく第三者試験機関が試験に合格し
たと判断した時点で発行するようにしてもよい。As the security code, for example, a method in which program data of a passed program is converted according to a predetermined conversion format to be a security code can be considered. In this case, all of the program data may be used as a reference for creating a security code, or a particularly important portion of the program data (for example, a data portion such as a jackpot probability or an opening time of a variable winning ball device) may be used as a reference for creating a security code. It may be. This security code may be issued when the third-party testing organization determines that the test has passed without waiting for the result of the certification from the competent supervisory agency 25.

【００１５】第三者試験機関１１の試験業務部門１２に
よってセキュリティコードが付加された量産用マスター
ＲＯＭ１０ｂは、遊技機メーカ４の量産部門６に搬入さ
れる。量産部門６は量産用マスターＲＯＭ１０ｂに記憶
されている記憶情報を図示１９に示すようにコピーす
る。量産用マスターＲＯＭ１０ｂの記憶情報がコピーさ
れたＲＯＭが基板２２に実装される。さらに、チップ流
通管理機関３から搬入されてきた量産用チップを図示２
０に示すように基板２２に実装する。この基板２２に実
装された実装チップ２３と実装ＲＯＭ１０ｃとにより、
遊技機を制御するためのマイクロコンピュータが構成さ
れる。The mass production master ROM 10b to which the security code has been added by the test service department 12 of the third party testing organization 11 is carried into the mass production department 6 of the gaming machine maker 4. The mass production section 6 copies the storage information stored in the mass production master ROM 10b as shown in FIG. The ROM on which the storage information of the mass production master ROM 10b is copied is mounted on the board 22. Further, the chips for mass production carried in from the chip distribution management organization 3 are shown in FIG.
As shown in FIG. The mounting chip 23 mounted on the board 22 and the mounting ROM 10c
A microcomputer for controlling the gaming machine is configured.

【００１６】基板２２にチップ２３とＲＯＭ１０ｃとを
実装した後に、最初に電源を投入した段階で、実装ＲＯ
Ｍ１０ｃの記憶情報に含まれている前記セキュリティコ
ードが後述するように実装チップ２３に記憶される。量
産用チップ２３ａからなる実装チップ２３は、基板２２
に装着されて一番最初に接続されたＲＯＭ１０ｃに記憶
されているセキュリティコードのみを記憶する機能を有
する。そしてこの記憶したセキュリティコードに基づい
て実装ＲＯＭ１０ｃに記憶されているプログラムが第三
者機関の試験を合格した適正なものであるか否かの判定
が行なわれる。一旦ＲＯＭを実装した後そのＲＯＭに記
憶されているプログラムを改ざんしたり、実装ＲＯＭ１
０ｃを不正に作られたプログラムが記憶されたＲＯＭに
交換したりした場合には、実装チップ２３に記憶されて
いる前記セキュリティコードとＲＯＭに記憶されている
セキュリティコードとが食違って整合性を失う。そのた
めに、プログラムが不正に改造されたことを判定するこ
とが可能となる。After the chip 23 and the ROM 10c are mounted on the board 22, the power is turned on for the first time.
The security code included in the storage information of M10c is stored in the mounting chip 23 as described later. The mounting chip 23 composed of the mass production chip 23a is mounted on the substrate 22.
And has a function of storing only the security code stored in the ROM 10c which is attached first and is connected first. Then, based on the stored security code, it is determined whether or not the program stored in the mounting ROM 10c is an appropriate program that has passed the test of the third party organization. Once the ROM is mounted, the program stored in the ROM is altered,
In the case where 0c is replaced with a ROM storing a program created illegally, the security code stored in the mounting chip 23 and the security code stored in the ROM are inconsistent with each other, and the consistency is lost. lose. Therefore, it is possible to determine that the program has been tampered with.

【００１７】このプログラムおよびセキュリティコード
のＲＯＭへのコピーおよび基板への実装作業を遊技機メ
ーカ４に行なわせる代わりに、量産用マスターＲＯＭ１
０ｂをチップ流通会社２に搬入してチップ流通会社２で
ＲＯＭコピーとＲＯＭの基板への実装作業を行ない、そ
の後基板を遊技機メーカ４に搬入するようにしてもよ
い。この遊技機メーカ４により、遊技機を制御するため
のマイクロコンピュータの中央処理装置を動作させるた
めのプログラムを開発して該開発プログラムを前記マイ
クロコンピュータのリードオンリーメモリに記憶させる
開発製造会社が構成されている。なおこの開発製造会社
は、遊技機メーカに限らず、その遊技機メーカの下請け
であるプログラム開発製造会社で構成してもよい。Instead of having the game machine maker 4 copy the program and security code to the ROM and mount it on the board, the master ROM 1 for mass production is used.
0b may be carried into the chip distribution company 2, the chip distribution company 2 may copy the ROM and mount the ROM on the board, and then carry the board into the gaming machine maker 4. The gaming machine maker 4 constitutes a development / manufacturing company which develops a program for operating a central processing unit of a microcomputer for controlling the gaming machine and stores the development program in a read-only memory of the microcomputer. ing. The development and manufacturing company is not limited to the game machine maker, but may be a program development and manufacture company subcontracted to the game machine maker.

【００１８】前述したように、量産用チップ２３ａは、
接続されたＲＯＭに記憶されているプログラムを改造等
して最初のプログラムと異なったものにした場合にはプ
ログラムが不正に改造された旨の判定を行なってマイク
ロコンピュータが通常の状態では動作しないようにする
機能を有している。そのため量産用チップ２３ａを用い
て前述した開発部門５による開発を行なった場合には、
ＲＯＭに記憶されているプログラムのデバッグ等を行な
ってプログラムを変更する度に不適正である旨の判定が
行なわれてマイクロコンピュータが正常に動作しなくな
る不都合が生じる。しかし、前述したように開発用チッ
プ２３ｂは前記セキュリティチェック機能を有しない。
したがって、開発用チップ２３ｂを用いて前記デバッグ
等を行なえばマイクロコンピュータが通常状態で動作
し、プログラム開発に好都合となる。また、量産用チッ
プ２３ａのパッケージをたとえばプラスチックとし、開
発用チップ２３ｂのパッケージをたとえばセラミックで
構成し、チップの外観から量産用チップ２３ａと開発用
チップ２３ｂとの区別ができるようにしている。As described above, the mass-production chip 23a
If the program stored in the connected ROM is modified to make it different from the first program, it is determined that the program has been illegally modified so that the microcomputer does not operate in a normal state. Has the function of Therefore, when the development is performed by the development section 5 using the mass production chip 23a,
Each time the program stored in the ROM is debugged or the like, the program is determined to be inappropriate each time the program is changed, and the microcomputer does not operate properly. However, as described above, the development chip 23b does not have the security check function.
Therefore, if the debugging or the like is performed using the development chip 23b, the microcomputer operates in a normal state, which is convenient for program development. The package of the mass production chip 23a is made of plastic, for example, and the package of the development chip 23b is made of ceramic, for example, so that the mass production chip 23a and the development chip 23b can be distinguished from the appearance of the chip.

【００１９】チップとＲＯＭが実装された基板が組付け
られた遊技機２１は、遊技場２４に搬入される。遊技場
２４では、搬入されてきた遊技機２１を複数台設置して
遊技者による遊技が可能な状態にする。The gaming machine 21 on which the board on which the chip and the ROM are mounted is mounted is carried into a game hall 24. In the amusement arcade 24, a plurality of carried-in gaming machines 21 are installed so that a player can play a game.

【００２０】管轄監督機関２５は、遊技場２４に設置さ
れた遊技機２１を抜打ち的に検査して図示２６で示すよ
うに動作がおかしいと思われる遊技機のＲＯＭの照合処
理を行なう。そしてＲＯＭの照合を行なったにもかかわ
らず適否を決めがたいものについて、第三者試験機関１
１の鑑定業務部門１３に鑑定依頼を行なう。たとえば、
実装チップ２３と実装ＲＯＭ１０ｃとの両者を不正に作
られた別のものに取替えた場合には、前述したセキュリ
ティチェックが行われることなく改造プログラムに従っ
て遊技機が動作することになるのであり、そのような場
合に鑑定業務部門１３に鑑定依頼を行なうのである。The jurisdiction supervising organization 25 performs a random inspection of the gaming machine 21 installed in the game arcade 24, and performs a collation process of the ROM of the gaming machine which seems to be malfunctioning as shown in FIG. Third-party testing institutes 1 whose ROMs have been verified but whose suitability is difficult to determine
A request for appraisal is made to the appraisal business unit 13 of the first section. For example,
If both the mounting chip 23 and the mounting ROM 10c are replaced with other illegally manufactured ones, the gaming machine will operate according to the remodeling program without performing the security check described above. In such a case, an appraisal request is made to the appraisal business unit 13.

【００２１】鑑定業務部門１３では、鑑定依頼された実
装チップ２３と実装ＲＯＭ１０ｃとが搭載された基板２
２を検査して図示３３で示すように遊技機検証・照合を
行なう。この遊技機検証・照合３３は、基板２２に実装
されたＲＯＭ１０ｃを取去ってその代わりに適正なプロ
グラムが記憶されている量産用マスターＲＯＭ１０ｂを
実装して実装チップ２３が正常に動作するか否かの検証
・照合をすることにより行なう。その結果、図示２８に
示すように鑑定作業・書類の作成を行ない、管轄監督機
関２５に鑑定結果を報告する。前述した申請マスタＲＯ
Ｍ１０ａ，量産用マスタＲＯＭ１０ｂ，実装ＲＯＭ１０
ｃはたとえばＥＰＲＯＭで構成されている。In the appraisal business section 13, the board 2 on which the mounting chip 23 and the mounting ROM 10c requested for the appraisal are mounted is mounted.
Inspection and verification of the game machine are performed as shown in FIG. This gaming machine verification / collation 33 removes the ROM 10c mounted on the board 22 and mounts the mass production master ROM 10b storing an appropriate program in place of the ROM 10c to determine whether the mounting chip 23 operates normally. It is performed by verifying and collating. As a result, as shown in FIG. 28, an appraisal work / document is prepared, and the appraisal result is reported to the competent supervisory authority 25. Application master RO mentioned above
M10a, master ROM 10b for mass production, mounting ROM 10
c is formed of, for example, an EPROM.

【００２２】図２は、量産用チップが基板に実装された
状態の実装チップおよびそれに接続される各種装置や回
路を示すブロック図である。FIG. 2 is a block diagram showing a mounting chip in a state where a chip for mass production is mounted on a substrate and various devices and circuits connected to the mounting chip.

【００２３】この実装チップ２３は、制御動作を所定の
手順で実行することのできる中央処理装置すなわちＣＰ
Ｕ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉ
ｔ）４０と、必要なデータの書込みおよび呼出しができ
るＲＡＭ４１と、入力信号を受けてＣＰＵ４０に入力デ
ータを与えるとともにＣＰＵ４０からの出力データを受
けて外部に出力するＩ／Ｏポート４４等がワンチップ化
されて構成されている。実装チップ２３に設けられてい
るクロック発生回路４６には、外部に設けられた水晶発
振子４５からの水晶振動信号が入力される。この水晶発
振子４５からの水晶振動信号は動作クロックの２倍の振
動数のものである。なお、水晶発振子４５に変えてセラ
ミックを発振子としたセラミック発振子による振動信号
をクロック発生回路４６に入力してもよい。The mounting chip 23 has a central processing unit (CP) capable of executing a control operation in a predetermined procedure.
U (Central Processing Uni)
t) 40, a RAM 41 capable of writing and calling necessary data, and an I / O port 44 for receiving input signals and providing input data to the CPU 40 and receiving output data from the CPU 40 and outputting them to the outside, etc. It is configured to be. A crystal oscillation signal from an externally provided crystal oscillator 45 is input to a clock generation circuit 46 provided on the mounting chip 23. The crystal oscillation signal from the crystal oscillator 45 has a frequency twice as high as the operation clock. Note that a vibration signal from a ceramic oscillator using ceramic as an oscillator instead of the crystal oscillator 45 may be input to the clock generation circuit 46.

【００２４】クロック発生回路４６からのクロック信号
が入力されたプログラマブルクロック分周回路４７は、
入力されたクロック信号を分周して所定のクロック信号
をサウンドジェネレータ４８や可変表示装置表示駆動用
ＩＣ４９に出力する。このサウンドジェネレータ４８は
遊技機に設けられたスピーカに音発生用の制御信号を出
力するものである。The programmable clock dividing circuit 47 to which the clock signal from the clock generating circuit 46 is inputted,
The input clock signal is frequency-divided and a predetermined clock signal is output to the sound generator 48 and the variable display device display driving IC 49. The sound generator 48 outputs a control signal for generating sound to a speaker provided in the gaming machine.

【００２５】プログラマブル割込要求タイマ０（５
０），１（５１）は、１６ｂｉｔのプログラマブルカウ
ンタタイマで構成されており、フリー・ランニング・カ
ウンタ，コンペア・レジスタ（２組）を内蔵している。
このプログラマブル割込要求タイマ０（５０），１（５
１）は、主要機能として、インターバル・タイマ機能，
イベント・カウント機能，ワンショット出力機能，ＰＷ
Ｍ（パルス幅変調）出力機能を有するばかりでなく、パ
ルス幅測定機能と時間差測定機能とを有する。The programmable interrupt request timer 0 (5
Reference numerals 0) and 1 (51) each comprise a 16-bit programmable counter timer, and include a free running counter and a compare register (two sets).
The programmable interrupt request timers 0 (50) and 1 (5
1) The main functions are interval timer function,
Event count function, one-shot output function, PW
Not only has an M (pulse width modulation) output function, but also a pulse width measurement function and a time difference measurement function.

【００２６】パルス幅測定機能とは、たとえば遊技機に
設けられた始動入賞スイッチや１０カウント検出スイッ
チの検出信号の波形長さを測定する機能である。時間差
測定機能とは、前述した各種のスイッチからの検出信号
があった後次回の検出信号があるまでの時間を測定する
機能である。このパルス幅測定機能と時間差測定機能と
は、プログラマブル割込要求タイマ０（５０），１（５
１）のカウンタのクロックソースを外部入力に選択した
場合に達成可能となる。The pulse width measurement function is a function for measuring the waveform length of a detection signal of a start winning switch or a 10-count detection switch provided in a gaming machine, for example. The time difference measurement function is a function of measuring the time from when there is a detection signal from the above-described various switches to when there is a next detection signal. The pulse width measurement function and the time difference measurement function correspond to programmable interrupt request timers 0 (50) and 1 (5).
This can be achieved when the clock source of the counter of 1) is selected as an external input.

【００２７】カウンタのクロックソースとしては、クロ
ックを選択してリフレッシュカウンタとして利用するこ
ともでき、また、他方のプログラマブル割込要求タイマ
からの出力をクロックソースに選択して３２ｂｉｔのカ
ウンタとして使用することもできる。これらのクロック
ソースを選択する方法としては、プログラム内部で選択
するやり方を採用する。つまり、ある番地にレジスタが
あり、ここに所定の数字を書込み、その書込まれた数字
の種類によってクロックソースを選択するようにする。As the clock source of the counter, a clock can be selected and used as a refresh counter, and the output from the other programmable interrupt request timer can be selected as a clock source and used as a 32-bit counter. Can also. As a method of selecting these clock sources, a method of selecting them inside a program is adopted. In other words, there is a register at a certain address, a predetermined number is written in this register, and a clock source is selected according to the type of the written number.

【００２８】このプログラマブル割込要求タイマ０（５
０），１（５１）は、カウンタ出力およびコンペア出力
により割込みの設定が可能であり、また、割込みを、ユ
ーザリセット，マスカブル割込み，ノンマスカブル割込
みのいずれかの例外処理にルーティング設定できる。さ
らに、プリスケーラの働きにより、タイマのクロック単
位時間を任意に設定できるとともに、コンペア・レジス
タ（２組）の値を任意に設定できる。このプログラマブ
ル割込要求タイマ０（５０），１（５１）からの出力信
号がリセット／割込みコントローラ５２に入力される。This programmable interrupt request timer 0 (5
For 0) and 1 (51), an interrupt can be set by a counter output and a compare output, and the interrupt can be set to be routed to any one of exception processing of a user reset, a maskable interrupt, and a non-maskable interrupt. Further, by the function of the prescaler, the clock unit time of the timer can be arbitrarily set, and the values of the compare registers (two sets) can be arbitrarily set. Output signals from the programmable interrupt request timers 0 (50) and 1 (51) are input to the reset / interrupt controller 52.

【００２９】このリセット／割込みコントローラ５２
は、システムリセット機能とユーザリセット機能とを有
する。システムリセットとは、Ｉ／Ｏポート４４を含む
実装チップ２３全体を初期化して電源立上げ状態からの
リスタートを行なうことである。一方ユーザリセットと
は、ＣＰＵ４０のみをリセットして実装チップ２３のウ
ォームリスタートを行なうことである。このユーザリセ
ットは、たとえば２ｍｓｅｃ毎に１回行なわれて割込み
処理が可能となる。このリセット／割込みコントローラ
５２には、割込み要求信号発生回路５４から、システム
リセット信号、ウォームリスタートを行なうためのユー
ザリセット信号，ノンマスカブル割込み要求信号，マス
カブル割込み要求信号が入力される。リセット／割込み
コントローラ５２から割込み要求信号発生回路５４に対
してはシステムリセット出力信号が出力される。This reset / interrupt controller 52
Has a system reset function and a user reset function. The system reset refers to initializing the entire mounting chip 23 including the I / O port 44 and restarting from the power-on state. On the other hand, the user reset is to perform a warm restart of the mounted chip 23 by resetting only the CPU 40. This user reset is performed, for example, once every 2 msec to enable interrupt processing. The reset / interrupt controller 52 receives a system reset signal, a user reset signal for performing a warm restart, a non-maskable interrupt request signal, and a maskable interrupt request signal from an interrupt request signal generating circuit 54. A system reset output signal is output from the reset / interrupt controller 52 to the interrupt request signal generation circuit 54.

【００３０】このリセット／割込みコントローラ５２に
入力されるシステムリセット信号は、ロウアクティブで
レベル入力となっている。つまり、入力される信号がハ
イレベルからロウレベルに切替わったときにリセットさ
れるようになっている。リセット／割込みコントローラ
５２に入力されるユーザリセット信号も同様にロウアク
ティブでレベル入力となっている。なお、この割込み要
求信号発生回路５４は設けない場合もある。The system reset signal input to the reset / interrupt controller 52 has a low active level input. That is, it is reset when the input signal switches from the high level to the low level. Similarly, the user reset signal input to the reset / interrupt controller 52 is low active and level input. The interrupt request signal generating circuit 54 may not be provided.

【００３１】実装チップ２３にはアドレス・デコード回
路５７とデータ出力時間調整回路５８とが設けられてい
る。アドレス・デコード回路５７には、外部Ｉ／Ｏ６７
と外部ＲＯＭ１０ｃとが接続されている。この実装チッ
プ２３と外部ＲＯＭ１０ｃによってマイクロコンピュー
タが構成される。アドレス・デコード回路５７は、外部
入出力マップエリアと外部ＲＯＭエリアとをメモリ（物
理アドレス）上の空間へ設定するアドレス・デコード
（チップセレクト信号生成）機能を有している。The mounting chip 23 is provided with an address decode circuit 57 and a data output time adjustment circuit 58. The address decode circuit 57 has an external I / O 67
And the external ROM 10c are connected. A microcomputer is formed by the mounting chip 23 and the external ROM 10c. The address decode circuit 57 has an address decode (chip select signal generation) function for setting an external input / output map area and an external ROM area to a space on a memory (physical address).

【００３２】外部入出力マップエリアは外部入出力マッ
プエリア・サイズを２５６Ｂ〜２ＫＢまで設定できると
ともに、８分割したエリア毎にチップセレクト信号（６
本）を割当てることができる。また、外部ＲＯＭエリア
は、外部ＲＯＭ１０ｃのチップセレクト信号を生成す
る。The external input / output map area can be set to an external input / output map area size of 256 B to 2 KB, and a chip select signal (6
Book). The external ROM area generates a chip select signal for the external ROM 10c.

【００３３】データ出力時間調整回路５８は、低速の入
出力機器とのインターフェイスを行なうために、マシン
サイクルを延ばすウエイト機能を提供する。設定によ
り、最大４マシンサイクル分のウエイト・ステートが可
能となる。このアドレス・デコード回路５７からの出力
信号はＩ／Ｏポート４４にも入力され、出力されたアド
レスに応じてＩ／Ｏポート４４のｂｉｔを指定して入出
力ポートを特定できるように構成されている。The data output time adjusting circuit 58 provides a wait function for extending a machine cycle in order to interface with a low-speed input / output device. By setting, a wait state for a maximum of four machine cycles is possible. The output signal from the address decode circuit 57 is also input to the I / O port 44, and the input / output port is specified by specifying the bit of the I / O port 44 according to the output address. I have.

【００３４】Ｉ／Ｏポート４４は、８ｂｉｔ（ポートＡ
用）および４ｂｉｔ（ポートＢ用）の周辺機器インター
フェイスポート（ＰＩＰ）を、各１ポート有する。これ
らのポート端子は、汎用入出力ポート機能のほかに、外
部入出力のチップセレクト端子およびハンドシェイク端
子（１ポート分）とを兼ねている。図４に示すように、
ａ，ｂ，ｃの３つのモードを有し、その３つのモードの
いずれを選択するかの選択命令が外部ＲＯＭ１０ｃから
ＣＰＵ４０を介してＩ／Ｏポート４４に与えられる。そ
して、ｃのモードが選択された場合には、ｂｉｔ単位で
入出力設定のできる８ｂｉｔの汎用入出力ポートと６ｂ
ｉｔのチップセレクト機能が提供される。ハンドシェイ
ク機能を持たせたい場合にはａまたはｂのモードを選択
する。すると、Ｂｙｔｅ単位で入出力設定のできる８ｂ
ｉｔ汎用入出力ポートが提供される。ただしポートＡ用
のハンドシェイク用端子として２端子（Ｐ８，Ｐ９）が
設定され、このハンドシェイク端子Ｐ８，Ｐ９は、タイ
ミング信号とリード，ライト信号が入出力される。この
ハンドシェイク用端子は割込み設定が可能である。さら
に、ハンドシェイク用端子の割込みをマスカブル割込み
の例外処理にルーティング設定できる。また、モードａ
を選択した場合には、Ｐ１０〜Ｐ１３の端子がチップセ
レクト信号ポートとなり、モードｂを選択した場合に
は、Ｐ１０〜Ｐ１３の端子はポートＢのためのハンドシ
ェイク機能なしのＰＩＰとなる。The I / O port 44 has 8 bits (port A
And a 4-bit (for port B) peripheral device interface port (PIP). These port terminals serve as a chip select terminal for external input / output and a handshake terminal (for one port) in addition to a general-purpose input / output port function. As shown in FIG.
There are three modes, a, b, and c, and a selection command for selecting one of the three modes is given from the external ROM 10 c to the I / O port 44 via the CPU 40. When the mode c is selected, an 8-bit general-purpose input / output port for setting input / output in units of bits and 6b
It provides a chip select function for it. To have a handshake function, the mode a or b is selected. Then, 8b that I / O setting can be done in Byte unit
It provides a general purpose input / output port. However, two terminals (P8, P9) are set as handshake terminals for port A, and timing signals and read / write signals are input / output to / from these handshake terminals P8, P9. This handshake terminal can be set to interrupt. In addition, routing of the handshake terminal interrupt can be set for maskable interrupt exception processing. Mode a
Is selected, the terminals P10 to P13 become chip select signal ports, and when mode b is selected, the terminals P10 to P13 become PIPs for port B without the handshake function.

【００３５】このＩ／Ｏポート４４に対し遊技機の各種
駆動回路５５と各種スイッチ回路５６とが接続されてい
る。そして、Ｉ／Ｏポート４４を介して各種スイッチ回
路５６からの信号がＣＰＵ４０に与えられ、Ｉ／Ｏポー
ト４４を介してＣＰＵ４０からの制御信号が各種駆動回
路５５に与えられる。Various drive circuits 55 and various switch circuits 56 of the gaming machine are connected to the I / O port 44. Then, signals from the various switch circuits 56 are given to the CPU 40 via the I / O port 44, and control signals from the CPU 40 are given to the various drive circuits 55 via the I / O port 44.

【００３６】実装チップ２３に設けられたウォッチドッ
グタイマ６０は、ノイズや電源電圧の低下等の原因によ
る誤動作（暴走）を検出して正常な状態に戻す機能を提
供するものである。このウォッチドッグタイマ６０から
の信号がシステムチェック回路６１とリセット／割込み
コントローラ５２とに与えられる。このウォッチドッグ
タイマ６０は、タイマのリセットタイミングが最大許容
リセット・インターバル・タイム以上になったときにウ
ォッチ・ドッグ・タイマ信号が出力されるように構成さ
れている。この最大許容リセット・インターバル・タイ
ムは遊技機メーカ４が所望の時間に設定することができ
る。さらにこのウォッチドッグタイマ６０は、８ｂｉｔ
プリスケーラの働きにより、タイマのクロック単位時間
が設定できる。このウォッチドッグタイマ信号の出力
を、ユーザリセット，マスカブル割込み，ノンマスカブ
ル割込みのいずれかの例外処理にルーティング設定でき
る。なおシステムチェック回路６１は設けない場合もあ
る。The watchdog timer 60 provided in the mounting chip 23 provides a function of detecting a malfunction (runaway) due to a cause such as noise or a drop in power supply voltage, and returning to a normal state. The signal from watchdog timer 60 is applied to system check circuit 61 and reset / interrupt controller 52. The watchdog timer 60 is configured to output a watchdog timer signal when the reset timing of the timer is equal to or longer than the maximum allowable reset interval time. The maximum allowable reset interval time can be set by the gaming machine maker 4 to a desired time. Furthermore, this watchdog timer 60 has an 8-bit
The clock unit time of the timer can be set by the function of the prescaler. The output of the watchdog timer signal can be set to be routed to any one of the exception processing of user reset, maskable interrupt, and non-maskable interrupt. The system check circuit 61 may not be provided.

【００３７】実装チップ２３に設けられた外部バスイン
ターフェイス４３にはアドレスバス端子（１６端子）と
データバス端子（８端子）とが接続されており、アドレ
スバス信号とデータバス信号とがそれぞれ出力される。
また外部バスインターフェイス４３からは、データバス
がリードサイクルであることを示す信号，データバスが
ライトサイクルであることを示す信号，メモリ空間への
アクセスであることを示す信号，オペコードフェッチサ
イクル実行中であることを示す信号が出力される。これ
らの出力信号は、プログラム開発の際にワンチップマイ
クロコンピュータＩＣＥ用アダプタボード５９（図５参
照）に出力される。このワンチップマイクロコンピュー
タＩＣＥ用アダプタボード５９には、セキュリティチェ
ック回路６２からモニタ装置６０への出力端子を除くこ
の実装チップ２３の入出力端子の全てが接続される。ま
た、アドレス端子からのアドレスバス信号とデータバス
端子からのデータバス信号とはそれぞれ外部Ｉ／Ｏポー
ト６７、外部ＲＯＭ１０ｃにも出力される。An address bus terminal (16 terminals) and a data bus terminal (8 terminals) are connected to the external bus interface 43 provided on the mounting chip 23, and an address bus signal and a data bus signal are respectively output. You.
From the external bus interface 43, a signal indicating that the data bus is in a read cycle, a signal indicating that the data bus is in a write cycle, a signal indicating that access to the memory space is being performed, and an operation code fetch cycle is being executed. A signal indicating the presence is output. These output signals are output to the one-chip microcomputer ICE adapter board 59 (see FIG. 5) during program development. All the input / output terminals of the mounting chip 23 except the output terminal from the security check circuit 62 to the monitor device 60 are connected to the one-chip microcomputer ICE adapter board 59. The address bus signal from the address terminal and the data bus signal from the data bus terminal are also output to the external I / O port 67 and the external ROM 10c, respectively.

【００３８】図中６９は大容量のコンデンサであり、Ｒ
ＡＭ４１の電源をバックアップするためのものである。
なおこのコンデンサ６９を設けない場合もある。このＲ
ＡＭ４１は、セキュリティチェック回路６２からのバン
ク切替え信号によりバンク切替えが可能に構成されてい
る。このことを図３に基づいて説明する。In the figure, reference numeral 69 denotes a large-capacity capacitor;
This is for backing up the power supply of AM41.
In some cases, the capacitor 69 is not provided. This R
The AM 41 is configured to be able to perform bank switching by a bank switching signal from the security check circuit 62. This will be described with reference to FIG.

【００３９】図３は、メモリマップを示す説明図であ
る。図３に示すように、アドレス００００から７ＦＦＦ
までが外部ＲＯＭ１０ｃに割振られたアドレスであり、
８０００から８１ＦＦまでがＲＡＭ４１に割振られたア
ドレスであり、Ｆ０００からＦ７ＦＦまでが外部Ｉ／Ｏ
６７に割振られたアドレスであり、ＦＦ００からＦＦＦ
Ｆまでが内部Ｉ／Ｏ４４に割振られたアドレスである。
そして、ＲＡＭ４１は、アドレス８０００から８１ＦＦ
までの同じアドレスに２５６／５１２Ｂ（コンデンサ６
９によるバックアップが可能）と２５６Ｂとの２つの領
域を有している。ただし、ＲＡＭ４１の容量が２５６Ｂ
の時は、そのアドレスは８０００から８０ＦＦまでであ
る。そして、後述する一般ユーザモードの場合には２５
６／５１２Ｂのワーキングエリアが用いられ、後述する
ユーザテストモードの場合にはバンク切替えが行なわれ
て２５６Ｂの方のワーキングエリアが用いられる。な
お、２５６／５１２Ｂの内、２５６の方がパチンコ遊技
機用であり５１２の方がスロットマシーン用である。FIG. 3 is an explanatory diagram showing a memory map. As shown in FIG. 3, addresses 0000 to 7FFF
Are the addresses allocated to the external ROM 10c,
8000 to 81FF are addresses allocated to the RAM 41, and F000 to F7FF are external I / O.
Address assigned to 67, from FF00 to FFF
Addresses up to F are addresses allocated to the internal I / O 44.
Then, the RAM 41 stores the address from 8000 to 81FF.
Up to 256 / 512B (capacitor 6
9 is possible) and 256B. However, the capacity of the RAM 41 is 256B
At the time, the address is from 8000 to 80FF. Then, in the case of a general user mode described later, 25
A working area of 6 / 512B is used, and in the case of a user test mode described later, bank switching is performed and a working area of 256B is used. Of the 256 / 512B, 256 is for a pachinko game machine and 512 is for a slot machine.

【００４０】また、外部ＲＯＭ１０ｃには、前述のよう
にアドレス００００から７ＦＦＦが割当てられており、
このアドレス内に収まるように適正プログラムは作成さ
れる。もしもこのアドレス外の命令を実行するようにプ
ログラムが作成されている場合、このプログラムは不正
に改造されたものと判断される。そのような場合には、
ＣＰＵ４０は自動的に停止し、命令を実行することがな
いように構成されている。The external ROM 10c is assigned addresses 70000 through FFFF as described above.
An appropriate program is created to fit within this address. If a program is created to execute an instruction outside this address, it is determined that this program has been tampered with. In such a case,
The CPU 40 is configured to stop automatically and not execute an instruction.

【００４１】ＲＡＭ４１は、コンデンサ６９によりバッ
クアップされている。しかし、何らかの原因で電源の瞬
断等があった場合には、ＣＰＵ動作が不安定となり、Ｒ
ＡＭ４１への異常なアクセスにより、ＲＡＭ４１のデー
タが破壊されるおそれがある。そのため、ＲＡＭ４１に
は、電源瞬断時のバックアップ電源からの出力に応答し
て、ＲＡＭ４１へのアクセスを禁止するためのアクセス
制御機能が付加されている。The RAM 41 is backed up by a capacitor 69. However, if the power supply is momentarily interrupted for any reason, the CPU operation becomes unstable, and R
An abnormal access to the AM 41 may destroy data in the RAM 41. Therefore, the RAM 41 is provided with an access control function for prohibiting access to the RAM 41 in response to the output from the backup power supply at the moment of a power interruption.

【００４２】すなわち、ＲＡＭ４１には、アクセス制御
レジスタが設けられており、その所定のビットの値に応
じてＲＡＭ４１へのアクセスの可否を制御する。このビ
ットの書換えは、ＣＰＵ４０が、電源の瞬断時にバック
アップ電源が発生するノンマスカブル割込などに応答し
て、まだ動作が安定している間に行なう。このビットが
アクセス不可を示す値であるときには、ＲＡＭ４１から
のデータ読出しも、書込みも行なうことができず、遊技
機が異常な動作に陥ることを予防できる。That is, the RAM 41 is provided with an access control register, which controls whether or not access to the RAM 41 is possible according to the value of a predetermined bit. The rewriting of this bit is performed while the operation of the CPU 40 is still stable in response to a non-maskable interrupt generated by the backup power supply at the moment of a power interruption. When this bit is a value indicating that access is not allowed, neither data reading nor writing from the RAM 41 can be performed, so that an abnormal operation of the gaming machine can be prevented.

【００４３】実装チップ２３に設けられているセキュリ
ティチェック回路６２は、ＣＰＵ６３，ＲＯＭ６４，Ｒ
ＡＭ６５を有し、ＲＯＭ６４には後述する図５に示すプ
ログラムが記憶されている。The security check circuit 62 provided on the mounting chip 23 includes a CPU 63, a ROM 64, an R
It has an AM 65, and the ROM 64 stores a program shown in FIG.

【００４４】また、そのプログラムを図５に基づいて説
明する。電源が投入され、システムリセットがされてス
テップＳ（以下単にＳという）１により、外部ＲＯＭ１
０ｃに書き込まれているセキュリティコードと外部ＲＯ
Ｍ１０ｃのプログラムデータとの整合性をチェックする
処理が行なわれる。この外部ＲＯＭ１０ｃに書込まれて
いるセキュリティコードとは、図１で説明したように、
第三者試験機関や管轄監督機関２５によって合格と見な
された開発プログラムに付与されるセキュリティコード
であり、たとえば外部ＲＯＭ１０ｃのプログラムデータ
を一定の変換フォーマットに従って変換したコードであ
る。そしてその変換フォーマットが既にセキュリティチ
ェック回路６２のＲＯＭ６４に記憶されており、その記
憶された変換フォーマットに従って判定手段である内部
ＣＰＵ６３が外部ＲＯＭ１０ｃに書込まれているセキュ
リティコードとプログラムデータとの整合性をチェック
するのである。なお、前記変換フォーマットを前もって
セキュリティチェック回路６２のＲＯＭ６４に書込む代
わりに、第三者試験機関等によって合格と判断されたＲ
ＯＭ１０ｂにその変換フォーマットを書込んでおいても
よい。その場合には、その変換フォーマットとセキュリ
ティコードとに基づいて、セキュリティチェック回路６
２がＲＯＭに書込まれているセキュリティコードとプロ
グラムデータとの整合性をチェックすることになる。次
に、Ｓ２に進み、チェックの結果適正であるか否かの判
断がなされ、適正である場合にはＳ３に進み、セキュリ
ティチェック回路６２にセキュリティコードが書込まれ
ているか否かの判断が行なわれる。実装チップ２３が実
装されている基板２２と同一基板にＲＯＭ１０ｃが実装
されて初めて電源が投入された段階では、セキュリティ
チェック回路にセキュリティコードがまだ書込まれてい
ないためにＳ６に進む。Ｓ６では、セキュリティチェッ
ク回路６２にセキュリティコードを書込む処理がなされ
た後にＳ７に進む。なお、この場合においてＲＯＭのプ
ログラムデータをそのままセキュリティデータとしてセ
キュリティチェック回路に書込むようにしてもよい。Ｓ
７では、ＣＰＵ４０を時間制限なしで能動化して通常の
遊技機制御が行なわれる一般ユーザモードにする処理が
行なわれる。この場合においても、システム暴走等があ
った場合にはシステムリセットが行なわれて再度Ｓ１以
降の処理が行なわれる。なお、本実施例では、実装チッ
プ２３が実装されている基板２２と同一基板にＲＯＭ１
０ｃが実装されて初めて電源が投入された時にセキュリ
ティチェック回路６２にセキュリティコードを書込むよ
うにしたが、遊技機メーカー４が第三者試験機関１１か
ら量産用マスタＲＯＭ１０ｂに対応するセキュリティコ
ードが書込まれた量産用マスタチップを受けとり、それ
を量産用チップ２３ａにコピーして基板２２に実装する
ようにしてもよい。また、専用のセキュリティコード書
込装置によって実装チップ２３（量産用チップ２３ａ）
にセキュリティコードを書込むようにしてもよい。The program will be described with reference to FIG. The power is turned on, the system is reset, and in step S (hereinafter simply referred to as S) 1, the external ROM 1
Security code written in 0c and external RO
A process of checking the consistency with the program data of M10c is performed. The security code written in the external ROM 10c is, as described with reference to FIG.
The security code is a security code assigned to a development program deemed to be passed by the third party testing organization or the competent supervisory authority 25, and is, for example, a code obtained by converting program data in the external ROM 10c according to a certain conversion format. The conversion format is already stored in the ROM 64 of the security check circuit 62, and the internal CPU 63, which is a determination unit, checks the consistency between the security code written in the external ROM 10c and the program data according to the stored conversion format. Check. Note that instead of writing the conversion format in the ROM 64 of the security check circuit 62 in advance, an R
The conversion format may be written in the OM 10b. In that case, a security check circuit 6 is provided based on the conversion format and the security code.
2 checks the consistency between the security code written in the ROM and the program data. Next, the process proceeds to S2, where it is determined whether or not the result of the check is proper. If the result is proper, the process proceeds to S3, and whether or not the security code is written in the security check circuit 62 is performed. It is. When the power is turned on for the first time after the ROM 10c is mounted on the same substrate as the substrate 22 on which the mounting chip 23 is mounted, the process proceeds to S6 because the security code has not been written in the security check circuit yet. In S6, after the process of writing the security code in the security check circuit 62 is performed, the process proceeds to S7. In this case, the program data in the ROM may be directly written as security data into the security check circuit. S
In step 7, the CPU 40 is activated without any time limit to perform a process for setting the general user mode in which normal game machine control is performed. Also in this case, if there is a system runaway or the like, the system is reset and the processes after S1 are performed again. In this embodiment, the ROM 1 is mounted on the same substrate as the substrate 22 on which the mounting chip 23 is mounted.
Although the security code is written in the security check circuit 62 when the power is turned on for the first time after the mounting of 0c, the gaming machine maker 4 writes the security code corresponding to the mass production master ROM 10b from the third party testing organization 11. The embedded mass-production master chip may be received, copied to the mass-production chip 23a, and mounted on the substrate 22. Also, the mounting chip 23 (mass production chip 23a) is provided by a dedicated security code writing device.
Alternatively, the security code may be written in the password.

【００４５】一方、セキュリティチェック回路に既にセ
キュリティコードが書込まれている場合にはＳ３により
ＹＥＳの判断がなされて制御はＳ４に進み、ＲＯＭ１０
ｃのセキュリティコードとセキュリティチェック回路に
既に書込まれているセキュリティコードとの整合性のチ
ェックを行なう。次に制御はＳ５に進み、そのチェック
の結果適正であったか否かの判断が行なわれ、適正であ
った場合には制御はＳ７に進むが、適正でなかった場合
にはＳ８に進み、ＣＰＵ４０を一定時間（たとえば６０
秒間）に限り能動化する処理すなわちユーザテストモー
ドに移行する。そして一定時間が経過した場合またはシ
ステム暴走等があった場合には再度システムリセットが
行なわれてＳ１以降の処理が行なわれる。このＳ１，Ｓ
２およびＳ４，Ｓ５により、リードオンリーメモリに記
憶されている制御用プログラムが前記第三者機関の試験
に合格した適正なものか否かを判定する適否判定手段が
構成されている。一方、Ｓ２，Ｓ５によるチェックの結
果適正である旨の判断が行なわれた場合には、前述した
ようにＲＯＭ４１が２５６／５１２Ｂのワーキングエリ
アを使用することになり、一方Ｓ２，Ｓ５によるチェッ
クの結果不適正である旨の判断が行なわれた場合にはセ
キュリティチェック回路６２からＲＡＭ４１に対し図２
で示すようにバンク切替え信号が出力され、ＲＡＭ４１
が２５６Ｂの方のワーキングエリアに切替えられる。そ
して、Ｓ８による制限時間（たとえば６０秒間）内に限
ってＣＰＵが能動化された場合には、その制限時間内に
おけるマイクロコンピュータの動作はＲＡＭ４１の２５
６Ｂの方のワーキングエリアで行なわれることになる。On the other hand, if the security code has already been written in the security check circuit, a determination of YES is made in S3 and the control proceeds to S4 where the ROM 10
The security code of c is checked for consistency with the security code already written in the security check circuit. Next, the control proceeds to S5, where it is determined whether or not the result of the check is appropriate. If the result is appropriate, the control proceeds to S7. For a certain time (for example, 60
(Seconds), the process shifts to the user test mode. Then, if a certain time has elapsed or if there is a system runaway or the like, the system is reset again, and the processing after S1 is performed. This S1, S
2 and S4, S5 constitute an adequacy determining means for determining whether or not the control program stored in the read-only memory is an appropriate one that has passed the test by the third party. On the other hand, if it is determined that the result of the check in S2 and S5 is appropriate, the ROM 41 uses the working area of 256 / 512B as described above, while the result of the check in S2 and S5 If the security check circuit 62 determines that the data is improper, the security check circuit 62 sends the data to the RAM 41 as shown in FIG.
The bank switching signal is output as shown by
Is switched to the working area of 256B. When the CPU is activated only within the time limit (for example, 60 seconds) by S8, the operation of the microcomputer within the time limit is limited to 25 times in the RAM 41.
6B will be performed in the working area.

【００４６】このチェックの結果不適正であった場合に
も所定時間（たとえば６０秒間）に限りＣＰＵ４０を能
動化する理由の１つは、たとえば図１に示す２１で示し
た遊技機の遊技場２４への出荷前に再度基板チェックや
遊技盤に設けられている可変表示装置等の制御のチェッ
クを行なう場合があり、その場合には既に基板２２に実
装されている実装ＲＯＭ１０ｃを一端引抜き他のチェッ
ク用のプログラムが記憶されたＲＯＭを差込んでチェッ
クを行なうためであり、合格プログラムとは異なったプ
ログラムが記憶されたＲＯＭを実装したとしても所定時
間（たとえば６０秒間）だけはマイクロコンピュータが
動作して前述したチェックが行なえるようにするためで
ある。また、他の理由は、遊技機制御用のプログラム開
発会社がプログラムを作成して第三者試験機関１１の試
験を受けて合格した後その合格プロクラムが記憶された
ＲＯＭ１０ｃとチップ２３とを基板２２に実装して遊技
機メーカー４に出荷する前に基板チェックを行う場合が
あるためである。この場合の基板チェックは、たとえば
大当り時の可変入賞球装置の開成期間を通常より短くす
る等のように制御時間を短縮させたテスト用のプログラ
ムが組込まれたテスト用ＲＯＭを合格ＲＯＭの代わりに
基板２２に装着して短い制限時間（たとえば６０秒間）
内で迅速に入出力のテストが行えるようにする。そのよ
うなユーザテストモードの場合に、ＲＡＭ４１のワーキ
ングエリアを２５６Ｂの方に切替える理由は、仮に一般
ユーザモードとユーザテストモードとのワーキングエリ
アを同一にした場合にはプログラム改造用のプログラム
が記憶されたＲＯＭを不正に基板２２に差込み、制限時
間（たとえば６０秒間）だけそのプログラム改造用のプ
ログラムに従ってマイクロコンピュータを動作させてＲ
ＡＭ４１を介して記憶されている種々の定数等を書替え
てしまい、後に合格プログラムが記憶された外部ＲＯＭ
１０ｃを基板２２に実装したとしても既に定数等が書替
えられているためにマイクロコンピュータが不正に動作
してしまう不都合が生ずるのであり、そのような不都合
を生じさせないためにユーザテストモードの場合には一
般ユーザモードとは異なったワーキングエリアで動作さ
せるようにするためである。One of the reasons for activating the CPU 40 only for a predetermined time (for example, 60 seconds) even if the result of this check is inappropriate is, for example, a game machine 24 shown in FIG. Before shipment to the board, the board may be checked or the control of the variable display device or the like provided on the game board may be checked again. In such a case, the mounting ROM 10c already mounted on the board 22 is pulled out once and other checks are performed. The purpose of this is to insert a ROM in which a program for use is stored and perform a check. Even if a ROM in which a program different from the passing program is stored is mounted, the microcomputer operates for a predetermined time (for example, 60 seconds). This is so that the above-described check can be performed. Another reason is that a program development company for controlling a gaming machine creates a program, passes the test of the third-party testing institution 11 and passes the test, and then stores the ROM 10c storing the passed program and the chip 23 on the substrate 22. This is because a board check may be performed before mounting and shipping to the gaming machine maker 4. In this case, the board check is performed by replacing the test ROM with a test ROM in which a test program in which the control time is shortened, for example, by shortening the opening period of the variable prize ball device at the time of the big hit, is replaced with the pass ROM Short time limit (for example, 60 seconds) after mounting on the substrate 22
I / O tests can be performed quickly within the system. In the case of such a user test mode, the reason for switching the working area of the RAM 41 to 256B is that if the working areas of the general user mode and the user test mode are made the same, a program for program modification is stored. The illegally inserted ROM is inserted into the board 22, and the microcomputer is operated according to the program for the program modification for a limited time (for example, 60 seconds), and
An external ROM in which various constants and the like stored through the AM 41 are rewritten and a pass program is stored later.
Even if 10c is mounted on the board 22, the microcomputer may operate improperly because the constants and the like have already been rewritten, and in the case of the user test mode in order to prevent such inconvenience, This is for operating in a working area different from the general user mode.

【００４７】さらに、図５に示すＳ１〜Ｓ５またはＳ１
〜Ｓ３，Ｓ６のセキュリティチェックに要する時間はた
とえば３〜５秒程度に設定されている。このような３〜
５秒程度の比較的長い時間になるように構成した理由
は、合格プログラム以外の不正に改造されたプログラム
が記憶されたＲＯＭを基板２２に実装した場合に制限時
間が経過する毎に前記３〜５秒程度のセキュリティチェ
ックを行なってその間ＣＰＵが動作できない状態にし、
３〜５秒程度の長い期間に渡ってＣＰＵの動作が停止し
て遊技機をあえて正常に動作しないように構成し、不正
改造されたプログラムでは遊技に支障が生ずるようにす
るためである。Further, S1 to S5 or S1 shown in FIG.
The time required for the security checks in steps S3 and S6 is set to, for example, about 3 to 5 seconds. 3 ~
The reason why the configuration is made to be a relatively long time of about 5 seconds is that when a ROM storing an illegally modified program other than a passing program is mounted on the board 22, the above-mentioned 3 to 3 is applied every time the time limit elapses. Perform a security check for about 5 seconds to make the CPU inoperable during that time,
This is because the CPU is stopped for a long period of about 3 to 5 seconds and the gaming machine is intentionally not operated normally, so that an illegally remodeled program may interfere with the game.

【００４８】なお、Ｓ８において制限時間（たとえば６
０秒間）が経過した場合には次に電源が投入されるまで
ＣＰＵを能動化しないようにしてもよい。また、制限時
間経過後にはシステムリセットを行なう、という処理を
所定回繰り返した後にはＣＰＵ４０を停止し、以後不適
正ＲＯＭによっては電源の再投入によっても二度とユー
ザテストモードでの動作を行なわないように構成しても
良い。In S8, the time limit (for example, 6
(0 seconds), the CPU may not be activated until the power is turned on next time. After repeating the process of resetting the system after the time limit elapses a predetermined number of times, the CPU 40 is stopped so that the operation in the user test mode is not performed again even if the power is turned on again depending on the inappropriate ROM. You may comprise.

【００４９】この３〜５秒程度のセキュリティチェック
処理時間や前記制限時間（たとえば６０秒間）は、水晶
発振子４５の発信周波数が高くなれば時間が短くなり発
信周波数が低くなれば時間が長くなる。図２に示すよう
にセキュリティチェック回路６２にモニタ装置６０を接
続した場合には、チップの今現在のモードが一般ユーザ
モードかユーザテストモードかの判定が可能となる。な
お、図中６６，６８はデータバスである。The security check processing time of about 3 to 5 seconds and the time limit (for example, 60 seconds) become shorter when the oscillation frequency of the crystal oscillator 45 becomes higher, and become longer when the oscillation frequency becomes lower. . When the monitor device 60 is connected to the security check circuit 62 as shown in FIG. 2, it is possible to determine whether the current mode of the chip is the general user mode or the user test mode. In the figure, 66 and 68 are data buses.

【００５０】開発用チップ２３ｂの場合には、図２に示
したセキュリティチェック回路６２が存在しない以外は
すべて量産用チップ２３ａのものと同様である。なお、
開発用チップ２３ｂにもセキュリティチェック回路６２
を設け、セキュリティチェックを行なうためのプログラ
ムをＲＯＭ６４に記憶させないようにしてもよい。The development chip 23b is all the same as the mass production chip 23a except that the security check circuit 62 shown in FIG. 2 does not exist. In addition,
The security check circuit 62 is also provided for the development chip 23b.
May be provided so that a program for performing a security check is not stored in the ROM 64.

【００５１】この量産用チップ２３ａや開発用チップ２
３ｂは、いわゆるＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ
ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕ
ｉｔ）であり、パチンコ遊技機やスロットマシーン専用
のチップである。また遊技機メーカ４を限定するチップ
であってもよい。なお、上述の実施例においては、各種
機能がワンチップ化されていたが、これら各機能を、そ
れぞれ単独部品で構成しても良い。The mass production chip 23a and the development chip 2
3b is a so-called ASIC (application)
specific integrated circuit
It) is a chip dedicated to pachinko gaming machines and slot machines. Further, a chip for limiting the gaming machine maker 4 may be used. In the above-described embodiment, various functions are integrated into one chip. However, each of these functions may be configured by a single component.

【００５２】図６は、遊技機メーカーの開発部門におい
て開発用チップを用いてプログラム開発を行なう場合の
マイクロコンピュータ開発システムの一部を示すブロッ
ク図である。FIG. 6 is a block diagram showing a part of a microcomputer development system when a program is developed using a development chip in a development section of a gaming machine maker.

【００５３】図中８０はＣＰＵ用ＩＣＥであり市販品で
ある。ＩＣＥ（ｉｎ−ｃｉｒｃｕｉｔ ｅｍｕｌａｔｏ
ｒ）とは、ＭＤＳ（ｍｉｃｒｏｃｏｍｐｕｔｅｒ ｄｅ
ｖｅｌｏｐｍｅｎｔ ｓｙｓｔｅｍ）のもとでマイクロ
コンピュータシステムのハードウェアのエミュレートを
行なうものである。このＣＰＵ用ＩＣＥ８０は、ワンチ
ップ化される以前の遊技機制御用マイクロコンピュータ
のためのＩＣＥであり、この市販品である従来から一般
的なＣＰＵ用ＩＣＥ８０を有効利用してマイクロコンピ
ュータのプログラム開発を行なうためには、ワンチップ
マイクロコンピュータＩＣＥ用アダプタボード５９が必
要となる。このワンチップマイクロコンピュータＩＣＥ
用アダプタボード５９は、図１に示したチップ流通会社
２が発売している。ＣＰＵ用ＩＣＥ８０のＣＰＵプロー
ブ８１とワンチップマイクロコンピュータＩＣＥ用アダ
プタボード５９のＣＰＵソケット８４とを接続し、さら
にワンチップマイクロコンピュータＩＣＥ用アダプタボ
ード５９のワンチップマイクロコンピュータ用プローブ
８２と製品開発用ボード８３のワンチップマイクロコン
ピュータ用ソケット８４とを続した状態でマイクロコン
ピュータのプログラム開発が可能となる。なお１０は開
発用チップ２３ｂに接続されるＲＯＭである。In the figure, reference numeral 80 denotes an ICE for CPU, which is a commercially available product. ICE (in-circuit emulato
r) is MDS (microcomputer de
The emulation of the hardware of the microcomputer system is performed under the "development system". The CPU ICE 80 is an ICE for a gaming machine control microcomputer before being made into a single chip, and develops a microcomputer program by effectively utilizing this commercially available conventional CPU ICE 80. For this purpose, the one-chip microcomputer ICE adapter board 59 is required. This one-chip microcomputer ICE
The adapter board 59 is sold by the chip distribution company 2 shown in FIG. The CPU probe 81 of the CPU ICE 80 is connected to the CPU socket 84 of the one-chip microcomputer ICE adapter board 59, and the one-chip microcomputer probe 82 and the product development board 83 of the one-chip microcomputer ICE adapter board 59 are connected. The microcomputer program can be developed with the one-chip microcomputer socket 84 connected. Reference numeral 10 denotes a ROM connected to the development chip 23b.

【００５４】[0054]

【発明の効果】本発明は、遊技場に搬入された遊技機を
制御するためのワンチップマイクロコンピュータに関
し、合格プログラム以外の不正プログラムが記憶された
リードオンリーメモリにより動作させる不正改造が行な
われた場合には、適否判定手段により適正でないことが
判定されて遊技の実行が行なわれないために、不正プロ
グラムによる遊技機の制御を防止しやすくなる。As described above, the present invention relates to a one-chip microcomputer for controlling a gaming machine carried into a game arcade, in which an unauthorized remodeling operation using a read-only memory storing an unauthorized program other than a passing program is performed. In this case, since the game is not executed because the suitability judging means judges that the game is not appropriate, the control of the gaming machine by the unauthorized program can be easily prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る遊技機制御用マイクロコンピュー
タを用いたセキュリティシステムの概略を示すシステム
ブロック図である。FIG. 1 is a system block diagram schematically showing a security system using a gaming machine control microcomputer according to the present invention.

【図２】本発明に係る遊技機制御用マイクロコンピュー
タを構成する実装チップおよびそれに接続される周辺機
器の回路を示すブロック図である。FIG. 2 is a block diagram showing a mounting chip constituting a gaming machine control microcomputer according to the present invention and circuits of peripheral devices connected thereto.

【図３】本発明に係る遊技機制御用マイクロコンピュー
タのメモリマップを示す説明図である。FIG. 3 is an explanatory diagram showing a memory map of the gaming machine control microcomputer according to the present invention.

【図４】Ｉ／Ｏポートのモードに対応した機能を説明す
るための説明図である。FIG. 4 is an explanatory diagram for explaining a function corresponding to a mode of an I / O port.

【図５】遊技機制御用マイクロコンピュータのセキュリ
ティチェック回路に設けられているＲＯＭに記憶されて
いるプログラムを示すフローチャートである。FIG. 5 is a flowchart showing a program stored in a ROM provided in a security check circuit of the gaming machine control microcomputer.

【図６】遊技機制御用マイクロコンピュータの開発シス
テムの一部を示すブロック図である。FIG. 6 is a block diagram showing a part of a development system of the gaming machine control microcomputer.

【符号の説明】[Explanation of symbols]

２１ 遊技機の一例のパチンコ遊技機 ２３ 実装チップ １０ｃ 実装ＲＯＭ ４ 開発製造会社の一例の遊技機メーカー １１ 第三者試験機関 ２５ 管轄監督機関 ２４ 遊技場 21 Pachinko machine as an example of a game machine 23 Mounting chip 10c Mounting ROM 4 Game machine maker as an example of a development and manufacturing company

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 遊技機を制御するための制御用プロクラ
ムとセキュリティ情報が記憶されたリードオンリーメモ
リと、該リードオンリーメモリーに格納された制御プロ
グラムからセキュリティ情報に変換するフォーマットが
記憶されたセキュリティチェック回路とを含む遊技機制
御用マイクロコンピュータであって、 前記セキュリティチェック回路が、リードオンリーメモ
リにセキュリティ情報の有無又は記憶されている前記制
御用プログラムから変換フォーマットにより算出される
セキュリティ情報が一致するか否かの判定を行なうため
の適否判定手段を含み、 前記適否判定を行なうための所定の条件が成立したこと
に基づいて前記適否判定手段によって適否判定を行な
い、その判定結果が適正であった場合に、前記リードオ
ンリーメモリに記憶されている制御用プログラムに従っ
て所定の制御動作を行なうことを特徴とする、遊技機制
御用マイクロコンピュータ。1. A read-only memory storing a control program for controlling a gaming machine and security information, and a security check storing a format for converting a control program stored in the read-only memory into security information. A microcomputer for controlling a gaming machine, comprising: a security check circuit configured to determine whether or not security information calculated in a conversion format from the control program stored in the read-only memory is present or not. A propriety judging means for judging whether or not the propriety judgment is performed by the propriety judging means based on a predetermined condition for making the propriety judgment being satisfied. , The read-only memory And performing a predetermined control operation according to the stored control program, a game machine control microcomputer.