JP5160724B2

JP5160724B2 - メモリ

Info

Publication number: JP5160724B2
Application number: JP2004258766A
Authority: JP
Inventors: 和宏別所
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-09-06
Filing date: 2004-09-06
Publication date: 2013-03-13
Anticipated expiration: 2024-09-06
Also published as: TW200620278A; CN1758372A; US7221585B2; TWI274345B; JP2006073956A; KR20120109431A; KR20060051019A; US20060098480A1; KR101357929B1; CN1758372B

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。

情報通信機器、特に携帯端末等の個人用小型情報機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子には、高集積化、高速化、低消費電力化等、さらなる高性能化が求められている。
特に、半導体不揮発性メモリの高速化・大容量化は、可動部分の存在等の理由により本質的に小型化・高速化・低消費電力化が困難な磁気ハードディスク等と相補的な技術として、また電源投入と同時にオペレーションシステムを立ち上げるいわゆる「インスタント・オン」等の新しい機能の実現に向けて、ますます重要になってきている。

不揮発性メモリとしては、半導体フラッシュメモリやＦｅＲＡＭ(強誘電体不揮発メモリ)等が実用化されており、さらなる高性能化に向けての活発な研究開発が行われている。

最近、磁性体を利用した新しい不揮発メモリとして、トンネル磁気抵抗効果を利用したＭＲＡＭ（Magnetic Random Access Memory ）の開発進捗が著しく、注目を集めている（例えば、非特許文献１、非特許文献２参照）。

このＭＲＡＭは、情報の記録を行う微小な磁気メモリ素子を規則的に配置し、その各々にアクセスできるように、配線例えばワード線及びビット線を設けた構造を有している。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。

そして、磁気メモリ素子の構成としては、上述の記憶層と、トンネル絶縁膜（非磁性スペーサ膜）と、磁化の向きが固定された磁化固定層とから成る、いわゆる磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を用いた構造が採用されている。磁化固定層の磁化の向きは、例えば反強磁性層を設けることにより固定することができる。

このような構造においては、記憶層の磁化の向きと磁化固定層の磁化の向きとのなす角度に応じて、トンネル絶縁膜を流れるトンネル電流に対する抵抗値が変化する、いわゆるトンネル磁気抵抗効果を生じるため、このトンネル磁気抵抗効果を利用して、情報の書き込み（記録）を行うことができる。この抵抗値の大きさは、記憶層の磁化の向きと磁化固定層の磁化の向きとが反平行であるときに最大値をとり、平行であるときに最小値をとる。

このように構成した磁気メモリ素子において、磁気メモリ素子への情報の書き込み（記録）は、ワード線及びビット線の両方に電流を流すことにより発生する合成電流磁界により、磁気メモリ素子の記憶層の磁化の向きを制御することにより行うことができる。一般的には、このときの磁化の向き（磁化状態）の違いを、「０」情報と「１」情報とにそれぞれ対応させて記憶させる。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。

このＭＲＡＭを他の不揮発メモリと比較した場合、最大の特長は、強磁性体から成る記憶層の磁化の向きを反転させることにより、「０」情報と「１」情報とを書き換えるため、高速かつほぼ無限(＞１０^１５回)の書き換えが可能であることである。

しかしながら、ＭＲＡＭにおいては、記録された情報を書き換えるために、比較的大きい電流磁界を発生させる必要があり、アドレス配線にある程度大きい（例えば数ｍＡ程度）電流を流さなければならない。そのため消費電力が大きくなる。

また、ＭＲＡＭにおいては、書き込み用のアドレス配線と読み出し用のアドレス配線をそれぞれ必要とするため、構造的にメモリセルの微細化が困難であった。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。

そこで、より少ない電流で磁化反転が可能な構成として、スピントランスファによる磁化反転を利用する構成のメモリが注目されている。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである（例えば、特許文献１参照）。
即ち、磁化の向きが固定された磁性層（磁化固定層）を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層（磁化自由層）に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層（磁化自由層）の磁化の向きを反転させることができる。

例えば、磁化固定層と磁化自由層とを有する、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。

これにより、磁化固定層と磁化自由層（記憶層）とを有する記憶素子を構成し、記憶素子に流す電流の極性を変えることにより、記憶層の磁化の向きを反転させ、「０」情報と「１」情報との書き換えを行う。
記録された情報の読み出しは、磁化固定層と磁化自由層（記憶層）との間にトンネル絶縁層を設けた構成とすることにより、ＭＲＡＭと同様にトンネル磁気抵抗効果を利用することができる。

そして、スピントランスファによる磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
磁化反転のために記憶素子に流す電流の絶対値は、例えば０．１μｍ程度のスケールの記憶素子で１ｍＡ以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。

しかも、ＭＲＡＭで必要であった記録用ワード線が不要となるため、メモリセルの構成が単純になるという利点もある。

日経エレクトロニクス２００１．２．１２号（第１６４頁−１７１頁） J.NaHas et al.,IEEE/ISSCC 2004 Visulas Supplement,p.22 特開２００３−１７７８２号公報

上述したスピントランスファによる磁化反転を利用してメモリを構成する場合には、記憶層に情報を書き込む（「０」情報と「１」情報とで書き換える）際と、記憶層に記録された情報を読み出す際とで、同じ経路を電流が通過することになる。
このため、読み出し電流は、書き込み電流よりも充分に低く設定し、かつ両電流のバラツキを最小限に抑えることにより、読み出し中に誤書き込みを行うことがないように設定しなくてはならない。

スピントランスファを利用して情報の記録を行う記憶素子の、一般的な構成の概略断面図を図７に示す。
この記憶素子１１０は、下層から、下地層１０１、反強磁性層１０２、磁化固定層１０３、非磁性層１０４、記憶層１０５、キャップ層１０６の各層が積層されて構成されている。
記憶層１０５は、一軸磁気異方性を有する強磁性体から成り、この記憶層１０５の磁化状態、即ち記憶層１０５の磁化Ｍ１１２の向きによって、記憶素子１１０に情報を記憶させることができる。
また、記憶層１０５に対して、非磁性層１０４を介して、強磁性体から成り磁化Ｍ１１１の向きが固定されている磁化固定層１０３が設けられている。図７の構成では、磁化固定層１０３の下層に反強磁性層１０２が設けられていることにより、この反強磁性層１０２の作用により磁化固定層１０３の磁化Ｍ１１１の向きが固定されている。

この記憶素子１１０に対して、情報を書き込む際には、記憶層１０５の膜面に垂直な方向、即ち記憶素子の積層方向に電流を流して、スピントランスファにより記憶層１０５の磁化Ｍ１１２の向きを反転させる。

ここで、スピントランスファによる磁化反転について簡単に説明する。
電子は２種類のスピン角運動量をもつ。仮に、これら２種類のスピン角運動量を、それぞれ上向き及び下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。

そして、図７に示す記憶素子１１０において、磁化固定層１０３及び記憶層１０５において、互いの磁気モーメントの向きが反平行状態にあり、電子を磁化固定層１０３から記憶層１０５に移動させる場合について考える。
磁化固定層１０３を通過した電子は、スピン偏極しており、スピン角運動量の上向きと下向きの数に差が生じている。
非磁性層１０４の厚さが充分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に、他方の磁性体である記憶層１０５に達すると、磁化固定層１０３及び記憶層１０５の磁気モーメントの向きが反平行状態にあって、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、即ちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層１０５の磁気モーメントにも与えられる。

電流即ち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために、記憶層１０５の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると、多くの角運動量変化を単位時間内に与えることができる。角運動量の時間変化はトルクであり、トルクがある閾値を超えると記憶層１０５の磁気モーメントＭ１１２は反転を開始し、その一軸異方性により１８０度回転したところで安定となる。即ち、反平行状態から平行状態への反転が起こる。

一方、磁化固定層１０３及び記憶層１０５において、互いの磁気モーメントの向きが平行状態にあるとき、電流を逆に記憶層１０５から磁化固定層１０３へ電子を送る向きに流すと、今度は磁化固定層１０３で反射される際にスピン反転した電子が記憶層１０５に進入する際にトルクを与え、反平行状態へと反転させることができる。
ただし、この平行状態から反平行状態へ反転させる場合に必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。

このように、記憶層１０５への情報（０情報／１情報）の記録は、磁化固定層１０３から記憶層１０５への向き、又はその逆向きに、それぞれの極性に対応するある閾値以上の電流を流すことによって行われる。

また、記憶層１０５に記録された情報の読み出しは、記憶層１０５と磁化固定層（参照層）１０３との磁気モーメントの相対角度に依存した抵抗変化、即ち互いに平行な場合に最小抵抗、反平行となった場合に最大抵抗となる、いわゆる磁気抵抗効果を利用して行うことができる。
具体的には、記憶素子１１０に概一定電圧を印加して、その際に流れる電流の大小を検出することにより、情報の読み出しを行うことができる。

以下の説明では、記憶素子１１０の抵抗状態と情報との関係を、低抵抗状態を「１」情報、高抵抗状態を「０」情報、とそれぞれ規定する。
また、図７のキャップ層１０６から下地層１０１に向けて、即ち上層から下層に向けて、電子を移動させる電流を、正極性の電流である、と規定する。このとき、正極性の電流を流すと、電子がキャップ層１０６から下地層１０１に向けて、即ち記憶層１０５から磁化固定層１０３に向けて移動するので、前述したように、磁化固定層１０３の磁化Ｍ１１１と記憶層１０５の磁化Ｍ１１２とが反平行の向きになり、記憶素子１１０が高抵抗状態になる。
従って、「１」情報（低抵抗状態）を書き込む電流は負極性、０情報（高抵抗状態）を書き込む電流は正極性になる。

次に、図７に示した記憶素子１１０のように、スピントランスファを利用して情報の記録を行う記憶素子において、書き込み動作及び読み出し動作におけるそれぞれの動作電流の相互関係を、模式的に図８に示す。図８の横軸は電流を表し、縦軸は所定の動作時にある大きさの電流が流れる素子の数を表す。
図８において、それぞれ１情報又は０情報を書き込む際に必要となる電流＋Ｉｗ、−Ｉｗの分布と平均値とを示している。
また、Ｉｒ０，Ｉｒ１は読み出し時に流す電流の分布及び平均値であり、電流量の少ないＩｒ０が高抵抗状態（０情報）の読み出しに対応し、電流量の多いＩｒ１が低抵抗状態（１情報）の読み出しに対応する。Ｉｃは読み出しのための参照セル(オペアンプが比較のために使用する参照電流を発生するセル)に流れる電流であり、ΔＩは抵抗変化に対応する読み出し時の差電流を示している。

スピントランスファを利用して情報の記録を行う記憶素子において、従来は読み出し電流の極性は任意であった。
また、書き込みの極性、即ち、例えば負極性の書き込み電流−Ｉｗを、１情報の書き込み或いは０情報の書き込みのどちらに対応させるかについても任意であるが、これは記憶素子の多層膜の構成によって規定される。

ところが、「１」情報即ち低抵抗状態の抵抗値が低い場合には、図９に示すように、「１」情報を読み出す際に流れる電流Ｉｒ１が大きくなり、書き込みに必要な電流＋Ｉｗに近い値となり、バラツキを有する電流値の分布の裾が重なることがある。
このとき、読み出し電流Ｉｒ１と書き込み電流＋Ｉｗとにおいて、重なりが存在することにより、読み出し時に誤書き込みを行うエラーが発生しうる。

そして、この事実は、低電力化等の目的で書き込み電流＋Ｉｗを低減したい場合には、不利に作用することになる。また、重なりを少なくするために、書き込み電流及び読み出し電流のバラツキを抑制しなければならない、という開発上の困難を伴う。

上述した問題の解決のために、本発明においては、記憶素子の情報の読み出しと書き込みとの干渉に伴うエラーを本質的に低減させることができ、比較的容易に高い信頼性を実現することができるメモリを提供するものである。

本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、積層方向に電流を流すことにより記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子に一定電圧を供給することにより、記憶素子に積層方向の電流を流す一定電圧供給手段とを備え、記憶層に記録された情報を読み出す際には、記憶素子の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように情報の記録を行うときの電流と同じ極性の電流が、一定電圧供給手段を通じて記憶素子に流れるものである。

上述の本発明のメモリの構成によれば、記憶素子と、この記憶素子に一定電圧を供給することにより、記憶素子に積層方向の電流を流す一定電圧供給手段（電極や配線、電源等）とを備え、記憶層に記録された情報を読み出す際には、記憶素子の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように情報の記録を行うときの電流と同じ極性の電流が、一定電圧供給手段を通じて記憶素子に流れることにより、読み出し時に高抵抗状態に比べて大きい電流が流れる低抵抗状態である場合に、読み出し電流の分布が書き込み電流の分布と一部重なっていても、読み出し電流で書き込まれるのは低抵抗状態だけに限られるために、読み出し電流によって抵抗状態が変化してしまうエラーの発生を抑制することができる。
即ち、読み出しと書き込みの干渉に伴うエラーの発生を、本質的に低減させることが可能になる。

上述の本発明によれば、読み出しと書き込みの干渉に伴うエラーの発生を本質的に低減させることができることから、メモリセル毎の書き込み電流のばらつきがある程度あっても、干渉に伴うエラーの発生率を非常に小さくすることが可能になる。
従って、本発明によれば、容易に、信頼性の高いメモリを実現することが可能となる。

まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
以下の説明でも、前述したように、低抵抗状態を「１」情報、高抵抗状態を「０」情報、とそれぞれ規定し、また、記憶素子の上層から下層に向けて電子を移動させる電流を、正極性の電流である、と規定する。
本発明においては、記憶素子に対する、情報の書き込み時の電流と、情報の読み出し時の電流とにおける、極性の関係及び大小関係が重要である。

本発明では、低抵抗状態（１情報）の読み出し電流分布と重なる書き込みを、低抵抗状態（１情報）を書き込む動作となるように、記憶素子の膜構成及びメモリの回路構成を調整する。
このように構成することにより、正極性の書き込み電流＋Ｉｗと低抵抗状態（１情報）における読み出し電流Ｉｒ１との各電流分布が、図９に示したように重なりを持っているとしても、１情報を読み出す際に１情報を上書きしてもエラーにはならないため、誤書き込みを生じる問題を回避することが可能である。

図７に示した記憶素子１１０のように、スピントランスファを利用して情報の記録を行う記憶素子を構成したとき、書き込み電流−Ｉｗ，＋Ｉｗと、読み出し電流Ｉｒ０，Ｉｒ１との相対関係、並びに書き込み電流−Ｉｗ，＋Ｉｗの極性と書き込まれる情報（０情報／１情報）との相対関係により、図５Ａ〜図５Ｄに示す４通りに場合分けすることができる。

図５Ａに示す場合は、負極性の書き込み電流−Ｉｗが１情報の書き込み動作を行う電流Ｉｗ１であり、正極性の書き込み電流＋Ｉｗが０情報の書き込み動作を行う電流Ｉｗ０であり、読み出し電流Ｉｒ０，Ｉｒ１が正極性の電流である場合である。
図５Ｂに示す場合は、負極性の書き込み電流−Ｉｗが０情報の書き込み動作を行う電流Ｉｗ０であり、正極性の書き込み電流＋Ｉｗが１情報の書き込み動作を行う電流Ｉｗ１であり、読み出し電流Ｉｒ０，Ｉｒ１が正極性の電流である場合である。
図５Ｃに示す場合は、負極性の書き込み電流−Ｉｗが１情報の書き込み動作を行う電流Ｉｗ１であり、正極性の書き込み電流＋Ｉｗが０情報の書き込み動作を行う電流Ｉｗ０であり、読み出し電流Ｉｒ０，Ｉｒ１が負極性の電流である場合である。
図５Ｄに示す場合は、負極性の書き込み電流−Ｉｗが０情報の書き込み動作を行う電流Ｉｗ０であり、正極性の書き込み電流＋Ｉｗが１情報の書き込み動作を行う電流Ｉｗ１であり、読み出し電流Ｉｒ０，Ｉｒ１が負極性の電流である場合である。

従来は、この読み出しの電流の極性は任意であったため、これら図５Ａ〜図５Ｄの４通りのうち任意の構成とされていた。

問題となるのは、１情報書き込みと０情報の読み出しとの干渉、並びに０情報の書き込みと１情報の読み出しとの干渉であるが、図５Ａ〜図５Ｄ及び図８より明らかなように、０情報の読み出しに必要な電流Ｉｒ０は小さく、より問題となるのは１情報の読み出しと０情報の書き込みとの干渉である。
従って、動作電流の関係が、１情報の読み出し電流Ｉｒ１と１情報の書き込み電流Ｉｗ１とが接近するような、図５Ｂ又は図５Ｃに示す関係になるように、記憶素子の多層膜構成や読み出し電流の極性を規定すれば、エラーの発生を抑制することができる。

図５Ａ〜図５Ｄのそれぞれの場合に対応するデバイスにおいて起こるエラーの発生率を図６に示す。図６の縦軸は、書き込み電流の分布と読み出し電流の重なりに起因する誤書き込みエラーの発生率であり、横軸は書き込み電流のバラツキである。なお、測定したデバイスの読み出し電流のばらつきは、標準偏差σ／平均値で１．５％である。
図６において、曲線Ａは図５Ｂ又は図５Ｃのような動作電流間の関係を示すデバイスに対応し、曲線Ｂは図５Ａ又は図５Ｄのような動作電流間の関係を示すデバイスに対応する。

図６より、図５Ｂ又は図５Ｃの関係とした曲線Ａの場合に、エラーの発生率が大幅に低減されていることがわかる。
そして、図５Ｂ又は図５Ｃの関係とすることにより、書き込み電流のバラツキの大幅な改善を行わなくとも、容易にエラーを低減させることが可能になる。

続いて、本発明の具体的な実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図(断面図)を図１に示す。この図１は、メモリ(記憶装置)を構成する１つのメモリセルの断面図を示している。
このメモリは、磁化状態で情報を保持することができる記憶素子１０により、メモリセルが構成されている。
この記憶素子１０は、スピントランスファにより磁化の向きが反転する強磁性層から成る記憶層を有する。

また、シリコン基板等の半導体基体１１に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１２、ソース領域１３、並びにゲート電極１４が、それぞれ形成されている。
このうち、ゲート電極１４は、図１とは別の断面にあるワード線ＷＬ（図２参照）に接続される。ドレイン領域１２は、コンタクト層１５Ｄ、第１層の配線層１６Ａ、埋め込み金属層１７を介して、第２層の配線層１６Ｂから成るセンス線ＳＬに接続されている。ソース領域１３は、コンタクト層１５Ｓ、第１層の配線層１６Ａ、第２層の配線層１６Ｂ，第３層の配線層１６Ｃ及び各配線層１６Ａ，１６Ｂ，１６Ｃの間の埋め込み金属層１７を介して、記憶素子１０に接続されている。
そして、記憶素子１０は、その上の第４層の配線層１８から成るビット線ＢＬに接続されている。
なお、ドレイン領域１２を、例えば２つの選択用トランジスタに共通して形成することにより、センス線ＳＬを２個のメモリセルに共通とすることが可能になる。

また、本実施の形態のメモリの１つのメモリセルについて、第１層の配線層１６Ａより下層を示した平面図を図２Ａに示し、上面図を図２Ｂに示す。
図２Ａ及び図２Ｂに示すように、選択用トランジスタは、ＮＭＯＳトランジスタ１９Ｎ及びＰＭＯＳトランジスタ１９Ｐを、ソース同士及びドレイン同士で、それぞれ第１層の配線層１６Ａを介して電気的に接続することによって、構成されている。
これにより、これらＮＭＯＳトランジスタ１９Ｎ及びＰＭＯＳトランジスタ１９Ｐから、所謂トランスファゲートが構成される。
そして、このトランスファゲートにより、記憶素子１０に電流を流したり、記憶素子１０に電流が流れないようにしたり、とスイッチングすることができる。
ＰＭＯＳトランジスタ１９Ｐのゲート電極１４は、コンタクト層１５Ｇを介して、第１層の配線層１６Ａにより形成されたワード線ＷＬに接続されている。ＮＭＯＳトランジスタ１９Ｎのゲート電極１４は、コンタクト層１５Ｇを介してワード線ＷＬに接続されている。記憶素子１０に流す電流のオン・オフに対応して、ＰＭＯＳトランジスタ１９Ｐ側のワード線ＷＬと、ＮＭＯＳトランジスタ１９Ｎ側のワード線ＷＬとには、一方に制御信号が供給され、他方には同じ制御信号をインバータに通した制御信号が供給される。

選択トランジスタのサイズは、例えば、ＮＭＯＳトランジスタ１９Ｎの幅Ｗｎが１μｍに設定され、ＰＭＯＳトランジスタ１９Ｐの幅Ｗｐが１．５μｍに設定される。

ビット線ＢＬとセンス線ＳＬに対して、正又は負の電位差を与え、ワード線ＷＬに電圧を印加してトランスファゲートをオン状態にすることにより、記憶素子１０の積層方向のいずれかの向きに電流を流すことができる。

次に、本実施の形態のメモリを構成する記憶素子１０の概略構成図（断面図）を図３に示す。
この記憶素子１０は、下層から、下地層１、反強磁性層２、磁化固定層３、非磁性層４、記憶層５、キャップ層６の順に、各層が積層されてなる。

磁化固定層３の下に反強磁性層２が設けられており、この反強磁性層２により、磁化固定層３の磁化Ｍ１の向きが固定される。図３では磁化固定層３の磁化Ｍ１の向きが、右向きに固定されている。

記憶層５は、情報を磁化状態即ち記憶層５の磁化Ｍ２の向きにより保持するものであり、磁化Ｍ２の向きが右向きであるか左向きであるかにより、それぞれ情報を保持することができる。

また、記憶層５と磁化固定層３との間に非磁性層４が設けられていることにより、記憶層５と磁化固定層３とにより、ＧＭＲ素子又はＭＴＪ素子が構成される。これにより、磁気抵抗効果を利用して、記憶層５の磁化Ｍ２の向きを検出することができる。
即ち、記憶層５の磁化Ｍ２の向きが、磁化固定層３の磁化Ｍ１の向き（右向き）に対して、平行（右向き）の場合には電気抵抗が低くなり、反平行（左向き）の場合には電気抵抗が高くなることから、磁気抵抗効果を利用して、記憶層５の磁化Ｍ２の向きを検出することができる。

磁化固定層３や記憶層５の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。
反強磁性層２の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。

非磁性層４は、非磁性導電層により、或いは、トンネルバリア層等の絶縁層により構成する。非磁性導電層としては、例えば、ルテニウム、銅、クロム、金、銀等が使用できる。トンネルバリア層としては、酸化アルミニウム等の絶縁材料を使用することができる。

本実施の形態では、特に、記憶素子１０に対して、下地層１からキャップ層６への向き７に、即ち磁化固定層３から記憶層５への向きに、電子を流すことにより、記憶層５に記録された情報の読み出しを行う。そして、読み出し時にその向き７に電子が流れるように、電極や配線ＢＬ，ＳＬ、電源等の電流供給手段を構成する。
このとき、読み出し電流Ｉｒ（Ｉｒ０，Ｉｒ１）は、電子を流す向き７とは逆に、キャップ層６から下地層１への向きになる。
この読み出し電流Ｉｒは、前述した負極性の電流に相当し、また低抵抗状態を書き込む電流（電子を磁化固定層３から記憶層５へ流す電流）Ｉｗ１と同じ極性であるため、本実施の形態における記憶素子１０の積層膜構成及び読み出し電流の極性は、図５Ｃに示した場合に対応するものである。

従って、図６に示したように、読み出しと書き込みの干渉によるエラーの発生を低減することができる。

上述の本実施の形態のメモリの構成によれば、記憶素子１０の記憶層５に記録された情報を読み出す際には、記憶素子１０の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように書き込み（情報の記録）を行うときの電流−Ｉｗ（Ｉｗ１）と同じ負極性の電流が、記憶素子１０に流れることにより、読み出し時に記憶素子１０が低抵抗状態である場合に、読み出し電流Ｉｒ１の分布が書き込み電流−Ｉｗの分布と一部重なっていても、読み出し電流Ｉｒで書き込まれるのは低抵抗状態だけに限定される。
これにより、読み出し電流によって抵抗状態が変化してしまうエラーの発生を抑制することができ、読み出しと書き込みの干渉に伴うエラーの発生を、本質的に低減させることが可能になる。

従って、読み出しと書き込みの干渉に伴うエラーを本質的に低減させることができることから、メモリセル毎の書き込み電流のばらつきがある程度あっても、干渉に伴うエラーの発生率を非常に小さくすることが可能になる。
従って、容易に、信頼性の高いメモリを実現することが可能となる。

次に、本発明の他の実施の形態として、メモリを構成する記憶素子の概略構成図（断面図）を図４に示す。

本実施の形態においては、図４に示すように、下層から、下地層１、記憶層５、非磁性層４、磁化固定層３、反響磁性層２、キャップ層６の順に、各層が積層されて、記憶素子２０が構成されている。即ち、磁化固定層３及び記憶層５の積層順序が図３の記憶素子１０とは逆になっている。
その他の構成は、先の実施の形態の記憶素子１０と同様であるので、同一符号を付して重複説明を省略する。
また、メモリの他の部分の構成は、図１及び図２の先の実施の形態のメモリと同様に構成することができる。

さらに、本実施の形態では、特に、記憶素子２０に対して、キャップ層６から下地層１への向き８に、即ち磁化固定層３から記憶層５への向きに、電子を流すことにより、記憶層５に記録された情報の読み出しを行う。そして、読み出し時にその向き８に電子が流れるように、電極や配線ＢＬ，ＳＬ、電源等の電流供給手段を構成する。
このとき、読み出し電流Ｉｒ（Ｉｒ０，Ｉｒ１）は、電子を流す向き８とは逆に、下地層１からキャップ層６への向きになる。
この読み出し電流Ｉｒは、前述した正極性の電流に相当し、また低抵抗状態を書き込む電流（電子を磁化固定層３から記憶層５へ流す電流）と同じ極性であるため、本実施の形態における記憶素子２０の積層膜構成及び読み出し電流の極性は、図５Ｂに示した場合に対応するものである。

上述の本実施の形態のメモリの構成によれば、記憶素子２０の記憶層５に記録された情報を読み出す際には、記憶素子２０の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように書き込み（情報の記録）を行うときの電流＋Ｉｗ（Ｉｗ１）と同じ正極性の電流が、記憶素子２０に流れることにより、読み出し時に記憶素子２０が低抵抗状態である場合に、読み出し電流Ｉｒ１の分布が書き込み電流＋Ｉｗの分布と一部重なっていても、読み出し電流Ｉｒで書き込まれるのは低抵抗状態だけに限定される。
これにより、読み出し電流によって抵抗状態が変化してしまうエラーの発生を抑制することができ、読み出しと書き込みの干渉に伴うエラーの発生を、本質的に低減させることが可能になる。

上述の各実施の形態における記憶素子の層構成は、その本質的な役割を果たす範囲において変更が可能である。
例えば、磁化固定層として、反強磁性層との積層によらず、単独で十分に大きな保磁力を有する強磁性材料を用いてもよい。
また、記憶層や磁化固定層を構成する磁性体層は、単層の磁性体層に限定されるものではなく、組成の異なる２層以上の磁性体層を直接積層したり、２層以上の磁性体層を非磁性層を介して積層した積層フェリ構造としたりすることも可能である。

なお、本発明では、正負両極性の書き込み電流＋Ｉｗ，−Ｉｗの絶対値が図５Ｂや図５Ｃのように等しい場合に限定されるものではなく、正負両極性の書き込み電流の絶対値が異なる場合にも適用可能である。

なお、上述した本発明における動作原理は、スピントランスファを利用するメモリに限らず、双極性の電流により情報（０情報／１情報）の記録を行い、任意方向の電流で抵抗変化を検出して情報を読み出すメモリに対しても、一般的に適用することが可能であると考えられる。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の一実施の形態のメモリの概略構成図（１つのメモリセルの断面図）である。Ａ図１のメモリセルの第１層の配線層より下層を示した平面図である。Ｂ図１のメモリセルの上面図である。図１の記憶素子の概略構成図（断面図）である。本発明の他の実施の形態のメモリを構成する記憶素子の概略構成図（断面図）である。Ａ〜Ｄスピントランスファを利用して情報の記録を行う記憶素子を構成したとき、書き込み電流と読み出し電流との相対関係、並びに書き込み電流の極性と書き込まれる情報との相対関係により、場合分けした各場合を示す図である。図５Ａ〜図５Ｄの各場合に対応するデバイスのエラーの発生率を示す図である。スピントランスファを利用して情報の記録を行う記憶素子の、一般的な構成の概略断面図である。スピントランスファを利用して情報の記録を行う記憶素子において、書き込み動作及び読み出し動作におけるそれぞれの動作電流の相互関係を、模式的に示す図である。書き込み電流と読み出し電流の電流分布が重なる場合を示す図である。

符号の説明

１下地層、２反強磁性層、３磁化固定層、４非磁性層、５記憶層、６キャップ層、１０，２０記憶素子、１２ドレイン領域、１３ソース領域、１４ゲート電極、１９ＮＮＭＯＳトランジスタ、１９ＰＰＭＯＳトランジスタ、ＷＬワード線、ＢＬビット線、ＳＬセンス線

Claims

情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
前記記憶素子に一定電圧を供給することにより、前記記憶素子に前記積層方向の電流を流す、一定電圧供給手段とを備え、
前記記憶層に記録された情報を読み出す際には、前記記憶素子の電気抵抗を高抵抗状態から低抵抗状態へと変化させるように情報の記録を行うときの電流と同じ極性の電流が、前記一定電圧供給手段を通じて前記記憶素子に流れる
メモリ。