JP2008117930A - 記憶素子、メモリ - Google Patents
記憶素子、メモリ Download PDFInfo
- Publication number
- JP2008117930A JP2008117930A JP2006299525A JP2006299525A JP2008117930A JP 2008117930 A JP2008117930 A JP 2008117930A JP 2006299525 A JP2006299525 A JP 2006299525A JP 2006299525 A JP2006299525 A JP 2006299525A JP 2008117930 A JP2008117930 A JP 2008117930A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- storage
- ferromagnetic
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】情報を磁性体の磁化状態により保持する記憶層16と、この記憶層16に対してトンネル絶縁層15を介して、磁化の向きが固定された磁化固定層2とを有し、積層方向に電流Izを流すことにより、記憶層16の磁化M1の向きが変化して、記憶層16に対して情報の記録が行われ、磁化固定層2が非磁性層13を介して積層された複数層の強磁性層12,14から成り、この磁化固定層2のうち少なくとも最も記憶層16側に配置された強磁性層14において、強磁性層14の両端部に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化M12a,M12bを有する、磁化領域が形成されている記憶素子を構成する。
【選択図】図1
Description
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
そして、記憶素子に情報の記録(書き込み)を行う方法には、アステロイド特性を利用した方法(例えば、特許文献1参照)とスイッチング特性を利用した方法(例えば、特許文献2参照)がある。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献4参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはMOSトランジスタ等を用いることができるが、図7に示すメモリセルはMOSトランジスタを用いている。
強磁性層112及び強磁性層114は、非磁性層113を介して配置されていることにより、反強磁性結合している。さらに、下層側の強磁性層112は、反強磁性層111と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層111,112,113,114により磁化固定層102が構成される。即ち、磁化固定層102は、2層の強磁性層112,114を有している。
強磁性層116は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層116によって記憶層(磁化自由層)103が構成される。
磁化固定層102の強磁性層114と強磁性層116との間、即ち磁化固定層102と記憶層(磁化自由層)103との間には、トンネル絶縁層115が形成されている。このトンネル絶縁層115は、上下の磁性層116及び114の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層102と、トンネル絶縁層115と、磁化の向きを変化させることが可能な記憶層(磁化自由層)103とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層111〜116と、下地膜110及びトップコート層117により、TMR素子から成る記憶素子101が構成されている。
記憶素子101のトップコート層117は、その上のビット線(BL)105に接続されている。
通常、強磁性層112と強磁性層114とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
なお、磁化固定層102のうち記憶層103側の強磁性層114は、記録した情報を読み出す際に、記憶層103の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、スピン注入電流Izを流す必要がある。このスピン注入電流Izは、記憶素子101及び拡散層123及びビット線105を通過する。
これにより、記憶素子101の記憶層103の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
具体的には、例えば図7に示す構成において、ビット線105を通じて記憶素子101にスピン注入電流Izを流すと共に、ビット線105を流れる電流(スピン注入電流Izに等しい)により発生したバイアス電流磁界Hx(図示せず)を、記憶素子101の記憶層103に印加する。
これにより、記憶層103の磁化M1の向きを、効率良く変化させることが可能になる。
初期状態では、記憶層(磁化自由層)103の磁化Mfreeと参照層(強磁性層)114の磁化Mrefとが反平行状態にあるので、最初に作用するスピントルクは非常に小さい。
このようにスピントルクが小さいため、磁化反転電流が大きくなる。
SpRAMが現実的な余裕(動作マージン)を有するメモリとして機能するためには、3つの領域(ヒステリシス領域、0状態の領域、及び1状態の領域)が充分に広く独立して存在している必要がある。
ヒステリシス領域を、双安定動作領域とも呼ぶことができる。また、0状態の領域及び1状態の領域を、単安定動作領域とも呼ぶことができる。
この図8に示すphase diagramは、スピン注入電流Izのパルス波高値を縦軸に、バイアス電流磁界Hxのパルス波高値を横軸にして、メモリセルの状態を示した状態図である。
図8に示すように、図中右上(第一象限)及び左下(第三象限)の端部に、3つの状態80,81,82が混在した不安定動作領域83が現れている。
このように不安定動作領域83が現れる場合には、この不安定動作領域83にかからないように、磁化反転の動作を行う際のスピン注入電流Iz及びバイアス電流磁界Hxを設定する。
しかしながら、図8に示すphase diagramでは、双安定動作領域80が広範囲に現れているため、スピン注入電流Iz及びバイアス電流磁界Hxを大きくしないと、単安定動作領域81,82にかからない。そのため、前述したように、磁化反転電流を大きくする必要があることがわかる。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子が上記本発明の記憶素子の構成であるものである。
そして、磁化固定層が、非磁性層を介して積層された複数層の強磁性層から成るため、いわゆる積層フェリ構造となっており、積層された各強磁性層の磁化の向きが互い違いになり、逆向きの磁界が互いに相殺されて、磁化固定層から記憶層への漏れ磁界の大きさを小さくすることができる。
さらに、この磁化固定層は、複数層の強磁性層(積層フェリ構造)のうち少なくとも最も記憶層側に配置された強磁性層において、強磁性層の両端部に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、磁化領域が形成されている。これにより、(磁化固定層の)強磁性層の両端部の磁化領域から、記憶層に対して向きの異なる2つのスピントルクが作用する。これにより、少ない電流量で記憶層の磁化の向きを反転することができる。また、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
また、少ない電流量で情報の記録を行うことができると共に、スピン注入電流のパルス幅によらず、情報の記録を安定して行うことが可能になる。
これにより、情報の記録に要する電力を低減して、消費電力の少ないメモリを実現することができる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子を実現することができる。
即ち、本発明により、安定して動作する記憶容量の大きいメモリを実現することができる。
スピントランスファを使用するメモリ(SpRAM)では、記憶層(磁化自由層)の磁化が熱揺らぎに対して安定になるように、充分に大きな異方性が設けられる。
Δは、Δ=KuV/kBT(Ku:異方性エネルギー、V:記憶層の体積、kB:ボルツマン定数、T:絶対温度)で与えられる。
飽和磁界Hsが大きいと、記憶層の磁化の向きを反転させるための電流、即ち磁化反転電流を多くする必要がある。
より好ましくは、磁化固定層のそれぞれの強磁性層の厚さを2nm以上とする。
これら2つのスピントルクにより、記憶層の磁化の向きを容易に反転させることが可能になるため、少ない電流量で記憶層の磁化の向きを反転することができる。また、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
本発明の一実施の形態として、記憶素子の概略構成図(断面図)を、図1に示す。
この記憶素子1は、TMR(トンネル磁気抵抗効果)素子から構成されている。
強磁性層12及び強磁性層14が、非磁性層13を介して配置されていることにより、反強磁性結合している。さらに、強磁性層12は、反強磁性層11と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層11,12,13,14により磁化固定層2が構成される。即ち、磁化固定層2は、2層の強磁性層12,14を有している。
強磁性層16は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層16によって記憶層(磁化自由層)3が構成される。
強磁性層14と強磁性層16との間、即ち磁化固定層2と記憶層(磁化自由層)3との間には、トンネル絶縁層15が形成されている。このトンネル絶縁層15は、上下の磁性層16及び14の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層2と、トンネル絶縁層15と、磁化の向きを変化させることが可能な記憶層(磁化自由層)3とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、トンネル絶縁層15を挟む、記憶層3の強磁性層16の磁化M1の向きと、磁化固定層2の強磁性層14の磁化M12の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層14,15,16から成るTMR素子の抵抗値が変化する。2つの磁化M1,M12が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。TMR素子(14,15,16)の抵抗値が変化すると、記憶素子1全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「0」情報に割り当て、抵抗値が高い状態を「1」情報に割り当てることにより、2値(1ビット)の情報を記録することができる。
なお、磁化固定層2のうち最も記憶層3に近い強磁性層14は、記録した情報を読み出す際に、記憶層3の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
このスピン注入電流Izの極性を変えることにより、記憶素子1を流れるスピン注入電流Izを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子1の記憶層3の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
また、配線に記憶素子1を接続して、この配線を通じて記憶素子1の積層方向にスピン注入電流Izを流す構成とすることができる。
これにより、静磁気エネルギーを下げるために、図1に示すように、磁化固定層2の2つの強磁性層12,14において、膜面方向の磁化M11,M12の他に、両端部において積層方向の磁化成分を有する磁化M11a,M12a及びM11b,M12bを生じる。
図中左側の磁化M11a及び磁化M12aは下向きとなっており、図中右側の磁化M11b及び磁化M12bは上向きとなっており、これらは互いにほぼ逆向きとなっている。
従って、記憶層3の磁化M1の、強磁性層14の磁化対M12a,M12bの直上にある極めて狭い領域に対して、非常に大きいスピントルクが加わる。
図2に示すように、磁化対から記憶層3の磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
そのため、記憶層3の磁化M1を一斉回転させるのに都合が良い。
これにより、記憶層3の磁化M1の向きを、容易に反転させることができる。
なお、強磁性層12,14を構成する強磁性材料によっては、膜厚dが2nm未満でも積層方向の磁化成分を生じる場合もある。
この角度は、図1のような180度近傍ではなくても、記憶層3の磁化M1に異なる向きのスピントルクを作用させて、記憶層3の磁化M1の向きを容易に反転させることができる。
反強磁性層11の材料としては、例えばPtMnを用いることができる。
磁化固定層2の強磁性層12,14の材料としては、CoFe等の強磁性材料を用いることができる。
非磁性層13の材料としては、例えば、Ru,Ta,Cr,Cu等を用いることができる。
トンネル絶縁層15の材料としては、例えばMgOを用いることができる。
記憶層3の強磁性層16の材料としては、CoFeB等の強磁性材料を用いることができる。
この図3に示すphase diagramは、スピン注入電流Izのパルス波高値を縦軸に、バイアス電流磁界Hxのパルス波高値を横軸にして、メモリセルの状態を示した状態図である。なお、図1の記憶素子1では、バイアス電流磁界Hxを印加する構成としていないが、phase diagramを作成するために、記憶素子1にバイアス電流磁界Hxを印加するように構成した。
そして、バイアス電流磁界Hx=0としても、双安定動作領域80と単安定動作領域81,82とが分離されているので、バイアス電流磁界Hxを印加しなくても、磁化反転を安定して行うことができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
これにより、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
これに対して、図7に示した従来の構成の記憶素子101において、熱安定性の指標Δ=60である構成とすると、パルス幅1nsで磁化反転させるためには、2mA以上の電流量が必要となる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子1を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
これにより、バイアス電流磁界Hxを印加する構成と比較して、記憶素子1から成るメモリセルの構成を簡略化することができるため、メモリセルを微細化して、メモリの小型化や記憶容量の増大を図ることができる。
本実施の形態の記憶素子20は、先の実施の形態の記憶素子1の構成に加えて、さらに、記憶層3(16)とキャップ層17との間、即ち記憶層3(16)の上層にも磁化固定層4を設け、これら記憶層3と磁化固定層4との間にトンネル絶縁層25を設けることにより、いわゆるデュアルトンネル構造とした構成である。
記憶層3(16)の上層の磁化固定層4は、上層側から、反強磁性層21、強磁性層22、非磁性層23、強磁性層24が形成されて構成されている。
上層の磁化固定層4の強磁性層24の磁化M22の向きは、下層の磁化固定層2の強磁性層(参照層)14の磁化M12の向きと逆に、右向きである。この上層の磁化固定層4の強磁性層24も参照層となる。
磁化のループは、上層の磁化固定層4は左回り、下層の磁化固定層2は左回りで、同じ向きになっている。
特に、下層の磁化固定層2の強磁性層(参照層)14と上層の磁化固定層4の強磁性層(参照層)24とにおいて、図中左端の磁化M12a,M22aが共に下向きであり、図中右端の磁化M12b,M22bが共に上向きであることから、これらの強磁性層(参照層)14,24から、それぞれ同じ向きのスピントルクが、記憶層3の左端部及び右端部に加わることになる。
これにより、下層の強磁性層(参照層)14と、上層の強磁性層(参照層)24とから、それぞれ同じ向きで強められた大きいスピントルクが、記憶層3の両端部に加わるので、先の実施の形態の記憶素子1よりも、さらに容易に記憶層3の磁化M1の向きを反転させることができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができ、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
また、スピン注入電流Izのパルス幅によらず、安定してスイッチングを行うことが可能になり、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
これにより、スピン注入電流Izを、先の実施の形態の記憶素子1から、さらに低減することが可能になる。
また、この構成とした場合、上層の磁化固定層4の強磁性層24の磁化M22の向きが任意となるので、反強磁性層21を省略することも可能になる。
本実施の形態の記憶素子30は、特に、上層の磁化固定層4を図4に示した記憶素子20と同じ構成としているが、下層の磁化固定層2を、図7に示した記憶素子101の構成のように、薄い強磁性層12,14としている。
これにより、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができ、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。また、スピン注入電流Izのパルス幅によらず、安定してスイッチングを行うことが可能になる。
これにより、MR比を最適化する下層の磁化固定層2と、磁化反転電流を最適化する上層の磁化固定層4とに分離することができ、それぞれの磁化固定層2,4の構成を制御して、MR比と磁化反転電流とをそれぞれ最適化することが可能になる。
従って、MR比と磁化反転電流とをそれぞれ最適化するために、下層の磁化固定層2の各層12,13,14の材料や非磁性層13の膜厚等を、上層の磁化固定層4とは異なる構成とすることも考えられる。また、図5の記憶素子30では、下層の磁化固定層2が2つの強磁性層12,14、即ち上層の磁化固定層4と同数の強磁性層から構成されているが、上層の磁化固定層4とは強磁性層の数を変えても構わない。
この構成とした場合、上層の磁化固定層4の強磁性層24の磁化M22の向きが任意となるので、反強磁性層21を省略することも可能になる。
また、図5に示した記憶素子30の構成に対して、下層のトンネル絶縁層15の代わりに、非磁性の中間層を設けて、上層側をGMR素子構造としても、MR比以外は、同様の効果が期待できる。
ただし、MR比を確保するために、下層の中間層及び上層の中間層のうち、少なくとも一方はトンネル絶縁層とする。
図6に示すように、非磁性層34を介して積層された3層の強磁性層31,32,33により、磁化固定層35を構成する。真ん中の強磁性層32の厚さを、下層の強磁性層31及び上層の強磁性層33の厚さの約2倍としていることにより、磁化固定層35全体の漏れ磁界をほとんどなくすことができる。
最上層の強磁性層33では、右向きの磁化M33の他に、両端部に積層方向の磁化成分を有する磁化M33c及びM33dが生じている。
真ん中の強磁性層32では、左向きの磁化M32の他に、両端部に積層方向の磁化成分を有する磁化M32a,M32b,M32c,M32dを生じており、これらは、下層の強磁性層31の磁化M31a,M31bと、上層の強磁性層33の磁化M33c,M33dとに、それぞれ対応してこれらの磁化と同様の向きの積層方向の磁化成分を有している。
これらの磁化により、磁化固定層35の上半分では右回りの磁界ループを、磁化固定層35の下半分では左回りの磁界ループを生じる。
これに対して、磁化固定層の強磁性層が3層以上の場合には、記憶層から遠い側の強磁性層において、必ずしも積層方向の磁化成分を生じていなくても、本発明の作用効果を得ることが可能である。
例えば、図6の3層の場合を変形して、下側のループで積層方向の磁化成分を生じないように、最下層の強磁性層31を薄くした構成も可能である。
即ち、磁化固定層の複数層の強磁性層のうち、少なくとも記憶層に最も近い強磁性層(参照層)において、積層方向の磁化成分を生じていれば、本発明の作用効果が得られる。
漏れ磁界については、3層以上の強磁性層全体のバランスで低減すればよい。
本発明の効果(少ない電流量で情報の記録を行う効果)を実現する構成としては、このような構成以外の構成も考えられる。
例えば、磁化固定層の外部に設けられた磁界印加手段(例えば、硬磁性層)からの磁界によって、磁化固定層の強磁性層に積層方向の磁化成分を有する磁化領域を形成する構成が考えられる。
また、例えば、情報の記録過程において、磁化固定層の強磁性層に積層方向の磁化成分を有する磁化領域を形成し、それ以外の過程(読み出し過程等)や記録された情報を保持している際には、積層方向の磁化成分を有する磁化領域が形成されないように、記憶素子を駆動させる構成も考えられる。
Claims (5)
- 情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記磁化固定層が、非磁性層を介して積層された複数層の強磁性層から成り、
前記磁化固定層は、前記複数層の強磁性層のうち少なくとも最も前記記憶層側に配置された前記強磁性層において、強磁性層の両端部に、それぞれ前記積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、磁化領域が形成されている
ことを特徴とする記憶素子。 - 前記磁化固定層を構成する各前記強磁性層は、膜厚が2nm以上であることを特徴とする請求項1に記載の記憶素子。
- 前記複数層の強磁性層のうち最も前記記憶層側に配置された前記強磁性層の磁化の向きに対して、前記記憶層の磁化の向きを平行にするために、磁界を印加した場合、必要となる前記磁化固定層の飽和磁界の大きさが8kOe以下であることを特徴とする請求項1に記載の記憶素子。
- 前記磁化固定層が、前記記憶層の下層及び上層にそれぞれ設けられ、下層の前記磁化固定層及び上層の前記磁化固定層のうち少なくとも一方に、前記磁化領域が形成されている前記強磁性層を有することを特徴とする請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層と、前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
前記記憶素子の前記積層方向に流す電流を供給する配線とを備え、
前記記憶素子の前記磁化固定層が、非磁性層を介して積層された複数層の強磁性層から成り、
前記磁化固定層は、前記複数層の強磁性層のうち少なくとも最も前記記憶層側に配置された前記強磁性層において、強磁性層の両端部に、それぞれ前記積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、磁化領域が形成されている
ことを特徴とするメモリ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299525A JP2008117930A (ja) | 2006-11-02 | 2006-11-02 | 記憶素子、メモリ |
TW096136897A TWI352352B (en) | 2006-11-02 | 2007-10-02 | Storage element and memory |
KR1020070102490A KR20080040566A (ko) | 2006-11-02 | 2007-10-11 | 기억 소자와 메모리 |
US11/872,370 US7529122B2 (en) | 2006-11-02 | 2007-10-15 | Storage element and memory |
DE602007003666T DE602007003666D1 (de) | 2006-11-02 | 2007-10-31 | Speicherelement und Speicher |
EP07021322A EP1918937B1 (en) | 2006-11-02 | 2007-10-31 | Storage element and memory |
CNB2007101659181A CN100550458C (zh) | 2006-11-02 | 2007-11-02 | 存储元件和存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299525A JP2008117930A (ja) | 2006-11-02 | 2006-11-02 | 記憶素子、メモリ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009245595A Division JP2010021584A (ja) | 2009-10-26 | 2009-10-26 | 記憶素子、メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008117930A true JP2008117930A (ja) | 2008-05-22 |
Family
ID=39093004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006299525A Abandoned JP2008117930A (ja) | 2006-11-02 | 2006-11-02 | 記憶素子、メモリ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7529122B2 (ja) |
EP (1) | EP1918937B1 (ja) |
JP (1) | JP2008117930A (ja) |
KR (1) | KR20080040566A (ja) |
CN (1) | CN100550458C (ja) |
DE (1) | DE602007003666D1 (ja) |
TW (1) | TWI352352B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
JP2013214768A (ja) * | 2009-03-02 | 2013-10-17 | Qualcomm Inc | スピントルク移動磁気抵抗ランダムアクセスメモリ(stt‐mram)のソースローディング効果の低減 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7999336B2 (en) | 2008-04-24 | 2011-08-16 | Seagate Technology Llc | ST-RAM magnetic element configurations to reduce switching current |
US7826256B2 (en) * | 2008-09-29 | 2010-11-02 | Seagate Technology Llc | STRAM with compensation element |
US7940551B2 (en) | 2008-09-29 | 2011-05-10 | Seagate Technology, Llc | STRAM with electronically reflective insulative spacer |
JP2011008850A (ja) * | 2009-06-24 | 2011-01-13 | Sony Corp | メモリ及び情報処理方法 |
JP5786341B2 (ja) * | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP2012160681A (ja) * | 2011-02-03 | 2012-08-23 | Sony Corp | 記憶素子、メモリ装置 |
JP2019057626A (ja) * | 2017-09-21 | 2019-04-11 | Tdk株式会社 | スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5695864A (en) * | 1995-09-28 | 1997-12-09 | International Business Machines Corporation | Electronic device using magnetic components |
US5920500A (en) * | 1996-08-23 | 1999-07-06 | Motorola, Inc. | Magnetic random access memory having stacked memory cells and fabrication method therefor |
DE10113853B4 (de) * | 2000-03-23 | 2009-08-06 | Sharp K.K. | Magnetspeicherelement und Magnetspeicher |
JP2003017782A (ja) | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
JP2005277147A (ja) | 2004-03-25 | 2005-10-06 | Tohoku Univ | 磁気記録素子の記録方法及び磁気記録素子アレイ |
US7241631B2 (en) * | 2004-12-29 | 2007-07-10 | Grandis, Inc. | MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements |
-
2006
- 2006-11-02 JP JP2006299525A patent/JP2008117930A/ja not_active Abandoned
-
2007
- 2007-10-02 TW TW096136897A patent/TWI352352B/zh active
- 2007-10-11 KR KR1020070102490A patent/KR20080040566A/ko not_active Application Discontinuation
- 2007-10-15 US US11/872,370 patent/US7529122B2/en not_active Expired - Fee Related
- 2007-10-31 EP EP07021322A patent/EP1918937B1/en not_active Expired - Fee Related
- 2007-10-31 DE DE602007003666T patent/DE602007003666D1/de active Active
- 2007-11-02 CN CNB2007101659181A patent/CN100550458C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
JP2013214768A (ja) * | 2009-03-02 | 2013-10-17 | Qualcomm Inc | スピントルク移動磁気抵抗ランダムアクセスメモリ(stt‐mram)のソースローディング効果の低減 |
US8913423B2 (en) | 2009-03-02 | 2014-12-16 | Qualcomm Incorporated | Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM) |
US9105340B2 (en) | 2009-03-02 | 2015-08-11 | Qualcomm Incorporated | Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM) |
US9368715B2 (en) | 2009-03-02 | 2016-06-14 | Qualcomm Incorporated | Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM) |
Also Published As
Publication number | Publication date |
---|---|
EP1918937B1 (en) | 2009-12-09 |
US20080112215A1 (en) | 2008-05-15 |
DE602007003666D1 (de) | 2010-01-21 |
CN100550458C (zh) | 2009-10-14 |
CN101174670A (zh) | 2008-05-07 |
KR20080040566A (ko) | 2008-05-08 |
EP1918937A1 (en) | 2008-05-07 |
US7529122B2 (en) | 2009-05-05 |
TWI352352B (en) | 2011-11-11 |
TW200834575A (en) | 2008-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380707B2 (ja) | 記憶素子 | |
JP4682585B2 (ja) | 記憶素子及びメモリ | |
KR101202098B1 (ko) | 메모리 | |
JP5062538B2 (ja) | 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 | |
US7529122B2 (en) | Storage element and memory | |
JP4518049B2 (ja) | 記憶装置 | |
JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
JP4438806B2 (ja) | メモリ | |
JP2006073956A (ja) | メモリ | |
WO2010064476A1 (ja) | 磁気メモリー素子及び不揮発性記憶装置 | |
TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
JP4765248B2 (ja) | 磁気メモリ | |
WO2009157101A1 (ja) | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 | |
JP2006156477A (ja) | 記憶素子、メモリ | |
JP2010134986A (ja) | 抵抗変化型メモリデバイス | |
JP2008211059A (ja) | 記憶素子、メモリ | |
JP2008084950A (ja) | 記憶素子、メモリ | |
JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
JP2010021584A (ja) | 記憶素子、メモリ | |
WO2013080437A1 (ja) | 記憶素子、記憶装置 | |
JP2008205186A (ja) | 記憶素子、メモリ | |
JP2005135495A (ja) | 磁気メモリの記録方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20091027 |