JP5160320B2 - スイッチング駆動回路 - Google Patents
スイッチング駆動回路 Download PDFInfo
- Publication number
- JP5160320B2 JP5160320B2 JP2008168623A JP2008168623A JP5160320B2 JP 5160320 B2 JP5160320 B2 JP 5160320B2 JP 2008168623 A JP2008168623 A JP 2008168623A JP 2008168623 A JP2008168623 A JP 2008168623A JP 5160320 B2 JP5160320 B2 JP 5160320B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- low
- gate
- nmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
請求項2にかかる発明は、請求項1に記載のスイッチング駆動回路において、前記ハイサイドプルダウン又はハイサイドプルアップトランジスタおよび前記ローサイドプルダウン又はローサイドプルアップトランジスタに直列に、それぞれ抵抗を接続したことを特徴とする。
図1は本発明の第1の実施例のスイッチング駆動回路の構成を示す回路図である。本スイッチング駆動回路は、コントロールロジック部100、レベルシフト部200、ハイサイドプリドライバ300H、ローサイドプリドライバ300L、パワートランジスタ部400、ハイサイドプルダウン抵抗R1、ハイサイドプルダウンNMOSトランジスタ601、ローサイドプルダウン抵抗R2、ローサイドプルダウンNMOSトランジスタ602で構成される。ハイサイドプリドライバ300Hは、インバータ301〜304、ハイサイドPMOSトランジスタ305、ハイサイドNMOSトランジスタ306で構成される。ローサイドプリドライバ300Lはインバータ311〜314、ローサイドPMOSトランジスタ315、ローサイドNMOSトランジスタ316で構成される。パワートランジスタ部400は、ハイサイドNMOSパワートランジスタ401、ローサイドNMOSパワートランジスタ402で構成される。
図4は本発明の第2の実施例のスイッチング駆動回路の構成を示す回路図である。図1に示したスイッチング駆動回路と同じものには同じ符号を付した。本実施例は、ハイサイドプルダウンNMOSトランジスタ601のゲートをハイサイドプリドライバ300Hの入力ノードLSHHに接続し、ローサイドプルダウンNMOSトランジスタ602のゲートをローサイドプリドライバ300Lの入力ノードLSLHに接続した点が、第1の実施例と異なる。ノードLSHHはノードHHGと同じ論理レベルとなり、ノードLSLHはノードLHGと同じ論理レベルとなるので、このスイッチング駆動回路の通常動作時と短絡検出時の動作は第1の実施例のスイッチング駆動回路と全く同じである。図5に図4のスイッチング駆動回路のOUT端子−VSS間短絡時の動作波形例を、図6にVDDO−OUT端子間短絡時の動作波形例を示す。
なお、図1および図4のスイッチング駆動回路において、ハイサイドプルダウン抵抗R1、ローサイドプルダウン抵抗R2は、これを省略することもできる。この場合は、ハイサイドプルダウンNMOSトランジスタ601のオン抵抗の値をハイサイドプルダウン抵抗R1の抵抗値を加味した値とし、ローサイドプルダウンNMOSトランジスタ602のオン抵抗の値を、ローサイドプルダウン抵抗R2の抵抗値を加味した値とすればよい。
200,200A,200B:レベルシフト部、201〜205、211,212:レベルシフト回路
300,300A:プリドライバ部、300H,321:ハイサイドプリドライバ、300L,322:ローサイドプリドライバ、301〜304,311〜314:インバータ、305,315:PMOSトランジスタ、306,316:NMOSトランジスタ
400:パワートランジスタ部、401:ハイサイドNMOSパワートランジスタ、402:ローサイドNMOSパワートランジスタ
500:短絡検出回路、501:ハイサイドスイッチ、502:ローサイドスイッチ、503:ハイサイド基準電圧、504:ローサイド基準電圧、505:ハイサイドコンパレータ、506:ローサイドコンパレータ、507:ハイサイドレベルシフト回路、508:ローサイドレベルシフト回路、509:OR回路、510:Dフリップフロップ。
Claims (2)
- 入力信号が1又は2以上縦続接続した第1群のインバータを介してゲートに伝達される第1のPMOSトランジスタ、および前記入力信号が1又は2以上縦続接続した第2群のインバータを介してゲートに伝達される第1のNMOSトランジスタを備え、前記第1のPMOSトランジスタおよび前記第1のNMOSトランジスタの共通接続ドレインを出力とするハイサイドプリドライバと、
前記入力信号を正転あるいは反転した信号が1又は2以上縦続接続した第3群のインバータを介してゲートに伝達される第2のPMOSトランジスタ、および前記入力信号を正転あるいは反転した信号が1又は2以上縦続接続した第4群のインバータを介してゲートに伝達される第2のNMOSトランジスタを備え、前記第2のPMOSトランジスタおよび前記第2のNMOSトランジスタの共通接続ドレインを出力とするローサイドプリドライバと、
前記ハイサイドプリドライバの出力にゲートが接続され、ソースが出力端子に接続されたハイサイドパワートランジスタ、および前記ローサイドプリドライバの出力にゲートが接続され、ドレインが前記出力端子に接続されたローサイドパワートランジスタを備えたパワートランジスタ部と、
前記ハイサイドパワートランジスタ又は前記ローサイドパワートランジスタの短絡を検出する短絡検出回路と、
該短絡検出回路が短絡を検出すると前記ハイサイドプリドライバおよび前記ローサイドプリドライバの出力をハイインピーダンスに制御するコントロールロジック部と、
前記ハイサイドパワートランジスタのゲート・ソース間にドレイン・ソース間が接続され、ゲートに前記第1群又は前記第2群のインバータの所定段目の出力側が接続されたハイサイドプルダウン又はハイサイドプルアップトランジスタと、
前記ローサイドパワートランジスタのゲート・ソース間にドレイン・ソース間が接続され、ゲートに前記第3群又は前記第4群のインバータの所定段目の出力側が接続されたローサイドプルダウン又はローサイドプルアップトランジスタと、
を有することを特徴とするスイッチング駆動回路。 - 請求項1に記載のスイッチング駆動回路において、
前記ハイサイドプルダウン又はハイサイドプルアップトランジスタおよび前記ローサイドプルダウン又はローサイドプルアップトランジスタに直列に、それぞれ抵抗を接続したことを特徴とするスイッチング駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168623A JP5160320B2 (ja) | 2008-06-27 | 2008-06-27 | スイッチング駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168623A JP5160320B2 (ja) | 2008-06-27 | 2008-06-27 | スイッチング駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010011131A JP2010011131A (ja) | 2010-01-14 |
JP5160320B2 true JP5160320B2 (ja) | 2013-03-13 |
Family
ID=41591075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168623A Expired - Fee Related JP5160320B2 (ja) | 2008-06-27 | 2008-06-27 | スイッチング駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5160320B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5753483B2 (ja) * | 2011-12-01 | 2015-07-22 | 株式会社東芝 | 半導体集積回路、および、dc−dcコンバータ |
CN103248346B (zh) * | 2013-03-25 | 2015-11-18 | 珠海市杰理科技有限公司 | 电源门控电路 |
DE112015007180B4 (de) * | 2015-12-10 | 2020-07-30 | Mitsubishi Electric Corporation | Treiberschaltung für eine Halbleitervorrichtung |
JP6346207B2 (ja) * | 2016-01-28 | 2018-06-20 | 国立大学法人 東京大学 | ゲート駆動装置 |
JP7308661B2 (ja) * | 2019-05-28 | 2023-07-14 | ローム株式会社 | スイッチングトランジスタの駆動回路 |
JP2021044613A (ja) * | 2019-09-06 | 2021-03-18 | 富士電機株式会社 | ドライバ回路および半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0237828A (ja) * | 1988-07-28 | 1990-02-07 | Fuji Electric Co Ltd | Igbtの過電流保護回路 |
JP3265965B2 (ja) * | 1996-01-25 | 2002-03-18 | 富士電機株式会社 | スイッチング電源装置制御用のcmosic回路装置 |
JP4479570B2 (ja) * | 2005-04-06 | 2010-06-09 | トヨタ自動車株式会社 | 保護機能付きスイッチング回路および保護回路 |
JP4315125B2 (ja) * | 2005-05-11 | 2009-08-19 | トヨタ自動車株式会社 | 電圧駆動型半導体素子の駆動装置 |
JP4420012B2 (ja) * | 2006-11-30 | 2010-02-24 | 株式会社デンソー | 過電流保護回路 |
-
2008
- 2008-06-27 JP JP2008168623A patent/JP5160320B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010011131A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511555B2 (en) | Level conversion circuit and input-output device using same | |
US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
JP5160320B2 (ja) | スイッチング駆動回路 | |
US9525421B2 (en) | High speed low voltage hybrid output driver for FPGA I/O circuits | |
US9780790B2 (en) | High speed level shifter circuit | |
JP3953492B2 (ja) | 出力バッファ回路 | |
JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
US20180069537A1 (en) | Level shift circuit and semiconductor device | |
JP2001145370A (ja) | 駆動回路 | |
US7659748B2 (en) | Electronic device and integrated circuit | |
JP5149704B2 (ja) | スイッチング駆動回路 | |
WO2012042683A1 (ja) | レベルシフト回路 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
US7466182B2 (en) | Level shift circuit | |
US9191006B1 (en) | Current-limited level shift circuit | |
TW201806322A (zh) | 位準移位電路 | |
JP4630782B2 (ja) | レベルシフト回路 | |
US8456211B2 (en) | Slew rate control circuit and method thereof and slew rate control device | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
JP5266974B2 (ja) | 入出力回路 | |
JP6572076B2 (ja) | ゲート駆動回路 | |
JP6510920B2 (ja) | ドライバ回路及びそれを備えたデジタルアンプ | |
US7826275B2 (en) | Memory circuit with high reading speed and low switching noise | |
WO2021075150A1 (ja) | フィルタ回路及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5160320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |