JP5155644B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5155644B2
JP5155644B2 JP2007316920A JP2007316920A JP5155644B2 JP 5155644 B2 JP5155644 B2 JP 5155644B2 JP 2007316920 A JP2007316920 A JP 2007316920A JP 2007316920 A JP2007316920 A JP 2007316920A JP 5155644 B2 JP5155644 B2 JP 5155644B2
Authority
JP
Japan
Prior art keywords
lead
leads
bar
common
suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007316920A
Other languages
English (en)
Other versions
JP2009044114A (ja
JP2009044114A5 (ja
Inventor
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007316920A priority Critical patent/JP5155644B2/ja
Priority to TW097121800A priority patent/TWI452663B/zh
Priority to TW103127991A priority patent/TWI514534B/zh
Priority to CN2008101339421A priority patent/CN101452902B/zh
Priority to KR1020080069792A priority patent/KR101477807B1/ko
Priority to CN201210209452.1A priority patent/CN102709268B/zh
Priority to US12/176,477 priority patent/US7847376B2/en
Publication of JP2009044114A publication Critical patent/JP2009044114A/ja
Priority to US12/954,876 priority patent/US8368191B2/en
Publication of JP2009044114A5 publication Critical patent/JP2009044114A5/ja
Application granted granted Critical
Publication of JP5155644B2 publication Critical patent/JP5155644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造技術に関し、特に、リードフレームを用いて組み立てられる半導体装置に適用して有効な技術に関する。
半導体チップとインナリードとの間に配置されかつ半導体チップのグランド用のパッドとワイヤボンディングによって電気的に接続されるグランド接続部を有し、前記グランド接続部がタブ吊りリードに電気的に接続されて支持されたことにより、グランド電位の安定化を図る技術がある(例えば、特許文献1参照)。
また、半導体チップのサイズより小さいサイズのダイパッドを有するリードフレームを使用し、リードフレームの吊りリードとインナリード部とを絶縁性のテープで互いに接続する技術がある(例えば、特許文献2参照)。
特開平11−168169号公報 特開平11−224929号公報
近年では、半導体装置の高性能化に伴い、例えば半導体装置と外部の電子機器との間でデータ信号のやり取りを行うための外部端子の数(ピン数)も増加する傾向にある。このような多ピンの半導体装置を実現する構成として、例えばBGA(Ball Grid Array)が知られている。BGAは、配線基板の主面上に半導体チップを搭載するとともに、裏面に外部端子であるボール電極を設ける構造であるため、多ピン化に向いている。しかしながら、配線基板は多層に形成された配線層と絶縁層を有する構成であることから、材料費がリードフレームに比べて高く、BGAの製造コストも相対的に高い。そこで、近年では、BGAの製造コストを低減する手段として、1つの配線基板上に複数の半導体装置を構成する領域を設けておき、複数の領域のそれぞれに半導体チップを搭載した後に複数の領域を一括で樹脂封止する、所謂、MAP(Multi Array Package)方式が有効とされている。
しかしながら、多ピン化により1つ当たりのBGAの製品サイズが大きくなると、配線基板1枚当たりからの製品の取得数が4〜5個しか取れず、一括モールドタイプの多数個取り基板(MAP用基板)を用いる分、かえって製造コストが高くなる。そこで、低コスト化を実現するためにはQFP(Quad Flat Package)等のリードフレームタイプを採用するのが有効である。
リードフレームを使用すれば、BGAに使用される配線基板のように、配線層や絶縁層を多層で引き回さない分、製造コストも低減できる。
しかしながら、QFPは、半導体チップを搭載可能なタブと、このタブの周囲に複数のリードが配置された構成である。すなわち、半導体装置の周縁部に外部端子となるリードが配置されるため、多ピン化が進めば、半導体装置の外形寸法も大きくなってしまう。
そこで、半導体装置の小型化を実現しながら、リードフレームタイプの半導体装置で多ピン化を図る1つの手段として、前記特許文献1(特開平11−168169号公報)に示すような、電源やGND(グランド)を共通化して外部に引き出す端子(外部端子)の数を減らすことが有効である。すなわち、バスバーリードもしくはバーリード等と呼ばれる共通リードを設け、このバスバーリードに電源やGND等のワイヤを接続することでリードの共通化を図り、外部に引き出す端子の数を低減して多ピン化を図るものである。
しかしながら、リードフレームは金属から成るため、半導体チップを搭載するダイボンディング工程や、半導体チップとリードをワイヤで電気的に接続するワイヤボンディング工程等における熱の影響で、リードフレームに膨張・収縮作用(熱歪み)が発生し易い。この膨張・収縮作用は、リードフレームが銅合金等の金属から成る場合、特に起こり易い。ワイヤボンディング工程では、リードの一部(ワイヤが接続される部分よりも外側の領域)を押さえ治具(クランパ)で固定した状態でワイヤボンディングを行えるが、半導体チップとリードを接続するワイヤが形成される領域と平面的に重なるバスバーリードは押さえ治具で押さえることはできない。そのため、リードフレームに膨張作用が働くと、バスバーリードの両端部が、タブを支持する吊りリードに固定されているため、水平方向には膨張しきれなくなり、バスバーリードが撓んでしまう。このような状態で、バスバーリードとワイヤ接続すると、押さえ治具で押さえられていない2nd側が跳ね上がり、ワイヤ不圧着が発生する。また、このワイヤ不圧着が原因で、ワイヤが剥離(断線)する恐れがある。
また、バスバーリードを固定する方法としては、真空吸着で固定することも考えられるが、真空吸着を行ったとしてもリードフレームの撓みを十分に抑制することは困難であり、さらには、ワイヤボンディング工程において使用するヒートステージの温度が真空引きすることでばらつき、同様にワイヤ接続不良が発生し易い。
また、リードと接続するワイヤは、バスバーリードを跨いでボンディングする必要があり、バスバーリードが熱歪みによって撓んでいると、ワイヤショートが発生するという問題が起こる。
さらに、前記特許文献1に示すように、バスバーリードを単にリング状に配置しただけではバスバーリードの熱変動に同期してタブの変動も発生することが問題となる。
また、多ピン化によりインナリードの本数も増えるため、インナリードの先端の形状が先細りとなり、インナリードの剛性が低くなることが問題である。
また、多ピン化によりインナリードの本数が増えた場合、リード間ピッチも小さくなるため、樹脂モールディング時のモールド樹脂の流動性が低下することが問題となる。
なお、前記特許文献1には、小タブ構造で、かつタブとインナリードの間にグランド接続部が設けられた構造についての記載があり、また、前記特許文献2(特開平11−224929号公報)には、小タブ構造で、かつ吊りリードに折り曲げ加工が施された構造が記載されている。
しかしながら、前記特許文献1及び2には、リードフレームの熱の影響による膨張・収縮により撓むバスバーリードへの対策についての記載は全くない。
本発明の目的は、リードフレームでの多ピンの半導体装置の製造を実現することができる技術を提供することにある。
本発明の他の目的は、半導体装置の低コスト化を図ることができる技術を提供することにある。
本発明の他の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
本発明の他の目的は、半導体装置の品質の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、チップ支持面の外形サイズが半導体チップの裏面より小さなチップ搭載部と、チップ搭載部の周囲に配置された複数のリードと、チップ搭載部のチップ支持面上に搭載された半導体チップと、チップ搭載部を支持する複数の吊りリードと、チップ搭載部の外側にチップ搭載部を囲むように配置され、吊りリードと連結するバー状の共通リードとを有し、前記共通リードに第1スリットが形成されているものである。
また、本発明は、チップ搭載部、前記チップ搭載部とそれぞれ一体に形成され、スリットがそれぞれに設けられた複数の吊りリード、前記チップ搭載部の周囲に設けられた複数のリード、及び前記チップ搭載部と前記複数のリードとの間にそれぞれ位置し、前記複数の吊りリードとそれぞれ一体に形成された複数の共通リードを有するリードフレームを準備する工程、複数の電極が形成された主面を有する半導体チップを前記チップ搭載部上に搭載する工程、前記半導体チップの前記複数の電極と前記複数の共通リードとを複数の共通リード用ワイヤを介してそれぞれ電気的に接続する工程、前記半導体チップの前記複数の電極と前記複数のリードとを複数のリード用ワイヤを介してそれぞれ電気的に接続する工程、前記半導体チップ、前記チップ搭載部、前記複数の共通リード用ワイヤおよび前記複数のリード用ワイヤを樹脂で封止する工程を含むものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
吊りリードと連結するバー状の共通リードがチップ搭載部の外側にチップ搭載部を囲むように配置され、前記共通リードにスリットが形成されていることにより、熱の影響による膨張・収縮作用が共通リードに働いてもスリットによって膨張・収縮作用を緩和することができ、共通リードの膨張・収縮による撓み(変形)を低減することができる。
これによって、ワイヤ剥離の発生を防ぐことができ、共通リードへのワイヤボンディングも可能になる。その結果、リードフレームでの多ピンの半導体装置の製造を実現することができる。
さらに、リードフレームを用いて製造することで、半導体装置の低コスト化を図ることができる。
また、共通リードの膨張・収縮による撓みを低減できるため、ワイヤショートの発生を低減することができる。その結果、半導体装置の信頼性及び品質の向上を図ることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
さらに、以下の実施の形態において、その構成要素(要素ステップなども含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図2は図1のA−A線に沿って切断した構造の一例を示す断面図、図3は図1のB−B線に沿って切断した構造の一例を示す断面図、図4は図1に示す半導体装置の組み立てにおけるワイヤボンディング完了までの製造プロセスの一例を示す断面図、図5は図1に示す半導体装置の組み立てにおけるワイヤボンディング後の製造プロセスの一例を示す断面図である。また、図6Aは図1に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図、図6Bは図6Aに示す半導体装置の組み立てに用いられるリードフレームの一部を示す部分拡大平面図、図7は図1に示す半導体装置の組み立てに用いられるリードフレームの第2オフセット部の構造の一例を示す部分平面図、図8は図7のA−A線に沿って切断した構造の一例を示す断面図である。さらに、図9は図1に示す半導体装置の組み立てにおけるワイヤボンディング時のクランプ領域の一例を示す平面図、図10は図1に示す半導体装置の組み立てにおけるワイヤボンディング時のクランプ構造の一例を示す断面図、図11は図1に示す半導体装置の組み立てにおける樹脂モールディング後の構造の一例を封止体を透過して示す部分平面図である。
また、図12は本発明の実施の形態の変形例の半導体装置の組み立てに用いられるリードフレームの構造を示す断面図、図13は本発明の実施の形態の変形例の半導体装置の組み立てにおける樹脂モールディング後の構造を封止体を透過して示す部分平面図、図14は本発明の実施の形態の変形例の半導体装置の構造を示す断面図である。
本実施の形態の半導体装置は、リードフレームを用いて組み立てられる面実装型で、かつ多ピンのものであり、電源やGND等が接続される共通リードを有しているものであり、その一例として、QFP6を取り上げて説明する。
図1〜図3を用いて前記半導体装置(QFP6)の構成について説明すると、半導体チップ2を支持可能なチップ支持面1dを有し、かつこのチップ支持面1dの外形サイズが半導体チップ2の裏面2bより小さなタブ(チップ搭載部)1cと、タブ1cの周囲に配置された複数のリードと、タブ1cのチップ支持面1d上に搭載された半導体チップ2と、タブ1cを支持する複数の吊りリード1eとから成る。さらに、QFP6は、タブ1cの外側にタブ1cを囲むように配置され、かつ吊りリード1eと連結するバー状の共通リードと、半導体チップ2のパッド(電極)2cと前記リードとを電気的に接続する第1のワイヤ4aと、半導体チップ2のパッド2cと前記共通リードとを電気的に接続する第2のワイヤ4bと、半導体チップ2、第1のワイヤ4a及び第2のワイヤ4bを樹脂封止する封止体3とを有している。
また、図6A,図6Bを用いて前記半導体装置(QFP6)の構成について、別の表現で説明すると、半導体チップ2を支持可能なチップ支持面1dを有し、このチップ支持面1dの外形サイズが半導体チップ2の裏面2bより小さなチップ搭載部(タブ、ダイパッド)1cを含む。また、このチップ搭載部1cとそれぞれに一体に形成され、スリット(第1スリット1g)がそれぞれに設けられた複数の吊りリード1eを含む。また、複数のパッド(電極)2cが形成された主面2aを有し、このチップ搭載部1c上に搭載された半導体チップ2を含む。また、この半導体チップ2の周囲に設けられた複数のリード(インナリード1a)を含む。また、このチップ搭載部1cとこの複数のリード(インナリード1a)との間にそれぞれ位置し、この複数の吊りリード1eとそれぞれ一体に形成された複数のバー状の共通リード(バスバーリード、バーリード)1fを含む。また、この半導体チップ2の複数の電極2cとこの複数のリード(インナリード1a)とをそれぞれ電気的に接続する複数のワイヤ(第1のワイヤ4a、リード用ワイヤ)4を含む。また、この半導体チップ2の複数の電極2aとこの複数のバー状の共通リード1fとをそれぞれ電気的に接続するワイヤ(第2のワイヤ4b、共通リード用ワイヤ)4を含む。また、この半導体チップ2、チップ搭載部1c、および複数のワイヤ(第1のワイヤ4a、第2のワイヤ4b)4を封止する封止体3を含む。さらに、この複数のリード(インナリード1a)とそれぞれに一体に形成され、この封止体3からそれぞれ露出する複数のアウタリード1bを含んでいる。
なお、前記複数のリードのそれぞれは、封止体3の内部に埋め込まれる複数のインナリード1aと、封止体3の外部に露出する外部端子であり、かつガルウィング状に曲げ成形された複数のアウタリード1bとを有しており、インナリード1aとアウタリード1bは一体に繋がっている。
また、QFP6では、図6A,図6Bに示すように、タブ1cと複数のインナリード1aの先端との間の領域にバー状の細長い共通リードであるバーリード1fが設けられている。
また、本実施の形態におけるスリット(貫通孔、穴)は、リードフレーム(吊りリード1e)1の一部を排除した構成を指しており、これにより、リードフレーム1にかかる応力を緩和する効果がある。
また、本実施の形態では、バー状の共通リード(バーリード)1fの幅が、吊りリード1eの幅(第1スリット1g及び第2スリット1nを含む総幅)よりも細く形成されている。そのため、半導体チップ2のパッド(電極)2cと、これに対応するインナリード1aとを電気的に接続する第1のワイヤ4aの長さを、共通リード1fの幅が吊りリード1eの幅よりも太い場合に比べ、短くすることができる。この結果、信号の伝搬速度を高速化することができる。また、樹脂封止工程においてワイヤ4が樹脂で流されることで生じるワイヤの短絡不良を抑制できる。
バーリード1fは、電源やGND等の共通化を図ることができるパッド2cのワイヤ4を複数接続可能なリードである。また、バーリード(共通リード、バスバーリード)1fの両端部は、隣合う吊りリード1eと一体に形成されている。したがって、電気的特性の向上を目的として電源やGND用のパッドを多数必要とする半導体チップ2においては、増加した電源やGND等のパッドからの信号をパッケージ内で共通化することで、パッド数と比較してリード(インナリード、アウタリード)の数を低減させることができるので、パッケージサイズが大きくなるのを抑制するための手段として非常に有効である。
QFP6においてバーリード1fは、半導体チップ2の4つの辺のそれぞれに対応して4本設けられており、各辺においてそれぞれ複数のインナリード1aの先端の配列方向に沿って延在しているとともに、それぞれのバーリード1fの両端が半導体チップ2の主面2aの対角線方向に沿って設けられた吊りリード1eに連結している。したがって、バーリード1fはタブ1cの周囲に、四角形の枠状に形成されている。
バーリード1fが四角形の枠状に形成されていることで、電源またはGNDのワイヤ4を4方向に対して接続することができる。さらに、4方向のモールド樹脂の流動バランスをほぼ均一にすることができる。
また、QFP6では、図6A,図6Bに示すように、各バーリード1fに第1スリット1gが形成されている。すなわち、バーリード1fの吊りリード1eとの第1連結部1jに第1スリット1gが形成されている。
吊りリード1eには応力を緩和する手段として、複数のスリット(第1スリット1g、第2スリット1n)が形成されているが、第1スリット1gについて、詳細に説明すると、以下の通りである。すなわち、図6Bに示すように、第1スリット1gは、吊りリード1eにおいて、共通リード(バーリード、バスバーリード)1fの端部が連結される部分にまで延在するように設けられている。言い換えれば、応力を緩和する手段であるスリット(第1スリット1g)は、吊りリード1eにおいて、図6Bの2点鎖線L(仮想線)で示した共通リード1fの延長線上に形成されている。
また、本実施の形態におけるスリット(貫通孔、穴)は、吊りリード1eを部分的に切り取った構成である。詳細に説明すると、図3に示すように、吊りリード1eの主面(半導体チップ2の主面2aと同じ側の面)から裏面(半導体チップ2の裏面2bと同じ側の面)に向かって貫通する貫通孔(穴)である。
このように、吊りリード1eと連結するバーリード1fがタブ1cの外側にタブ1cを囲むように配置され、かつバーリード1fの吊りリード1eとの第1連結部1jに第1スリット1gが形成されていることにより、熱の影響による膨張・収縮(熱歪み)作用がバーリード1fに働いても第1スリット1gが設けられていることで膨張・収縮作用を緩和することができる。
簡略すれば以下のとおりである。すなわち、共通リード1fがワイヤボンディング工程において、加熱されたボンディングステージ10の熱の影響により共通リードが膨張したとしても、吊りリード1eにおいて共通リード(バーリード、バスバーリード)1fの端部が連結される部分にスリット(第1スリット1g)が形成されているため、吊りリード1eが変形し、吊りリード1eの膨張を妨げない。
これにより、バーリード1fが変形することを低減することができ、吊りリード1eを介して連結するタブ1cの変動も低減することができる。
また、インナリード1aの先端のワイヤ接合領域の外側箇所に、インナリード1aのばたつきや変形を防ぐためのリング状の薄膜のテープ材1qが貼り付けられている。
本実施の形態のQFP6は、小タブ構造(半導体チップ2の外形寸法よりも小さいタブ1c)のものであり、したがって、搭載される半導体チップ2の大きさに汎用性を持たせることができるとともに、耐リフロー性を向上できる。
また、QFP6の組み立ての際に、例えば、銅合金から成るリードフレーム(図6A,図6B参照)1を用いて組み立てられるものである。したがって、タブ1c、複数のインナリード1a及びアウタリード1b、4本の吊りリード1e及びバーリード1fは、銅合金から成る。さらに、複数のインナリード1a及び4本のバーリード1fのそれぞれにおいて、ワイヤ4が接続される領域には、銀めっきが施され、めっき膜(めっき層)1f’が形成されている。
めっき膜(めっき層)1f’が形成されていることで、金から成るワイヤ4と銅から成るインナリード1aとの接続性を向上することができる。また、図示しないが、インナリード1aの先端部(ワイヤ4)が接続される部分にも、同様に銀めっきが施され、めっき膜(めっき層)1f’が形成されている。
また、半導体チップ2は、例えば、シリコンから成り、その主面2aに電極となる複数のパッド2cが形成されている。裏面2bはダイボンド材を介してタブ1cに接合しており、半導体チップ2はタブ1cによって支持されている。
また、第1のワイヤ4aや第2のワイヤ4bを含むワイヤ4は、例えば、金線である。さらに、封止体3を形成する封止用樹脂は、例えば、熱硬化性のエポキシ系樹脂である。次にQFP6の他の特徴部分について説明する。
図3及び図6A,図6Bに示すように、QFP6においては、4本それぞれの吊りリード1eのバーリード1fとの第1連結部1jより内側箇所に、曲げ加工によって第1オフセット部1mが形成されている。
この第1オフセット部1mが形成されたことにより、バーリード1fの熱歪みや熱変形によるタブ1cのロケーション(位置)の変動を防止することができる。すなわち、バーリード1fにおいて熱歪みや熱変形が生じても、その影響が第1オフセット部1mで緩和・吸収されるためタブ1cには伝わらず、その結果、タブ1cのロケーション(位置)の変動を防止できる。
さらに、第1オフセット部1mが形成されたことにより、半導体チップ2の厚さが異なるチップ厚相違品に対して汎用性を持たせることができる。すなわち、第1オフセット部1mのオフセット量を調整することで、半導体チップ2の上側と下側のレジンの量を調整することができ、レジンバランスを調整することが可能になる。
ここで、第1オフセット部1mと共通リード(バーリード、バスバーリード)1fとの位置関係の詳細について、以下に説明する。図15は、本発明の実施の形態においてオフセット無しのリードフレームを用いた場合のモールド金型による金型クランプ時の構造の一例を示す部分断面図である。
まず、吊りリード1eに第1オフセット部1mが形成されていないリードフレーム1を使用した場合、図15に示すように、モールド金型14(樹脂成形金型)における上型14aのキャビティ面14bから半導体チップ2の主面2aまでの間隔Xは、モールド金型14(樹脂成形金型)における下型14cのキャビティ面14dからタブ1cの裏面までの間隔Yよりも狭くなる。
そのため、樹脂封止工程において、タブ1cの裏面側に回り込む樹脂の量が、半導体チップ2の主面2a上に回り込む樹脂の量よりも多くなり、レジンバランスにばらつきが生じる。このレジンバランスのばらつきにより、半導体チップ2を搭載したタブ1cが上方に押し上げられてしまい、ワイヤ4の一部が封止体3の上面から露出する問題、又はワイヤ4が断線する問題が発生する。
そこで、本実施の形態では、図3及び図6A,図6Bに示すように、吊りリード1eに第1オフセット部1mを形成している。簡略すれば、吊りリード1eの主面から裏面に向かって折り曲げ加工を施している。これにより、レジンバランスをほぼ均一にすることができる。
ここで、本実施の形態では、この第1オフセット部1mが、吊りリードにおいて共通リード1fの端部が連結されている部分よりもタブ1c側に形成されている。これは、タブ1cと共通リード1fとの間に第1オフセット部1mが形成されていることで、共通リード1fにおいて熱歪みや熱変形が生じても、その影響が第1オフセット部1mで緩和・吸収されるためタブ1cには伝わり難くなる。この結果、タブ1cのロケーション(位置)の変動を抑制できる。
なお、第1オフセット部1mのオフセット量は、例えば、0.24mmである。
また、QFP6では、図6A,図6Bに示すように、複数のインナリード1aのうち、バーリード1fに繋がる複数のインナリード1aを有している。バーリード1fに繋がる複数のインナリード1aは、第1インナリード1hと、この第1インナリード1hと隣接する第2インナリード1iと、バーリード1f側の端部において第1インナリード1hと第2インナリード1iを連結する第2連結部1rとを有している。
すなわち、バーリード1fに繋がるインナリード1aは、第1インナリード1hと第2インナリード1iと第2連結部1rから成り、この第2連結部1rは、第1インナリード1h及び第2インナリード1iそれぞれのバーリード1f側の先端とバーリード1fとの間に配置されている。
このように第1インナリード1hと第2インナリード1iを連結する第2連結部1rが、それぞれのインナリード1aのバーリード1f側の先端とバーリード1fとの間に配置されていることにより、ここではインナリード1aの先端が先細りとなる領域であるため、第2連結部1rを設けたことで第1インナリード1hや第2インナリード1iの先端側の剛性を確保することができる。
また、図6A,図6Bに示すように、第1インナリード1hと第2インナリード1iそれぞれの外側(アウタリード側)の端部は、互いに分岐しており、バーリード1f側のように連結していない。
これにより、樹脂封止工程において、第1インナリード1hと第2インナリード1iが形成された領域と、他のインナリード1aが形成された領域を通過するモールド樹脂の流動性(流速)をほぼ均等にすることができる。すなわち、分岐された第1インナリード1hと第2インナリード1iとの間からモールド樹脂が他のインナリード1aの間を流れる樹脂とほぼ均一に流れ込むため、モールド樹脂の流動性をほぼ均等に確保することができ
る。これによって、ワイヤ流れ、タブ1cの変形、ボイドの発生等を防ぐことができる。
また、図3及び図6A,図6Bに示すように、4本の吊りリード1eのそれぞれには、バーリード1fとの第1連結部1jより外側箇所に第2スリット1nが形成されている。これにより、樹脂注入時に流れ込むモールド樹脂の流速を均等にしてワイヤ流れ、タブ1cの変形、ボイドの発生等を防ぐことができる。
詳細に説明すると、4本の吊りリード1eはタブ1cを支持するために設けられている。しかしながら、本実施の形態のように、タブ1cの外形寸法(サイズ)が半導体チップ2の外形寸法(サイズ)よりも小さい場合(小タブ構造)、それぞれの吊りリード1eの長さも、タブ1cの外形寸法が半導体チップ2の外形寸法よりも大きい場合(大タブ構造)に比べ、長くなる。吊りリード1eの形状を、単に細長くした場合、樹脂封止工程において、樹脂の注入圧力により吊りリード1eに撓みが生じ、タブのロケーション(位置)の変動が生じる。
そこで、図6A,図6Bに示すように、吊りリード1eの幅を太く形成することで、吊りリード1eの剛性を向上させている。さらに、吊りリード1eには、図3及び図6A,図6Bに示すように、第2スリット(貫通孔、穴)1nが形成されている。この理由は、以下の通りである。
本実施の形態のリードフレーム1が、例えば、銅合金から成る薄板部材であり、リードフレーム1とモールド樹脂(封止体3、レジン)との密着性が、例えばシリコンから成る半導体チップ2とモールド樹脂との密着性に比べ、低い。そのため、単に吊りリード1eの幅を太く形成すると、樹脂封止工程により形成された封止体3とリードフレーム(特に、吊りリード1e)との界面で剥離が発生し、半導体装置の信頼性が低下する。そこで、吊りリード1eにスリット(第2スリット1n)を形成しておくことで、スリット内に形成された樹脂がアンカー効果となって、封止体3とリードフレーム(吊りリード1e)1との密着性を向上することができる。また、吊りリード1eにスリットを設けることで、平面形状が四角形から成る半導体チップ2の各辺近傍のリードの密度と、半導体チップ2の角部近傍のリードの密度をほぼ均一にすることができる。これにより、吊りリード1e付近を流れるときの樹脂の流速と、複数のリード(インナリード1a)付近を流れるときの樹脂の流速を、ほぼ均一にすることができるため、それぞれの流速に大きな差が生じず、レジンバランスの低下を抑制できる。
ここで、上記したレジンバランスの低下を抑制することにのみ着目すれば、図6Aに示すそれぞれのスリット(第1スリット1g、第2スリット1n)よりも大きなスリットを1つだけ、吊りリード1eに形成してもよい。しかしながら、本実施の形態のように、タブ1cの外形寸法(サイズ)が半導体チップ2の外形寸法(サイズ)よりも小さい場合、それぞれの吊りリード1eの長さも、大タブ構造に比べ、長くなる。そのため、このような小タブ構造のリードフレーム1において、大きな1つのスリットを吊りリード1eに形成した場合、吊りリード1eの剛性が低下する可能性がある。そこで、図6Aに示すように、スリットを複数個に分けて、吊りリード1eに形成することで、吊りリード1eの剛性が低下するのを抑制できる。
なお、スリット(第1スリット1g、第2スリット1n)は、このスリットにより分割された吊りリード1eのそれぞれの幅よりも太い幅を有している。これにより、分割された吊りリード1eのそれぞれの形状を、隣接するインナリード1aの形状に合わせることができる。そのため、インナリード1aから吊りリード1e(又は、吊りリード1eからインナリード1a)に向かって流れる樹脂の流速が大きく変動するのを抑制できる。
また、バーリード1fの表面には、ワイヤ4の圧着用に銀めっきを施すことで、めっき膜(めっき層)1f’が形成されているが、バーリード1f全面には施さず、それぞれの一部(例えば、図6A,図6Bのバーリード1fにおける外側の部分)に形成している。前記銀めっきは、モールド樹脂と密着性が低いが、図6A,図6Bに示すように、バーリード1fにおいて全面ではなくワイヤ4が接続される領域にのみめっき膜1f’を形成しておくことで、モールド樹脂とバーリード1fとの密着性を向上することができ、半導体装置の信頼性及び品質の向上を図ることができる。
すなわち、銀めっきとモールド樹脂の密着性は、銅合金から成るリードフレーム1とモールド樹脂との密着性よりも低いが、ワイヤ4が接続される領域にのみ形成することで、モールド樹脂とリードフレーム(共通リード1f)1との密着性の低下を抑制できる。
図7に示すように、四角形の枠状に配置された4本のバーリード1fのうち、両端以外の部分でインナリード1aの先端と繋がっていないバーリード1fには、図8に示すような第2オフセット部1pが形成されている。
この第2オフセット部1pは、ワイヤボンディング時に、クランパ11(図4及び図10参照)によってインナリード1aがクランプされた際の歪み逃げである。すなわち、図9に示すように、ワイヤボンディング時にはバーリード1fはクランパ11によってクランプされず、インナリード1aのみがクランプされる。その際、インナリード1aのクランプ時には、4本のバーリード1fのうち、インナリード1aと連結されているバーリード1fは固定されているため、歪みの影響を受けにくく、その結果、インナリード1aと繋がっていないバーリード1fに歪みが集中してバーリード1fが変形し、図10に示すボンディングステージ10からこのバーリード1fが浮いてしまう。
したがって、バーリード1fの浮き対策として、両端以外の部分でインナリード1aと繋がっていないバーリード1fには、図8に示すようなオフセット加工を施すことにより、ワイヤボンディング時にこのバーリード1fをボンディングステージ10に密着させることができる。つまり、バーリード1fとボンディングステージ10の密着性を確保できる。
なお、オフセット加工を施す箇所の一例としては、バーリード1fのインナリード1aと繋いでいない領域に第2オフセット部1pを形成することが好ましく、図7に示す例では、バーリード1fの両端付近のやや内寄りに形成されている。
また、本実施の形態のQFP6では、両端以外の部分でインナリード1aの先端と繋がっていないバーリード1fは、4本のバーリード1fのうちの1本である。
なお、図8に示すバーリード1fの第2オフセット部1pのオフセット量(T)は、例えば、コイニングで形成可能な0.05mm程度である。したがって、バーリード1fの第2オフセット部1pのオフセット量(0.05mm)は、吊りリード1eの第1オフセット部1mのオフセット量(0.24mm)よりも遥かに小さい。
また、QFP6では、バーリード1fのインナリード1aと繋いでいない領域のインナリード1aは、信号用のリード群であり、この領域には外部と接続するリード群が配置されている。したがって、この領域ではバーリード1fとインナリード1aの連結が困難となっている。
また、図2に示すようにQFP6では、隣接するインナリード1a、またはバーリード1fとインナリード1aに接続される隣接するワイヤ4において、それらのループ高さが異なっている。すなわち、QFP6では、バーリード1fを越えてインナリード1aにワイヤ4(第1のワイヤ4a)を接続するため、ワイヤ長が長くなり、ワイヤタッチの不良が起こり易い。
したがって、隣接するワイヤ間でそのループ高さを変えることでワイヤタッチの発生を防ぐことができる。
次に、本実施の形態のQFP6の組み立てを、図4及び図5に示すプロセスフロー図にしたがって説明する。
まず、図4のステップS1に示すリードフレーム準備を行う。リードフレーム1は、図6A,図6Bに示すように、小タブであるタブ1cの周囲に4本のバーリード(共通リード)1fが設けられており、それぞれ両端部で吊りリード1eと連結しているとともに、吊りリード1eとの第1連結部1jに第1スリット1gが形成されている。
詳細に説明すると、図6A,図6Bに示すように、チップ搭載部(タブ、ダイパッド)1cと、このチップ搭載部1cとそれぞれ一体に形成され、スリット(第1スリット1g)がそれぞれに設けられた複数の吊りリード1eと、このチップ搭載部1cの周囲に設けられた複数のリード(インナリード1a)と、このチップ搭載部1cとこの複数のリード(インナリード1a)との間にそれぞれ位置し、この複数の吊りリード1eとそれぞれ一体に形成された複数の共通リード(バーリード、バスバーリード)1fと、を含むリードフレーム1を準備する。
さらに、このリードフレーム1において、応力を緩和する手段であるスリット(第1スリット1g)は、この吊りリード1eにおいて共通リード1fの端部が連結される部分に設けられている。言い換えれば、応力を緩和する手段であるスリット(第1スリット1g)は、吊りリード1eにおいて、図6Bの破線(仮想線)で示した共通リード1fの延長線上に形成されている。
また、各インナリード1a上において、それぞれのワイヤ接合部の外側の領域にリング状のテープ材1qが貼り付けられている。
また、4本のバーリード1fのうち、3本のバーリード1fについては、それぞれの端部ではなく中央付近にて、第2連結部1rを介して複数のインナリード1aと連結しており、それ以外の1本のバーリード1fについては、その中央付近においてはインナリード1aと連結していない。この中央付近にてインナリード1aと連結していないバーリード1fには、図8に示すような第2オフセット部1pが形成されている。
また、バーリード1f側の先端が第2連結部1rによって連結されるとともに、第2連結部1rを介してバーリード1fに連結した複数のインナリード1aは、バーリード1fと反対側の先端でそれぞれ分岐している。
また、各吊りリード1eには、バーリード1fとの第1連結部1jの内側に第1オフセット部1mが形成されている。
なお、リードフレーム1は、例えば、銅合金から成る薄板部材である。
その後、図4のステップS2に示すダイボンディングを行う。まず、タブ1c上にポッティングノズル7から銀ペースト5を塗布する。塗布後、吸着式のコレット8によって半導体チップ2の主面2aを吸着保持しながら搬送してタブ1c上に配置し、半導体チップ2を銀ペースト5によってタブ1cに固着する。各吊りリード1eには、図6A,図6Bに示すように、第1オフセット部1mがバーリード1fとの第1連結部1jよりも内側(タブ1c側)に形成されているため、相対的に大きいサイズの半導体チップ2をタブ1c上に搭載する場合、半導体チップ2の外縁を保持するような角錐形状から成るコレットを使用した場合、コレットの一部が第1オフセット部1mと接触する恐れがある。しかしながら、本実施の形態のように、吸着式のコレット8を使用すれば、半導体チップ2の主面2aのみの保持により搬送することができるため、半導体チップ2をタブ1cに搭載するためにコレット8を降下させても、コレット8の一部が第1オフセット部1mと接触することはない。
その後、ステップS3に示すワイヤボンディングを行う。まず、図10に示すようにボンディングステージ10上にリードフレーム1を載置し、続いて、半導体チップ2の裏面2bを吸着孔10aを介して真空排気し、ボンディングステージ10上に半導体チップ2を吸着固定するとともに、リードフレーム1の上方からクランパ11のクランプ部11aによってインナリード1aのテープ材1q上を押さえ付けてリードフレーム1を固定する。クランパ11のクランプ部11aは、リング状のテープ材1qをその全周に亘って上から押さえ付ける。
簡略すれば、このワイヤボンディング工程では、加熱されたボンディングステージ10上に半導体チップ2を搭載したリードフレーム1を配置し、複数のリード(インナリード1a)のそれぞれをクランパ11で押さえた状態で行われる。
ここで、共通リード1fをクランパ11で押さえない理由は、図9及び図10に示すように、クランパ11の形状が、リードを押さえ付ける部分がリング状に形成されていることにある。そして、このような形状のクランパ11で共通リード1fを押さえてしまうと、インナリード1aの先端部(ワイヤ接続領域)がクランパ11で覆われてしまい、半導体チップ2の複数のパッド(電極)2cと複数のインナリード1aとをワイヤ(第1のワイヤ4a、リード用ワイヤ)4で接続することが困難となる。
これによって全てのインナリード1aが、ワイヤボンディング時にクランプ部11aによってクランプされる。その際、図9及び図10に示すように、バーリード1fは4本ともクランプされない。
この状態で図4に示すようにキャピラリ9を用いてワイヤボンディングを行う。ここでは、例えば、図10に示すように半導体チップ2の信号用のパッド2cと信号用のインナリード1aとを第1のワイヤ4aによって電気的に接続し、一方、半導体チップ2の電源用(またはGND用)のパッド2cとバーリード1fとを第2のワイヤ4bによって電気的に接続する。
その際、隣接するインナリード1a、またはバーリード1fとインナリード1aに接続される隣接するワイヤ4において、それらのループ高さを変えてワイヤボンディングを行う。このように隣接するワイヤ間でそのループ高さを変えることでワイヤタッチの発生を防ぐことができる。
本実施の形態では、上記したワイヤタッチの発生を考慮して、半導体チップ2の電源用(またはGND用)のパッド2cとバーリード1fとをループ高さの低いワイヤ(第2のワイヤ4b、共通リード用ワイヤ)によって電気的に接続した後、半導体チップ2の信号用のパッド2cと信号用のインナリード1aとをループ高さの高いワイヤ(第1のワイヤ4a、リード用ワイヤ)によって電気的に接続している。
また、QFP6では、4本のバーリード1fのうち3本は、それらの中央付近でインナリード1aと連結している。したがって、ワイヤボンディング工程で、これらの3本のバーリード1fは熱歪みによる変形は起こりにくいが、中央付近でインナリード1aと連結していないバーリード1fについては熱歪みが集中し易く変形し易い。しかしながら、中央付近でインナリード1aと連結していないバーリード1fには、図8に示すような第2オフセット部1pが形成されているため、ワイヤボンディング時にバーリード1fをボンディングステージ10に密着させることができる。
本実施の形態の半導体装置(QFP6)の組み立てでは、バーリード1fの吊りリード1eとの第1連結部1jに第1スリット1gが形成されていることにより、ワイヤボンディング時に熱の影響による膨張・収縮(熱歪み)作用がバーリード1fに働いても第1スリット1gによって膨張・収縮作用を緩和することができる。
その結果、バーリード1fの膨張・収縮による撓み(変形)を低減することができ、ワイヤ剥離の発生を防ぐことができる。
その後、図5のステップS4に示す樹脂モールディングとベークを行う。ここでは、半導体チップ2、バーリード1f、複数のインナリード1a及び複数のワイヤ4を封止用樹脂によってモールディング等で樹脂封止して図11に示すような封止体3を形成する。
その後、ステップS5に示す外装めっき形成を行う。ここでは封止体3から露出するアウタリード1bに対して外装めっき12を形成する。
その後、ステップS6に示す切断成形を行う。ここでは、アウタリード1bの切断と曲げ成形を行ってQFP6の組み立てを完了する。
ここで、本実施の形態のQFP6においてバーリード1fの吊りリード1eとの第1連結部1jに形成された第1スリット1gの重要性について説明する。
QFP6にバーリード1fを適用する場合、バーリード1fの吊りリード1eとの連結部にスリットが形成されていないと、以下の点で半導体装置(QFP6)の製造が困難であることを本願発明者は見出した。すなわち、小タブ構造を採用したことで、吊りリード1eの長さが長くなり、その結果、吊りリード1eが撓み易くなるが、この対策の1つとして、吊りリード1eの幅を太くして剛性を高くすることが考えられる。
一方で、電気的特性の向上を目的として電源やGND用のパッドを多数必要とする半導体チップにおいては、外部端子の数が増加し、パッケージサイズも大きくなってしまう。そこで、パッケージサイズが大きくなるのを抑制するため、バーリード1fが必要となってくる。この時、バーリード1fはワイヤボンディングの際、治具(クランパ11)で押さえられないため、吊りリード1eにその両端が固定されており、これによって、バーリード1fの安定性を確保している。
しかしながら、銅合金等の金属から成るリードフレーム1は、熱の影響により膨張し易く、そのため、バーリード自体もその両端が膨張作用により伸びるが、この時、吊りリード1eは剛性を向上させるために太く形成されており、バーリード1fが膨張により伸びようとするのを阻害してしまう。
その結果、バーリード1fが撓むことになる。
したがって、バーリード1fの吊りリード1eとの第1連結部1jに第1スリット1gを形成しておくことで、膨張したバーリード1fを開放することが可能になり、バーリード1fが撓む(変形する)ことを防止できる。すなわち、リードフレーム1を用いた多ピンの半導体装置(QFP6)の製造において、バーリード1fの吊りリード1eとの第1連結部1jに第1スリット1gを形成しておくことが重要となる。
このように本実施の形態のQFP6では、吊りリード1eと連結するバーリード1fがタブ1cの外側にタブ1cを囲むように配置され、かつバーリード1fの吊りリード1eとの第1連結部1jに第1スリット1gが形成されていることにより、熱の影響による膨張・収縮(熱歪み)作用がバーリード1fに働いても第1スリット1gによって膨張・収縮作用を緩和することができる。
これによって、バーリード1fの膨張・収縮による撓み(変形)を低減することができ、ワイヤ剥離の発生を防ぐことができる。
さらには、吊りリード1eを太く形成すると、バーリード1fが膨張により伸びようとするのを阻害するだけでなく、吊りリード1e付近において流れる樹脂の流動性(流速)が、複数のインナリード1aが配置されている領域と異なるため、形成される封止体3の内部にボイドが形成され易くなる。
しかしながら、本実施の形態のように第1スリット1gを形成しておくことで、吊りリード1eの太さをインナリード1aの太さとほぼ同じ太さに形成することができるため、インナリード1a部や吊りリード1e部において流れる樹脂の流動性(流速)をほぼ均等にすることができ、ボイドの発生を抑制することができる。
したがって、バーリード1fへのワイヤボンディングも可能になる。
その結果、リードフレーム1を用いた多ピンのQFP6の製造を実現することができる。
さらに、リードフレーム1を用いて製造することで、QFP6の低コスト化を図ることができる。
また、バーリード1fの膨張・収縮による撓みを低減できるため、ワイヤショートの発生を低減することができる。その結果、QFP6の信頼性及び品質の向上を図ることができる。
次に、図12〜図14に示す本実施の形態の変形例について説明する。
図14は本実施の形態の変形例の半導体装置を示しており、図12に示すように、チップ搭載部の大きさが半導体チップ2より大きな大タブ1u構造のQFP13を示すものである。
このQFP13では、大タブ1uの半導体チップ2から迫り出した迫り出し部1wを共通リードとするものであり、この大タブ1uの迫り出し部1wに電源やGND等のワイヤ4を接続してリードの共通化を図っている。
すなわち、変形例のQFP13は、図1〜図3に示すQFP6において、バーリード1fの熱歪みによる変形を完全に抑制するためにバーリード1fを削除したものであり、バーリード1fの代わりとして、大タブ(半導体チップ2の外形寸法よりも大きいタブ)1uを採用し、その迫り出し部1wを共通リードとしてこの迫り出し部1wに電源やGND等のワイヤ4を接続するものである。
その際、銅合金から成るリードフレーム1と封止用樹脂との密着性は、シリコンから成る半導体チップ2と封止用樹脂との密着性に比べ低く、大タブ1uと封止用樹脂との界面において剥離が生じ易い。そのため、大タブ1uだと、大タブ1uと封止用樹脂の接触面積が大きくなって半導体チップ2と封止用樹脂の接触面積が小タブ構造に比べ低くなるため、上記の剥離不良の問題はより顕著となる。そこで、図12及び図13に示すように、大タブ1uに、複数の貫通孔1vを形成してこの貫通孔1vに封止用樹脂を通し、半導体チップ2と封止用樹脂とが接触する領域を向上させることで、大タブ1uを採用したとし
ても封止用樹脂と大タブ1uとの界面において生じる剥離の問題を抑制するものである。
また、図示していないが、大タブ1uにおいて、ワイヤ4が接続される領域には銀めっきが施され、めっき膜(めっき層)が形成されている。銀めっきは、モールド樹脂との密着性が相対的に低いため、タブの全面には施さないことで、モールド樹脂と大タブ1uとの密着性を向上することができ、半導体装置の信頼性及び品質の向上を図ることができる。
変形例のQFP13では、前記バーリード1fが設けられていないため、電源またはGND用の第2のワイヤ4bの接続部(迫り出し部1w)が撓むのを防止できる。
さらに、図13に示すように一部のインナリード1aの先端を大タブ1uに連結することで、大タブ1uが固定されるため、大タブ1uが水平方向に回転することを防止できる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、4本のバーリード1fのうちそれぞれの中央付近でインナリード1aと連結するバーリード1fの数が3本の場合を例に挙げたが、それぞれの中央付近でインナリード1aと連結するバーリード1fの数は、3本に限定されるものではなく、3本以外であってもよい。
また、前記実施の形態では、吸着式のコレット8により半導体チップ2を吸着保持することについて説明したが、これに限定されるものではなく、半導体チップ2の外形寸法がバーリード1fから見て相対的に小さい場合には、半導体チップ2を保持する部分が角錐形状から成るコレットを使用してもよい。
また、前記実施の形態では、小タブ構造の半導体装置について説明したが、これに限定されるものではない。例えば、共通リード(バーリード、バスバーリード)1fの撓みを抑制することにだけ着目すれば、図16に示すような、半導体チップ2のチップ支持面1dの外形寸法(サイズ)が半導体チップ2の裏面2bより大きなチップ搭載部(タブ、ダイパッド)1cを含むリードフレーム1を使用し、図17及び図18に示すような半導体装置としてもよい。
また、前記実施の形態では、吊りリード1eにおいて、共通リード1fの端部が連結される部分にスリット(第1スリット1g)を設けることで、共通リード1fがボンディングステージ10の熱の影響により撓むのを抑制することについて説明したが、これに限定されるものではない。例えば、図19、図20、及び図21に示すように、共通リード(バーリード、バスバーリード)1fの一部(中央部)に応力を緩和する手段であるスリット(貫通孔、穴)1sを設けたリードフレーム1を使用しても良い。この場合、共通リード1fにおいてワイヤ(第2のワイヤ4b、)4を接続できる領域が、前記実施の形態に比べ小さくなる。しかしながら、半導体チップ2のパッド(電極)2aの数が前記実施の形態よりも少ない場合には、図22、図23及び図24に示すように、スリット(第3スリット1s)の脇にワイヤ4を接続することで対応できる。尚、図24では、スリット(第3スリット1s)の脇にワイヤ4を接続されていることが確認しやすいように、半導体
チップ2のパッド2aとインナリード1aと接続されるワイヤ4の本数を省略している。
また、前記実施の形態では、図6Bの2点鎖線L(仮想線)で示すように、スリット(第1スリット1g)が、吊りリード1eにおいて、共通リード1fの延長線上に形成されることについて説明したが、これに限定されるものではない。ワイヤボンディング工程におけるボンディングステージ10の熱が、前記実施の形態で使用する温度よりも低い場合には、共通リード1fの膨張が前記実施の形態に比べて起き難くなる。そのため、例えば、図25に示すように、スリット(第1スリット1g)は、吊りリード1eにおいて、共通リード1fの延長線L上よりもタブ1cから遠い位置に形成されていても良い。
また、前記実施の形態及び変形例では、吊りリード1e又は共通リード1fに応力を緩和する手段としてスリットを形成することについて説明したが、これに限定されるものではない。例えば、図26に示すように、共通リード1fの一部、又は図27に示すように、共通リードの両端部を蛇行形状としてもよい。このような構成でも、熱の影響で共通リード1fが膨張したとしても、蛇行部1tが縮むことから、共通リード1fの撓みを抑制できる。
また、前記実施の形態では、複数のアウタリード1bが封止体3の側面から突出するQFP型の半導体装置及びその製造方法に本願発明の構成を適用する場合について説明したが、これに限定されるものではなく、例えば、図28(a)、図28(b)、及び図28(c)に示すように、タブ1c及び共通リード1fが封止体3の内部に位置し、複数のリード(アウタリード1b)のみ封止体3の下面(実装面、裏面)から露出するQFN(Quad Flat Non-leaded Package)15型の半導体装置に適用してもよい。
また、平面形状が四角形から成る封止体3の4辺に沿って複数のリードを配置するQFP型の半導体装置及びその製造方法に本願発明の構成を適用する場合について説明したが、これに限定されるものではなく、例えば、図29(a)、図29(b)、及び図29(c)に示すように、タブ1c及び共通リード1fが封止体3の内部に位置し、封止体3の2辺に沿って複数のリードを配置するSOP(Small Outline Package)16型、または図30(a)、図30(b)、及び図30(c)に示すように、SON(Small Outline Non-leaded Package)17型の半導体装置に適用してもよい。
さらに、これに限定されるものではなく、図31(a)、図31(b)、及び図31(c)に示すように、タブ1c、共通リード1f及び複数のリード(アウタリード1b)が封止体3の下面(実装面、裏面)から露出するQFN(Quad Flat Non-leaded Package)18型の半導体装置に適用してもよい。また、図32(a)、図32(b)、及び図32(c)に示すように、タブ1c、共通リード1f及び複数のリード(アウタリード1b)が封止体3の下面(実装面、裏面)から露出するSON(Small Outline Non-leaded Package)19型の半導体装置に適用してもよい。
本発明は、リードフレームを用いて組み立てられる電子装置及びその組み立てに好適である。
本発明の実施の形態の半導体装置の構造の一例を示す平面図である。 図1のA−A線に沿って切断した構造の一例を示す断面図である。 図1のB−B線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置の組み立てにおけるワイヤボンディング完了までの製造プロセスの一例を示す断面図である。 図1に示す半導体装置の組み立てにおけるワイヤボンディング後の製造プロセスの一例を示す断面図である。 図1に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。 図6Aに示す半導体装置の組み立てに用いられるリードフレームの一部を示す部分拡大平面図である。 図1に示す半導体装置の組み立てに用いられるリードフレームの第2オフセット部の構造の一例を示す部分平面図である。 図7のA−A線に沿って切断した構造の一例を示す断面図である。 図1に示す半導体装置の組み立てにおけるワイヤボンディング時のクランプ領域の一例を示す平面図である。 図1に示す半導体装置の組み立てにおけるワイヤボンディング時のクランプ構造の一例を示す断面図である。 図1に示す半導体装置の組み立てにおける樹脂モールディング後の構造の一例を封止体を透過して示す部分平面図である。 本発明の実施の形態の変形例の半導体装置の組み立てに用いられるリードフレームの構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の組み立てにおける樹脂モールディング後の構造を封止体を透過して示す部分平面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す断面図である。 本発明の実施の形態においてオフセット無しのリードフレームを用いた場合のモールド金型による金型クランプ時の構造の一例を示す部分断面図である。 本発明の実施の形態において大タブを採用した半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。 図16に示すリードフレームを用いた半導体装置の組み立てにおける樹脂モールディング後の構造の一例を封止体を透過して示す部分平面図である。 図17に示す半導体装置の構造の一例を示す断面図である。 本発明の実施の形態において共通リードにスリットが設けられたリードフレームの構造の一例を示す部分平面図である。 図19のA−A線に沿って切断した構造の一例を示す断面図である。 図19に示すリードフレームにおけるスリット形成箇所の構造の一例を示す拡大部分平面図である。 図19に示すリードフレームを用いた半導体装置の組み立てにおける樹脂モールディング後の構造の一例を封止体を透過して示す部分平面図である。 図22のA−A線に沿って切断した構造の一例を示す断面図である。 図22に示す構造におけるスリット形成箇所の構造の一例を示す拡大部分平面図である。 本発明の実施の形態における共通リードへの応力を緩和する手段の変形例の構造を示す拡大部分平面図である。 本発明の実施の形態のリードフレームにおける共通リードへの応力を緩和する手段の変形例の構造を示す部分平面図である。 本発明の実施の形態のリードフレームにおける共通リードへの応力を緩和する手段の変形例の構造を示す部分平面図である。 本発明の実施の形態の変形例の半導体装置(QFN)の構造を示す図であり、(a)は平面図、(b)は断面図、(c)は裏面図である。 本発明の実施の形態の変形例の半導体装置(SOP)の構造を示す図であり、(a)は平面図、(b)は断面図、(c)は裏面図である。 本発明の実施の形態の変形例の半導体装置(SON)の構造を示す図であり、(a)は平面図、(b)は断面図、(c)は裏面図である。 本発明の実施の形態の変形例の半導体装置(QFN)の構造を示す図であり、(a)は平面図、(b)は断面図、(c)は裏面図である。 本発明の実施の形態の変形例の半導体装置(SON)の構造を示す図であり、(a)は平面図、(b)は断面図、(c)は裏面図である。
符号の説明
1 リードフレーム
1a インナリード(リード)
1b アウタリード(リード)
1c タブ(チップ搭載部)
1d チップ支持面
1e 吊りリード
1f バーリード(共通リード)
1f' めっき膜(めっき層)
1g 第1スリット
1h 第1インナリード
1i 第2インナリード
1j 第1連結部
1m 第1オフセット部
1n 第2スリット
1p 第2オフセット部
1q テープ材
1r 第2連結部
1s 第3スリット
1t 蛇行部
1u 大タブ(チップ搭載部)
1v 貫通孔
1w 迫り出し部(共通リード)
2 半導体チップ
2a 主面
2b 裏面
2c パッド(電極)
3 封止体
4 ワイヤ
4a 第1のワイヤ
4b 第2のワイヤ
5 銀ペースト
6 QFP(半導体装置)
7 ポッティングノズル
8 吸着コレット
9 キャピラリ
10 ボンディングステージ
10a 吸着孔
11 クランパ
11a クランプ部
12 外装めっき
13 QFP(半導体装置)
14 モールド金型
14a 上型
14b キャビティ面
14c 下型
14d キャビティ面
15 QFN(半導体装置)
16 SOP(半導体装置)
17 SON(半導体装置)
18 QFN(半導体装置)
19 SON(半導体装置)

Claims (5)

  1. チップ搭載部と、
    主面、前記主面に形成された第1電極、前記主面に形成された第2電極、および前記主面とは反対側の裏面を有し、前記チップ搭載部に搭載された半導体チップと、
    前記チップ搭載部を支持する複数の吊りリードと、
    平面視において、前記チップ搭載部の周囲に配置された複数の共通リードと、
    平面視において、前記チップ搭載部の周囲に配置された複数のリードと、
    前記複数の第1電極と前記複数の共通リードとをそれぞれ電気的に接続する複数の第1ワイヤと、
    前記複数の第2電極と前記複数のリードとをそれぞれ電気的に接続する複数の第2ワイヤと、
    前記半導体チップ、前記複数の第1ワイヤおよび前記複数の第2ワイヤを封止する封止体と、
    を含み、
    前記チップ搭載部、前記複数の吊りリード、前記複数の共通リードおよび前記複数のリードは、銅を主成分とする金属から成り、
    前記複数の共通リードのそれぞれは、平面視において、前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置され、
    前記複数の共通リードのそれぞれは、平面視において、前記チップ搭載部と前記複数のリードとの間に配置され、
    前記複数の共通リードのそれぞれは、前記複数の吊りリードのそれぞれの第1部分に連結され、
    前記複数の吊りリードのそれぞれの前記第1部分には、スリットが形成されており、
    前記複数の共通リードのそれぞれは、直線状に形成され、
    前記複数の吊りリードのそれぞれの前記第1部分に形成され、かつ前記複数の共通リードのそれぞれには形成されない前記スリットは、前記複数の共通リードのそれぞれの延長線上に位置していることを特徴とする半導体装置。
  2. 請求項において、
    前記チップ搭載部の平面視における外形寸法は、前記半導体チップの平面視における外形寸法よりも小さいことを特徴とする半導体装置。
  3. 請求項において、
    前記複数の吊りリードのそれぞれは、前記第1部分よりも前記チップ搭載部に近い第2部分に形成された第1オフセット部を有していることを特徴とする半導体装置。
  4. 請求項において、
    前記複数の共通リードのうちの第1共通リードは、前記複数のリードのうちの第1リードと繋がっていることを特徴とする半導体装置。
  5. 請求項において、
    前記複数の共通リードのうちの第2共通リードは、前記複数のリードと繋がっていなく、
    前記第2共通リードは、第2オフセット部を有していることを特徴とする半導体装置。
JP2007316920A 2007-07-19 2007-12-07 半導体装置 Active JP5155644B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007316920A JP5155644B2 (ja) 2007-07-19 2007-12-07 半導体装置
TW103127991A TWI514534B (zh) 2007-07-19 2008-06-11 Semiconductor device and manufacturing method thereof
TW097121800A TWI452663B (zh) 2007-07-19 2008-06-11 Semiconductor device and manufacturing method thereof
KR1020080069792A KR101477807B1 (ko) 2007-07-19 2008-07-18 반도체 장치 및 그 제조 방법
CN2008101339421A CN101452902B (zh) 2007-07-19 2008-07-18 半导体器件及其制造方法
CN201210209452.1A CN102709268B (zh) 2007-07-19 2008-07-18 半导体器件及其制造方法
US12/176,477 US7847376B2 (en) 2007-07-19 2008-07-21 Semiconductor device and manufacturing method of the same
US12/954,876 US8368191B2 (en) 2007-07-19 2010-11-28 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007187789 2007-07-19
JP2007187789 2007-07-19
JP2007316920A JP5155644B2 (ja) 2007-07-19 2007-12-07 半導体装置

Publications (3)

Publication Number Publication Date
JP2009044114A JP2009044114A (ja) 2009-02-26
JP2009044114A5 JP2009044114A5 (ja) 2011-01-27
JP5155644B2 true JP5155644B2 (ja) 2013-03-06

Family

ID=40444481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316920A Active JP5155644B2 (ja) 2007-07-19 2007-12-07 半導体装置

Country Status (4)

Country Link
JP (1) JP5155644B2 (ja)
KR (1) KR101477807B1 (ja)
CN (2) CN101452902B (ja)
TW (2) TWI514534B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044514A (zh) * 2010-04-29 2011-05-04 中颖电子股份有限公司 芯片引线键合区及应用其的半导体器件
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104103620B (zh) * 2014-07-29 2017-02-15 日月光封装测试(上海)有限公司 引线框架及半导体封装体
CN104485323B (zh) * 2014-12-23 2017-08-25 日月光封装测试(上海)有限公司 引线框架和半导体封装体
CN104547477A (zh) * 2015-01-29 2015-04-29 李秀娟 一种用于肛周脓肿引流术后护理的中药制剂及制备方法
JP2017045944A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6394634B2 (ja) * 2016-03-31 2018-09-26 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US11862540B2 (en) 2020-03-06 2024-01-02 Stmicroelectronics Sdn Bhd Mold flow balancing for a matrix leadframe

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4791472A (en) * 1985-09-23 1988-12-13 Hitachi, Ltd. Lead frame and semiconductor device using the same
JPS6476745A (en) * 1987-09-17 1989-03-22 Hitachi Ltd Lead frame
JPH01106461A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
TW363333B (en) * 1995-04-24 1999-07-01 Toshiba Corp Semiconductor apparatus and manufacturing method thereof and electric apparatus
JPH11168169A (ja) * 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2002026179A (ja) * 2000-07-04 2002-01-25 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2002043497A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 半導体装置
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
US6953709B2 (en) * 2001-07-31 2005-10-11 Renesas Technology Corp. Semiconductor device and its manufacturing method
KR100958400B1 (ko) * 2002-06-05 2010-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US7525184B2 (en) * 2002-07-01 2009-04-28 Renesas Technology Corp. Semiconductor device and its manufacturing method
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
CN100413043C (zh) * 2003-08-29 2008-08-20 株式会社瑞萨科技 半导体器件的制造方法
JP2005191342A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
CN102709268A (zh) 2012-10-03
TW201445691A (zh) 2014-12-01
KR101477807B1 (ko) 2014-12-30
CN101452902B (zh) 2012-08-08
CN102709268B (zh) 2015-04-08
TWI514534B (zh) 2015-12-21
JP2009044114A (ja) 2009-02-26
KR20090009142A (ko) 2009-01-22
TWI452663B (zh) 2014-09-11
CN101452902A (zh) 2009-06-10
TW200915520A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
JP5155644B2 (ja) 半導体装置
KR20110031133A (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
US8368191B2 (en) Semiconductor device and manufacturing method of the same
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2012227445A (ja) 半導体装置及びその製造方法
US20140291826A1 (en) Semiconductor device manufacturing method and semiconductor device
JP5767294B2 (ja) 半導体装置
JP2586835B2 (ja) 半導体集積回路
JP2009099905A (ja) 半導体装置
JP5378643B2 (ja) 半導体装置及びその製造方法
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2002289741A (ja) 半導体装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JP4109995B2 (ja) 半導体装置
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JP2005303169A (ja) 半導体装置およびその製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5155644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350