JP5154588B2

JP5154588B2 - スイッチング電源装置

Info

Publication number: JP5154588B2
Application number: JP2010018132A
Authority: JP
Inventors: 満渡邊; 隆斎藤
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2010-01-29
Filing date: 2010-01-29
Publication date: 2013-02-27
Anticipated expiration: 2030-01-29
Also published as: JP2011160508A

Description

本発明は、各種電気機器の入力自動切換回路に関し、特に異なる入力電圧を検出して、その入力電圧に対応するように整流回路の動作を切換え制御する入力自動切換回路を備えたスイッチング電源装置に関する。

現在、世界の商用電源は１００Ｖ系と２００Ｖ系の二地域に分けられている。こうした異なる地域の入力電圧を検出して、その入力電圧に対応するように整流回路の動作を切換え制御する入力自動切換回路が、例えば特許文献１や特許文献２などに開示されている。

これらの特許文献１や特許文献２では、何れも整流回路が４つのダイオードをブリッジ接続したダイオードブリッジで構成され、整流回路の出力端間には、２つの平滑コンデンサを直列接続した平滑回路が設けられている。また、整流回路の一方の入力端と対をなす平滑コンデンサの接続点との間には、入力自動切換回路の切換え素子としてトライアック（双方向三端子サイリスタ）が接続され、１００Ｖ系の入力電圧の場合には切換え素子をオンにして、整流回路を倍電圧整流方式にする一方で、２００Ｖ系の入力電圧の場合には切換え素子をオフにして、整流回路を全波整流方式にすることで、平滑回路の両端間に常に所望の直流電圧を得るようにしている。

特許文献１の入力自動切換回路は、切換え素子の駆動回路にオペアンプなどの比較器が組み込まれている。この比較器は、平滑回路の両端間電圧を分圧した検出用電圧と、駆動回路の内部で設定された基準電圧とを比較するもので、当該比較器の動作電圧や基準電圧を生成するために、交流入力電圧を直流に整流してこれを駆動回路の電源電圧とする制御電源が設けられている。

また、特許文献２の入力自動切換回路も、切換え素子の駆動回路に同等の機能を有するオペアンプが組み込まれており、ここでは交流入力電圧を直流に整流して駆動回路の電源電圧とするために、ダイオード整流器と電解コンデンサからなる整流平滑回路が駆動回路に設けられている。

特許第３０２４３３０号公報明細書特開昭６３−８９０６１号公報

しかし、上記従来技術では次のような問題がある。

特許文献１の入力自動切換回路では、交流入力電圧を直流化した電圧を、駆動回路の電源電圧としているため、電源電圧を生成する制御電源において常に固定の損失（待機電力）が発生する。

また、特許文献２の入力自動切換回路では、交流入力電圧の印加に耐え得る高耐圧の電解コンデンサを用いる必要があり、駆動回路における部品の大型化と寿命が問題となる。

そこで本発明は、待機電力の損失低減を図り、且つ高耐圧の電解コンデンサを用いることなく、入力電圧に対応して駆動回路が整流回路の整流方式を適正に切り換えることができ、長寿命化および小型化が可能なスイッチング電源装置を提供することを、その目的とする。

本発明のスイッチング電源装置は、上記目的を達成するために、交流電源からの入力電圧を全波整流する第１の整流回路に接続され、前記第１の整流回路を倍電圧整流方式で動作させるか否かを切換える切換え素子と、前記切換え素子をオンまたはオフに駆動する駆動回路と、を備えたスイッチング電源装置において、前記駆動回路は、前記入力電圧を全波整流する第２の整流回路と、この第２の整流回路からの全波整流出力を平滑化せずに電源電圧として利用する定電流回路と、この定電流回路の動作を前記全波整流の波高値に基づいて強制停止させる強制停止回路を備え、前記定電流回路は、前記第２の整流回路からの全波整流出力を積分する積分回路と、この積分回路の出力電圧を所定の電圧値以下に制限するツェナーダイオードと、このツェナーダイオードにより所定の電圧値以下に制限された前記積分回路の出力電圧が制御端子に入力されるトランジスタと、を備え、前記切換え素子は、前記トランジスタから供給される電流に基づいて駆動されることを特徴とする。

この場合、前記切換え素子は双方向三端子サイリスタであり、前記双方向三端子サイリスタは、前記トランジスタから供給される電流により発光する発光素子と、この発光素子と対になる受光素子とからなる光結合素子により駆動されるのが好ましい。

また、前記切換え素子は電磁リレーのスイッチであり、前記トランジスタから供給される電流が前記電磁リレーを開閉させるコイルに供給されてもよい。

本発明のスイッチング電源装置によれば、交流電源からの入力電圧を整流平滑して直流電圧にすることなく、第２の整流回路からの整流出力をそのまま定電流回路が電源電圧として取り入れることで、第１の整流回路を倍電圧整流方式で動作させるか否かを切換える切換え素子を、定電流回路に備えたトランジスタから供給される電流に基いて駆動させることができる。これにより、スイッチング電源装置として待機電力の損失低減を図り、且つ従来のような平滑用の高耐圧の電解コンデンサを用いることなく、入力電圧に対応して駆動回路が第１の整流回路の整流方式を適正に切り換えることができ、長寿命化および小型化が可能になる。

また本発明の好ましいスイッチング電源装置によれば、入力電圧が何らかの原因で停止すると、第２の整流回路からの整流出力を電源電圧とする発光素子も同時に発光停止し、双方向三端子サイリスタを即時オフにすることができる。したがって、特に入力電圧の瞬停後再投入時に、双方向三端子サイリスタがオンし続けることに起因する突入電流の発生を防止することができる。

また本発明の好ましいスイッチング電源装置によれば、電磁リレーを利用して駆動回路が第１の整流回路の整流方式を適正に切り換えることが可能になる。

本発明の第１実施例における入力自動切換回路を含むスイッチング電源装置の回路図である。同上、トリガ生成回路で生成されるトリガ電流の波形図である。本発明の第２実施例における入力自動切換回路を含むスイッチング電源装置の回路図である。

以下、添付図面に基づき入力自動切換回路の好適な回路例を詳細に説明する。なお、各実施例において共通する構成には共通の符号を付し、同一箇所の説明は重複を避けるために極力省略する。

図１は、本発明の第１実施例における入力自動切換回路を含むスイッチング電源装置の回路図である。同図において、１は入力電源であるＡＣ１００Ｖ系またはＡＣ２００Ｖ系の商用電源、２は商用電源１からの交流入力電圧Ｖｉｎを整流する整流回路であり、これは４つのブリッジ接続されたダイオード（図示せず）などの整流素子を組み合わせて構成される。整流回路２の出力端間には、２つの平滑コンデンサ３，４を直列に接続した平滑回路５が接続配置され、この平滑回路５の両端間に発生する直流電圧Ｖｃが、図示しない負荷（例えば、ＤＣ−ＤＣコンバータ）の入力電圧として当該負荷に供給される。

前記整流回路２の一方の入力端と対をなす平滑コンデンサ３，４の接続点との間には、整流回路２を全波整流方式または倍電圧整流方式の何れかに切換える切換え素子として、トライアック（双方向三端子サイリスタ）８が接続される。ここでは、トライアック８の第１主端子が整流回路２の一方の入力端に接続され、トライアック８の第２主端子が平滑コンデンサ３，４の接続点に接続されるが、トライアック８の第１主端子とゲートとの間には、抵抗９とフォトトライアック１１の受光素子１３との直列回路が接続され、トライアック８の第２主端子とゲートとの間には、抵抗１５とコンデンサ１６とによる並列回路が接続される。これらの抵抗９，１５およびコンデンサ１６は、トライアック８の誤点弧防止回路として必要に応じて付加されるものであり、トライアック８やフォトトライアック１１と共に、整流回路２の動作すなわち整流方式を切換え制御する入力自動切換回路２１の一部を構成している。

３１は、前記交流入力電圧Ｖｉｎを監視して、トライアック８をオンまたはオフに駆動する駆動回路である。駆動回路３１は、交流入力電圧Ｖｉｎを整流する整流回路３２と、整流回路３２からの整流電圧レベルを監視して、その電圧レベルが所定値に達すると、高入力すなわちＡＣ２００Ｖ系の商用電源１からの入力電圧Ｖｉｎが印加されたと判断して信号を出力する高入力検出回路３３と、整流回路３２の出力端に抵抗３４，フォトトライアック１１の発光素子１２，ＭＯＳ型ＦＥＴ３５，抵抗３６を順に直列接続してなるトリガ生成回路３８と、整流回路３２からの整流電圧を電源電圧として、トリガ生成回路３８で生成されるトリガ電流が定電流となるようにＭＯＳ型ＦＥＴ３５を制御する定電流回路３９と、前記高入力検出回路３３が高入力と判断して、その検出端子Ｄからパルス信号が出力されるのを受けて、前記ＭＯＳ型ＦＥＴ３５をオフ状態に保持し、トリガ生成回路３８に流れるトリガ電流を持続的に停止させるラッチ回路４０とにより構成される。

駆動回路３１の各部の構成についてさらに説明すると、整流回路３２は例えば４つのブリッジ接続されたダイオード（図示せず）を組み合わせて構成され、その出力端には全波整流された電圧が駆動回路３１の電源電圧として発生する。なお、整流回路３２の損失を低減するために、実施例中の全波整流方式に代わる別な整流方式を動作するものであってもよい。トリガ生成回路３８を構成するフォトトライアック１１は、このトリガ生成回路３８で生成されるトリガ電流を電気的に絶縁してトライアック８のゲートに伝送するもので、具体的には発光ダイオードからなる発光素子１２と光ゲート入力形トライアックからなる受光素子１３を光結合させた素子である。こうした光結合素子は他にも知られているが、切換え素子が主端子間で双方向に電流を流せるトライアック８である場合、トリガ生成回路３８の光結合素子もフォトトライアック１１を使用するのが好ましい。

また、フォトトライアック１１の発光素子１２と直列に接続するＭＯＳ型ＦＥＴ３５は、この発光素子１２へのトリガ電流の流れ込みを可能または阻止するスイッチ素子として設けられる。ここでは、ＮチャネルのＭＯＳ型ＦＥＴ３５のゲート電圧がＨ（高）レベルになると、ＭＯＳ型ＦＥＴ３５がオンして、整流回路３２からの全波整流を電源としたトリガ電流が、抵抗３４を介して発光素子１２に流れ込む一方で、ＭＯＳ型ＦＥＴ３５のゲート電圧がＬ（低）レベルになると、ＭＯＳ型ＦＥＴ３５がオフして、発光素子１２へのトリガ電流の流れ込みが遮断されるようになっている。スイッチ素子としては、ＭＯＳ型ＦＥＴ３５以外の各種制御端子付き半導体素子などを用いてもよい。

定電流回路３９は、整流回路３２の出力端に、抵抗４５と、ツェナーダイオード４６，コンデンサ４７，抵抗４８からなる並列回路を直列に接続し、この抵抗４５と並列回路の接続点に、抵抗４９を介してＭＯＳ型ＦＥＴ３５のゲートを接続することで構成される。ここでのコンデンサ４７は、ＭＯＳ型ＦＥＴ３５や後述するラッチ回路４０のトランジスタ５１，５２をオンし得る程度の電荷を蓄積できればよく、従来の電解コンデンサよりも遥かに低い耐圧のものを使用できる。

ラッチ回路４０は、ＰＮＰ型トランジスタ５１のベースとコレクタを、ＮＰＮ型トランジスタ５２のコレクタとベースにそれぞれ接続したサイリスタと、トランジスタ５２のベースとエミッタ間に接続する抵抗５３とにより構成され、サイリスタのゲートに相当するトランジスタ５２のベースに、前記高入力検出回路３３の検出端子Ｄが接続され、サイリスタのアノードに相当するトランジスタ５１のエミッタに、ＭＯＳ型ＦＥＴ３５の制御端子であるゲートが接続される。

次に、上記構成についてその作用を、図２の波形図に基づき説明する。なお、図２において、上段は整流回路３２からの整流電圧波形であり、下段はトリガ生成回路３８で生成されるトリガ電流の波形である。

商用電源１からの入力電圧Ｖｉｎが印加され始めると、その入力電圧Ｖｉｎが整流回路２および入力自動切換回路２１の整流回路３２でそれぞれ整流される。整流回路２からの整流電圧は、平滑コンデンサ３，４により平滑されるが、整流回路３２からの整流電圧は、図２の波形図に示すように、高耐圧の電解コンデンサで平滑されることなく、トリガ生成回路３８と定電流回路３９にそのまま電源電圧として供給される。

ここで、商用電源１がＡＣ１００Ｖ系の低入力である場合、高入力検出回路３３では整流回路３２からの整流電圧レベルが常に所定値以下となるため、検出端子Ｄからの検出用のパルス信号は出力されず、ラッチ回路４０のサイリスタはオフして、定電流回路３９はラッチ回路４０の影響を受けずに動作するようになる。そのため定電流回路３９は、整流回路３２からの整流電圧が０Ｖから上昇すると、抵抗４５を介してコンデンサ４７を充電し、コンデンサ４７の両端間電圧をツェナーダイオード４６のツェナー電圧に維持すると共に、整流回路３２からの整流電圧が下降して０Ｖに近づくと、コンデンサ４７に蓄積した電荷を抵抗４８で放電する動作を繰り返すことで、ＭＯＳ型ＦＥＴ３５のドレインからソースに流れる電流（すなわちトリガ生成回路３８において、整流回路３２から抵抗３４，発光素子１２を順に通ってＭＯＳ型ＦＥＴ３５に流れ込むトリガ電流）が、入力電圧Ｖｉｎのゼロクロス付近を除いて一定値となるように、抵抗４９を介してコンデンサ４７に接続するＭＯＳ型ＦＥＴ３５のゲート電圧を制御する。

こうして、トリガ生成回路３８に図２に示すような定電流制御されたトリガ電流が発生すると、そのトリガ電流はフォトトライアック１１の発光素子１２から受光素子１３に信号伝送される。したがって、トリガ電流が増加してトライアック８のトリガレベルに達すると、当該トライアック８がオンして、整流回路２の一方の入力端と平滑コンデンサ３，４の接続点との間が導通し、整流回路２は直列接続された平滑コンデンサ３，４の作用による倍電圧整流を行ない、平滑コンデンサ３，４の両端間に所要の直流電圧Ｖｃを発生させる。

一方、商用電源１がＡＣ２００Ｖ系の高入力である場合、高入力検出回路３３では整流回路３２からの整流電圧レベルが周期的に所定値を越え、その検出端子Ｄからパルス信号が繰り返し出力される。こうなると、ラッチ回路４０を構成するサイリスタのゲートにパルス信号が印加され、当該サイリスタがターンオンして、定電流制御しているＭＯＳ型ＦＥＴ３５のゲート電圧をＬレベルにし、ＭＯＳ型ＦＥＴ３５をオフにする。

ラッチ回路４０によってＭＯＳ型ＦＥＴ３５がオフ状態を維持すると、トリガ生成回路３８にはトリガ電流が発生せず、トライアック８はオフ状態となり、整流回路２の一方の入力端と平滑コンデンサ３，４の接続点との間が非導通になる。したがって、この場合は整流回路２で全波整流された電圧が平滑コンデンサ３，４により平滑化され、倍電圧整流時と同等の直流電圧Ｖｃが平滑コンデンサ３，４の両端間に発生する。

また、図１に示すトライアック８とフォトトライアック１１を組み合わせた回路構成では、入力電圧Ｖｉｎが何らかの原因で停止した場合、トライアック８が即時オフする。これはフォトトライアック１１の発光素子１２を動作させる電源電圧が、整流回路３２からの全波整流電圧であるため、入力電圧Ｖｉｎが停止すると同時に全波整流電圧も停止して、発光素子１２の発光が止まるからである。そのため、入力電圧Ｖｉｎが瞬間的に停止後、再投入したときに、入力電圧Ｖｉｎの遮断時にオフしたトライアック８が、入力電圧Ｖｉｎの再投入時にフォトトライアック１１によるゼロクロス検出により再びオンして、整流回路２による倍電圧整流方式の動作を再開させることができる。つまり、入力電圧Ｖｉｎの瞬停時において、整流回路２による倍電圧整流方式の動作が直ちに停止せず、トライアック８がオン状態を維持したまま入力電圧Ｖｉｎを再投入すると、負荷に対して突入電流が発生する場合があるが、図１に示す回路では、整流回路３２からの整流電圧がフォトトライアック１１の発光素子１２を動作させる電源電圧となっているため、そうした突入電流の発生を防ぐことができる。

以上のように本実施例では、交流電源である商用電源１からの入力電圧Ｖｉｎを全波整流する第１の整流回路たる整流回路２に接続され、この整流回路２を倍電圧整流方式で動作させるか否かを切換える切換え素子としてのトライアック８と、トライアック８をオンまたはオフに駆動する駆動回路３１とを備えたスイッチング電源装置の入力自動切換回路２１において、入力電圧Ｖｉｎを全波整流する第２の整流回路たる整流回路３２と、この整流回路３２からの整流出力を平滑化せずに電源電圧として利用する定電流回路３９と、この定電流回路３９の動作を前記全波整流の波高値に基づいて強制停止させる強制停止回路としての高入力検出回路３３とラッチ回路４０とを、駆動回路３１が備えており、定電流回路３９は、整流回路３２からの全波整流出力を積分する積分回路としてのコンデンサ４７および抵抗４８と、この積分回路の出力電圧を所定の電圧値以下に制限するツェナーダイオード４６と、このツェナーダイオード４６により所定の電圧値以下に制限された積分回路の出力電圧が制御端子であるゲートに入力されるトランジスタとしてのＭＯＳ型ＦＥＴ３５と、を備え、トライアック８は、ＭＯＳ型ＦＥＴ３５から供給される電流に基づいて駆動されることを特徴とする。

この場合、交流入力電圧Ｖｉｎを整流平滑して直流電圧にすることなく、整流回路３２からの整流出力をそのまま定電流回路３９が電源電圧として取り入れることで、整流回路２を倍電圧整流方式で動作させるか否かを切換えるトライアック８を、定電流回路３９に備えたＭＯＳ型ＦＥＴ３５から供給される電流に基いて駆動させることができる。そのため、入力自動切換回路２１として待機電力の損失低減を図り、且つ従来のような平滑用の高耐圧の電解コンデンサを用いることなく、入力電圧Ｖｉｎに対応して駆動回路３１が整流回路２の整流方式を適正に切り換えることが可能になる。

また、特に本実施例の切換え素子はトライアック８であり、トライアック８は、ＭＯＳ型ＦＥＴ３５から供給される電流により発光する発光素子１２と、この発光素子１２と対になる受光素子１３とからなる光結合素子としてのフォトトライアック１１により駆動される。

この場合、入力電圧Ｖｉｎが何らかの原因で停止すると、整流回路３２からの整流出力を電源電圧とする発光素子１２も同時に発光停止し、トライアック８を即時オフにすることができる。したがって、特に入力電圧Ｖｉｎの瞬停後再投入時に、トライアック８がオンし続けることに起因する突入電流の発生を防止することができる。

図３は、本発明の第２実施例における入力自動切換回路２１を含む電源装置の回路図である。同図において、ここでは切換え素子がトライアック８ではなく電磁リレー６１のスイッチ６２で構成され、またトリガ生成回路３８が、電磁リレー６１のコイル６３と、ＭＯＳ型ＦＥＴ３５と、抵抗３６を順に直列接続して構成される。電磁リレー６１のコイル６３はコアである鉄芯（図示せず）に巻回され、コイル６３に流れるトリガ電流によって、電磁気的にスイッチ６２を開閉するようになっており、トリガ電流が所定値以下ではスイッチ６２が開いてオフし、トリガ電流が所定値を越えるとスイッチ６２が閉じてオンする。なお、それ以外の構成は前記第１実施例と共通している。

そして本実施例においても、商用電源１からの入力電圧Ｖｉｎが印加され始めると、その入力電圧Ｖｉｎが整流回路２および入力自動切換回路２１の整流回路３２でそれぞれ整流される。整流回路２からの整流電圧は、平滑コンデンサ３，４により平滑されるが、整流回路３２からの整流電圧は、図２の波形図に示すように、高耐圧の電解コンデンサで平滑されることなく、トリガ生成回路３８と定電流回路３９にそのまま電源電圧として供給される。

ここで、商用電源１がＡＣ１００Ｖ系の低入力である場合、高入力検出回路３３の検出端子Ｄからはパルス信号は出力されず、ラッチ回路４０のサイリスタはオフして、定電流回路３９はラッチ回路４０の影響を受けずに動作するようになる。そのため定電流回路３９は、整流回路３２から電磁リレー６１のコイル６３を順に通ってＭＯＳ型ＦＥＴ３５に流れ込むトリガ電流が、入力電圧Ｖｉｎのゼロクロス付近を除いて一定値となるように、ＭＯＳ型ＦＥＴ３５のゲート電圧を制御する。そして、トリガ生成回路３８に図２に示すような定電流制御されたトリガ電流が発生し、そのトリガ電流が一定値を越えると電磁リレー６１のスイッチ６２が閉じる。それにより、整流回路２の一方の入力端と平滑コンデンサ３，４の接続点との間が導通し、整流回路２は直列接続された平滑コンデンサ３，４の作用による倍電圧全波整流を行ない、平滑コンデンサ３，４の両端間に所要の直流電圧Ｖｃを発生させる。

一方、商用電源１がＡＣ２００Ｖ系の高入力である場合、高入力検出回路３３の検出端子Ｄからパルス信号が繰り返し出力されるので、定電流制御しているＭＯＳ型ＦＥＴ３５のゲート電圧はＬレベルになり、ＭＯＳ型ＦＥＴ３５はオフする。ラッチ回路４０によってＭＯＳ型ＦＥＴ３５がオフ状態を維持すると、トリガ生成回路３８にはトリガ電流が発生せず、電磁リレー６１のスイッチ６２は開いて、整流回路２の一方の入力端と平滑コンデンサ３，４の接続点との間が非導通になる。したがって、この場合は整流回路２で全波整流された電圧が平滑コンデンサ３，４により平滑化され、倍電圧整流時と同等の直流電圧Ｖｃが平滑コンデンサ３，４の両端間に発生する。

なお、図２の波形図では、入力電圧Ｖｉｎのゼロクロス付近でトリガ電流が所定値以下となるが、ここで使用する電磁リレー６１は、コイル６３を流れる電流が変化してからスイッチ６２の開閉が切り換わるまでのタイムラグが大きいので、入力電圧Ｖｉｎのゼロクロス付近であってもスイッチ６２はオフにならない。これにより、スイッチ６２が周期的に開閉することによる電磁リレー６１の寿命低下を防ぐことができる。

また別な手段として、入力電圧Ｖｉｎのゼロクロス付近でトリガ電流のレベルを持ち上げる回路を、駆動回路３１に組み込んでもよい。この場合、スイッチ６２がオフからオンに切換わるトリガ電流のレベルよりも、スイッチ６２がオンからオフに切換わるトリガ電流のレベルが低い電磁リレー６１を用いれば、同様の原因に基づく電磁リレー６１の寿命低下を確実に防ぐことができる。

以上のように、本実施例では交流電源である商用電源１からの入力電圧Ｖｉｎを全波整流する整流回路２に接続され、この整流回路２を倍電圧整流方式で動作させるか否かを切換える切換え素子としての電磁リレー６１のスイッチ６２と、当該スイッチ６２をオンまたはオフに駆動する駆動回路３１とを備えた入力自動切換回路２１において、入力電圧Ｖｉｎを全波整流する整流回路３２と、この整流回路３２からの整流出力を平滑化せずに電源電圧として利用する定電流回路３９と、この定電流回路３９の動作を前記全波整流の波高値に基づいて強制停止させる強制停止回路としての高入力検出回路３３とラッチ回路４０とを、駆動回路３１が備えており、定電流回路３９は、整流回路３２からの全波整流出力を積分する積分回路としてのコンデンサ４７および抵抗４８と、この積分回路の出力電圧を所定の電圧値以下に制限するツェナーダイオード４６と、このツェナーダイオード４６により所定の電圧値以下に制限された積分回路の出力電圧が制御端子であるゲートに入力されるトランジスタとしてのＭＯＳ型ＦＥＴ３５と、を備え、電磁リレー６１は、ＭＯＳ型ＦＥＴ３５から供給される電流に基づいて駆動されることを特徴とする。

この場合、交流入力電圧Ｖｉｎを整流平滑して直流電圧にすることなく、整流回路３２からの整流出力をそのまま定電流回路３９が電源電圧として取り入れることで、整流回路２を倍電圧整流方式で動作させるか否かを切換える電磁リレー６１のスイッチ６２を、定電流回路３９に備えたＭＯＳ型ＦＥＴ３５から供給される電流に基いて駆動させることができる。そのため、入力自動切換回路２１として待機電力の損失低減を図り、且つ従来のような平滑用の高耐圧の電解コンデンサを用いることなく、入力電圧Ｖｉｎに対応して駆動回路３１が整流回路２の整流方式を適正に切り換えることができ、長寿命化および小型化が可能になる。

また、本実施例の切換え素子は電磁リレー６１のスイッチ６２であり、ＭＯＳ型ＦＥＴ３５から供給される電流が電磁リレー６１を開閉させるコイル６３に供給されており、トリガ生成回路３８は、前記電源電圧が印加される電磁リレー６１のコイル６３を備えている。

この場合、電磁リレー６１を利用して駆動回路３１が整流回路２の整流方式を適正に切り換えることが可能になる。

なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。ここでいう倍電圧とは、２倍に限らずそれ以上の整数倍の電圧も含む。また整流回路２は、実施例中の全波整流方式に代わる別な整流方式を動作するものであってもよい。

１商用電源（交流電源）
２整流回路（第１の整流回路）
８トライアック（切換え素子）
１１フォトトライアック（光結合素子）
１２発光素子
１３受光素子
３２整流回路（第２の整流回路）
３３高入力検出回路（強制停止回路）
３５ＭＯＳ型ＦＥＴ（トランジスタ）
３８トリガ生成回路（信号生成回路）
３９定電流回路
４０ラッチ回路（強制停止回路）
４６ツェナーダイオード
４７コンデンサ（積分回路）
４８抵抗（積分回路）
６１電磁リレー
６２スイッチ（切換え素子）
６３コイル

Claims

交流電源からの入力電圧を全波整流する第１の整流回路に接続され、前記第１の整流回路を倍電圧整流方式で動作させるか否かを切換える切換え素子と、
前記切換え素子をオンまたはオフに駆動する駆動回路と、を備えたスイッチング電源装置において、
前記駆動回路は、前記入力電圧を全波整流する第２の整流回路と、この第２の整流回路からの全波整流出力を平滑化せずに電源電圧として利用する定電流回路と、この定電流回路の動作を前記全波整流の波高値に基づいて強制停止させる強制停止回路を備え、
前記定電流回路は、前記第２の整流回路からの全波整流出力を積分する積分回路と、この積分回路の出力電圧を所定の電圧値以下に制限するツェナーダイオードと、このツェナーダイオードにより所定の電圧値以下に制限された前記積分回路の出力電圧が制御端子に入力されるトランジスタと、を備え、
前記切換え素子は、前記トランジスタから供給される電流に基づいて駆動されることを特徴とするスイッチング電源装置。
前記切換え素子は双方向三端子サイリスタであり、
前記双方向三端子サイリスタは、前記トランジスタから供給される電流により発光する発光素子と、この発光素子と対になる受光素子とからなる光結合素子により駆動されることを特徴とする請求項１記載のスイッチング電源装置。
前記切換え素子は電磁リレーのスイッチであり、
前記トランジスタから供給される電流が前記電磁リレーを開閉させるコイルに供給されることを特徴とする請求項１記載のスイッチング電源装置。