JP5146477B2 - トランジスタアレイ基板及びその製造方法 - Google Patents

トランジスタアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP5146477B2
JP5146477B2 JP2010056325A JP2010056325A JP5146477B2 JP 5146477 B2 JP5146477 B2 JP 5146477B2 JP 2010056325 A JP2010056325 A JP 2010056325A JP 2010056325 A JP2010056325 A JP 2010056325A JP 5146477 B2 JP5146477 B2 JP 5146477B2
Authority
JP
Japan
Prior art keywords
film
conductive film
insulating film
thin film
etching stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010056325A
Other languages
English (en)
Other versions
JP2011191425A (ja
Inventor
慶成 岩浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010056325A priority Critical patent/JP5146477B2/ja
Priority to US13/044,824 priority patent/US8625040B2/en
Publication of JP2011191425A publication Critical patent/JP2011191425A/ja
Application granted granted Critical
Publication of JP5146477B2 publication Critical patent/JP5146477B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶表示装置等に用いられるトランジスタアレイ基板及びその製造方法に関する。
アクティブマトリクス型の液晶表示装置は、画素基板と対向基板との間に液晶層が介在されて構成されている。このうち、画素基板においては、ガラス等の透明基板上に複数本のゲート電極線と複数本のドレイン電極線とが交差するように形成されている。そして、ゲート電極線とドレイン電極線との交点近傍にはアモルファスシリコン等で構成された薄膜トランジスタ（ＴＦＴ）が設けられている。このＴＦＴは、ゲート電極線及びドレイン電極線に接続されるとともに、ＩＴＯ（インジウム錫酸化物）等の透明電極からなる画素電極にも接続される。また、対向基板においては、ガラス等の透明基板上にＩＴＯ等の透明電極からなる対向電極が形成されている。
近年、画素基板の製造工程数の削減等を目的として、画素基板の最上層に画素電極を形成する、所謂トップＩＴＯ構造と呼ばれる表示装置用アレイ基板の製造方法についての提案が各種なされている（例えば特許文献１）。このようなトップＩＴＯ構造において、多層に引き回された配線間の電気的接続を確保する場合、異なる層間を貫通するようにコンタクトホールを形成し、コンタクトホールを介して基板上の異なる層に引き回された配線間の導電接続を行うようにしている。
このような表示装置用アレイ基板の製造方法では、画素用のＴＦＴの製造と同時にゲート電極線やドレイン電極線等も形成することが可能であり、これによって製造工程数の削減を図ることが可能となる。
特開２００５−２４２３７２号公報
一般に、コンタクトホールは、上層側から下層側に向かって緩やかに傾斜するテーパー状となるように形成することが望ましい。コンタクトホールの形状をテーパー状とすることにより、上層側と下層側とを接続するための電極を途中で切断させずに形成することが可能となる。
ここで、同一工程中に複数のコンタクトホールを形成する場合、異なる深さのコンタクトホールを同時に形成する必要が生じる場合もある。この場合、深さを浅くするコンタクトホールは深さを深くするコンタクトホールに比べて長い時間エッチャントに晒されることとなり、オーバーエッチングとなることがある。このようなオーバーエッチングがなされた場合、コンタクトホールの形状が下層側から上層側に向かって傾斜する逆テーパー状となってしまう場合がある。
コンタクトホールの形状が逆テーパー状となると、上層側と下層側とを接続する電極をコンタクトホールに沿って形成した場合に、電極が途中で切断されてしまい、これによって導通不良が発生してしまう可能性がある。
本発明は、上記の事情に鑑みてなされたもので、多層配線を有してなる表示装置用アレイ基板において、必要な層間の導通が確実に確保される構造を有する表示装置用アレイ基板及びそのような表示装置用アレイ基板の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の請求項１に係るトランジスタアレイ基板は、逆スタガ型トランジスタを有するトランジスタアレイ基板であって、
前記逆スタガ型トランジスタのゲート電極及びエッチングストップ用薄膜を含み、透明基板上に形成された第１導電膜と、
前記第１導電膜上に形成された第１絶縁膜と、
前記逆スタガ型トランジスタのソース電極又はドレイン電極を含み、前記ソース電極又はドレイン電極の一部が前記エッチングストップ用薄膜と重なるように前記第１絶縁膜上に形成された第２導電膜と、
前記第１絶縁膜と前記第２導電膜との上に形成された第２絶縁膜と、
前記エッチングストップ用薄膜と、前記ソース電極又はドレイン電極のうち前記エッチングストップ用薄膜に重なった領域と、を露出させるように前記第２絶縁膜から前記第１絶縁膜にかけて形成されたコンタクトホールと、
前記コンタクトホール内で前記エッチングストップ用薄膜及び前記ソース電極又はドレイン電極に接触した第１の部分と、前記ソース電極又はドレイン電極と接触しないように、前記エッチングストップ用薄膜及び前記第２絶縁膜の上面に接触し、且つ前記第１の部分に接続されている第２の部分と、を含む透明導電膜と、を備え、
前記エッチングストップ用薄膜は、前記ゲート電極、前記ゲート電極と連続してパターン形成されたゲート電極線、および、前記ゲート電極と連続してパターン形成されたゲート端子のいずれとも絶縁されるようにパターン形成されていて、
前記透明導電膜は、該透明導電膜の前記第１の部分と、該透明導電膜の前記第２の部分とを介して、前記ソース電極又はドレイン電極に接続された画素電極を含むことを特徴とする。
また、上記の目的を達成するために、本発明の請求項２に係るトランジスタアレイ基板は、請求項１に記載のトランジスタアレイ基板において、前記トランジスタアレイ基板は、さらに、
一部が前記エッチングストップ用薄膜と重なるように前記第１絶縁膜上に形成された半導体膜と、
一部が前記エッチングストップ用薄膜と重なるように前記半導体膜と前記第２導電膜との間に形成されたオーミックコンタクト層と、
を備え、
前記コンタクトホールは、さらに、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域を露出させるように前記第２絶縁膜から前記第１絶縁膜にかけて形成されていることを特徴とする。
また、上記の目的を達成するために、本発明の請求項３に係るトランジスタアレイ基板は、請求項２に記載のトランジスタアレイ基板において、前記透明導電膜は、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域に接触するように形成されていることを特徴とする。
また、上記の目的を達成するために、本発明の請求項４に係るトランジスタアレイ基板の製造方法は、逆スタガ型トランジスタを有するトランジスタアレイ基板の製造方法であって、
透明基板上に第１導電膜を形成し、前記第１導電膜をパターニングすることによって、前記逆スタガ型トランジスタのゲート電極と、前記ゲート電極と連続してパターン形成されたゲート電極線と、前記ゲート電極と連続してパターン形成されたゲート端子と、前記ゲート電極、前記ゲート電極線および前記ゲート端子のいずれとも絶縁されるようにパターン形成されたエッチングストップ用薄膜を形成する第１導電膜形成工程と、
前記第１導電膜上に第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜上に第２導電膜を形成し、前記第２導電膜をパターニングすることによって、前記逆スタガ型トランジスタのソース電極又はドレイン電極を、該ソース電極又はドレイン電極の一部が前記エッチングストップ用薄膜と重なるように形成する第２導電膜形成工程と、
前記第１絶縁膜と前記第２導電膜とに重なるように第２絶縁膜を形成する第２絶縁膜形成工程と、
前記エッチングストップ用薄膜と、前記ソース電極又はドレイン電極のうち前記エッチングストップ用薄膜に重なった領域と、を露出させるように前記第１絶縁膜と前記第２絶縁膜とを貫通してコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内で前記エッチングストップ用薄膜及び前記ソース電極又はドレイン電極に接触した第１の部分と、前記ソース電極又はドレイン電極と接触しないように、前記エッチングストップ用薄膜及び前記第２絶縁膜の上面に接触し、且つ前記第１の部分と接続した第２の部分と、を含むように透明導電膜を形成する透明導電膜形成工程と、を備え、
前記透明導電膜形成工程において、該透明導電膜の前記第１の部分と、該透明導電膜の前記第２の部分とを介して、前記ソース電極又はドレイン電極に接続された画素電極を含むように前記透明導電膜を形成することを特徴とする。
また、上記の目的を達成するために、本発明の請求項５に係るトランジスタアレイ基板の製造方法は、請求項４に記載のトランジスタアレイ基板の製造方法において、前記トランジスタアレイ基板の製造方法は、さらに、
前記第１絶縁膜形成工程の後であって、前記第２導電膜形成工程の前に、一部が前記エッチングストップ用薄膜と重なるように前記第１絶縁膜上に半導体膜およびオーミックコンタクト層をパターン形成する半導体膜・オーミックコンタクト層形成工程を備え、
前記コンタクトホール形成工程において、さらに、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域を露出させるように前記第２絶縁膜から前記第１絶縁膜にかけて前記コンタクトホールを形成することを特徴とする。
また、上記の目的を達成するために、本発明の請求項６に係るトランジスタアレイ基板の製造方法は、請求項５に記載のトランジスタアレイ基板の製造方法において、前記透明導電膜形成工程において、前記透明導電膜を、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域に接触するように形成することを特徴とする。
本発明によれば、多層配線を有してなる表示装置用アレイ基板において、必要な層間の導通が確実に確保される。
本発明の一実施形態に係る表示装置用アレイ基板を有してなる液晶表示パネルの概略構成を示す図である。 本発明の一実施形態における表示装置用アレイ基板としての画素基板におけるＴＦＴ部の製造工程を示す図である。 本発明の一実施形態における表示装置用アレイ基板としての画素基板における端子部の製造工程を示す図である。 本発明の一実施形態における表示装置用アレイ基板としての画素基板における配線部の製造工程を示す図である。 本発明の一実施形態における表示装置用アレイ基板としての画素基板における配線部の特にジャンパー線部分の製造工程を示す図である。 従来の製造方法に従って製造されるジャンパー線部の構造を示す図である。 本発明の一実施形態に係る製造方法に従って製造されるジャンパー線部の構造を示す図である。
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る表示装置用アレイ基板を有してなる液晶表示パネルの概略構成を示す図である。
図１に示す液晶表示パネルは、画素基板と対向基板との間に液晶が介在されて構成されている。
画素基板には、複数のゲート電極線Ｇと複数のドレイン電極線Ｄとが交差するように延伸配設されている。そして、ゲート電極線Ｇとドレイン電極線Ｄとの各交点に対応した位置には画素電極Ｐｉｘが配置されている。
画素電極Ｐｉｘは、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜で構成されており、図１の拡大図１で示すようにして、スイッチング素子としての薄膜トランジスタＴＦＴのソース電極Ｓに接続されている。
ここで、本実施形態における画素基板はトップＩＴＯ構造を有するものとする。トップＩＴＯ構造とは多層基板の最上層に導電膜としてのＩＴＯを形成してなる構造である。このようなトップＩＴＯ構造において、画素電極Ｐｉｘとソース電極ＳとはコンタクトホールＨ１を介して導電接続される。
また、対向基板は、画素基板と対向するように配置されている。この対向基板にはコモン電極ＣＯＭが形成されている。
画素基板と対向基板とは図示しないシール材によって接着され、またこのシール材によって画素基板と対向基板との間から液晶が漏れ出さないように封止されている。
このようにして画素電極Ｐｉｘとコモン電極ＣＯＭと画素電極Ｐｉｘ及びコモン電極の間に介在する液晶層とによって１つの表示画素ＰＩＸが構成されている。
ドレイン電極線Ｄは、表示画素ＰＩＸが２次元配列されてなる液晶表示パネルの表示部から引き回され、図示しないドレインドライバに接続されている。ドレイン電極線Ｄとゲートドライバとを接続する端子部には、図１の拡大図２で示すようにしてドレイン電極線Ｄを露出させるための開口Ｈ２が形成されている。この開口Ｈ２を介して端子部にはドレイン電極線Ｄの表面を保護するための保護膜としてのＩＴＯが形成されている。
ゲート電極線Ｇは、表示画素ＰＩＸが２次元配列されてなる液晶表示パネルの表示部から引き回され、図示しないゲートドライバに接続されている。ゲート電極線Ｇとゲートドライバとを接続する端子部には、図１の拡大図３で示すようにしてゲート電極線Ｇを露出させるための開口Ｈ３が形成されている。この開口Ｈ３を介して端子部にはゲート電極線Ｇの表面を保護するための保護膜としてのＩＴＯが形成されている。
さらに、各ゲート電極線Ｇにはジャンパー線Ｊが並列するように接続されている。このような構造とすることにより、ゲート電極線Ｇを単独で用いるよりも配線抵抗を下げることが可能である。詳細は後述するが、本実施形態においては、ジャンパー線ＪをＴＦＴのドレイン電極（ドレイン電極線）Ｄ、ソース電極Ｓと同一工程中に形成する。この場合、ゲート電極線Ｇとジャンパー線Ｊとは、図１の拡大図４で示すようにしてコンタクトホールＨ４を介して導電接続させることになる。
以下、本実施形態における表示装置用アレイ基板としての画素基板の製造方法について説明する。図２〜図５は、本実施形態に係る表示装置用アレイ基板としての画素基板の製造方法について示した図である。なお、図２はＴＦＴ部の製造工程を示した図１のＩＩ−ＩＩ切断線からみた拡大断面図である。図３は端子部の製造工程を示した図１のＩＩＩ−ＩＩＩ切断線及びＩＩＩ’−ＩＩＩ’切断線からみた拡大断面図である。図４は配線部の製造工程を示した図１のＩＶ−ＩＶ切断線及びＩＶ’−ＩＶ’切断線からみた拡大断面図である。図５は配線部の特にジャンパー線部分の製造工程を示した図１のＶ−Ｖ切断線からみた拡大断面図である。本実施形態の製造方法において製造されるＴＦＴは、逆スタガ構造（ゲート電極が下層側に、ドレイン電極及びソース電極を上層側に形成してなる構造）のＴＦＴである。
まず、第１工程として、透明基板（ガラス基板）１００上にスパッタ法を用いてＭｏ（モリブデン）又はその合金等の金属薄膜（第１導電膜）を成膜する。その後、ガラス基板１００上の金属薄膜にフォトレジストを塗布し、フォトリソグラフィー法により各種電極パターンを形成する。例えばドライエッチングにより、フォトレジストが塗布されていない部分の金属薄膜が除去されて所定のパターンの電極が形成される。
このような第１工程により、図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）に示すようにして、ゲート電極１０１、エッチングストップ用薄膜１０３、ゲート端子１２２、ゲート電極線１３１（及び１４２）がそれぞれ形成される。なお、図２（ａ）、図３（ａ）、図４（ａ）、図５（ａ）においては、ゲート電極１０１と、ゲート電極線１３１（及び１４２）と、ゲート端子１２２とがそれぞれ分離されているかのように図示されているが、実際にはこれらは図１に示したように連続してパターン形成されるものである。これに対し、エッチングストップ用薄膜１０３は、ゲート電極１０１と、ゲート電極線１３１（及び１４２）と、ゲート端子１２２との何れとも絶縁されるようにパターン形成されるものである。このエッチングストップ用薄膜１０３は、後述の画素電極１１２を形成するためのコンタクトホールの形成の際に、ガラス基板１００を保護するための保護膜として用いられる。
次に、第２工程として、例えばプラズマＣＶＤ法により、例えばＧ−ＳｉＮ膜（ゲート絶縁膜用窒化シリコン膜；第１絶縁膜）と、ｉ−Ｓｉ膜（中性のアモルファスシリコン膜；半導体膜）と、ＢＬ−ＳｉＮ膜（チャネル保護用窒化シリコン膜）とを連続成膜する。その後、ＢＬ−ＳｉＮ膜上にフォトレジストを塗布し、フォトリソグラフィー法によりＢＬ−ＳｉＮ膜を所定のパターンに加工する。
このような第２工程により、図２（ｂ）、図３（ｂ）、図４（ｂ）、図５（ｂ）に示すようにして、ゲート絶縁膜１０４、半導体膜１０５、ＢＬ層（チャネル保護層）１０６がそれぞれ形成される。半導体膜１０５がＴＦＴのチャネルとして機能する。また、ＢＬ層１０６は、後述のオーミックコンタクト層１０７のエッチングの際に半導体膜１０５を保護するための保護層である。
次に、第３工程として、ＮＨ４Ｆ（フッ化アンモニウム溶液）によって、第２工程の結果、露出状態となっている半導体膜１０５上に形成される自然酸化膜を除去した後、例えばプラズマＣＶＤ法によりｎ＋Ｓｉ膜（Ｎ型アモルファスシリコン膜；オーミックコンタクト層）を成膜する。なお、オーミックコンタクト層１０７は、半導体膜１０５とソース電極、ドレイン電極との間のオーミック接触を改善するために設けられる。オーミックコンタクト層１０７を形成した後、スパッタ法を用いてｎ＋Ｓｉ膜からなるオーミックコンタクト層１０７上にＭｏ又はその合金等の金属薄膜（第２導電膜）を成膜する。
ＴＦＴのソース電極Ｓとドレイン電極（ドレイン電極線）Ｄ等を同時加工するために、金属薄膜にフォトレジストを塗布し、例えばドライエッチングにより、金属薄膜を所定の電極パターンに加工する。このような工程により、図２（ｃ）、図３（ｃ）、図４（ｃ）、図５（ｃ）に示すようにして、ＴＦＴのドレイン電極１０８及びソース電極１０９、ドレイン端子１２３、ドレイン電極線１３２、及びジャンパー線１４３がそれぞれ形成される。
ここで、本実施形態においては、ドレイン電極１０８と後述の処理で形成される画素電極との導通を確保すべく、図２（ｃ）に示すようにして、ソース電極１０９を、その一部がエッチングストップ用薄膜１０３と重なるようにパターン形成する。また、ゲート電極線１４２とジャンパー線１４３との導通を確保すべく、図５（ｃ）に示すようにして、ジャンパー線１４３を、その一部がゲート電極線１４２と重なるようにパターン形成する。
ＴＦＴのドレイン電極１０８及びソース電極１０９、ドレイン端子１２３、ドレイン電極線１３２、及びジャンパー線１４３の形成後、これらの電極をマスクとしてオーミックコンタクト層１０７、半導体膜１０５のエッチングを行う。この際、ＴＦＴ部については、図２（ｄ）の参照符号１１０で示すように、オーミックコンタクト層１０７のみがエッチングされ、半導体膜１０５についてはＢＬ層１０６の働きによってエッチングされずに保護される。ＴＦＴ部以外については、図３（ｄ）、図４（ｄ）、図５（ｄ）に示すように、各電極によってマスクされている部分以外の半導体膜１０５、オーミックコンタクト層１０７が除去される。
次に、第４工程として、半導体膜１０５を含む画素基板の全体を保護するために、例えばプラズマＣＶＤ法によって第３工程において形成された各電極上とゲート絶縁膜１０４上にＯＣ−ＳｉＮ膜（オーバーコート用窒化シリコン膜；第２絶縁膜）１１１を成膜する。その後、ＯＣ−ＳｉＮ膜１１１上にフォトレジストを塗布し、フォトリソグラフィー法によりコンタクトホールを形成する。本実施形態においては、図２（ｅ）、図３（ｅ）、図４（ｅ）、図５（ｅ）に示すように、ソース電極１０９、エッチングストップ用薄膜１０３、ゲート端子１２２、ドレイン端子１２３、ジャンパー線部のゲート電極線１４２、ジャンパー線１４３がそれぞれ露出されるようにＯＣ―ＳｉＮ膜１１１からゲート絶縁膜１０４にかけて連続したコンタクトホールを形成する。
最後に、第５工程として、第４工程において形成したコンタクトホール中にスパッタ法でＩＴＯ膜を成膜する。そして、成膜したＩＴＯ膜上にフォトレジストを塗布し、フォトリソグラフィー法により所定のパターンにＩＴＯ膜を加工する。
このような第５工程により、図２（ｆ）、図３（ｆ）、図４（ｆ）、図５（ｆ）に示すようにして、画素電極１１２、ゲート端子１２２を保護する保護用ＩＴＯ膜１２４、ドレイン端子を保護する保護用ＩＴＯ膜１２５が形成されるとともに、ゲート電極線１４２とジャンパー線１４３とを導電接続するためのＩＴＯ膜１４４が形成される。以上のような５工程により、本実施形態の画素基板が製造される。
以下、本実施形態における表示装置用アレイ基板の製造方法の効果を従来技術と比較しながら説明する。図６は、従来の製造方法に従って製造されるジャンパー線部のうち特に図５のＥの部分の構造を詳しく描いた概念図である。図７は、本実施形態に係る製造方法に従って製造されるジャンパー線部の図６と同様の概念図である。なお、図５のＥの部分とはコンタクトホールＨ４の内壁部分、特にジャンパー線１４３上のＯＣ−ＳｉＮ膜１１１におけるコンタクトホールＨ４の内壁部分とゲート電極線１４２上のゲート絶縁膜１０４及びＯＣ−ＳｉＮ膜１１１におけるコンタクトホールＨ４の内壁部分のことである。
従来技術においては、図６（ａ）に示すようにジャンパー線Ｊとゲート電極線Ｇとに重なる部分を持たせずに、ジャンパー線部Ｊに対応したコンタクトホールＨ４ａとゲート電極線Ｇに対応したコンタクトホールＨ４ｂとをそれぞれ形成するようにしている。そして、これらの電極同士をＩＴＯ膜によって導電接続している。ここで、図４、図５において示したように、ゲート電極線Ｇとジャンパー線Ｊとは画素基板の異なる層に形成される。このため、ジャンパー線Ｊを露出させるためのコンタクトホールＨ４ａとゲート電極線Ｇを露出させるためのコンタクトホールＨ４ｂとはそれぞれ深さを異ならせる必要がある。したがって、コンタクトホールＨ４ａ、４ｂを形成すべく、同時にエッチングを開始した場合には、コンタクトホールＨ４ａはコンタクトホール４ｂに比べて余分な時間のエッチングがなされることになる。そして、この余分な時間のエッチングにより、コンタクトホールＨ４ａが余分に削られて図６（ｂ）に示すような逆テーパー状となってしまう場合があり得る。
これは、電極の上面はエッチング処理や当該電極上に薄膜を積層する際の成膜処理が施されるため表面状態が変化し、その電極上に積層された薄膜の、電極との界面付近のサイドエッチング速度が速くなってしまうことが原因であると考えられる。長時間エッチャントに晒されることで、ジャンパー線Ｊとジャンパー線Ｊの上層のＯＣ−ＳｉＮ膜との間の界面付近の方が、ジャンパー線Ｊの上層のＯＣ−ＳｉＮ膜の上部よりもサイドエッチングが促進し、その結果コンタクトホールの形状が逆テーパー状となってしまう。このような逆テーパー状のコンタクトホールにＩＴＯを形成しても、図６（ｂ）の破線枠で示したようにしてＩＴＯが断線してしまう可能性が高い。即ち、従来の製造方法では、正しくゲート電極線Ｇとジャンパー線Ｊとを導電接触させることが困難である。
これに対し、本実施形態においては、図７（ａ）に示すようにジャンパー線Ｊとゲート電極線Ｇとに一部重なる部分を持たせるようにしつつ、この重なる部分に沿って１つのコンタクトホールＨ４を形成するようにしてコンタクトホールＨ４中にゲート電極線Ｇとジャンパー線Ｊのうちゲート電極線Ｇと重なった領域とを露出させるようにしている。そして、これらの電極同士をＩＴＯ膜によって導電接続している。この場合、図７（ｂ）に示すように、ジャンパー線Ｊの上層のＯＣ−ＳｉＮ膜（図７（ｂ）のＦの部分）については逆テーパー状に削られてしまう可能性があるが、ジャンパー線Ｊの下層の部分についてはテーパー状となる。これは、ゲート電極線Ｇがエッチングストップ用のマスクとして機能するためである。このようにして形成されるコンタクトホールにＩＴＯを形成した場合には、当該コンタクトホール内でＩＴＯはゲート電極線Ｇと導電接触した第１導電膜接触領域と、ジャンパー線Ｊと導電接触した第２導電膜接触領域と、ＯＣ−ＳｉＮ膜上の第２絶縁膜上形成領域と、第１導電膜接触領域から第２導電膜接触領域にかけて連続的に形成されている第１側面接触領域（図７（ｂ）のＧの部分）と、第１導電膜接触領域と第２絶縁膜上形成領域との間に第２導電膜接触領域が介在しない状態で前記第１導電膜接触領域から第２絶縁膜上形成領域にかけて連続的に形成されている第２側面接触領域（図７（ｂ）のＨの部分）とを有することになる。したがって、例えば図７（ｂ）のＦの部分が逆テーパー状となってＩＴＯが断線されたとしても、ゲート電極線Ｇとジャンパー線Ｊとの導通を確実に確保することが可能となる。
また、図２のＥの部分、即ちＴＦＴ部におけるコンタクトホールＨ１の内壁部分、特にソース電極１０９上のＯＣ−ＳｉＮ膜１１１におけるコンタクトホールＨ１の内壁部分とエッチングストップ用薄膜１０３上のゲート絶縁膜１０４及びＯＣ−ＳｉＮ膜１１１におけるコンタクトホールＨ１の内壁部分においても、図５のＥの部分と同様に、詳しく観察してみると、ソース電極１０９の上層のＯＣ−ＳｉＮ膜については逆テーパー状に削れていることがあるが、ソース電極の下層の部分についてはテーパー状となる。これは、本実施形態においては、ＴＦＴ部においてもジャンパー線部と同様の構成を持たせるようにしたからであり、したがって、ソース電極と画素電極との確実な導通を確保することが可能である。
ここで、本実施形態におけるジャンパー線Ｊの先端部Ｊ１の形状は、図７（ａ）の正面図で示すように、延在する方向に向かって凸型の構造に形成されている。これは、ジャンパー線Ｊとゲート電極線Ｇとの導通を確保するために形成されるＩＴＯの表面積を大きくして、ジャンパー線Ｊとゲート電極線Ｇとの導通をより確実に確保するためである。しかしながら、ジャンパー線Ｊの先端部の形状は必ずしも凸型とする必要はなく、凸型以外の各種の形状を適用可能である。
以上説明したように、本実施形態によれば、逆スタガ構造のＴＦＴを有してなる表示装置用アレイ基板において、異なる深さのコンタクトホールが形成される場合であっても、必要な部分の導通を確実に確保することが可能である。
ここで、上述の実施形態においては、ゲート電極線Ｇの配線抵抗を下げるべく、ジャンパー線Ｊとゲート電極線Ｇとを接続するようにしている。これに対し、ドレイン電極線Ｄの配線抵抗を下げるべく、ジャンパー線Ｊとドレイン電極線Ｄとを接続するようにしても良い。この場合、ジャンパー線Ｊはゲート電極Ｇと同一の層に形成することになり、ドレイン電極線Ｄの一部を下層に形成したジャンパー線Ｊの一部と重なるように形成することになる。
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
１００…ガラス基板、１０１…ゲート電極、１０３…エッチングストップ用薄膜、１０４…ゲート絶縁膜、１０５…半導体膜、１０６…チャネル保護膜層（ＢＬ）層、１０７…オーミックコンタクト層、１０８…ドレイン電極、１０９…ソース電極、１１１…オーバーコート用シリコン窒化膜（ＯＣ−ＳｉＮ膜）、１１２…画素電極、１２２…ゲート端子、１２３…ドレイン端子、１２４…ＩＴＯ膜（接続配線）、１２５…ＩＴＯ膜、Ｇ,１３１,１４２…ゲート電極線、１３２…Ｄ,ドレイン電極線、Ｊ，１４３…ジャンパー線、１４４…ＩＴＯ膜、Ｈ１，Ｈ２，Ｈ３，Ｈ４…コンタクトホール

Claims (6)

  1. 逆スタガ型トランジスタを有するトランジスタアレイ基板であって、
    前記逆スタガ型トランジスタのゲート電極及びエッチングストップ用薄膜を含み、透明基板上に形成された第１導電膜と、
    前記第１導電膜上に形成された第１絶縁膜と、
    前記逆スタガ型トランジスタのソース電極又はドレイン電極を含み、前記ソース電極又はドレイン電極の一部が前記エッチングストップ用薄膜と重なるように前記第１絶縁膜上に形成された第２導電膜と、
    前記第１絶縁膜と前記第２導電膜との上に形成された第２絶縁膜と、
    前記エッチングストップ用薄膜と、前記ソース電極又はドレイン電極のうち前記エッチングストップ用薄膜に重なった領域と、を露出させるように前記第２絶縁膜から前記第１絶縁膜にかけて形成されたコンタクトホールと、
    前記コンタクトホール内で前記エッチングストップ用薄膜及び前記ソース電極又はドレイン電極に接触した第１の部分と、前記ソース電極又はドレイン電極と接触しないように、前記エッチングストップ用薄膜及び前記第２絶縁膜の上面に接触し、且つ前記第１の部分に接続されている第２の部分と、を含む透明導電膜と、を備え、
    前記エッチングストップ用薄膜は、前記ゲート電極、前記ゲート電極と連続してパターン形成されたゲート電極線、および、前記ゲート電極と連続してパターン形成されたゲート端子のいずれとも絶縁されるようにパターン形成されていて、
    前記透明導電膜は、該透明導電膜の前記第１の部分と、該透明導電膜の前記第２の部分とを介して、前記ソース電極又はドレイン電極に接続された画素電極を含むことを特徴とするトランジスタアレイ基板。
  2. 前記トランジスタアレイ基板は、さらに、
    一部が前記エッチングストップ用薄膜と重なるように前記第１絶縁膜上に形成された半導体膜と、
    一部が前記エッチングストップ用薄膜と重なるように前記半導体膜と前記第２導電膜との間に形成されたオーミックコンタクト層と、
    を備え、
    前記コンタクトホールは、さらに、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域を露出させるように前記第２絶縁膜から前記第１絶縁膜にかけて形成されていることを特徴とする請求項１に係るトランジスタアレイ基板。
  3. 前記透明導電膜は、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域に接触するように形成されていることを特徴とする請求項２に係るトランジスタアレイ基板。
  4. 逆スタガ型トランジスタを有するトランジスタアレイ基板の製造方法であって、
    透明基板上に第１導電膜を形成し、前記第１導電膜をパターニングすることによって、前記逆スタガ型トランジスタのゲート電極と、前記ゲート電極と連続してパターン形成されたゲート電極線と、前記ゲート電極と連続してパターン形成されたゲート端子と、前記ゲート電極、前記ゲート電極線および前記ゲート端子のいずれとも絶縁されるようにパターン形成されたエッチングストップ用薄膜を形成する第１導電膜形成工程と、
    前記第１導電膜上に第１絶縁膜を形成する第１絶縁膜形成工程と、
    前記第１絶縁膜上に第２導電膜を形成し、前記第２導電膜をパターニングすることによって、前記逆スタガ型トランジスタのソース電極又はドレイン電極を、該ソース電極又はドレイン電極の一部が前記エッチングストップ用薄膜と重なるように形成する第２導電膜形成工程と、
    前記第１絶縁膜と前記第２導電膜とに重なるように第２絶縁膜を形成する第２絶縁膜形成工程と、
    前記エッチングストップ用薄膜と、前記ソース電極又はドレイン電極のうち前記エッチングストップ用薄膜に重なった領域と、を露出させるように前記第１絶縁膜と前記第２絶縁膜とを貫通してコンタクトホールを形成するコンタクトホール形成工程と、
    前記コンタクトホール内で前記エッチングストップ用薄膜及び前記ソース電極又はドレイン電極に接触した第１の部分と、前記ソース電極又はドレイン電極と接触しないように、前記エッチングストップ用薄膜及び前記第２絶縁膜の上面に接触し、且つ前記第１の部分と接続した第２の部分と、を含むように透明導電膜を形成する透明導電膜形成工程と、を備え、
    前記透明導電膜形成工程において、該透明導電膜の前記第１の部分と、該透明導電膜の前記第２の部分とを介して、前記ソース電極又はドレイン電極に接続された画素電極を含むように前記透明導電膜を形成することを特徴とするトランジスタアレイ基板の製造方法。
  5. 前記トランジスタアレイ基板の製造方法は、さらに、
    前記第１絶縁膜形成工程の後であって、前記第２導電膜形成工程の前に、一部が前記エッチングストップ用薄膜と重なるように前記第１絶縁膜上に半導体膜およびオーミックコンタクト層をパターン形成する半導体膜・オーミックコンタクト層形成工程を備え、
    前記コンタクトホール形成工程において、さらに、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域を露出させるように前記第２絶縁膜から前記第１絶縁膜にかけて前記コンタクトホールを形成することを特徴とする請求項４に係るトランジスタアレイ基板の製造方法。
  6. 前記透明導電膜形成工程において、前記透明導電膜を、前記半導体膜と前記オーミックコンタクト層とのうち前記エッチングストップ用薄膜に重なった領域に接触するように形成することを特徴とする請求項５に係るトランジスタアレイ基板の製造方法。
JP2010056325A 2010-03-12 2010-03-12 トランジスタアレイ基板及びその製造方法 Expired - Fee Related JP5146477B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010056325A JP5146477B2 (ja) 2010-03-12 2010-03-12 トランジスタアレイ基板及びその製造方法
US13/044,824 US8625040B2 (en) 2010-03-12 2011-03-10 Array substrate for use in displays, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010056325A JP5146477B2 (ja) 2010-03-12 2010-03-12 トランジスタアレイ基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011191425A JP2011191425A (ja) 2011-09-29
JP5146477B2 true JP5146477B2 (ja) 2013-02-20

Family

ID=44559652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010056325A Expired - Fee Related JP5146477B2 (ja) 2010-03-12 2010-03-12 トランジスタアレイ基板及びその製造方法

Country Status (2)

Country Link
US (1) US8625040B2 (ja)
JP (1) JP5146477B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
KR102100766B1 (ko) * 2013-09-30 2020-04-14 엘지디스플레이 주식회사 디스플레이 장치
KR102058855B1 (ko) * 2013-12-31 2019-12-26 엘지디스플레이 주식회사 표시장치
CN108172174B (zh) * 2016-12-07 2020-04-07 元太科技工业股份有限公司 像素阵列基板
CN107765483B (zh) * 2017-10-26 2021-02-09 惠科股份有限公司 显示面板及其应用的显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58213449A (ja) * 1982-06-04 1983-12-12 Nec Corp 半導体集積回路装置
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH10340953A (ja) * 1997-06-09 1998-12-22 Nec Kyushu Ltd 半導体装置
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
KR100404225B1 (ko) * 2000-12-28 2003-11-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR20070001647A (ko) 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
JP2008066443A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置およびそれを備える液晶表示装置
KR101448005B1 (ko) 2007-05-17 2014-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011077116A (ja) * 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置

Also Published As

Publication number Publication date
US8625040B2 (en) 2014-01-07
JP2011191425A (ja) 2011-09-29
US20110221992A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP4543385B2 (ja) 液晶表示装置の製造方法
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP3281167B2 (ja) 薄膜トランジスタの製造方法
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP5146477B2 (ja) トランジスタアレイ基板及びその製造方法
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
KR20140074479A (ko) 표시 기판의 제조 방법
JP2012018970A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US20060228839A1 (en) Methods for fabricating array substrates
JP5450802B2 (ja) 表示装置及びその製造方法
WO2018212100A1 (ja) アクティブマトリクス基板およびその製造方法
JP2013507771A (ja) マスク・レベルを削減した金属酸化物ｆｅｔの製造法
WO2016021318A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
JP2009016756A (ja) アクティブマトリクス駆動表示装置
JP6196387B2 (ja) アクティブマトリクス基板
JP2010097077A (ja) 表示装置及びその製造方法
JP2009075556A (ja) 表示装置
KR101254479B1 (ko) 반도체 장치 및 그 제조 방법
JP2006235284A (ja) 表示装置およびその製造方法
KR101960813B1 (ko) 표시 기판 및 이의 제조 방법
KR102329870B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees