JP5142877B2 - ディジタル保護制御装置の試験支援装置 - Google Patents
ディジタル保護制御装置の試験支援装置 Download PDFInfo
- Publication number
- JP5142877B2 JP5142877B2 JP2008200130A JP2008200130A JP5142877B2 JP 5142877 B2 JP5142877 B2 JP 5142877B2 JP 2008200130 A JP2008200130 A JP 2008200130A JP 2008200130 A JP2008200130 A JP 2008200130A JP 5142877 B2 JP5142877 B2 JP 5142877B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- information
- protection control
- digital protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
図1は、実施の形態1にかかる試験支援装置2の一構成例、および試験支援装置2とディジタル保護制御装置1との接続の一例を示す図である。図1に示すように、試験支援装置2は、試験等を行う対象としてのディジタル保護制御装置1に接続されるとともに、試験支援装置2に予め準備しておくべき情報を作成する外部入力装置6に接続されている。
実施の形態1では、ディジタル保護制御装置の入出力部に搭載されるべき入出力基板の一部または全部を模擬する機能を有していたが、実施の形態2では、例えば外部機器のON/OFF情報や自動点検開始信号のON/OFF情報などを模擬する機能を有するように構成するものである。
ディジタル保護制御装置では、電力系統に接続されている遮断器のON/OFFが取り込まれる。ここで、電力系統で事故が発生した場合について考える。この場合、入力基板から取り込んだ遮断器のON/OFF情報が確認され、遮断器がONの場合にはトリップ信号が出力される。実施の形態2では、この遮断器のON/OFF情報を試験支援装置で設定可能となるようにしたものである。
ディジタル保護制御装置では、自動点検開始信号を入力基板に取り込み、自動点検開始信号のON時に自動点検が行われる。実施の形態2では、この自動点検開始信号のON/OFF情報を試験支援装置で設定可能となるようにしたものである。
実施の形態2では、設定情報ファイルを作成する場合、ディジタル保護制御装置1の構成に合わせて、基板アドレス、基板名、固有情報および模擬入力情報を作成する構成としたが、実施の形態3では、例えば開発設計済みの全ての入出力基板の固有情報は、設定情報ファイルの内容には含めず、試験支援装置2の不揮発性メモリ23に予め記憶させておくようにしている。すなわち、入出力基板に固有の情報は設定情報ファイルには含めず、入出力基板に非固有の情報(例えば、基板名、基板アドレス、基板入力情報)のみを設定情報ファイルとして作成するようしている。
2 試験支援装置
3 入出力模擬部
4 I/F回路
5 メモリ
6 外部入力装置
7 外部I/F回路
8 制御回路
9 アナログ入力部
10 演算部
11 バス
12 バス
13,14,21,22 I/F回路
15 マイクロプロセッサ
16 データ用メモリ
17 プログラム用メモリ
18 入力スロット群
18−a,18−b 入力基板
19 出力スロット群
19−a,19−b 出力基板
20 入出力部
23 不揮発性メモリ
24 設定情報ファイル
25 基板識別情報
26 基板アドレス
27 基板名
28 固有情報
29 模擬入力情報
30 入出力基板情報
31 入出力基板非固有情報
33 I/Oタイプ
34 チャンネル情報
35 パリティ
40 警報出力部
Claims (7)
- 電力系統からのアナログ入力を取込みディジタルデータに変換するアナログ入力部と、前記アナログ入力部より受け渡されたディジタルデータに基づいて所定の保護制御演算を行う演算部と、前記演算部にて判定された演算結果に基づく制御指令の出力処理および外部機器からの情報を入力して前記演算部に伝達する入力処理を行う入出力部と、を備えたディジタル保護制御装置に接続され、当該ディジタル保護制御装置に対する試験を支援するディジタル保護制御装置の試験支援装置であって、
前記入出力部に搭載されるべき入出力基板の一部または全部を模擬する入出力模擬部を有し、
前記入出力模擬部には、前記入出力基板の識別に必要な情報として、少なくとも前記入出力部における前記入出力基板の搭載位置を表す情報としての基板アドレスおよび、当該基板アドレスに対応させた前記入出力基板の固有情報が記憶されていることを特徴とするディジタル保護制御装置の試験支援装置。 - 前記演算部には、前記基板アドレスに関する情報が登録されており、
前記入出力模擬部は、前記演算部から伝達された基板アドレスに対応する固有情報を抽出して前記演算部に通知する
ことを特徴とする請求項1に記載のディジタル保護制御装置の試験支援装置。 - 前記固有情報には、前記入出力基板が入力基板であるか、出力基板であるか、あるいは入出力基板であるか、を示すI/Oタイプ、および前記入出力基板の入出力点数を表すチャネル情報が含まれる
ことを特徴とする請求項1または2に記載のディジタル保護制御装置の試験支援装置。 - 前記入出力模擬部には、前記入出力基板のうちの入力基板を通じて前記演算部に入力されるべき情報としての模擬入力情報がさらに記憶されている
ことを特徴とする請求項1〜3の何れか1項に記載のディジタル保護制御装置の試験支援装置。 - 前記入出力模擬部には、少なくとも不揮発性メモリが具備され、
当該不揮発性メモリには、少なくとも前記固有情報が記憶されている
ことを特徴とする請求項1〜4の何れか1項に記載のディジタル保護制御装置の試験支援装置。 - 前記基板アドレス、前記固有情報、前記模擬入力情報は、本装置の外部に設けられた入力装置を介して前記入出力模擬部に記憶される
ことを特徴とする請求項1〜5の何れか1項に記載のディジタル保護制御装置の試験支援装置。 - 請求項1〜6の何れか1項に記載の入出力模擬部をディジタル保護制御装置に内蔵したことを特徴とするディジタル保護制御装置の試験支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008200130A JP5142877B2 (ja) | 2008-08-01 | 2008-08-01 | ディジタル保護制御装置の試験支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008200130A JP5142877B2 (ja) | 2008-08-01 | 2008-08-01 | ディジタル保護制御装置の試験支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010041788A JP2010041788A (ja) | 2010-02-18 |
JP5142877B2 true JP5142877B2 (ja) | 2013-02-13 |
Family
ID=42013751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008200130A Active JP5142877B2 (ja) | 2008-08-01 | 2008-08-01 | ディジタル保護制御装置の試験支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142877B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5616733B2 (ja) * | 2010-09-30 | 2014-10-29 | 株式会社日立製作所 | ディジタル保護継電装置 |
-
2008
- 2008-08-01 JP JP2008200130A patent/JP5142877B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010041788A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100582799C (zh) | 电子设备诊断方法和*** | |
US8930931B2 (en) | Information processing apparatus using updated firmware and system setting method | |
JP5095273B2 (ja) | 制御装置 | |
KR101018373B1 (ko) | 컴퓨터 장치, 프로세서 진단 방법 및 프로세서 진단 제어 프로그램을 저장하는 기억 매체 | |
JP2007199845A (ja) | メモリ破壊検出方法および装置 | |
KR102108721B1 (ko) | Pci-e 인터페이스를 이용한 컴퓨터 장애진단 시스템 | |
JP5142877B2 (ja) | ディジタル保護制御装置の試験支援装置 | |
JP2018181206A (ja) | データ処理装置、データ処理方法およびプログラム | |
JP2013175118A (ja) | 制御装置、及びそのメモリ故障検出方法、その自己診断方法 | |
KR20150116020A (ko) | 무선 네트워크를 이용한 컴퓨터 진단 및 복구 장치와 그 방법 | |
JP2010262715A (ja) | メモリ検査システム及びメモリ検査方法 | |
JP4714165B2 (ja) | 入力試験装置 | |
JP4558376B2 (ja) | コントローラ | |
US8990624B2 (en) | Emulator verification system, emulator verification method | |
CN109324970A (zh) | Sdk运行环境检测方法、装置、计算机设备及存储介质 | |
JP2009223714A (ja) | 演算回路及び演算回路の異常解析方法 | |
JP4359327B2 (ja) | 半導体集積回路装置、icカードおよび検査装置 | |
JP2009011120A (ja) | 保護制御装置 | |
US20100122150A1 (en) | Cpu instruction ram parity error procedure | |
JP2010244174A (ja) | Dspカード試験装置およびdspカード試験装置における故障異常情報のモニタ方法 | |
JP4398102B2 (ja) | 車載用電子機器 | |
EP2036499B1 (en) | Medical device and test method for medical device | |
JP5563700B2 (ja) | 制御装置 | |
JP2003234000A (ja) | 半導体集積回路装置、icカードおよび検査装置 | |
JP2009140136A (ja) | 再現試験システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5142877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |