JP5141989B2

JP5141989B2 - 論理値決定方法及び論理値決定プログラム

Info

Publication number: JP5141989B2
Application number: JP2009538144A
Authority: JP
Inventors: 紘平宮瀬; 暁青温; 誠司梶原
Original assignee: 株式会社Ｌｐｔｅｘ
Priority date: 2007-10-19
Filing date: 2008-10-16
Publication date: 2013-02-13
Anticipated expiration: 2028-10-16
Also published as: WO2009051193A1; US8453023B2; CN101828121A; JPWO2009051193A1; US20100205491A1; KR101451462B1; KR20100080508A; CN101828121B

Description

本発明は、０（ゼロ）、１（イチ）の論理値ビット及び未定値ビットから構成されるベクトルをスキャン設計された順序回路内の組合せ回路又は単独の組合せ回路に印可した際に組合せ回路の外部入力線と外部出力線の間で決められる１対１の対応関係において、対応する外部入力線と外部出力線との間の論理値相違の総数が増加又は低下するようにベクトル中の未定値ビットに与えるべき目標論理値を決定する論理値決定方法及び論理値決定プログラムに関する。

半導体大規模集積回路（以下、単にＬＳＩ回路ということもある）は、図３に示すように、設計、製造、テストの段階を経て出荷される。ここで、テストとは、設計データに基づいて製造されたＬＳＩ回路（具体的には順序回路内の組合せ回路、即ちアンドゲート、ナンドゲート、オアゲート、ノアゲート等の論理素子からなる回路）にテストベクトル（以下、単にベクトルという）を印加し、それに対する応答を期待値と比較して良品、不良品の判定を行う作業をいう。なお、テストに合格するＬＳＩ回路の良品率（歩留り）は、ＬＳＩ回路の品質、信頼性、及びコストを大きく左右するため、半導体産業の生命線とまで言われている。そして、ＬＳＩ回路を実使用と同程度の動作速度でテストを行う実速度テストは、ベクトルを初期化パターンと故障を検出する特定の信号からなるランチパターン(launch pattern)で構成した場合、図４に示すように、シフトパルスＳ_Ｌの立上がり時刻で初期化パターンが組合せ回路に入力され、次いでパルスＣ_１の立上がり時刻にランチパターンが入力されることにより生じた組合せ回路の応答をパルスＣ_２の立上がり時刻において観測することにより行われる。なお、組合せ回路のテスト状態は、シフトパルスＳ_１の立上がり時刻で解除される。

ここで、パルスＣ_１後のランチパターンの入力により発生する組合せ回路内のスイッチング動作が多いと、電源電圧降下（ＩＲドロップ）や電源ノイズが増加し、組合せ回路内の遅延が過度に増加した場合、パルスＣ_２において本来得られるべき応答が得られず、タイミング違反によって誤った応答が順序回路内のフリップ・フロップ群に取り込まれてしまう。その結果、組合せ回路からの応答と期待値とが一致しないことから不良品という誤った判定が行われる誤テストが発生する。そして、誤テストは、キャプチャＣ_１とキャプチャＣ_２の時間間隔が短い実速度テストにおいて顕著となっている。

一方、ＩＲドロップが発生しないベクトルを決定する方法として、Ｘ埋め込み技術がある。Ｘ埋め込み技術は、ＬＳＩ回路（具体的には順序回路内の組合せ回路）内の１又は２種類以上の故障を検出する場合、ベクトルの中で検出する故障に関与する一部のビットに対してのみ０又は１の論理値を割り当てれば故障検出が可能となり、ベクトルの中で故障に関与しない（すなわち、故障検出能力を低下させない）残りのビットを未定値ビット（Ｘビットという）とし、このＸビットに、目的に応じた論理値０又は１を割り当てる技術である。例えば、図５に示すように、Ｖ_Ｐ及びＶ_Ｓから構成されるベクトルＶに対してＦ_Ｐ（Ｖ）及びＦ_Ｓ（Ｖ）の応答が与えられる場合、Ｖ_ＳとＦ_Ｓ（Ｖ）との相違を小さくできる。なお、図５で、ｐ_ｉ（ｉ＝１〜６）、ｑ_ｉ（ｉ＝１〜６）はそれぞれ組合せ回路の入、出力線を示す。ここで、特許文献１には、ベクトルの集合全体に対して、任意のビットにおいてＸビットを特定することが記載されている。

国際公開第２００６／１０６６２６号パンフレット

しかしながら、特許文献１では、本来Ｘビットにしない方が有利なビットまでＸビットにしてしまうことが多く、誤テスト回避に有効なＸビットが得られないことが多いという問題がある。更に、組合せ回路から出力されてフリップ・フロップ群に入力する擬似外部出力中のＸビットへの論理値割り当てにおいて、常に組合せ回路内の信号線と信号値を参照しながら正当化操作を行うので、擬似外部出力中のＸビットへの論理値割り当ての処理時間は、組合せ回路内の信号線の増加と比例して増加するという問題もある。

本発明はかかる事情に鑑みてなされたもので、ベクトル中でテストの判定能力を低下させない未定値ビットを特定し、この未定値ビットに与えるべき目標論理値を短時間で決定することが可能な論理値決定方法及び論理値決定プログラムを提供することを目的とする。

前記目的に沿う本発明に係る論理値決定方法は、スキャン設計された順序回路内の組合せ回路又は単独の組合せ回路に印加され、０、１の論理値ビット及び未定値ビットから構成されるベクトルの中の該未定値ビットに対し、前記組合せ回路の外部入力線の一部又は全部と該組合せ回路の外部出力線の一部又は全部との間で決められる１対１の対応関係で、対応する前記外部入力線と前記外部出力線との間の論理値相違の総数が増加又は低下するように、前記未定値ビットに与えるべき目標論理値を決定する論理値決定方法であって、
前記外部出力線が論理値を持ち、該外部出力線に対応する前記外部入力線が未定値を持つ場合は、該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を該外部出力線の論理値と同じ論理値とする第１論理値決定作業と、
前記外部出力線が未定値を持ち、該外部出力線に対応する前記外部入力線が論理値を持つ場合は、該外部出力線に該外部入力線の論理値が現われるように正当化操作によって前記ベクトルの未定値ビットの目標論理値を求める第２論理値決定作業と、
前記外部入力線及び該外部入力線に対応する前記外部出力線のいずれもが未定値を持つ場合は、該外部出力線が論理値０になる確率と、論理値１になる確率を計算し、その確率の差に基づいて該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を決定する第３論理値決定作業とを具備し、
前記論理値相違の総数が目標値に到達するまで前記第３論理値決定作業を繰り返す。

本発明に係る論理値決定方法において、前記論理値相違の総数を低下する場合、前記第３論理値決定作業で、前記確率の差が予め与えられた基準値を超えている場合、確率の高い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることができる。

本発明に係る論理値決定方法において、前記論理値相違の総数を増加する場合、前記第３論理値決定作業で、前記確率の差が予め与えられた基準値を超えている場合、確率の低い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることができる。

前記目的に沿う本発明に係る論理値決定プログラムは、スキャン設計された順序回路内の組合せ回路又は単独の組合せ回路に印加され、０、１の論理値ビット及び未定値ビットから構成されるベクトルの中の該未定値ビットに対し、前記組合せ回路の外部入力線の一部又は全部と該組合せ回路の外部出力線の一部又は全部との間で決められる１対１の対応関係で、対応する前記外部入力線と前記外部出力線との間の論理値相違の総数が増加又は低下するように、前記未定値ビットに与えるべき目標論理値を決定する論理値決定プログラムであって、
前記外部出力線が論理値を持ち、該外部出力線に対応する前記外部入力線が未定値を持つ場合は、該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を該外部出力線の論理値と同じ論理値とする第１論理値決定手順と、
前記外部出力線が未定値を持ち、該外部出力線に対応する前記外部入力線が論理値を持つ場合は、該外部出力線に該外部入力線の論理値が現われるように正当化操作によって前記ベクトルの未定値ビットの目標論理値を求める第２論理値決定手順と、
前記外部入力線及び該外部入力線に対応する前記外部出力線のいずれもが未定値を持つ場合は、該外部出力線が論理値０になる確率と、論理値１になる確率を計算し、その確率の差に基づいて該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を決定する第３論理値決定手順と、
前記論理値相違の総数が目標値に到達するまで前記第３論理値決定手順を繰り返す論理値相違総数判定手順とを具備する。

本発明に係る論理値決定プログラムにおいて、前記論理値相違の総数を低下する場合、前記第３論理値決定手順で、前記確率の差が予め与えられた基準値を超えている場合、確率の高い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることができる。

本発明に係る論理値決定プログラムにおいて、前記論理値相違の総数を増加する場合、前記第３論理値決定手順で、前記確率の差が予め与えられた基準値を超えている場合、確率の低い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることができる。

本発明の論理値決定方法及び論理値決定プログラムにおいては、外部出力線が未定値を持ち、外部出力線に対応する外部入力線が論理値を持つ場合に限定して、正当化操作によってベクトルの未定値ビットに目標論理値を割り当てるので、組合せ回路の規模が増大しても（回路内の信号線数が増加しても）未定値ビットに与えるべき目標論理値を迅速に決定することができ、外部入力線と外部出力線との間の論理値相違の総数の制御を容易に行うことができる。その結果、半導体大規模集積回路の目標とするテストを短時間で行うことができ、テストコストの低減を図ることができる。

特に、確率に基づいて未定値ビットの論理値を決める場合には、外部入力線と外部出力線との間の論理値相違の総数の制御を精度よく行うことができる。

本発明の一実施例に係る論理値決定方法が適用されるスキャン設計された順序回路の説明図である。本発明の一実施例に係る論理値決定プログラムを示すフローチャートである。半導体大規模集積回路の設計から出荷までの流れを示す説明図である。半導体大規模集積回路の実速度テストで誤テストが発生する原因の説明図である。組合せ回路に印加されるテスト用のベクトルと応答の関係を示す説明図である。

符号の説明

１０：順序回路、１１：組合せ回路、１２：フリップ・フロップ群

続いて、添付した図面を参照しつつ、本発明を具体化した実施例につき説明し、本発明の理解に供する。
ここで、図１は本発明の一実施例に係る論理値決定方法が適用されるスキャン設計された順序回路の説明図、図２は本発明の一実施例に係る論理値決定プログラムを示すフローチャートである。

図１に示すように、本発明の一実施例に係る論理値決定方法が適用されるスキャン設計された順序回路１０は、論理素子からなる組合せ回路１１と、組合せ回路１１の内部状態を記憶するフリップ・フロップ群１２とを有している。この場合、組合せ回路１１の外部入力線は、外部から直接アクセス可能な固有外部入力線ＰＩｓと、フリップ・フロップ群１２の出力線である擬似外部入力線ＰＰＩｓとを有し、組合せ回路１１の外部出力線は、外部から直接アクセス可能（外部に直接出力可能）な固有外部出力線ＰＯｓと、フリップ・フロップ群１２への入力線である擬似外部出力線ＰＰＯｓとを有している。なお、固有外部入力線ＰＩｓのビット数と固有外部出力線ＰＯｓのビット数とは必ずしも同数ではないが、擬似外部入力線ＰＰＩｓのビット数と擬似外部出力線ＰＰＯｓのビット数とは必ず同数である。

そして、順序回路１０の実速度スキャンテストにおいて、誤テストを回避しようとする場合、テスト用のベクトルを印加した際に電源電圧降下を小さくする必要がある。このため、順序回路１０内の組合せ回路１１の擬似外部入力線ＰＰＩｓに、０、１の論理値ビット及び未定値ビットから構成されるテスト用のベクトルを印加した際に、擬似外部入力線ＰＰＩｓの全部と擬似外部出力線ＰＰＯｓの全部との間で決められる１対１の対応関係で、対応する擬似外部入力線ＰＰＩｓと擬似外部出力線ＰＰＯｓとの間の論理値相違の総数が低下するように、未定値ビットに与えるべき目標論理値を決定する。

ここで、論理値相違の総数が低下するように、未定値ビットに目標論理値を割り当てる論理値決定方法は、外部出力線の一例である擬似外部出力線ＰＰＯｓが論理値を持ち、擬似外部出力線ＰＰＯｓに対応する外部入力線の一例である擬似外部入力線ＰＰＩｓが未定値を持つ場合は、擬似外部入力線ＰＰＩｓに対応するベクトルの未定値ビットの目標論理値を擬似外部出力線ＰＰＯｓの論理値と同じ論理値とする第１論理値決定作業と、擬似外部出力線ＰＰＯｓが未定値を持ち、擬似外部出力線ＰＰＯｓに対応する擬似外部入力線ＰＰＩｓが論理値を持つ場合は、擬似外部出力線ＰＰＯｓに擬似外部入力線ＰＰＩｓの論理値が現われるように正当化操作によってベクトルの未定値ビットの目標論理値を求める第２論理値決定作業と、擬似外部入力線ＰＰＩｓ及び擬似外部入力線ＰＰＩｓに対応する擬似外部出力線ＰＰＯｓのいずれもが未定値を持つ場合は、擬似外部出力線ＰＰＯｓが論理値０になる確率と、論理値１になる確率をそれぞれ計算し、確率の差が予め与えられた基準値を超えている場合、確率の高い方の擬似外部出力線ＰＰＯｓの論理値を擬似外部入力線ＰＰＩｓに対応するベクトルの未定値ビットの目標論理値とする第３論理値決定作業とを具備し、論理値相違の総数が目標値に到達するまで第３論理値決定作業を繰り返している。

擬似外部出力線ＰＰＯｓが未定値を持ち、擬似外部出力線ＰＰＯｓに対応する擬似外部入力線ＰＰＩｓが論理値を持つ場合に限定して、正当化操作によってベクトルの未定値ビットに目標論理値を割り当てるので、組合せ回路１１の規模が増大しても（回路内の信号線数が増加しても）未定値ビットに与えるべき目標論理値を迅速に決定することができ、擬似外部入力線ＰＰＩｓと擬似外部出力線ＰＰＯｓとの間の論理値相違の総数の低下を容易に達成できる。そして、確率に基づいて未定値ビットの論理値を決めるので、擬似外部入力線ＰＰＩｓと擬似外部出力線ＰＰＯｓとの間の論理値相違の総数の低下精度を向上させることができる。

本発明の一実施例に係り、順序回路１０の実速度スキャンテストで誤テストを回避する際にテスト用のベクトル中の未定値ビットに割り当てる目標論理値を決定する論理値決定プログラムについて説明する。
論理値決定プログラムは、擬似外部入力線ＰＰＩｓと擬似外部出力線ＰＰＯｓとの間の論理値相違の総数が低下するように、未定値ビットに与えるべき目標論理値を決定するものであって、表１に示すように、擬似外部出力線ＰＰＯｓが論理値ｂを持ち、擬似外部出力線ＰＰＯｓに対応する擬似外部入力線ＰＰＩｓが未定値Ｘ_ＰＰＩを持つペアの場合（タイプＢの場合）は、擬似外部入力線ＰＰＩｓに対応するベクトルの未定値ビットの目標論理値を擬似外部出力線ＰＰＯｓの論理値ｂと同じ論理値とする第１論理値決定手順と、擬似外部出力線ＰＰＯｓが未定値Ｘ_ＰＰＯを持ち、擬似外部出力線ＰＰＯｓに対応する擬似外部入力線ＰＰＩｓが論理値ａを持つペアの場合（タイプＣの場合）は、擬似外部出力線ＰＰＯｓに擬似外部入力線ＰＰＩｓの論理値ａが現われるように正当化操作によってベクトルの未定値ビットの目標論理値を求める第２論理値決定手順とを有する。

更に、論理値決定プログラムは、擬似外部入力線ＰＰＩｓ及び擬似外部入力線ＰＰＩｓに対応する擬似外部出力線ＰＰＯｓのいずれもが未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯを持つペアの場合（タイプＤの場合）は、擬似外部出力線ＰＰＯｓが論理値０になる確率０Ｐｒｏｂと、論理値１になる確率１Ｐｒｏｂを計算し、その確率の差が予め与えられた基準値を超えている場合、擬似外部出力線ＰＰＯｓの未定値Ｘ_ＰＰＯに確率の高い方の論理値を割り当て、擬似外部入力線ＰＰＩｓには未定値Ｘ_ＰＰＯに割り当てた論理値と同一の論理値を割り当てる第３論理値決定手順と、１対１の対応関係が成立する擬似外部入力線ＰＰＩｓの論理値と擬似外部出力線ＰＰＯｓの論理値の間で全てのペアに確定した論理値が割り当てられたタイプＡとなるまで（即ち、論理値相違の総数が目標値に到達するまで）、第３論理値決定手順を繰り返す論理値相違総数判定手順とを具備している。

なお、未定値Ｘ_ＰＰＯが０となる確率と未定値Ｘ_ＰＰＯが１となる確率が近接している場合も存在するので、この場合は、各ペア毎に、未定値Ｘ_ＰＰＯの０Ｐｒｏｂと１Ｐｒｏｂの確率差の絶対値（｜０Ｐｒｏｂ−１Ｐｒｏｂ｜）を求め、｜０Ｐｒｏｂ−１Ｐｒｏｂ｜が予め設定した基準値を超える場合にのみ擬似外部入力線ＰＰＩｓ、擬似外部出力線ＰＰＯｓの各未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯに確率の高い方の論理値を割り当てる。ここで、基準値として、各ペア毎に得られる｜０Ｐｒｏｂ−１Ｐｒｏｂ｜の平均値Δを採用することができる。そして、｜０Ｐｒｏｂ−１Ｐｒｏｂ｜＞Δの場合で、０Ｐｒｏｂ＞１Ｐｒｏｂのときは０を未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯに割り当て、０Ｐｒｏｂ＜１Ｐｒｏｂのときは１を未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯに割り当てる。

続いて、図２に基づいて、論理値決定プログラムを詳細に説明する。
先ず、Ｓ−１で、例えば、従来のＡＴＰＧプログラム（自動テストベクトル生成プログラム）を使用して、擬似外部入力線ＰＰＩｓに印加するテスト用のベクトルとして、０、１の論理値ビット及び未定値ビットから構成されるベクトル（テストキューブともいう）Ｃを決める。次いで、Ｓ−２で、ベクトルＣと、ベクトルＣに対する擬似外部出力線ＰＰＯｓの論理値の全ペアが、論理値ａ、ｂのペアであるか否かのタイプＡ判定が行われる。擬似外部入力線ＰＰＩｓの論理値と擬似外部出力線ＰＰＯｓの論理値には未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯが含まれているので、タイプＡとは判定されない。

続いて、Ｓ−３で、全ペア中に擬似外部入力線ＰＰＩｓの論理値が未定値Ｘ_ＰＰＩで、擬似外部出力線ＰＰＯｓの論理値が論理値ｂであるペアが存在するかのタイプＢ判定が行われる。タイプＢと判定されたペアについては、Ｓ−４で、未定値Ｘ_ＰＰＩに確定論理値ｂが割り当てられ、Ｓ−５で、その結果は修正ベクトル（修正Ｃ）として保存される（以上、第１論理値決定手順）。

タイプＢと判定されなかったペアに関しては、Ｓ−６で、その中に擬似外部入力線ＰＰＩｓの論理値が論理値ａで、擬似外部出力線ＰＰＯｓの論理値が未定値Ｘ_ＰＰＯであるペアが存在するかのタイプＣ判定が行われる。タイプＣと判定されたペアについては、Ｓ−７で、信号パス及び論理値ａに基づいて未定値Ｘ_ＰＰＯの論理値が正当化操作で決定される（以上、第２論理値決定手順）。

次いで、タイプＣと判定されなかったペアに関しては、Ｓ−８で、その中に擬似外部入力線ＰＰＩｓ及び擬似外部出力線ＰＰＯｓの論理値がいずれも未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯであるペアが存在するかのタイプＤ判定が行われる。タイプＤと判定されたペアについては、Ｓ−９で、ペア毎に擬似外部出力線ＰＰＯｓの未定値Ｘ_ＰＰＯが０となる確率（０Ｐｒｏｂ）と、１となる確率（１Ｐｒｏｂ）をそれぞれ算出する。このとき、正当化操作により未定値Ｘ_ＰＰＯの論理値が決定されたペアを考慮して行う。次いで、各ペア毎に、｜０Ｐｒｏｂ−１Ｐｒｏｂ｜を求めて、｜０Ｐｒｏｂ−１Ｐｒｏｂ｜の平均値Δを算出し、｜０Ｐｒｏｂ−１Ｐｒｏｂ｜がΔを超える場合で、０Ｐｒｏｂ＞１Ｐｒｏｂのときは０を未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯに割り当て、０Ｐｒｏｂ＜１Ｐｒｏｂのときは１を未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯに割り当てる。また、｜０Ｐｒｏｂ−１Ｐｒｏｂ｜がΔ以下の場合は、未定値Ｘ_ＰＰＩ、Ｘ_ＰＰＯの決定を行わない。その結果は、Ｓ−５で、修正Ｃとして保存される。一方、タイプＤ判定と判定されなかったペアも、Ｓ−５で、修正Ｃとして保存される（以上、第３論理値決定手順）。

得られた修正Ｃについては、Ｓ−２で、擬似外部入力線ＰＰＩｓの論理値と擬似外部出力線ＰＰＯｓの論理値の全ペアがタイプＡであるかの判定が行われ、タイプＡと判定された場合は、Ｓ−１０で、この修正Ｃを決定されたベクトルＣとして保存する。タイプＡと判定されなかったペアに関しては、Ｓ−３、Ｓ−６、Ｓ−８で順次タイプＢ、タイプＣ、タイプＤの判定がなされ、それに伴ってＳ−４、Ｓ−７、Ｓ−９の処理が行われて、Ｓ−５で、修正Ｃが作成される。そして、以上の操作を全ペアがタイプＡと判定されるまで繰り返す（以上、論理値相違総数判定手順）。これによって、擬似外部入力線ＰＰＩｓと擬似外部出力線ＰＰＯｓの間で、論理値相違の総数が低下する。

以上、本発明を、実施例を参照して説明してきたが、本発明は何ら上記した実施例に記載した構成に限定されるものではなく、特許請求の範囲に記載されている事項の範囲内で考えられるその他の実施例や変形例も含むものである。
例えば、Ｓ−２で、擬似外部入力線の論理値と擬似外部出力線の論理値の全ペアがタイプＡであるか否かの判定を行ったが、タイプＡと判定するペアの個数を予め設定することで、第３論理値決定作業の繰り返し数を制限することができ、外部入力線と外部出力線との間の論理値相違の総数の低下割合を調整できる。更に、擬似外部入力線と擬似外部出力線の対応する全部を対象としたが、擬似外部入力線と擬似外部出力線の対応する一部を対象とすることもできる。これによっても、外部入力線と外部出力線との間の論理値相違の総数の低下割合を調整できる。
また、第３論理値決定手順で、確率の差が予め与えられた基準値を超えている場合、確率の低い方の外部出力線の論理値をこの外部入力線に対応するベクトルの未定値ビットの目標論理値とすることにより、論理値相違の総数を増加させることができる。これにより、例えば、順序回路の実速度スキャンテストにおいて、順序回路における欠陥検出能力を向上させることができる。
そして、本発明の論理値決定方法及び論理値決定プログラムが適用されるＬＳＩ回路を、単独の組合せ回路とすることもできる。

半導体大規模集積回路の良品と不良品を判別するテストを行うに当たって、テストの判断能力を低下させない未定値ビットを特定し、この未定値ビットに与える目標論理値を短時間で決定し、良品を不良品とする誤った判定を減らし、製品の歩留りを上げる。

Claims

スキャン設計された順序回路内の組合せ回路又は単独の組合せ回路に印加され、０、１の論理値ビット及び未定値ビットから構成されるベクトルの中の該未定値ビットに対し、前記組合せ回路の外部入力線の一部又は全部と該組合せ回路の外部出力線の一部又は全部との間で決められる１対１の対応関係で、対応する前記外部入力線と前記外部出力線との間の論理値相違の総数が増加又は低下するように、前記未定値ビットに与えるべき目標論理値を決定する論理値決定方法であって、
前記外部出力線が論理値を持ち、該外部出力線に対応する前記外部入力線が未定値を持つ場合は、該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を該外部出力線の論理値と同じ論理値とする第１論理値決定作業と、
前記外部出力線が未定値を持ち、該外部出力線に対応する前記外部入力線が論理値を持つ場合は、該外部出力線に該外部入力線の論理値が現われるように正当化操作によって前記ベクトルの未定値ビットの目標論理値を求める第２論理値決定作業と、
前記外部入力線及び該外部入力線に対応する前記外部出力線のいずれもが未定値を持つ場合は、該外部出力線が論理値０になる確率と、論理値１になる確率を計算し、その確率の差に基づいて該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を決定する第３論理値決定作業とを具備し、
前記論理値相違の総数が目標値に到達するまで前記第３論理値決定作業を繰り返すことを特徴とする論理値決定方法。
請求項１記載の論理値決定方法において、前記論理値相違の総数を低下する場合、前記第３論理値決定作業で、前記確率の差が予め与えられた基準値を超えている場合、確率の高い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることを特徴とする論理値決定方法。
請求項１記載の論理値決定方法において、前記論理値相違の総数を増加する場合、前記第３論理値決定作業で、前記確率の差が予め与えられた基準値を超えている場合、確率の低い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることを特徴とする論理値決定方法。
スキャン設計された順序回路内の組合せ回路又は単独の組合せ回路に印加され、０、１の論理値ビット及び未定値ビットから構成されるベクトルの中の該未定値ビットに対し、前記組合せ回路の外部入力線の一部又は全部と該組合せ回路の外部出力線の一部又は全部との間で決められる１対１の対応関係で、対応する前記外部入力線と前記外部出力線との間の論理値相違の総数が増加又は低下するように、前記未定値ビットに与えるべき目標論理値を決定する論理値決定プログラムであって、
前記外部出力線が論理値を持ち、該外部出力線に対応する前記外部入力線が未定値を持つ場合は、該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を該外部出力線の論理値と同じ論理値とする第１論理値決定手順と、
前記外部出力線が未定値を持ち、該外部出力線に対応する前記外部入力線が論理値を持つ場合は、該外部出力線に該外部入力線の論理値が現われるように正当化操作によって前記ベクトルの未定値ビットの目標論理値を求める第２論理値決定手順と、
前記外部入力線及び該外部入力線に対応する前記外部出力線のいずれもが未定値を持つ場合は、該外部出力線が論理値０になる確率と、論理値１になる確率を計算し、その確率の差に基づいて該外部入力線に対応する前記ベクトルの未定値ビットの目標論理値を決定する第３論理値決定手順と、
前記論理値相違の総数が目標値に到達するまで前記第３論理値決定手順を繰り返す論理値相違総数判定手順とを具備することを特徴とする論理値決定プログラム。
請求項４記載の論理値決定プログラムにおいて、前記論理値相違の総数を低下する場合、前記第３論理値決定手順で、前記確率の差が予め与えられた基準値を超えている場合、確率の高い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることを特徴とする論理値決定プログラム。
請求項４記載の論理値決定プログラムにおいて、前記論理値相違の総数を増加する場合、前記第３論理値決定手順で、前記確率の差が予め与えられた基準値を超えている場合、確率の低い方の前記外部出力線の論理値を前記外部入力線に対応する前記ベクトルの未定値ビットの目標論理値とすることを特徴とする論理値決定プログラム。