JP5141028B2 - マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法 - Google Patents

マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5141028B2
JP5141028B2 JP2007027605A JP2007027605A JP5141028B2 JP 5141028 B2 JP5141028 B2 JP 5141028B2 JP 2007027605 A JP2007027605 A JP 2007027605A JP 2007027605 A JP2007027605 A JP 2007027605A JP 5141028 B2 JP5141028 B2 JP 5141028B2
Authority
JP
Japan
Prior art keywords
layout data
mask layout
factory equipment
mask
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007027605A
Other languages
English (en)
Other versions
JP2008192946A (ja
Inventor
義弘 鷹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007027605A priority Critical patent/JP5141028B2/ja
Priority to TW097103239A priority patent/TWI383246B/zh
Priority to US12/026,753 priority patent/US7913195B2/en
Publication of JP2008192946A publication Critical patent/JP2008192946A/ja
Application granted granted Critical
Publication of JP5141028B2 publication Critical patent/JP5141028B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、特定の工場設備用に作成されたマスクレイアウトデータを用いて他の工場設備に最適化したマスクレイアウトデータを作成するマスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及びそのマスクレイアウトデータを用いた半導体装置の製造方法に関する。
半導体装置（Large Scale Integration：ＬＳＩ）を製造する際には、まず要求される仕様に基づいて回路設計が行われる。その後、回路設計に用いられたデータを基にマスクレイアウトデータが作成され、このマスクレイアウトデータを使用してレチクルが作成される。そして、このレチクルを用いて半導体基板にパターンが転写され、半導体装置が製造される。一般的に、回路設計にはＳＰＩＣＥと呼ばれるソフトウェア（電子回路シミュレータ）が使用され、マスクレイアウトデータはＧＤＳと呼ばれるフォーマットで記述される。
通常、半導体装置は、自社内の設計基準（ＳＰＩＣＥパラメータ）を用いて回路設計部門で回路設計を行い、そのデータを用いて自社内の製造部門で製造されている。しかし、自社工場で製造している半導体装置を急いで増産する必要がある場合、自社工場の設備を拡張すると多大な投資が必要となるだけでなく、新設した設備で実際に半導体装置を製造できるようになるまでに長期間が必要であるという問題がある。また、設備の立ち上げに伴って種々のリスクが発生するという問題もある。
そこで、半導体装置の製造を社外（他社）に委託することがある。この場合、自社の設計基準（ＳＰＩＣＥパラメータ）と他社の設計基準とが当然異なるので、同一のマスクレイアウトデータ（ＧＤＳデータ）を用いて半導体装置を製造しても、半導体装置を構成するトランジスタの特性が異なってしまう。
図１は、発注元で製造したトランジスタの特性（ゲート長−しきい値電圧特性）の一例と受注先（委託先）で製造したトランジスタの特性の一例とを併せて示す図である。上述したように、各社毎に設計基準が異なるので、同一のマスクレイアウトデータを用いても、発注元で製造されたトランジスタの特性と受注先で製造されたトランジスタの特性とが異なってしまう。トランジスタの特性はゲート長だけでなく、エクステンション層の接合深さ、ゲート絶縁膜の厚さ、サイドウォールの幅及びチャネル層の不純物濃度などに関係する。従って、従来は、受注先で製造するトランジスタの特性が発注元で製造するトランジスタの特性に近づくように、これらのパラメータを調整している。
なお、特許文献１には、真性ＭＯＳトランジスタ、長チャネルＭＯＳトランジスタ及び短チャネルＭＯＳトランジスタのチャネルとなる部分に不純物を導入して特性を最適化することが記載されている。また、特許文献２には特定のゲート長のトランジスタについて不純物注入条件を決定して不純物濃度を計算により求め、その計算結果を基に前記特定のゲート長よりもゲート長が短いトランジスタの不純物濃度を計算してそのトランジスタの特性を求める方法が記載されている。
特開平４−２５５２６６号公報 特開２００２−２９９６１１号公報
上述したように受注先で製造されるトランジスタの特性を発注元で製造されるトランジスタの特性に近づけるためには、種々のパラメータを調整して実際にトランジスタを製造し、それらのトランジスタの特性を測定してその結果をパラメータの調整にフィードバックする必要がある。しかしながら、それらの作業は煩雑であり、パラメータを決定するのに長期間かかってしまう。
また、パラメータの調整の結果ゲート絶縁膜の厚さが薄くなると、トランジスタの耐電圧が低くなって半導体装置の信頼性が低下することが考えられる。更に、エクステンション層の接合深さを変えるためにはプロセスの大幅な変更や新規の製造装置の導入が必要になることもある。
本発明の目的は、特定の工場設備用に作成されたマスクレイアウトデータを用いて他の工場設備に最適化したマスクレイアウトデータを効率よく作成するマスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及びそのマスクレイアウトデータを用いた半導体装置の製造方法を提供することである。
本発明の一観点によれば、第１の工場設備用のマスクレイアウトデータを用いて第２の工場設備用のマスクレイアウトデータを作成するマスクレイアウトデータ作成方法であって、前記第１の工場設備用のマスクレイアウトデータから、ゲート長が所定の範囲であるトランジスタについて、ゲート電極と素子領域との重なり部分を抽出する工程と、前記重なり部分を拡張して拡張領域を設定する工程と、前記拡張領域に対応するデータを生成し、前記第１の工場設備用のマスクレイアウトデータに追加し、前記第２の工場設備用のマスクレイアウトデータを作成する工程とを有するマスクレイアウトデータ作成方法が提供される。
また、本発明の他の観点によれば、第１の工場設備用のマスクレイアウトデータを用いて第２の工場設備用のマスクレイアウトデータを作成するマスクレイアウトデータ作成装置であって、前記第１の工場設備用のマスクレイアウトデータを入力する入力部と、前記入力部に入力された前記第１の工場設備用のマスクレイアウトデータから、ゲート長が所定の範囲のトランジスタについて、ゲート電極と素子領域との重なり部分を抽出する重なり部分抽出部と、前記重なり部分抽出部で抽出された重なり部分を拡張して拡張領域を設定し、その拡張領域に対応するデータを生成して前記第１の工場設備用のマスクレイアウトデータに追加し、第２の工場設備用のマスクレイアウトデータを作成するマスクレイアウトデータ補正部とを有するマスクレイアウトデータ作成装置が提供される。
本発明の更に他の観点によれば、半導体装置を構成する複数のトランジスタから、ゲート長に基づいて第１グループ及び第２グループを選別する選別工程と、前記第１グループ及び前記第２グループの前記トランジスタを有する半導体基板に第１のチャネル不純物注入を行う第１注入工程と、前記第１グループの前記トランジスタを有する前記半導体基板に第２のチャネル不純物注入を行う第２注入工程と、前記第１グループ及び前記第２グループの前記トランジスタを有する前記半導体基板の上にゲート絶縁膜及びゲート電極を形成するゲート形成工程と、前記ゲート電極の両側の前記半導体基板に不純物を導入するソース・ドレイン形成工程とを有し、前記選別工程は、第１のマスクレイアウトデータから、前記ゲート長が所定の範囲のゲート電極と素子領域との重なり部分を抽出する工程と、前記重なり部分を拡張して拡張領域を設定する拡張工程と、前記拡張領域に対応するレイアウトデータを生成し、前記第１のマスクレイアウトデータに追加して第２のマスクレイアウトデータを作成する作成工程とを有し、前記第１のマスクレイアウトデータは第１の工場設備において使用され、前記第２のマスクレイアウトデータは第２の工場設備において使用される半導体装置の製造方法が提供される。
本発明においては、半導体装置を構成するトランジスタをゲート長により複数のグループに分類し、各グループ頃にチャネル層の不純物濃度を調整して、基本的にチャネル層の不純物濃度だけで、第１の工場設備で製造されるトランジスタと第２の工場設備で製造されるトランジスタとの特性の差を小さくする。従って、エクステンション層の接合深さ、ゲート絶縁膜の厚さ及びサイドウォールの幅等のパラメータを変更する必要がなく、パラメータを決定するまでの時間を短縮することができる。
また、本発明においては、第１の工場設備用のマスクレイアウトデータからゲート長が所定の範囲のゲート電極と素子領域との重なり部分を抽出し、その重なり部分を縦方向及び横方向に拡張して、拡張した領域（拡張領域）の形状をチャネル層に不純物を導入するときのマスクの形状とする。そして、第１の工場設備用のマスクレイアウトデータに拡張領域の形状（すなわち、マスクの形状）のデータを追加する。このような方法で、第１の工場設備用のマスクレイアウトデータから他の工場設備（第２の工場設備）用のマスクレイアウトデータを容易に作成することができる。
以下、本発明の実施形態について説明する。
従来は、発注元（第１の工場設備）で製造されるトランジスタのゲート長−しきい値電圧特性にできるだけ近づくように、受注先（第２の工場設備）においてエクステンション層の接合深さ、ゲート絶縁膜の厚さ、サイドウォールの幅及びチャネル層の不純物濃度などのパラメータを調整している。これに対し、本発明では、発注元で製造されるトランジスタの特性と受注先で製造されるトランジスタの特性との差が小さければゲート長−しきい値電圧特性が連続していなくてもよいとの観点から、半導体装置を構成するトランジスタをゲート長により複数のグループに分け、各グループ毎にチャネル層の不純物濃度を個別に設定し、基本的にチャネル層の不純物濃度だけでゲート長−しきい値電圧特性を調整する。
以下、図２，図３を参照してより具体的に説明する。なお、図２はチャネル層に不純物（導電性不純物）を導入する前の半導体基板１０を示す上面図であり、図中一点鎖線で示すゲート電極１２ａ，１２ｂはチャネル層に不純物を導入した後に形成される。また、図３（ａ）〜（ｄ）は、受注先の工場設備における半導体装置（トランジスタ）の製造工程を示す断面図である。ここでは、図２に示すように、ゲート長Ｌが５０ｎｍを超える（Ｌ＞５０ｎｍ）トランジスタＴ１のゲート長−しきい値電圧特性と、ゲート長Ｌが５０ｎｍ以下（Ｌ≦５０ｎｍ）のトランジスタＴ２のゲート長−しきい値電圧特性とを個別に調整するものとする。また、ここでは、説明の便宜上トランジスタＴ１，Ｔ２のチャネル層の導電型をｐ型とする。
まず、発注元で作成されたマスクレイアウトデータからトランジスタのデータを抽出し、それらのトランジスタをゲート長Ｌが５０ｎｍ以下か否かにより２つのグループ（トランジスタＴ１，Ｔ２）に分ける。一方、予め実験を行って、トランジスタＴ１の特性（ゲート長−しきい値電圧特性）が発注元のトランジスタの特性（但し、ゲート長Ｌが５０ｎｍを超えるトランジスタの特性）に近づく（等価となる）ようにチャネル層の不純物濃度Ｃ１を決定し、トランジスタＴ２の特性が発注元のトランジスタの特性（但し、ゲート長Ｌが５０ｎｍ以下のトランジスタの特性）に近づく（等価となる）ようにチャネル層の不純物濃度Ｃ２を決定する。
次に、図３（ａ）に示すように、半導体基板１０のトランジスタＴ２形成領域の上にマスク（フォトレジスト膜）２１を形成する。そして、トランジスタＴ１形成領域の半導体基板１０の表面にホウ素（Ｂ）又はインジウム（Ｉｎ）等のｐ型不純物をＣ１の濃度に導入する。その後、マスク２１を除去する。
次に、図３（ｂ）に示すように、半導体基板１０のトランジスタＴ１形成領域の上にマスク（フォトレジスト膜）２２を形成する。そして、トランジスタＴ２形成領域の半導体基板１０の表面にホウ素又はインジウム等のｐ型不純物をＣ２の濃度に導入する。その後、マスク２２を除去する。このようにして、トランジスタＴ１のチャネル層の不純物濃度をＣ１、トランジスタＴ２のチャネル層の不純物濃度をＣ２とする。
次に、図３（ｃ）に示すように、半導体基板１０上にゲート絶縁膜１１及びゲート電極１２ａ，１２ｂを形成する。そして、ゲート電極１２ａ，１２ｂをマスクとして半導体基板１０にリン（Ｐ）又はヒ素（Ａｓ）等のｎ型不純物を導入して、エクステンション層１３ａを形成する。
次いで、図３（ｄ）に示すように、ゲート電極１２ａ，１２ｂの両側にサイドウォール１４をそれぞれ形成する。そして、ゲート電極１２ａ，１２ｂ及びサイドウォール１４をマスクとして半導体基板１０にｎ型不純物を導入し、ソース・ドレイン１３ｂを形成する。このようにして、トランジスタＴ１，Ｔ２が完成する。なお、本実施形態においては、チャネル層の不純物濃度以外のパラメータ、すなわちゲート絶縁膜１１の厚さ、エクステンション層１３ａの接合深さ、サイドウォール１４の幅及びソース・ドレイン１３ｂの不純物濃度等は、発注元と同じとする。
図４は、発注元のトランジスタの特性と本発明を適用して受注先で製造されたトランジスタの特性とを示す図である。この図４に示すように、本発明を適用して受注先で製造されたトランジスタは、ゲート長としきい値電圧との関係を示す曲線が連続していない。しかし、発注元のトランジスタの特性と受注先のトランジスタの特性との差は最大でも数１０ｍＶであり、従来（図１参照）に比べて小さくなっている。
ところで、本実施形態においては、上述したようにトランジスタＴ１形成領域又はトランジスタＴ２形成領域にそれぞれ選択的に不純物を導入するためにマスク２１，２２（図３（ａ），（ｂ）参照）が必要となる。しかしながら、発注元で作成されたマスクレイアウトデータ（ＧＤＳデータ）には上述した工程で用いるためのマスクのデータは含まれていない。そのため、マスクレイアウトデータから上述した工程で使用するマスクを作成するためのデータを生成し、マスクレイアウトデータに追加する必要がある。
図５は、本発明の実施形態に係るマスクレイアウトデータ作成装置３０の構成を示すブロック図である。本実施形態のマスクレイアウトデータ作成装置３０は、特定の工場設備（発注元）用に作成されたマスクレイアウトデータを入力し、チャネル層への不純物注入時に用いるマスクパターンのデータを追加して出力する。
本実施形態のマスクレイアウトデータ作成装置３０はコンピュータ（ワークステーション）と専用ソフトウエアとにより構成され、図５に示すように、入力部３１と、重なり部分抽出部３２と、マスクレイアウトデータ補正部３３と、出力部３４とを有している。入力部３１には、発注元で作成されたマスクレイアウトデータ（ＧＤＳデータ）が入力される。重なり部分抽出部３２は、入力部３１から入力されたマスクレイアウトデータを解析し、ゲート長が特定の値以下のトランジスタのゲート電極と素子領域（アクティブ領域）との重なり部分を抽出する。
マスクレイアウトデータ補正部３３は、重なり部分抽出部３２の出力を用いてチャネル層への不純物注入時に用いるマスクパターンのデータを生成し、発注元で作成されたマスクレイアウトデータに追加する。そして、そのマスクレイアウトデータを出力部３４を介して出力する。
なお、前記特定の値は、予め、発注元で製造されたトランジスタの特性と、発注元で作成されたマスクレイアウトデータを用いて受注先で製造されたトランジスタの特性とを比較して決定しておくことが必要である。また、本実施形態において素子領域とはトランジスタ等の素子が形成される領域である。各素子領域は、ＳＩＴ（Shallow Trench Isolation)又はＬＯＣＯＳ（Local Oxidation of Silicon）等の素子分離膜により分離されている。
以下、上述のマスクレイアウトデータ作成装置３０の動作を、図６に示すフローチャート及び図７に示すトランジスタ形成領域の上面図（模式図）を参照してより詳細に説明する。但し、ここでは図７に示すように、１つの素子領域４０に２つのトランジスタＴ１，Ｔ２が近接して形成されるものとする。トランジスタＴ１のゲート長（ゲート電極４１の幅）Ｌは８０ｎｍ、トランジスタＴ２のゲート長（ゲート電極４２の幅）Ｌは５０ｎｍであり、ゲート電極４１，４２の間隔は２７０ｎｍとする。また、素子領域４０のゲート電極４１，４２の長手方向の長さは２００ｎｍとする。更に、ここでは、半導体装置を構成するトランジスタを、ゲート長が５０ｎｍ以下のものと５０ｎｍを超えるものとの２つのグループに分けるものとする。
まず、ステップＳ１１において、マスクレイアウトデータ作成装置３０に、入力部３１を介して、発注元で作成されたマスクレイアウトデータ（ＧＤＳデータ））を入力する。そうすると、重なり部分抽出部３２は、ステップＳ１２においてマスクレイアウトデータを解析し、全てのトランジスタのゲート電極と素子領域（アクティブ領域）４０との重なり部分を抽出する。
次に、ステップＳ１３に移行し、重なり部分抽出部３２は、抽出した重なり部分から更にゲート長Ｌが５０ｎｍ以下のトランジスタＴ２のゲート電極４２と素子領域４０との重なり部分（図７中にハッチングを施した部分）を抽出する。その後、ステップＳ１４に移行し、マスクレイアウトデータ補正部３３は、ステップＳ１３で抽出された重なり部分を横方向（左右方向）及び縦方向（上下方向）に拡張して、拡張領域を設定する。ここでは、トランジスタＴ１のゲート電極４１とトランジスタＴ２のゲート電極４２との間隔が２７０ｎｍであるので、その約半分の長さ（１４０ｎｍ）を拡張する距離とする。そして、図７中に破線で示すように、トランジスタＴ２のゲート電極４２と素子領域４０との重なり部分を横方向及び縦方向に１４０ｎｍづつ拡張して拡張領域を設定する。
次に、ステップＳ１５に移行し、マスクレイアウトデータ補正部３３は、ステップＳ１４で設定された拡張領域を覆うマスク（又は、拡張領域に対応する開口部を有するマスク）のデータ生成する。そして、このマスクのデータを発注元で作成されたマスクレイアウトデータに追加し、出力部３４を介して受注先に最適化されたマスクデータとして出力する。
次いで、ステップＳ１６に移行し、マスクレイアウトデータ作成装置３０から出力されたマスクレイアウトデータ（ＧＤＳデータ）に基づいてレチクルが作成される。マスクレイアウトデータからレチクルを作成するためにマスクレイアウトデータをレチクル描画データに変換するが、このとき必要に応じてダミーパターンの発生や光学近接補正（(Optical Proximity Correction：ＯＰＣ）等の処理が実施される。このようにして、各トランジスタのチャネル層に不純物を導入する工程で用いるレチクルの作成が完了する。そして、このレチクルを用いて、図３（ａ），（ｂ）に示す工程で使用するマスク２１，２２が形成される。
なお、上記の例ではゲート長Ｌが５０ｎｍ以下のトランジスタＴ２のゲート電極４２と素子領域４０との重なり部分を抽出し、その重なり部分を拡張してマスクの大きさ（又は、マスクの開口部の大きさ）を決定する場合について説明したが、ゲート長Ｌが５０ｎｍを超えるトランジスタＴ１のゲート電極４１と素子領域４０との重なり部分を抽出し、その重なり部分を拡張してマスクの大きさ（又は、マスクの開口部の大きさ）を決定してもよい。
また、露光装置では最小露光面積が決められており、露光面積が最小露光面積よりも小さい場合はマスクを所望の形状に形成することができない。そのため、マスクの大きさ（又は、マスクの開口部の大きさ）は最小露光面積よりも大きくすることが好ましい。例えば、露光装置の最小露光面積が０．１２μｍ2の場合は、上記のようにゲート電極４２と素子領域４０との重なり部分を横方向及び縦方向に１４０ｎｍ拡張すると、マスクの面積が０．１６μｍ2（０．３３μｍ×０．４８μｍ）となる。この場合、露光面積が露光装置の最小露光面積よりも大きいので、マスクを所望の形状とすることができる。なお、トランジスタＴ１，Ｔ２のゲート電極４１，４２間の間隔が小さい場合は、横方向（左右方向）の拡張距離を小さくし、縦方向（上下方向）の拡張距離を大きくすればよい。
更に、上記の例では半導体装置を構成するトランジスタをゲート長が５０ｎｍ以下のものと５０ｎｍを超えるものとの２つのグループに分けた場合について説明したが、半導体装置を構成するトランジスタをゲート長により３以上のグループに分け、各グループ毎にチャネル層の不純物濃度を設定してもよい。
本実施形態によれば、発注元で作成されたマスクレイアウトデータ（ＧＤＳデータ）をマスクレイアウトデータ作成装置３０で処理するだけで、受注先の工場設備に最適化されたマスクレイアウトデータを得ることができる。これにより、受注先での半導体装置の製造に要する時間を従来に比べて大幅に短縮することができる。また、設計基準が異なる工場設備を用いて特性が均一な半導体装置を容易に製造することが可能になる。更に、本実施形態においては、チャネル層の不純物濃度以外のパラメータを変更しなくてもよいので、ゲート絶縁膜の薄膜化に伴う半導体装置の信頼性の低下や、エクステンション層の接合深さの変更に伴うプロセスの大幅な変更又は新規装置の導入等の問題が回避される。
（変形例）
上記実施形態では、図３（ａ），（ｂ）に示すように、トランジスタＴ１，Ｔ２のチャネル領域の不純物濃度をそれぞれＣ１，Ｃ２とするために２回のフォトリソグラフィ工程が必要である。しかし、１回のフォトリソグラフィ工程でトランジスタＴ１，Ｔ２のチャネル領域の不純物濃度をそれぞれＣ１，Ｃ２とすることも可能である。以下に、その方法について説明する。
図８（ａ），（ｂ）は、変形例１に係るトランジスタＴ１，Ｔ２のチャネル層への不純物導入方法を示す断面図である。ここでも、説明の便宜上、トランジスタＴ１，Ｔ２のチャネル層の導電型をｐ型としている。
まず、図８（ａ）に示すように、トランジスタＴ１，Ｔ２形成領域の半導体基板１０の表面にｐ型不純物をＣ１の濃度に導入する。その後、図８（ｂ）に示すように、トランジスタＴ１形成領域の上にマスク（フォトレジスト膜）２３を形成し、トランジスタＴ２形成領域の半導体基板１０の表面に更にｐ型不純物を導入して、トランジスタＴ２形成領域のチャネル層の不純物濃度をＣ２とする。このようにして、１回のフォトリソグラフィ工程で不純物濃度がＣ１のチャネル層と不純物濃度がＣ２のチャネル層とを形成することができる。
図９（ａ），（ｂ）は、変形例２に係るトランジスタＴ１，Ｔ２のチャネル層への不純物導入方法を示す断面図である。ここでも、説明の便宜上、トランジスタＴ１，Ｔ２のチャネル層の導電型をｐ型としている。
まず、図９（ａ）に示すように、トランジスタＴ１，Ｔ２形成領域の半導体基板１０の表面にｐ型不純物をＣ２の濃度に導入する。その後、図９（ｂ）に示すように、トランジスタＴ２形成領域の上にマスク（フォトレジスト膜）２４を形成する。そして、トランジスタＴ１形成領域の半導体基板１０の表面にｎ型不純物を導入して、トランジスタＴ１形成領域のチャネル層の不純物濃度をＣ１とする。このようにして、１回のフォトリソグラフィ工程で不純物濃度がＣ１のチャネル層と不純物濃度がＣ２のチャネル層とを形成することができる。
図１は、発注元で製造したトランジスタの特性（ゲート長−しきい値電圧特性）の一例と受注先（委託先）で製造したトランジスタの特性の一例とを併せて示す図である。 図２は、チャネル層に不純物を導入する前の半導体基板を示す上面図である。 図３（ａ）〜（ｄ）は、半導体装置の製造工程を示す断面図である。 図４は、発注元のトランジスタの特性と本発明を適用して受注先で製造されたトランジスタの特性とを示す図である。 図５は、本発明の実施形態に係るマスクレイアウトデータ作成装置の構成を示すブロック図である。 図６は、マスクレイアウトデータ作成装置の動作を示すフローチャートである。 図７は、マスクレイアウトデータ作成装置の動作を示すトランジスタ形成領域の上面図である。 図８（ａ），（ｂ）は、トランジスタＴ１，Ｔ２のチャネル層への不純物導入方法の変形例１を示す図である。 図９（ａ），（ｂ）は、トランジスタＴ１，Ｔ２のチャネル層への不純物導入方法の変形例２を示す図である。
符号の説明
１０…半導体基板、
１１…ゲート絶縁膜、
１２ａ，１２ｂ，４１，４２…ゲート電極、
１３ａ…エクステンション層、
１３ｂ…ソース・ドレイン、
１４…サイドウォール、
２１〜２４…マスク（フォトレジスト膜）、
３０…マスクレイアウトデータ作成装置、
３１…入力部、
３２…重なり部分抽出部、
３３…マスクレイアウトデータ補正部、
３４…出力部、
４０…素子領域。

Claims (8)

  1. 第１の工場設備用のマスクレイアウトデータを用いて第２の工場設備用のマスクレイアウトデータを作成するマスクレイアウトデータ作成方法であって、
    前記第１の工場設備用のマスクレイアウトデータから、ゲート長が所定の範囲であるトランジスタについて、ゲート電極と素子領域との重なり部分を抽出する工程と、
    前記重なり部分を拡張して拡張領域を設定する工程と、
    前記拡張領域に対応するデータを生成し、前記第１の工場設備用のマスクレイアウトデータに追加し、前記第２の工場設備用のマスクレイアウトデータを作成する工程と
    を有することを特徴とするマスクレイアウトデータ作成方法。
  2. 前記拡張領域の拡張距離は、同一素子領域内に形成される前記トランジスタのゲート電極間の距離の半分であることを特徴とする請求項１に記載のマスクレイアウトデータ作成方法。
  3. 前記拡張領域の大きさは、前記第２の工場設備用のマスクレイアウトデータから作成されたレチクルを使用する露光装置の最小露光面積以上であることを特徴とする請求項１に記載のマスクレイアウトデータ作成方法。
  4. 第１の工場設備用のマスクレイアウトデータを用いて第２の工場設備用のマスクレイアウトデータを作成するマスクレイアウトデータ作成装置であって、
    前記第１の工場設備用のマスクレイアウトデータを入力する入力部と、
    前記入力部に入力された前記第１の工場設備用のマスクレイアウトデータから、ゲート長が所定の範囲のトランジスタについて、ゲート電極と素子領域との重なり部分を抽出する重なり部分抽出部と、
    前記重なり部分抽出部で抽出された重なり部分を拡張して拡張領域を設定し、その拡張領域に対応するデータを生成して前記第１の工場設備用のマスクレイアウトデータに追加し、第２の工場設備用のマスクレイアウトデータを作成するマスクレイアウトデータ補正部と
    を有することを特徴とするマスクレイアウトデータ作成装置。
  5. 前記マスクレイアウトデータ補正部は、前記拡張領域の拡張距離を、同一素子領域内に形成される前記トランジスタのゲート電極間の距離の半分とすることを特徴とする請求項４に記載のマスクレイアウトデータ作成装置。
  6. 前記マスクレイアウトデータ補正部は、前記拡張領域の大きさを、露光装置の最小露光面積以上に決定することを特徴とする請求項４に記載のマスクレイアウトデータ作成装置。
  7. 半導体装置を構成する複数のトランジスタから、ゲート長に基づいて第１グループ及び第２グループを選別する選別工程と、
    前記第１グループ及び前記第２グループの前記トランジスタを有する半導体基板に第１のチャネル不純物注入を行う第１注入工程と、
    前記第１グループの前記トランジスタを有する前記半導体基板に第２のチャネル不純物注入を行う第２注入工程と、
    前記第１グループ及び前記第２グループの前記トランジスタを有する前記半導体基板の上にゲート絶縁膜及びゲート電極を形成するゲート形成工程と、
    前記ゲート電極の両側の前記半導体基板に不純物を導入するソース・ドレイン形成工程とを有し、
    前記選別工程は、第１のマスクレイアウトデータから、前記ゲート長が所定の範囲のゲート電極と素子領域との重なり部分を抽出する工程と、
    前記重なり部分を拡張して拡張領域を設定する拡張工程と、
    前記拡張領域に対応するレイアウトデータを生成し、前記第１のマスクレイアウトデータに追加して第２のマスクレイアウトデータを作成する作成工程とを有し、
    前記第１のマスクレイアウトデータは第１の工場設備において使用され、前記第２のマスクレイアウトデータは第２の工場設備において使用されることを特徴とする半導体装置の製造方法。
  8. 前記第１のチャネル不純物注入及び前記第２のチャネル不純物注入によるチャネル層の不純物濃度は、前記第２の工場設備により製造される前記第１グループの前記トランジスタ及び前記第２グループの前記トランジスタのしきい値電圧が、前記第１の工場設備により製造される前記トランジスタのしきい値電圧と等価になるように決定することを特徴とする請求項７に記載の半導体装置の製造方法。
JP2007027605A 2007-02-07 2007-02-07 マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法 Expired - Fee Related JP5141028B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007027605A JP5141028B2 (ja) 2007-02-07 2007-02-07 マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法
TW097103239A TWI383246B (zh) 2007-02-07 2008-01-29 建立遮罩佈局資料之方法，用於建立遮罩佈局資料之裝置，以及用於製造半導體元件的方法
US12/026,753 US7913195B2 (en) 2007-02-07 2008-02-06 Method for creating mask layout data, apparatus for creating mask layout data, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007027605A JP5141028B2 (ja) 2007-02-07 2007-02-07 マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008192946A JP2008192946A (ja) 2008-08-21
JP5141028B2 true JP5141028B2 (ja) 2013-02-13

Family

ID=39752736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007027605A Expired - Fee Related JP5141028B2 (ja) 2007-02-07 2007-02-07 マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7913195B2 (ja)
JP (1) JP5141028B2 (ja)
TW (1) TWI383246B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120266123A1 (en) * 2011-04-12 2012-10-18 Texas Instruments Incorporated Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
US10713405B2 (en) * 2015-05-19 2020-07-14 Synopsys, Inc. Parameter generation for semiconductor device trapped-charge modeling
US10747916B2 (en) * 2015-06-29 2020-08-18 Synopsys, Inc. Parameter generation for modeling of process-induced semiconductor device variation
US10740525B2 (en) 2015-10-08 2020-08-11 Synopsys, Inc. Semiconductor device simulation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664784B2 (ja) * 1989-11-06 1997-10-22 ローム株式会社 集積回路用マスクパターン作成方法
US5091324A (en) 1990-08-10 1992-02-25 Advanced Micro Devices, Inc. Process for producing optimum intrinsic, long channel, and short channel mos devices in vlsi structures
JP3139867B2 (ja) * 1993-03-04 2001-03-05 株式会社東芝 半導体生産システム
US5633807A (en) * 1995-05-01 1997-05-27 Lucent Technologies Inc. System and method for generating mask layouts
JP3042443B2 (ja) * 1997-03-14 2000-05-15 日本電気株式会社 マスクパターンデータの作成方法
US6415053B1 (en) * 1998-04-20 2002-07-02 Fuji Photo Film Co., Ltd. Image processing method and apparatus
JPH11329924A (ja) * 1998-05-11 1999-11-30 Mitsubishi Electric Corp Ｌｓｉ製造システム、レイアウトデータ作成装置、およびレイアウトマスクパターン転写装置
JP3189819B2 (ja) * 1999-01-27 2001-07-16 日本電気株式会社 半導体装置の製造方法
US6691297B1 (en) * 1999-03-04 2004-02-10 Matsushita Electric Industrial Co., Ltd. Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
JP2002118060A (ja) * 2000-07-27 2002-04-19 Toshiba Corp 荷電ビーム露光装置、荷電ビーム露光方法、露光データ作成方法、露光データを作成するプログラムを記録したコンピュータ読取り可能な記録媒体、及び、露光データを記録したコンピュータ読取り可能な記録媒体
JP2002299611A (ja) 2001-03-30 2002-10-11 Fujitsu Ltd ゲート電極を有する半導体素子の特性の計算方法及びプログラム
JP2002353083A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd 半導体集積回路の製造方法
JP2002353084A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd 情報処理システム及び情報処理方法
JP2003036282A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 情報処理方法及び半導体集積回路
CN100392858C (zh) * 2002-05-14 2008-06-04 索尼株式会社 半导体装置、半导体装置的制造方法及其电子设备
JP2004111530A (ja) * 2002-09-17 2004-04-08 Seiko Epson Corp マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置
US6893800B2 (en) * 2002-09-24 2005-05-17 Agere Systems, Inc. Substrate topography compensation at mask design: 3D OPC topography anchored
JP4300058B2 (ja) * 2003-05-15 2009-07-22 パナソニック株式会社 電圧発生装置、電荷転送装置、固体撮像素子、固体撮像システムおよび電圧発生方法
JP4537680B2 (ja) * 2003-08-04 2010-09-01 株式会社東芝 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム
JP2005190262A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体集積回路の設計方法
JP4149980B2 (ja) * 2004-09-17 2008-09-17 シャープ株式会社 半導体製造装置の製造方法
JP4536582B2 (ja) * 2005-04-26 2010-09-01 ルネサスエレクトロニクス株式会社 表示制御装置及びルックアップテーブルの生成方法
US7793240B2 (en) * 2006-09-29 2010-09-07 Advanced Micro Devices, Inc. Compensating for layout dimension effects in semiconductor device modeling

Also Published As

Publication number Publication date
TWI383246B (zh) 2013-01-21
US20080282217A1 (en) 2008-11-13
JP2008192946A (ja) 2008-08-21
US7913195B2 (en) 2011-03-22
TW200841121A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US10089430B2 (en) Integrated circuits and methods of design and manufacture thereof
US7205191B2 (en) Semiconductor integrated circuit and method of designing the same
US20110161907A1 (en) Practical Approach to Layout Migration
US8806386B2 (en) Customized patterning modulation and optimization
JP5530804B2 (ja) 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
JP5141028B2 (ja) マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法
US20120117519A1 (en) Method of transistor matching
JP4874149B2 (ja) マスクパターン補正方法および半導体装置の製造方法
US7490308B2 (en) Method for implementing overlay-based modification of VLSI design layout
JP4488837B2 (ja) 半導体装置並びにそのパターン設計方法及びパターン設計用プログラム
JP3895851B2 (ja) マスクパターン補正方法
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US8683406B2 (en) Method of defining shape and position of dummy active region by processing data using a patterning apparatus
CN115692407A (zh) 集成电路及其制造方法
JP2009099044A (ja) パターンデータ作成方法、設計レイアウト作成方法及びパターンデータ検証方法
CN115566015A (zh) 半导体器件及其制造方法
JP2006286862A (ja) 半導体装置の設計方法および半導体装置の製造方法
JP4372140B2 (ja) 半導体装置のマスクパターン補正システム
JP3474591B2 (ja) 半導体集積回路装置の製造方法
US8914756B2 (en) Process for fabricating an integrated circuit comprising an analog block and a digital block, and corresponding integrated circuit
TW202310073A (zh) 積體電路
US8138074B1 (en) ICs with end gates having adjacent electrically connected field poly
JP2014035568A (ja) マスク設計装置およびマスク設計方法
JP2000036581A (ja) マスタスライス型ｌｓｉ機能セルの設計装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5141028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees