JP5138675B2 - キャリア基板を有する放射線放射半導体ボディおよびその形成方法 - Google Patents

キャリア基板を有する放射線放射半導体ボディおよびその形成方法 Download PDF

Info

Publication number
JP5138675B2
JP5138675B2 JP2009508116A JP2009508116A JP5138675B2 JP 5138675 B2 JP5138675 B2 JP 5138675B2 JP 2009508116 A JP2009508116 A JP 2009508116A JP 2009508116 A JP2009508116 A JP 2009508116A JP 5138675 B2 JP5138675 B2 JP 5138675B2
Authority
JP
Japan
Prior art keywords
carrier substrate
semiconductor layer
semiconductor
layer stack
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009508116A
Other languages
English (en)
Other versions
JP2009535826A5 (ja
JP2009535826A (ja
Inventor
フォルカー ヘルレ
ジェリコ スピカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009535826A publication Critical patent/JP2009535826A/ja
Publication of JP2009535826A5 publication Critical patent/JP2009535826A5/ja
Application granted granted Critical
Publication of JP5138675B2 publication Critical patent/JP5138675B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、キャリア基板を有する放射線放射半導体ボディおよびその形成方法に関する。
キャリア基板を有する半導体ボディを形成するための従来の方法においては、キャリア基板ウェハと半導体層配列とは全体領域にわたって互いに接続される。個々の半導体ボディへの分割（subdivision）は、半導体層配列およびキャリア基板ウェハの切断部によってのみ可能である。切断部は、ある側における半導体ボディの境界部を示す半導体層配列およびキャリア基板ウェハの切断部がそれぞれ共通面または共通表面上となる、すなわち当該切断部が単一の切断部となるよう、形成される。
半導体層積層体と対応するキャリア基板との対向面は必ず同一寸法を有し、同面上に配置される。これらのような半導体ボディとの電気的接触部は通常、放射線出力面上に配置されたボンドパッドによって形成される。
ただし、ボンドパッドによるシャドウイングを避けるために、例えばこのボンドバッドを半導体層積層体上でなくキャリア基板上に配置することが望ましい。このため、例えば半導体層積層体がキャリア基板を完全には覆わない半導体ボディが形成され得る。例えば特許文献１は、半導体層積層体よりも大きなベース領域を有するキャリア基板上に半導体層積層体が配置された半導体ボディを開示している。
これらのような半導体ボディをウェハアセンブリにおいて従来の方法で形成することはできない。
独国特許出願公開第１０３３９９８５号明細書 国際公開第０１／３９２８２号パンフレット 米国特許第５８３１２７７号明細書 米国特許第６１７２３８２号明細書 米国特許第５６８４３０９号明細書 国際公開第９８／１４９８６号パンフレット
本発明の１つの目的は、キャリア基板を有する放射線放射半導体ボディを形成するための簡略的かつ費用効果的な方法を特定することである。本発明のさらなる目的は、キャリア基板を有し、できるだけ大きな放射線出口面を有し、費用効果的に形成可能であり、接触部が容易に形成され得る放射線放射半導体ボディを特定することである。
これらの目的は、請求項１のステップを有する方法によって、および、請求項２８の特徴を有する半導体ボディによって、達成される。
当該方法および当該半導体ボディの有利な実施の形態および展開は、従属請求項に特定される。
特許請求の範囲の開示内容は、参照によって明確に本明細書に含まれる。
本発明の、キャリア基板を有する複数の放射線放射半導体ボディを形成する方法は、特に、
キャリア基板ウェハを提供するステップと、
電磁放射線を生成するのに適した半導体層配列を形成するステップと、
前記キャリア基板ウェハへの前記半導体層配列の構造的接続部を形成するステップと、
前記半導体層配列の切断部によって前記半導体層配列を複数の半導体層積層体に分割するステップと、
前記キャリア基板ウェハにおける切断部によって前記キャリア基板ウェハを複数のキャリア基板に分割するステップと、
前記半導体層積層体を対応するキャリア基板と分離して個々の半導体ボディを形成するステップと、を有し、
前記構造的接続部は、少なくとも１つの半導体層積層体が唯一の対応するキャリア基板に接続されるように形成され、
前記キャリア基板ウェハの少なくとも１つの切断部は、前記半導体層配列の切断部のいずれかによって延長されず、前記キャリア基板ウェハと前記半導体層配列との直線切断部が形成される。
半導体層配列は、放射線生成のために、好ましくは、ｐｎ接合、二重ヘテロ構造、単一量子井戸構造、または特に好ましくは、多重量子井戸構造（ＭＱＷ）を有する。ここで、量子井戸構造なる表現は、量子化の次元のいかなる表示も含むものではなく、したがって、とりわけ、量子トラフ（quantum troughs）、量子ワイヤ（quantum wires）および量子ドット（quantum dots）ならびにこれらの構造の組合せを含むものである。ＭＱＷ構造の例は、特許文献２、特許文献３、特許文献４および特許文献５に記載されており、この点においてこれらの開示内容は、参照によって含まれる。
構造的接続部は、好ましくは、複数の半導体層積層体がそれぞれ唯一の対応するキャリア基板に接続されるように設計される。特に好ましくは、各半導体層積層体は、唯一の対応するキャリア基板に接続される。
構造的接続部を形成するときに、半導体層配列は、キャリア基板ウェハに直接的に隣接する必要はない。実際に、１つ以上の別の層、例えば接続層を、半導体層配列とキャリア基板ウェハとの間に配置してもよい。
この方法は、構造的接続部が半導体層配列とキャリア基板ウェハとの間に形成され得るとの思想を利用したものである。半導体層配列とキャリア基板ウェハとを有するアセンブリは、半導体層積層体とキャリア基板とをそれぞれ有する個々の半導体ボディを形成するよう構築される。これは例えば、半導体層配列およびキャリア基板ウェハの切断部によって、なされる。
半導体層配列とキャリア基板ウェハとの間の構造的接続部の形成は、有利には、切断部が、互いにオフセットした半導体層配列を通りかつキャリア基板を通るように形成されることを可能にする。すなわち、キャリア基板ウェハの少なくとも１つの切断部の接続面における突出部は、半導体層配列の切断部のいずれかのこの面への突出部を完全に含むものではない。
ここで、接続面は、接続表面または接続層の表面を含む面である。
半導体層配列の切断部は、キャリア基板ウェハを切断するものである必要はなく、同様に、キャリア基板ウェハの切断部は、半導体層配列を切断するものである必要はない。それにもかかわらず、これらの切断部は、半導体層積層体と対応するキャリア基板とが有利には互いに同面上に配置されない個々の半導体ボディを形成する。むしろ、半導体層積層体とキャリア基板とを有する半導体ボディであって、半導体層積層体が、半導体層積層体の、キャリア基板に対向しない前側部の平面視におけるキャリア基板の接続区域を覆わず、および／または、キャリア基板が、半導体層積層体に対向しないキャリア基板のその側の平面視における半導体層積層体の第１の小区域を覆わない、半導体ボディが、ウェハアセンブリにおいて形成可能である。
この場合、実質的には半導体層配列の全体が、半導体層積層体の生成に使用される。切断部によって生じる損失と、場合によっては、例えば円形のベース領域から矩形のベース領域を有する半導体ボディを形成するときのような幾何学的条件によって失われ得る半導体層配列のエッジ部とを除いて、好ましくは、半導体層配列から失われる材料はない。
さらに、キャリア基板の接続区域が半導体層配列によって覆われない複数の半導体ボディを形成するための処理ステップおよび調整ステップの数は特に少ない。
この方法によって形成される少なくとも１つの半導体ボディについて、好ましくは複数の半導体ボディについて、特に好ましくは全ての半導体ボディについて、接続面に含まれた好ましくは少なくとも１つのオフセット方向がある。このオフセット方向において、隣接する、半導体層配列およびキャリア基板ウェハの切断部は、互いにオフセットしている。その切断部によって形成され、半導体層積層体と対応するキャリア基板との境界部を平面視で見たときにこの方向において示す側面は、オフセット方向において互いにシフトしている。そして、オフセットしている切断部または側面の接続面への突出部は、接触も交差もしない。オフセット方向は突出部間の距離ベクトルと平行である。
代替的にまたは追加的に、隣接する、半導体層配列およびキャリア基板ウェハの切断部を異なる態様で形成してもよい。例えば、異なる態様で湾曲してもよいし、少なくとも１つの切断部はコーナ部を横切ってもよい。この場合、これらの切断部によって境界づけられた半導体ボディの半導体層積層体と対応するキャリア基板との側面が、幾つかの位置では互いにシフトし幾つかの位置では同面上となることができる。
一般に、半導体層配列の成長は、接続面の面法線に沿って発生する。面法線は、半導体層配列の、キャリア基板に対向しない前側部の方を向いている。この面法線を「成長方向」という。しかし、例えばある処理条件により、成長方向と呼ばれる方向からの僅かな不一致が生じ得る。または、実際の層成長の方向においてゆらぎが生じ得る。
通常は、調整方向は、半導体ボディの主放射方向にも対応する。しかし、実際の層成長の方向が、「成長方向」と呼ばれ、半導体層配列の、キャリア基板に対向しない前側部の方を向く、接続面の面法線によって定められる方向とは反対方向となるように、半導体層配列は、キャリア基板ウェハに接続されることもできる。特にこの状況では、動作中に半導体ボディによって生成される放射線がキャリア基板ウェハを通して出力される放射線を提供することもできる。
便宜的には、半導体ボディが半導体層積層体とキャリア基板とによって形成された段差を有するように、切断部は配置される。したがって、半導体層積層体は、それに対向する、キャリア基板の第１区域を覆い、キャリア基板の接続区域の、半導体層積層体に対向する面は、半導体層積層体がない（free of the semiconductor layer stack）。
キャリア基板において半導体層配列の少なくとも２組のオフセットした切断部がある場合には、少なくとも１つの半導体ボディの、好ましくは複数の半導体ボディの、特に好ましくは全ての半導体ボディの半導体層配列は、キャリア基板のエッジ部から実質的に接続面に平行に突出する第１の小区域を有することができる。
そして、半導体ボディは、半導体層積層体の第１の小区域が、オフセット方向においてキャリア基板に並んで配置された張出部（overhang）を形成するように、半導体層配列とキャリア基板とによって形成された第２段差を有する。
すなわち、半導体層配列とキャリア基板ウェハとを有するアセンブリは、好ましくは成長方向とは反対方向に沿っておよびその方向において配置された１組の互いにオフセットした切断部であって、一方はキャリア基板ウェハに対向しない半導体層配列の側からのものであり、他方は半導体層配列に対向しないキャリア基板ウェハの側からのものである切断部によって分割される。構造的接続部のない接続面上の領域と一緒にのみ、少なくとも１つの連続的な切断部が形成される。その切断部はまず、半導体層配列に対向しないキャリア基板ウェハの側から見てキャリア基板ウェハを切断し、そして屈曲して、再度屈曲する前に接続面に平行に好ましくはオフセット方向に沿って伸延し、半導体層配列を好ましくは成長方向に切断する。
例えば、オフセット方向が１つだけある場合には、オフセット方向と平行に伸延する、キャリア基板における半導体層配列の切断部は、半導体層配列とキャリア基板ウェハとを通る連続的かつ直線的な切断部を形成するように、共通面上に配置され得る。
少なくとも１つの半導体ボディについて、半導体層積層体が、対応するキャリア基板の接続区域を覆わず、この方向に沿ってキャリア基板のエッジ部から突出する第１の小区域を好ましくは有するように、オフセット方向に平行でない半導体層配列の切断部とキャリア基板ウェハの切断部とは、例えば互いにオフセットしてもよいし、異なる湾曲部を有してもよい。特に好ましくは、これらの切断部はオフセット方向に直角に伸延する。
しかしながら、接続面上にありかつ好ましくは互いに直角である第１および第２のオフセット方向があってもよい。一般に、半導体層配列とキャリア基板ウェハとの少なくとも１組の切断部は、第１のオフセット方向において互いにオフセットし、半導体層配列とキャリア基板ウェハとの少なくとも１組の別の切断部は、第２のオフセット方向において互いにオフセットしている。この場合、少なくとも１つの半導体ボディについて、半導体層積層体は、対応するキャリア基板に対して第１および第２のオフセット方向においてシフトしている。これらの切断部は好ましくは、半導体層配列の切断部のいずれもが、半導体層配列の前側部の所までの、キャリア基板における切断部の仮想連続によって形成される領域のいずれにも完全には含まれない。
１つの特に好ましい実施の形態においては、キャリア基板において半導体層配列の第１の複数の切断部があり、これらの切断部は互いに平行であり、キャリア基板において半導体層配列の第２の複数の切断部があり、これらの切断部は互いに平行でありかつ第１の複数の切断部に直角である。
１つの複数のまたは全ての別の層も好ましくは適宜、半導体層配列および／またはキャリア基板ウェハの切断部によって分割される。
しかしながら、継続的かつ直線的な切断部を一緒に形成しない場合には、半導体層配列の切断部はキャリア基板ウェハを切断せず、キャリア基板ウェハの切断部は半導体層配列を切断しない。
キャリア基板および／または半導体層配列の切断部は好ましくは、ソーイングによって、および／または、材料を除去する他の適切な機械的（例えばフライス加工）もしくは化学的（例えばドライエッチング）処理によって、形成される。この方法における１つの代替的かつ好都合の改良においては、切断部は、材料を除去するレーザ処理によって形成される。
ここで、「切断部」なる表現は、半導体層配列の接続の前後に形成され、かつ、半導体層配列またはキャリア基板ウェハを少なくとも部分的に切断し、よって（場合によっては、構造的接続部によって接続されない接続面上の領域と一緒に）それをそれぞれ半導体層積層体またはキャリア基板に分割する全てのトレンチを含むものである。
この方法における１つの好ましい実施の形態においては、構造的接続部を形成するステップはまず半導体層配列を全体領域にわたってキャリア基板ウェハに接続するステップを有する。全体領域にわたる接続部は所々で再び分離される。
この実施の形態の有利な改良によれば、犠牲層が形成される。犠牲層は好ましくは、全体領域にわたる接続部が形成される接続層または接続面に隣接する。キャリア基板ウェハと半導体層配列との間において所々で接続部を分離することは好ましくは、所々で犠牲層を損壊することによって実行される。主として異なる目的で用いられる層を、犠牲層として用いるのも適切であり、そのようなものとして識別し用いてもよい。
接続部は好ましくは、所々でレーザ光線によって分離される。この場合、犠牲層は便宜的にキャリア基板ウェハを通るレーザ光線で照射される。この場合、犠牲層として適切な材料は好ましくは、適切な、特に低バンドギャップおよび／または低化学的安定性を有し、例えばＧａＮ、ＩｎＧａＮまたは他の窒化化合物半導体材料を有する。
電磁放射線での照射によって全体領域にわたって２つの材料層を分離する方法は、例えば特許文献６に開示されており、この点においてその開示内容は参照によって援用される。
ここで、照射は主として、接続部を分離したい位置において実質的に実行される。
例えば、これはマスクを介する照射によって達成される。この場合、マスクはキャリア基板ウェハに接続される必要はない。しかし代替的に、それをキャリア基板ウェハに適用してもよい。マスクはその領域にわたって、またはそれに対して移動する線形放射源によって順次照射される。
マスクを介して照射する１つの代替方法は、十分に小さいビーム断面を有する少なくとも１つのレーザビームを用いることである。このレーザビームは、キャリア基板に対して移動し、この処理において犠牲層を所望の構造に応じて分解し、これにより、キャリア基板に接続されない半導体層配列の区域を形成する。
本発明の方法の代替的な実施の形態においては、半導体層配列とキャリア基板ウェハとの間において初めから形成される全体領域にわたる接続部はない。むしろ、半導体層配列とキャリア基板ウェハとは、所々でのみ、主としては半導体層積層体とキャリア基板とが将来の半導体ボディにおいて重なる区域においてのみ互いに接続されている。
キャリア基板ウェハと半導体層配列との間における全体領域または所々での接続部は、例えば接続層によって形成され得る。これは、キャリア基板ウェハ上に、または、半導体層配列上に、形成され得る。
例として、接続層ははんだ層を有し、はんだ層は特に、Ａｕ、ＡｕＳｎ、Ｐｄ、Ｉｎおよび／またはＰｔといったはんだ金属を有し、またはそのようなはんだ金属から成る。代替的にまたは追加的に、例えばエポキシ樹脂に基づいて接続層として用いる接着剤層も実現可能である。
別の代替方法としては、拡散処理を介して接着を促進する接続層を提供してもよい。例としては、ゲルマニウム金層、金属酸化物層、金属窒化物層および／または絶縁層が、この目的に適している。後者は例えばＳｉＯ、ＳｉＮおよび／またはＴｉＮを含有しまたは例えばＳｉＯ、ＳｉＮおよび／またはＴｉＮから成る。
他の異なる改良においては、接合層を一切用いない接続、換言すれば、接続面での接続であるがキャリア基板ウェハと半導体層配列との間に接続層がない接続が考えられる。
キャリア基板ウェハと成長方向において隣接する面との間の接着は、例えば静電力によっておよび／または拡散によって促進され、それにより例えば共融混合物が形成される。例としては、接続部は、半導体層配列とキャリア基板ウェハとの間に電圧を印加することにより、および／または、キャリア基板ウェハおよび／または半導体層配列に熱を加えることにより、形成され得る。
接続部が半導体層配列とキャリア基板ウェハとの間において初めから所々でのみ形成される場合には、所々でのその接続部は好ましくは、はんだづけ処理によって形成される。この目的で、この方法における１つの適切な改良においては、接続層の所望のパターンに応じてすでに構造化された態様で、半導体層配列に接続すべきキャリア基板ウェハの主面に、または、半導体層配列の、キャリア基板ウェハに対向する後側部に、適用される。
この場合、この構造は好ましくは、例えば蒸着またはスパッタリングによってはんだを適用するマスクによって実現される。１つの代替的な改良においては、はんだは、全体領域にわたって適用され、例えばリソグラフィ処理を有する後続のステップにおいて構造化される。
さらに、構造的接着面を形成したり、例えば陽極接合によって、例えば構造的層、特に金属層のような構造的導電層の陽極接合によって、接合層なしで構造的接続部を形成したりすることもできる。
本発明の方法の結果として、半導体層配列のエッジ区域および／または半導体ボディ用の半導体層積層体間の区域といった半導体層配列の小区域が得られる。この小区域は、所望の半導体ボディの一部ではなく、ここでは半導体層積層体とは呼ばない。これらは好ましくは、キャリア基板ウェハに全く接続されず、または、接続後に、例えば半導体層配列とキャリア基板ウェハとの全体領域にわたる接続後に、キャリア基板ウェハから再分離される。そして、これらの小区域は好ましくは、半導体層積層体を形成するために半導体層配列およびキャリア基板ウェハの切断部が形成された後に除去される。代替的には、これらのような半導体層配列の区域は、キャリア基板とならないキャリア基板ウェハの部分、例えばキャリア基板ウェハのエッジ区域に接続され得る。
しかしながら、半導体ボディに用いられない半導体層配列の小区域が半導体層配列の全体における割合ができるだけ小さくなるように、好ましくはこの方法が実行される、換言すれば半導体層配列が切断部によって分割される。
本発明の方法は有利にはウェハアセンブリにおいて半導体ボディを形成するのに用いられ、いずれの場合も、半導体層積層体に対向するキャリア基板の表面の一部が半導体層積層体によって覆われない。同時にこの方法は有利には、使用可能な半導体層配列の非常に良好な使用を可能にし、よって、半導体ボディが費用効果的に形成されるようにすることができる。
この方法の好ましい実施の形態においては、好ましくは少なくとも部分的に放射線透過性の接触層は半導体ボディに適用され、その半導体層積層体の、キャリア基板に対向しない面と、そのキャリア基板の接続区域の少なくとも一部、換言すれば半導体層積層体に重ならない区域とを少なくとも部分的に覆う。いずれの場合も、接触層は好ましくは本質的に、半導体層積層値亜の、キャリア基板に対向しない面の全体を覆う。
１つの好ましい実施の形態においては、接触層は、半導体層積層体の前側部から少なくとも１つの側面を越えてキャリア基板の接続区域へと引き延ばされる。したがって接触層は好ましくは半導体層積層体の少なくとも１つの側面を少なくとも部分的に覆う。
特にこの実施の形態においては、接触層を複数の部分から形成することが適切であり得る。例えば、接触層の小区域を、例えばそれらを互いに平行の面に適用するときに連続的に形成することができる。さらに、特に半導体層積層体の前側部にも形成される接触層の小区域が電磁放射線を少なくとも部分的に透過する材料を有することができる。これに対して他の小区域は放射線を本質的に透過しない。接触層の小区域は便宜的には、それらが導電的に接続されるよう互いに隣接しまたは重なっている。
接触層または接触層の小区域は好ましくは、透明導電性酸化物（ＴＣＯ）、特にインジウムスズ酸化物（ＩＴＯ）および／または導電性ポリマーを有し、あるいはそれから成る。
例えば、接触層を半導体ボディに直接的に堆積することができる。代替的には、例えばキャリア膜に適用することができ、そして、半導体ボディに積層することができる。例えば、接触層が導電性ポリマーである場合には、接触層自体を膜とすることができ、特に半導体ボディに積層することができる。これらの方法ステップは例えば特許文献１に記載されており、この点についてその開示内容は参照によって援用される。
適切な実施の形態においては、第１の電気絶縁層は、接触層を形成する前にキャリア基板の接続区域の一部に少なくとも適用される。これは特に、導電性のキャリア基板の場合に半導体層積層体を電気的に短絡させないようにするうえで適切である。
接触層が半導体層積層体の側面を越えてキャリア基板の接続区域へと引き延ばされる場合には、好ましくは少なくとも接触層の領域において、第２の電気絶縁層がこの側面に適用される。
第１のおよび／または第２の電気絶縁層は、例えばシリコン酸化物および／またはシリコン窒化物（例えば、ＳｉＯ２、ＳｉＮまたはＳｉＯｘＮｙ）を有することができ、また、プラスチック層またはポリマー層でもよく、好ましくは積層されまたは噴霧される。接触層がキャリア膜に適用されまたは接触層を膜とする場合には、第１のおよび／または第２の電気絶縁層をそこに適用することもできる。そして第１のおよび／または第２の電気絶縁層は好ましくは、接触層と一緒に半導体ボディに、特に積層されることによって適用される。これらの方法ステップは、例えば特許文献１に記載されており、この点についてその開示内容は参照によって援用される。
第２の電気絶縁層を例えば半導体層積層体の側面から第１の電気絶縁層としてキャリア基板の接続区域へと引き延ばすことによって、第１のおよび第２の電気絶縁層を一体的に形成してもよい。これは特に、例えば接触層がキャリアフィルムに適用されまたは接触層を膜とする場合に適切である。
別の実施の形態においては、第１のおよび／または第２の電気接続層、例えばボンドパッドは、キャリア基板の接続区域に形成される。特に、第１のおよび／または第２の電気接続層は金属を有する。例えば、第１のおよび／または第２の電気接続層は、次の金属：ＡｕＳｎ、ＰｄＩｎ、Ｓｎ、Ａｕ、Ａｌ、Ｂｉのうち少なくとも１つを有し、またはそれから成る。
この場合、第１の電気接続層は好ましくは接触層上に配置され、これにより半導体層積層体の前側部に導電的に接続される。
第２の電気接続層は好ましくは、半導体層積層体の、キャリア基板に対向しない後側部に導電的に接続される。
キャリア基板ウェハが十分な導電性を有する場合には、それをこの目的のためにキャリア基板上に直接配置することができ、キャリア基板は第２の接続層および半導体層積層体の後側部との間の電気接続部として機能することができる。この場合、第２の接続層を、キャリア基板の、半導体層積層体に対向する前側部に、または、半導体層積層体に対向しない後側部に、適用することができる。
十分に導電性を有していないキャリア基板ウェハの場合には、キャリア基板ウェハの接続区域を少なくとも部分的に覆いかつ上部に第２の接続層が形成される十分な導電性の層が、好ましくはキャリア基板ウェハと半導体層配列との間に配置される。
この場合、その導電層は好ましくは半導体層配列がキャリア基板ウェハに接続される前に適用される。例としては、それを、構造化された形状で適用することができ、または適用後に構造化することができる。
初めから構造化された接続部がこの方法で形成される場合には、便宜的には導電層がキャリア基板ウェハに適用される。
全体領域にわたる接続部が最初に形成される場合には、導電層を、半導体層配列とキャリア基板ウェハとの双方に適用することができる。キャリア基板の接続区域上に配置された導電層のその部分は便宜的には、半導体層配列とキャリア基板ウェハとの間の接続部が部分的に分離されたときに露出される。犠牲層が提供される場合には、導電層は好ましくはそれに隣接する。
半導体層積層体がキャリア基板のエッジ部から直角に突出する、換言すればキャリア基板に重ならない第１の小区域を有する場合には、第２の電気接続層を代替的に半導体層積層体のこの第１の小区域の後側部に形成することができる。この状況においては（例えば、電気絶縁性のキャリア基板または十分な導電性を有しないキャリア基板の場合）、第２の電気接続層がキャリア基板の後側部へと伸延させることができ、それを部分的にまたは完全に覆うことができる。したがって、電気絶縁性のキャリア基板の場合には、半導体層を有利には従来の構成ハウジングに嵌め入れることができ、簡単に従来のダイボンディング方法によって接触可能となる。
この方法の１つの実施の形態においては、半導体層配列は成長基板ウェハを有する。例としては、これは、バルク基板ウェハ（＝均一の材料、好ましくは半導体材料から成るウェハ）、または、例えばマウントとそれに適用された半導体材料から成る層とを有する疑似基板ウェハでよい。半導体層配列のその他の層は好ましくは、成長基板ウェハ上にエピタキシャル成長させる。１つの実施の形態においては、成長基板ウェハは、半導体層配列がキャリア基板ウェハに接続される前またはされた後に、薄層化されまたは除去される。
１つの実施の形態においては、半導体層配列は、III-V族化合物半導体材料に、例えば、窒素化合物半導体材料またはリン化合物半導体材料に基づいている。他の実施の形態においては、半導体層配列は、II-VI族化合物半導体材料に基づいている。
III-V族化合物半導体材料は、周期表の第３族における少なくとも１つの元素（例えば、Ａｌ、Ｇａ、Ｉｎ）および周期表の第５族における元素（例えばＢ、Ｎ、Ｐ、Ａｓ）を有する。例えば、「III-V族化合物半導体材料」なる表現は、周期表の第３族における少なくとも１つの元素および周期表の第５族における少なくとも１つの元素を含む二元、三元または四元化合物、特に窒素化合物およびリン化合物を含む。このような二元、三元または四元化合物も例えば、１つ以上のドーパントおよび追加成分を有することができる。
同様に、II-VI族化合物半導体材料は、周期表の第２族における少なくとも１つの元素（例えばＢｅ、Ｍｇ、Ｃａ、Ｓｒ）および周期表の第６族における元素（例えばＯ、Ｓ、Ｓｅ）を有する。特に、II-VI族化合物半導体材料は、周囲表の第２族における少なくとも１つの元素および周期表の第６族における少なくとも１つの元素を有する二元、三元または四元化合物を有する。さらにこのような二元、三元または四元化合物は例えば、追加成分とともに１つ以上のドーパントを有することができる。例としては、II-VI族化合物半導体材料は、ＺｎＯ、ＺｎＭｇＯ、ＣｄＳ、ＺｎＣｄＳ、ＭｇＢｅＯを含む。
ここで、「窒素化合物半導体材料に基づいて」は、半導体層配列またはその少なくとも一部、特に好ましくは少なくともアクティブゾーンおよび／または成長基板ウェハが、窒素化合物半導体材料、好ましくはＡｌｎＧａｍＩｎ１−ｎ−ｍ（０≦ｎ≦１、０≦ｍ≦１およびｎ＋ｍ≦１）を有しまたはそれから成ることを意味する。この場合、この材料は必ずしも上記化学式に対応する組成物を数学的に正確に有する必要はない。実際に例えば、それは追加成分とともに１つ以上のドーパントを有してもよい。しかし、簡略化のために、上記化学式は、場合によってはそれらの物質が少量の他の物質によって置換されたり補足されたりすることがあるとしても、結晶格子（Ａｌ、Ｇａ、Ｉｎ、Ｎ）の基本的成分のみを含む。
これに関して、「リン化合物半導体材料に基づいて」は、半導体層配列またはその少なくとも一部が、特に好ましくはアクティブゾーンおよび／または成長基板ウェハが、ＡｌｎＧａｍＩｎ１−ｎ−ｍＰまたはＡｓｎＧａｍＩｎ１−ｎ−ｍＰ（０≦ｎ≦１、０≦ｍ≦１およびｎ＋ｍ≦１）を好ましくは有することを意味する。この場合、この材料は必ずしも上記化学式に対応する組成物を数学的に正確に有する必要はない。実際にそれは追加成分とともに１つ以上のドーパントを有することができる。しかし、簡略化のために、上記化学式は、場合によってはそれらの物質が少量の他の物質によって置換されることがあるとしても、結晶格子（ＡｌまたはＡｓ、Ｇａ、Ｉｎ、Ｐ）の基本的成分のみを含む。
キャリア基板ウェハは好ましくはサファイアを有しまたはサファイアから成る。しかし、他の材料、例えば好ましくはＧａＮまたはＳｉＣを有しまたはそれから成る半導体ウェハを、キャリア基板ウェハとして用いることもできる。金属プレート、プラスチックパネルまたはガラスパネルをキャリア基板ウェハとして用いることもできる。
同一の半導体ボディを境界づける半導体層配列の少なくとも１つの切断部およびキャリア基板ウェハの隣接する切断部は好ましくは互いに５０μｍ以上オフセットしている。特に好ましくは、それらは互いに１００μｍ以上オフセットしている。すなわち、これらの切断部における半導体層配列およびキャリア基板ウェハの接続面への突出部は、５０μｍ以上の、好ましくは１００μｍ以上の分離部を有する。
そして、切断部によって境界づけられた半導体ボディは、第１のおよび／または第２のオフセット方向に沿って、５０μｍ以上の、好ましくは１００μｍ以上の広さを有する、キャリア基板の接続区域および／または半導体層積層体の第１の小区域を有する。
１つの有利な実施の形態においては、キャリア基板は、拡張可能支持部上に配置され、拡張可能支持部が拡張することにより半導体ボディ間の距離を拡大する。すなわち、拡張可能支持部が拡張するときに半導体ボディは互いに引き離れされる。
例としては、拡張可能支持部はこの目的で半導体層配列に接続される。半導体ボディ特に半導体層配列と拡張可能支持部との間の接続部は便宜的には、拡張可能支持部が拡張するときにその接続部が完全には分離しないように設計される。すなわち、半導体ボディは拡張中においては依然として拡張可能支持部に接着している。例えば、半導体層配列と拡張可能支持部との接着は、粘着、接着剤層および／またはラッカー層によって促進される。他の実施の形態においては、一方が前側部に隣接し他方が半導体層配列の後側部に隣接する２つの拡張可能支持部の間に半導体層配列がクランプされる。
これは有利には、半導体ボディのさらなる処理を簡略化する。同時に、拡張可能支持部の拡張の際に、半導体ボディが互いに引き離される前に隣接する半導体ボディの１つ以上の半導体層積層体によって依然として覆われ得る半導体ボディの第２の小区域が、いずれの場合も、少なくとも部分的に露出される。そして、半導体ボディを簡単な方法で拡張可能支持部から個々に取り出すことができる。
この場合、拡張可能支持部は、半導体層配列とキャリア基板ウェハとの間の接続面に実質的に平行に拡張される。
半導体層配列およびキャリア基板ウェハの切断部の配置に応じて、拡張可能支持部は、１つの方向においてのみ拡張されればよい。しかし、特に半導体ボディの半導体層積層体が１つ以上のオフセット方向においてそれぞれ対応するキャリア基板から突出する場合には、拡張可能支持部は、複数の方向において、例えば２つの互いに垂直な方向において拡張されることが有利となり得る。例としては、拡張は、拡張可能支持部の主面上に実質的に等方的に生じ得る。
１つの実施の形態においては、拡張可能支持部は膜であり、例えばポリエチレンである。１つの変形例においては、その膜は、半導体層配列の対向する面上に接着剤が塗布される。他の実施の形態においては、拡張可能支持部は拡張可能メッシュを有し、またはそのような拡張可能メッシュを含む。
拡張可能メッシュは全体的にメッシュ状の材料であり、その拡張性能は特にメッシュの構成によって増大される。拡張可能メッシュは金属であり得る（拡張可能金属）。しかし、プラスチックであってもよい。拡張可能メッシュは例えば、好ましくは材料損失発生がなくかつ拡張可能に変形されている材料においてプレス加工によりまたはオフセット切断により形成することができる。
その拡張性能に加えて、拡張可能メッシュは有利には、特に拡張が生じる面に対して直角の方向において高度の寸法安定性を有する。さらに、拡張可能メッシュの拡張性能は特に、拡張の規模および方向が半導体層配列およびキャリア基板ウェハの切断部に適切に整合されるように、メッシュ構造の適切な構成によって特定の空間的方向に沿って調整され得る。
本発明の放射線放射半導体ボディは、キャリア基板と電磁放射線を生成するのに適した半導体層積層体とを有し、
前記半導体層積層体は、前記キャリア基板の接続区域に前記半導体層積層体が配置されない（free of the semiconductor layer stack）ように、少なくとも部分的に前記キャリア基板の第１の区域上に配置され、
前記半導体層積層体の第１の小区域は、前記キャリア基板のエッジ部から突出する。
すなわち、半導体層積層体の第２の小区域のみがキャリア基板に重なる。半導体層積層体の平面視では、換言すれば、キャリア基板に対向しない半導体層積層体の面の平面視では、半導体層積層体の第１の小区域はキャリア基板に並んで配置される。したがって、半導体層積層体の第１の小区域はキャリア基板に対する張出部（overhang）となる。
１つの特に好ましい実施の形態においては、接続面に実質的に平行である、半導体層積層体およびキャリア基板のそれらの面は、実質的に同一の広さ（extent）を有する。
したがって、半導体層積層体およびキャリア基板は好ましくは、主面上に同一のエッジ長さを有する。しかし、それぞれの隣接する側面は常に同面上となるものではないが、互いにオフセットしている。すなわち、半導体層積層体およびキャリア基板は、キャリア基板に対向しない半導体層積層体のその面の平面視では合致しない。その代わりに、半導体層積層体の第１の小区域がキャリア基板に対する張出部となるように、半導体層積層体は、キャリア基板の少なくとも１つの側面から少なくとも１つのオフセット方向に沿って突出する。
１つの好ましい実施の形態においては、好ましくは少なくとも部分的に放射線透過性を有する接触層が、半導体ボディに適用され、キャリア基板に対向しない半導体層積層体の面と、キャリア基板の接続区域の少なくとも一部とを少なくとも部分的に覆う。いずれの場合も、接触層は好ましくは本質的に、キャリア基板に対向しない半導体層積層体の面全体を覆う。
１つの好ましい実施の形態においては、接触層は、半導体層積層体の前側部から少なくとも１つの側面を越えてキャリア基板の接続区域へと引き延ばされる。したがって、接触層は好ましくは、半導体層積層体の少なくとも１つの側面を少なくとも部分的に覆う。
接触層は、複数の部分から形成することができる。例えば、特に半導体層積層体の前側部に配置された、接触層における１つの小区域は、電磁放射線を少なくとも部分的に透過する材料を有することができ、これに対して、他の小区域は放射線を本質的に透過しない。接触層の小区域は便宜的には、互いに隣接しまたは重なり、その結果としてそれらは導電的に接続される。
接触層または接触層の小区域は好ましくは、透明導電性酸化物（ＴＣＯ）、例えばインジウムスズ酸化物（ＩＴＯ）および／または導電性ポリマーを含み、またはそれらの材料のいずれかから成る。
好ましい実施の形態においては、第１の電気絶縁層が、キャリア基板と接触層との間のキャリア基板の接続区域に適用され、少なくとも所々でキャリア基板の接続区域を覆う。第１の電気絶縁層は例えば、半導体層積層体が導電性キャリア基板および接触層を介して短絡するのを防止することができる。
接触層が半導体層積層体の側面も覆って伸延する場合には、第２の電気絶縁層が好ましくは半導体層積層体の側面に適用され、部分的にまたは完全に側面を、特に接触層の領域において覆う。また、キャリア基板ウェハ上に配置された第１の電気絶縁層は第２の電気絶縁層として半導体層積層体の側面へと伸延する。
第１の電気接続層または第１および第２の電気接続層は、キャリア基板の接続区域上に配置することができる。第１の電気接続層は半導体層積層体の前側部に導電的に接続され、この目的で好ましくは接触層上に配置される。第２の電気接続層は半導体層積層体の後側部に導電的に接続される。例としては、接続ワイヤを第１および第２の電気接続層に装着することができ、その接続ワイヤを介して半導体ボディはその動作のための電流を受ける。
有利には、ボンドパッドのような電気接続層を、キャリア基板に対向しない半導体層積層体の前側部上に配置する必要がない。接続ワイヤが半導体層積層体の前側部上にルートを採る必要もない。
したがって、放射線が半導体ボディから放射される面領域は有利には、放射線吸収性接続層によって縮小されない。さらに、本発明の半導体ボディの場合には、前側部上にルートを採る接続ワイヤがないことを前提とすると、半導体層積層体の前側部から下流側に配置された光学素子を前側部の特に近傍に配置することができる。
第２の電気接続層は好ましくは、半導体層積層体の第１の小区域の、前側部とは反対の後側部上に配置され、特に例えばキャリア基板が十分な導電性を有しない場合には、キャリア基板の、半導体層積層体に対向しない後側部へも伸延する。
したがって、半導体層積層体との電気的接触を簡単に形成することができる。例えば、この実施の形態においては、キャリア基板の接続区域はその主面上で、第１および第２の電気接触面を適用するために互いから電気的に分離された複数の区域に構造化される必要がない。
半導体ボディにおける１つの適切な実施の形態においては、半導体層積層体は、半導体層積層体のその他の層が好ましくはエピタキシャルに成長する成長基板を有する。
成長基板はバルク基板であっても疑似基板であってもよい。この場合、一般にバルク基板は均一の材料、例えば半導体層積層体の材料から半導体層配列を成長させるのに非常に適した半導体材料から成る。例としては、疑似基板は、マウントとこのような材料の層とを有し、その層はこのマウントに適用され一般に薄膜である。
半導体層積層体は好ましくは、III-V族化合物半導体材料、特にリンもしくは窒素化合物半導体材料に基づいており、または、II-VI族化合物半導体材料に基づいている。キャリア基板は好ましくは、サファイアを有しまたはサファイアから成る。
接触層は好ましくは、動作中に半導体層積層体によって生成される電磁放射線を少なくとも部分的に透過する。例としては、接触層は、透明導電性酸化物、特にインジウムスズ酸化物（ＩＴＯ）から成り、またはこのような材料を有することができる。
１つの特に好ましい実施の形態においては、キャリア基板の接続区域における１つのエッジ部は、半導体層積層体の前側部の平面視では半導体層積層体の隣接する側面に対して、５０μｍ以上、特に好ましくは１００μｍ以上オフセットしている。
すなわち、少なくとも１つのオフセット方向におけるキャリア基板の接続区域の伸延は、５０μｍ以上、特に好ましくは１００μｍ以上である。
別の実施の形態においては、半導体層積層体の第１の小区域にける１つの側面およびキャリア基板の隣接するエッジ部は、互いに対して５０μｍ以上オフセットしている。
したがって、キャリア基板の接続区域についても同様に、半導体層積層体の第１の小区域は少なくとも１つのオフセット方向において５０μｍ以上の伸延を有する。
半導体層積層体の第１の小区域によって境界づけられる中空部（cavity）は、別の実施の形態によれば、キャリア基板および平面ベースは、少なくとも部分的に充填材料で充填される。
すなわち、半導体層積層体の第１の小区域によって形成される張出部の下方に配置された区域は、少なくとも部分的に充填材料で充填される。これにより有利には、拡大された実質的に平面の位置決め面が、キャリア基板および半導体層積層体に対向しないキャリア基板の側部上の充填材料によって形成される。特に好ましくは中空部全体が充填材料で充填される。
一方では、これにより有利には半導体ボディの機構的なロバスト性および／または安定性が増大する。他方では、適宜、このような充填材料は有利には半導体層積層体の第１の小区域の後側部に適用された第２の電気接続層を、および／または、そこに装着された接続ワイヤを、機構的な損傷から保護することができる。
例としては、充填材料は、エポキシ樹脂でもよいし、ポリ塩化ビフェニル（ＰＣＢ）でもよいし、ビスベンゾシクロブテン（ＢＣＢ）であってもよい。充填材料は特に好ましくは熱的にキャリア基板および／または半導体層積層体の伸延係数に適合している。
本発明のさらなる利点、実施の形態および展開は、図１Ａから図６Ｅと併せて以下の本文に記載された例示的な実施の形態から明らかとなる。
例示的な実施の形態および図面においては、同一の構成要素および同一の効果を有する構成要素はそれぞれ同一の参照符号を与えられている。図示された構成要素およびそれらの互いのサイズ比率は原則としてスケールに忠実であるとみなすべきではなく、実際に、層のような個々の構成要素は、それらをよりよく図示して理解を助けるためにサイズを誇張して図示されている。
複数の放射線放射半導体ボディを形成するための本発明に係る方法の例示的な実施の形態においては、図１Ａから図１Ｇに示されているように、動作中に電磁放射線を生成する半導体層配列２が与えられている（図１Ａ参照）。
例として、半導体層配列２は、ＧａＮまたは他の窒素化合物半導体材料に基づいており、半導体層配列２におけるその他の層がエピタキシャルに堆積される成長基板ウェハ３を有する。エピタキシャル堆積は、例えば化学気相堆積（ＣＶＤ）もしくは物理気相堆積（ＰＶＤ）または他の適切なエピタキシャル堆積によって実行される。
この場合において半導体層配列２は光放射に適し、好ましくは放射線生成のためにｐｎ接合、二重ヘテロ構造、単一量子井戸構造、または特に好ましくは、多重量子井戸構造（ＭＱＷ）を有する。ここで、量子井戸構造なる表現は、量子化の次元のいかなる表示を含むものではない。したがって、とりわけ、量子トラフ、量子ワイヤおよび量子ドットならびにこれらの構造の組合せを含むものである。ＭＱＷ構造の例は、特許文献２、特許文献３、特許文献４および特許文献５に記載されており、この点においてこれらの開示内容は、参照によって含まれる。
この場合において、半導体ボディの動作中に生成される放射線は、基本的に、半導体層配列２の、キャリア基板ウェハ１に対向しない前側部２０１を通じてその上部に位置する領域へと放射され、これにより、図１Ａにおいて矢印によって示された主放射方向２１が得られる。
例えばＩｎＧａＮから成る犠牲層４は、半導体層配列２のその他の層に対向しない成長基板ウェハ３の面３０２に適用され、後続の処理ステップ中に部分的に破壊される。
さらに、キャリア基板ウェハ１が与えられ、この場合においてはサファイアから成る。サファイアから成るキャリア基板ウェハ１は本実施の形態においては、電磁放射線を少なくとも部分的に透過し、半導体層配列２と同様の熱膨張係数を有する点で有利である。
半導体層配列２とキャリア基板ウェハ１との間の接続部は、接続層５によって形成される。この場合においては、接続層５はキャリア基板ウェハ１上に形成される。そして、半導体層配列２に対向しない側部３０２上の成長基板ウェハ３は、キャリア基板ウェハ１上に形成された接続層５に接続される。
適宜、成長基板ウェハ３における吸収または成長基板ウェハ３の材料の不利による影響を弱めるために、半導体層配列２がキャリア基板ウェハ１に接続される前またはその後に、成長基板ウェハ３は薄膜化されまたは完全に除去される。
特に、半導体層配列２がキャリア基板ウェハ１に接続された後に成長基板ウェハ３が薄膜化されまたは完全に除去される場合には、接続部は好ましくは、成長基板ウェハ３に対向しない半導体層配列２のその側部がキャリア基板ウェハ１に接続されるように形成される。この場合は特に、動作中に半導体ボディによって生成される放射線は、キャリア基板ウェハ１を通じて放射され得る。
この場合においては、接続層５はシリコン酸化物および／またはシリコン窒化物から成り、接続部は２つのウェハを接続する従来の方法を用いて形成され得る。しかし、例えばエポキシ樹脂などの接着剤またははんだ（Ａｕ、ＡｕＳｎ、Ｐｄ、Ｉｎ、ＰｄＩｎまたはＰｔなどのはんだ材料）を用いることもできる。
そして、半導体層配列２は、キャリア基板ウェハ１に対向しないその前側部２０１から切断部６によって個々の半導体層積層体２００に分割される（図１Ｂ参照）。この場合において切断部６は、成長基板ウェハ３および犠牲層４を切断してもよい。
この場合において、半導体層配列２の切断部６は、接続層５を切断しない。例示的な実施の形態における１つの適切な改良においては、半導体層配列２の切断部６は同様に接続層５を切断する。これは例えば成長基板ウェハ３とキャリア基板ウェハ１との間の接続部がその後に所々で分離される場合に有利である。
この方法の代替的な改良においては、半導体層配列２の切断部６の深さに応じて、これらは接続層５またはキャリア基板ウェハ１においてトレンチを形成してもよいが、キャリア基板ウェハ１を完全には切断しない。
キャリア基板ウェハ１は、半導体層配列２の切断部６に対してオフセットしている切断部７によって、半導体層配列２に対向しないその後側部１０１から個々のキャリア基板１００に分割される。
半導体層配列２およびキャリア基板ウェハ１のそれぞれの複数の切断部６、７は、図１Ｂに示される断面の外側に、図１Ｂに示される切断部６、７に対して直角に、この場合にはキャリア基板と半導体層積層体とが矩形の好ましくは正方形のベース領域を有して形成されるように伸延する（図２Ａ参照）。しかし、切断部は互いに直角でなくてもよく、互いに異なる角度で斜めに伸延してもよい。例えば、半導体層積層体および／またはキャリア基板は、三角形のまたは平行四辺形のベース領域を有して形成されてもよい。
半導体層配列２の隣接する切断部６およびキャリア基板ウェハ１の隣接する切断部７は、この例示的な実施の形態によれば、キャリア基板１００のおよび半導体層積層体２００のエッジ長さが主面上で同一となるように、同一の距離を有する。
異なる寸法の半導体ボディを製造しようとするならば、切断による分離をウェハ上で可変してもよい。
この場合において、キャリア基板ウェハ１の切断部７は、接続層５を切断してもよいが、犠牲層４は切断しない。例示的な実施の形態の適切な改良においては、キャリア基板ウェハ１の切断部７は同様に犠牲層４を切断する。これは例えば犠牲層４がその後に所々で破壊されるときに有利である。
この方法における代替的な改良においては、キャリア基板ウェハ１の切断部７の深さに応じて、犠牲層４においてトレンチを形成してもよいし、成長基板ウェハ３において犠牲層を切断してもよいし、半導体層配列２のその他の層のいずれかにおいて犠牲層４および成長基板ウェハ３を切断してもよいが、この処理中に半導体層配列２を完全には切断しない。
この場合において、半導体層配列２の切断部６およびキャリア基板ウェハ１の切断部７は、キャリア基板ウェハ１の切断部７を半導体層配列２に向かって仮想的に引き伸ばした部分に含まれる区分が、半導体層配列２の切断部６に完全に含まれることのないように、配置される。
すなわち、キャリア基板ウェハ１の切断部７の伸延部となる半導体層配列２の切断部６はない。半導体層配列２およびキャリア基板ウェハ１の双方が切断される擬似一寸法区域２４（図２Ａ参照）は、互いに平行に配置されていないキャリア基板ウェハ１の切断部７および半導体層配列２の切断部６が交差する位置にのみ形成される。
図１Ｃに示されているように、犠牲層４はその後、マスク８、キャリア基板ウェハ１および接続層５を介してレーザ光線で照射される。代替的には、半導体層配列２および／またはキャリア基板ウェハ１が分割される前に照射は実行され得る。
キャリア基板ウェハ１から分離しようとする第１の小区域２１０が各半導体層配列２００において照射される一方で第２の小区域２２０が影となるように、マスク８は選択される。照射しようとしない第２の小区域２２０は、この場合においては、半導体層積層体２００とキャリア基板１００との接続部が所々で分離された後にキャリア基板１００の各々が依然として唯一の半導体層積層体２００に接続されるように、選択される。
犠牲層４は、レーザ光線９の部分を吸収し、照射点にて分解される。このようなレーザ切断方法は、例えば特許文献６に記載されており、この点においてその開示内容は参照によって含まれる。
レーザ光線９で照射された後、いずれの場合も、１つの半導体層積層体２００は唯一のキャリア基板１００に接続される。部分的に半導体層積層体２００の下方に配置される１つ以上の別のキャリア基板１００への半導体層積層体２００の接続部は、犠牲層４の破壊によって分離される。半導体層積層体２００およびそれに接続された対応するキャリア基板１００は半導体ボディ１０を共同で形成する。
切断部６、７が形成された後に半導体ボディ１０の構成要素とならない、キャリア基板ウェハ１の区域２０および成長基板ウェハ３などを含む半導体層配列２の区域は、別の方法ステップにおいて簡単に除去され得る。
半導体層配列２によって形成されたアセンブリ、成長基板ウェハ３およいキャリア基板ウェハ１が最終的に分離される前に、個々のキャリア基板１００に分割されたキャリア基板ウェハ１は拡張可能支持部１１に接続される（図１Ｄ参照）。例えば、拡張可能支持部１１はポリエチレンを含みまたはそれから成り、あるいは他の適切な材料から成る。代替的には、拡張可能支持部１１として拡張可能メッシュが用いられる。
拡張可能支持部１１とキャリア基板ウェハ１との接続部は十分に機構的にロバストに設計され、その後にベース部が拡張される間に、半導体ボディ１０が依然として拡張可能支持部１１に接続されているような程度に存在し続ける。拡張可能支持部１１へのキャリア基板１００の接続部は、後者が拡張されるときに少なくとも完全には分離しない。例としては、接着剤層またはラッカー層が、半導体ボディ１０と拡張可能支持部１１との間に配置され、それらの接着を促進する。
この例示的な実施の形態に係る方法においては、キャリア基板ウェハ１は好ましくは、キャリア基板１００への分割の後であって半導体層配列２の切断部６の形成の前に、拡張可能支持部１１に適用される。これは、半導体層配列２の切断部６が形成された後にのみ実行することもできる。
主面上での拡張可能支持部１１の拡張は、隣接する半導体ボディ１０が重ならず拡張可能支持部１１から取り出し得るように互いに十分に引き離された半導体ボディ１０が得られる（図１Ｅ参照）。
この例示的な実施の形態における代替的な実施の形態においては、拡張可能支持部１１は、半導体層配列２の前側部２０１に接続され、そして、拡張可能支持部１１が伸張される前にキャリア基板ウェハ１の切断部７が形成される。
半導体ボディ１０を引き離すことにより、半導体ボディ１０の半導体層積層体２００に接続されない、キャリア基板１００の接続区域１２０が露出される。半導体ボディ１０が互いに引き離される前に、これらの接続区域１２０は、隣接する半導体ボディ１０に属する半導体層積層体２００に重なる。
同時に、半導体層積層体２００の第１の小区域２１０の後側部２１２が露出される。半導体層積層体２００の第１の小区域２１０の後側部２１２は、対応するキャリア基板１００の張出部を形成し、それとともに、また拡張可能支持部１１とともに、中空部１２の境界となる。
拡張可能支持部１１が伸張された後、半導体ボディ１０は、さらなる方法ステップのために拡張可能支持部１１から簡単にかつ所望の手順で除去される。しかし、それらは、例えば発光材料および／または拡散粒子を含む材料で被覆するなどのさらなる方法ステップのために拡張可能支持部上に残っていてもよい。
図２Ａおよび図２Ｂはそれぞれ、平面図の形態で、分離および拡張可能支持部１１が伸張される前およびその後の、拡張可能支持部１１が配置される半導体ボディ１０を示す。
図２Ｂは明らかに、キャリア基板１００の接続区域１２０が対応する半導体層積層体２００に並ぶときに半導体ボディ１０に対応する各キャリア基板１００の第１の区域１１０がどのように対応する半導体層積層体２００に重なるかを示している。
各半導体層積層体２００の第１の小区域２１０は、対応するキャリア基板１００から第１のオフセット方向２２および第２のオフセット方向２３において突出する。半導体層積層体２００の第２の小区域２２０は、キャリア基板１００の第１の区域１１０に重なる。
拡張可能支持部１１が伸張された後、第１の電気絶縁層１３ａが、半導体ボディ１０のキャリア基板１００の接続区域１２０の少なくとも一部分に適用され、さらに第２の電気絶縁層１３ｂとして半導体層積層体２００の側面２２１を覆って伸延する（図１Ｆ）。この場合においては、第１および第２の電気絶縁層１３ａ、１３ｂは二酸化シリコンから成る。
例えばインジウムスズ酸化物（ＩＴＯ）から成る接触層１４はその後、半導体層積層体２００の前側部２０１に適用され、電気絶縁層１３ｂ、１３ａ上でキャリア基板１００の接続区域１２０の部分まで伸延する（図１Ｆ参照）。第１および第２の保護層１３ａ、１３ｂは半導体層積層体２００が接触層１４を通じて短絡するのを防止する。
そして、例えば金属層（特にＡｕＳｎを有する）である第１の電気接続層１５は、キャリア基板１００の接続区域１２０条に形成された接触層１４の部分に適用される。同様に例えば金属層（特にＡｕＳｎを有する）である第２の電気接続層１６は、半導体層積層体２００の第１の小区域２１０の後側部２１２とキャリア基板１００の後側部１０１とに、半導体ボディ１０が拡張可能支持部１１から除去された後に適用される。したがって、半導体ボディ１０は有利には、従来のダイボンディング方法を用いて従来の構成ハウジングに嵌め入れることができる。
電流は第１の電気接続層１５および第２の電気接続層１６を介して半導体ボディ１０に供給され得る。例としては、この目的のために接続ワイヤ１７を、第１の電気接続層１５に装着することができ、この接続ワイヤ１７を介して動作電流を半導体ボディ１０を供給することができる（図１Ｇ参照）。
張出部２１０の下方にある中空部１２は、例えばエポキシ樹脂またはＢＣＢといった充填化合物で少なくとも部分的に充填することができる。この場合においては、この区域１２は、半導体層積層体２００に対向しないその下面がキャリア基板１００の後側部１０１とともにおよび／またはそこに配置された第２の電気接続層１６とともに、半導体ボディ１０の位置決め面を形成するように、充填化合物１８で実質的に完全に充填される。これにより半導体ボディ１０の安定性を増大させることができる。
図３Ａおよび図３Ｂに示された例示的な実施の形態によれば、キャリア基板ウェハ１と、動作中に電磁放射線を生成し半導体層配列２のその他の層がエピタキシャルに成長する成長基板ウェハ３を有する半導体層配列２とは、図１Ａから図１Ｇに示される例示的な実施の形態と同様の方法で与えられる。
構造的接続層５はその後、キャリア基板ウェハ１に適用される。Ａｕ、ＡｕＳｎ、Ｐｄ、Ｉｎ、ＰｄＩｎまたはＰｔといったはんだ金属は、構造的接続層５としてマスクを介して適用される。
代替的に、接続層５を、成長基板３、半導体層配列２のその他の層および場合によっては別の層を有するアセンブリの、前側部２０１の反対側である後側部３０２に適用することができる。
その後に構造化される非構造的な接続層５を例えばエッチング処理によって適用してもよい。
後側部３０２およびキャリア基板ウェハ１は接合されて、はんだ金属が溶解しはんだ層がキャリア基板ウェハ１と半導体層配列２との間の構造的な機構的ロバスト性を有する接続部を形成するように加熱される。
はんだ金属の代わりに、例えばエポキシ樹脂である接着剤を用いて、構造的接続層５を形成することもできる。その特性に応じて、接続層５を加熱する必要性をなくすことがでえき、あるいは例えば硬化のために他の方法ステップによって置き換えたり補ったりすることができる。
最初に述べた例示的な実施の形態と同様に、半導体層配列２の切断部６が形成され、キャリア基板ウェハ１の切断部７が形成される。これらの切断部６、７は半導体層配列２を個々の半導体層積層体２００に分割し、キャリア基板ウェハ１を個々のキャリア基板１００に分割する（図３Ｂ参照）。
各半導体層積層体２００が唯一のキャリア基板１００に接続されるように構造的接続層５が設計され、これにより個々の半導体ボディ１０が得られる。個々のキャリア基板１００への分割後、キャリア基板ウェハ１は、拡張可能支持部１１上に、好ましくは半導体層配列２が切断部６によって分割される前に配置される。これおよび別の方法ステップは、図１Ｄから図１Ｇに示された例示的な実施の形態と同様に実行される。
この方法の第３の例示的な実施の形態により形成されたオプトエレクトロニクス半導体ボディ（図４Ａ参照）の場合においては、第２の電気接続層１６は、半導体層積層体２００の第１の区域２１０の後側部２１２上に配置されない（図１Ｆおよび図１Ｇに示された例示的な実施の形態と同様）。その代わりに、導電層１９が、成長基板３とキャリア基板１００との間に配置され、半導体層積層体２００が配置されないキャリア基板１００の接続区域１２０の一部分を覆う。そして、第２の電気接続層１６はこの導電層１９に適用される。
しかし、接触層１４は、図１Ｆおよび図１Ｇに示されているように、最初に述べた例示的な実施の形態に対応する方法で形成される。
この場合においては、キャリア基板１００が電気的に導電性を有せず、例えばこれはサファイアから成る。
したがって、接触層１４は直接的にキャリア基板１００の接続区域１２０に、その間に第１の保護層１３ａが配置されることなく適用される。第２の保護層１３ｂは、半導体層積層体２００が接触層１４を通じて短絡するのを防止するために半導体層積層体２００の側面２２１に配置される。
図４Ａおよび図４Ｂに示されているように第１および第２の電気接続層１５、１６が、半導体層積層体２００の異なる側に配置される必要はない。図５に示されるように、双方の電気接続層１５、１６が半導体層積層体２００の側面２２１の近傍で互いに並んで隣接する半導体ボディの構成は、半導体層積層体２００が側面２２１の反対側のキャリア基板１００のエッジ部から突出するときに特に適切かつ有利であり、キャリア基板１００の隣接する端面からの張出部２１０を有する。
キャリア基板１００および成長基板３は導電性である場合は第２の電気接続層１６を直接的にキャリア基板１００に適用することができるが、そうでない場合は図４Ａに示された例示的な実施の形態と同様に導電層１９を与えることができる。導電層１９は、半導体層積層体２００とキャリア基板１００との間に配置され、第２の電気接続層１６がその上に位置され得るようにキャリア基板１００の接続区域１２０上まで引き出される。
キャリア基板１００が導電性を有し、および／または接触層１４も導電層１９に適用しようとする場合には、図１Ｆに示された例示的な実施の形態と同様に、接触層１４および導電層１９または導電性のキャリア基板１００の間にそれぞれ絶縁層１３ａを配置しなければならない。
図６Ａから図６Ｅはキャリア基板１００上の半導体層積層体２００の配置例を示す。
図６Ａに示された例示的な実施の形態によれば、半導体層積層体２００およびキャリア基板１００は、辺の長さｌ１、ｌ２、ｌ３およびｌ４をそれぞれ有する半導体層積層体２００の前側部２０１の平面視において矩形形状を有する。半導体層積層体２００の辺の長さは、この場合において実質的に同一であり、すなわち、ｌ１＝ｌ３、ｌ２＝ｌ４である。
半導体層積層体２００の短辺２１１、２２１はシフトした平行であり、すなわちそれらは、キャリア基板１００の短辺１１１、１２１に対してオフセットして配置されている。その一方で半導体層積層体２００およびキャリア基板１００の２つの隣接する長辺は、共通の面にある。その結果、半導体層積層体２００は、半導体ボディ１０の短辺上で（オフセット方向２２において）キャリア基板１００の側部１１１から突出する。
キャリア基板１００から突出する半導体層積層体２００の第１の小区域２１０の側面２１１はこの場合においては半導体層積層体２００によって覆われたキャリア基板１００の第１の区域１１０の隣接する側面１１１から距離ｄにあり、距離ｄはこの場合においては５０μｍよりも大きい。
対応する方法において、キャリア基板１００の接続区域１２０の側面１２１は、半導体層積層体２００の隣接する側面２２１から距離ａにあり、距離ａはこの場合においては上記の距離ｄと同値であるとする。
オフセット方向２２および成長方向２１（すなわち長さｌ１およびｌ３を有する辺）によってカバーされた面に対して平行である半導体層積層体２００およびキャリア基板１００の側面は、互いに対してオフセットしていない。
よって、複数の放射線放射半導体ボディを形成する本発明の方法の場合には、いずれの場合も、半導体層配列２の切断部６が形成され、キャリア基板ウェハ１の切断部７が形成され、切断部６、７はこの面に平行であり互いにオフセットせず、半導体ボディ１０の共通切断部を形成する。これは成長方向２１に沿って完全に半導体ボディ１０を切断する。
図６Ｂにおける例示的な実施の形態によれば、半導体層積層体２００は単に第１のオフセット方向２２において１つの側面に沿ってキャリア基板１００から突出するのではなく、キャリア基板１００に対して対角線上にシフトしている。この場合においては、半導体層積層体２００の第１の小区域２１０の各側面２１１とキャリア基板１００の第１の区域１１０の隣接する側面１１１との間の距離ｄはいずれの場合も同じである。代替的には、第１のオフセット方向２２に沿った距離ｄは、第２のオフセット方向２３に沿った距離よりも大きくても小さくてもよい。この場合においては、オフセットは正確には対角線上ではない。
図６Ａに示された例示的な実施の形態のように、キャリア基板１００の接続区域１２０の側面１２１と半導体層積層体２００の第２の小区域２２０の隣接する側面２２１との間の距離は、上記の距離ｄに対応する。
半導体層積層体２００およびキャリア基板１００は、キャリア基板１００の主方向に沿って同一寸法を有する必要はない。図６における例示的な実施の形態は、長さｌ３（＞ｌ１）を有する対応するキャリア基板１００よりも短い長さｌ１を有する半導体層積層体２００の例を示す。この例示的な実施の形態においては、半導体層積層体２００は、対応するキャリア基板１００の幅ｌ４よりも大きい幅ｌ２を有する。
この場合において半導体層積層体２００は、半導体層積層体２００の平面視で見られるように、半導体層積層体２００およびキャリア基板１００の一方の中心点が他方の中心点の上方となるように配置される。この場合においてキャリア基板１００の接続区域１２０は上記の半導体層積層体２００に沿って突出する。そして、電機接続層１５、１６を、図４Ａおよび図４Ｂにそれぞれ示されるように配置することができる。幅に沿って、半導体層積層体２００の第１の小区域２１０は、キャリア基板１００から突出して張出部２１０となる。代替的には、半導体層積層体２００およびキャリア基板１００の１つまたは２つの側面を互いに同一面に配置することができる。
図６Ｄに示された例示的な実施の形態によれば、半導体層積層体２００の平面視で見られるように、半導体層積層体２００は円形の断面を有する。半導体層積層体２００は正方形のキャリア基板１００に対してオフセットしており、第１の小区域２１０を有し、その側面２１１は、キャリア基板１００の隣接する側面１１１から最大距離ｄを有する。より良好な光出力を、この半導体ボディで実現することができる。
このような半導体ボディが形成される間、半導体層配列２の部分は半導体層積層体２００間の無駄として残り、適切には除去される。
図６Ｅに示された例示的な実施の形態に係る半導体ボディの場合においてキャリア基板１００の側面は例えば２つの対向側部１１１上に凹部１２を有する。これらの凹部１２は、キャリア基板１００の厚さ全体にわたって伸延し、例えば、辺の長さの約半分に対応する幅を有する。これらの凹部１２の領域においては、半導体層積層体２００の第１の小区域２１０は、キャリア基板１００の隣接するエッジ部から突出し、いずれの場合も凹部１２の形状によって定められ深さｄを有する張出部２１０となる。この場合において凹部１２は矩形の断面を有する。しかし、その断面は半円形であっても三角形であっても台形であってもよい。
キャリア基板１００の残りの側部は半導体層積層体２００に対する突出部１２０を有する。突出部１２０は好ましくは、凹部１２と同一寸法を有する。突出部１２０および凹部１２が同一寸法を有する場合、切断部６、７を、１つの半導体ボディ１０上の突出部１２０が隣接する半導体ボディ１０における凹部１２内に配置されるように、複数の半導体ボディ１０を形成する間に形成することができる。そして、隣接するキャリア基板１００は互いにパズルの部分と同様に係合し、その結果、有利には隣接する半導体層積層体２００間に半導体層配列の無駄が生じない。
各突出部１２０は、深さａを有する。また、各突出部１２０は、半導体層積層体２００がなく電気接続層１５、１６を配置し得るキャリア基板１００の接続区域１２０となる。この場合、例としてはこの構成は、図４Ａおよび図４Ｂに示されるように構成することができる。代替的には、同様に第２の電気接続層１６を、図１Ｆおよび図１Ｇに示されるように張出部２１０の１つにおける区域において半導体層積層体２００の後側部２１２上に配置することができる。
図６Ｅにおける例示的な実施の形態に示される半導体ボディ１０の場合には、キャリア基板１００は、半導体層積層体２００が全ての点にて突出するエッジ部を有しない。したがって、半導体ボディ１０は有利には高い安定性を有する。
それにもかかわらず、複数のこのような半導体ボディ１０は、本発明の方法のいずれかを用いることによって、半導体層配列２またはキャリア基板ウェハ１の間の部分を不使用のまま残したり除去したりすることなく形成することができる。
例示的な実施の形態に基づく記述は本発明を限定するものではない。本発明は、全ての新規の特徴および全ての特徴の組合せ、特に、特許請求の範囲における特徴の組合せを、たとえこの特徴またはこの組合せ自体が特許請求の範囲または例示的な実施の形態に明記されていないとしてもカバーする。
本特許出願は、独国特許出願第１０２００６０２０５３７．５号および独国特許出願第１０２００６０３３５０２．３号の優先権を主張する。それらの開示内容は参照によって本願に含まれる。
本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第１の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 図１Ｄおよび図１Ｅに示された方法の段階における複数のオプトエレクトロニクス半導体ボディの概略平面図 図１Ｄおよび図１Ｅに示された方法の段階における複数のオプトエレクトロニクス半導体ボディの概略平面図 本発明の方法の第２の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第２の例示的な実施の形態の段階におけるオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第３の例示的な実施の形態により形成された本発明のオプトエレクトロニクス半導体ボディの概略断面図 本発明の方法の第３の例示的な実施の形態により形成された本発明のオプトエレクトロニクス半導体ボディの概略平面図 本発明の方法の第４の例示的な実施の形態により形成された本発明のオプトエレクトロニクス半導体ボディの概略平面図 本発明のオプトエレクトロニクス半導体ボディの例示的な実施の形態の設計の概略平面図 本発明のオプトエレクトロニクス半導体ボディの例示的な実施の形態の設計の概略平面図 本発明のオプトエレクトロニクス半導体ボディの例示的な実施の形態の設計の概略平面図 本発明のオプトエレクトロニクス半導体ボディの例示的な実施の形態の設計の概略平面図 本発明のオプトエレクトロニクス半導体ボディの例示的な実施の形態の設計の概略平面図

Claims (42)

  1. キャリア基板を有する複数の放射線放射半導体ボディを形成する方法であって、
    キャリア基板ウェハ（１）を提供するステップと、
    電磁放射線を生成するのに適した半導体層配列（２）を形成するステップと、
    前記キャリア基板ウェハに接続する、前記半導体層配列の構造的接続部を形成するステップと、
    前記半導体層配列（２）を前記半導体層配列（２）の切断部（６）によって複数の半導体層積層体（２００）に分割するステップと、
    前記キャリア基板ウェハ（１）を前記キャリア基板ウェハ（１）の切断部（７）によって複数のキャリア基板（１００）に分割するステップと、
    前記半導体層積層体（２００）を対応するキャリア基板（１００）で分離して個々の半導体ボディ（１０）を形成するステップと、を有し、
    前記構造的接続部は、少なくとも１つの半導体層積層体（２００）が唯一の対応するキャリア基板（１００）に接続されるように形成され、
    前記キャリア基板ウェハの少なくとも１つの切断部は、前記半導体層配列の切断部のいずれかによって延長されず、前記キャリア基板ウェハと前記半導体層配列との直線切断部が形成される、
    複数の放射線放射半導体ボディを形成する方法。
  2. 前記構造的接続部を形成するステップは、前記キャリア基板ウェハ（１）と前記半導体層配列（２）との間の全体領域にわたる接続部を形成し、その後に前記全体領域の接続部を所々で分離するステップを有する、
    請求項１記載の複数の放射線放射半導体ボディを形成する方法。
  3. 犠牲層（４）が形成されまたは識別され、前記犠牲層に沿って前記接続部が所々で分離される、
    請求項２記載の複数の放射線放射半導体ボディを形成する方法。
  4. 前記接続部は所々でレーザ光線（９）によって分離される、
    請求項２または請求項３記載の複数の放射線放射半導体ボディを形成する方法。
  5. 前記構造的接続部は、前記半導体層配列（２）を前記キャリア基板ウェハ（１）に所々でのみ接続することによって形成される、
    請求項１記載の複数の放射線放射半導体ボディを形成する方法。
  6. 前記キャリア基板ウェハ（１）と前記半導体層配列（２）との間の前記構造的接続部は、接続層（５）によって形成される、
    請求項１から請求項５のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  7. 前記半導体層配列（２）および／または前記キャリア基板ウェハ（１）に加えて、前記接続層（５）も分割される、
    請求項６記載の複数の放射線放射半導体ボディを形成する方法。
  8. 前記構造的接続部を形成するステップははんだづけ処理を有する、
    請求項６記載の複数の放射線放射半導体ボディを形成する方法。
  9. 前記キャリア基板ウェハ（１）の切断部（７）および／または前記半導体層配列（２）の切断部（６）は、機械的処理によって、形成される、
    請求項１から請求項８のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  10. 接触層（１４）が少なくとも１つの半導体ボディ（１０）に適用され、前記接触層は、その半導体層積層体（２００）のキャリア基板（１００）に対向しない前側部（２０１）と、前記半導体層積層体（２００）によって覆われない対応するキャリア基板（１００）の少なくとも一部分とを、少なくとも部分的に覆う、
    請求項１から請求項９のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  11. 前記接触層（１４）は前記半導体層積層体（２００）の少なくとも１つにおける側面（２２１）を覆って伸延し、少なくとも幾つかの区域においてそれを覆う、
    請求項１０記載の複数の放射線放射半導体ボディを形成する方法。
  12. 前記接触層の少なくとも小区域は少なくとも部分的に放射線を透過する、
    請求項１０または請求項１１記載の複数の放射線放射半導体ボディを形成する方法。
  13. 前記接触層（１４）は、透明導電性酸化物に基づいて形成される、
    請求項１０から請求項１２のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  14. 少なくとも１つの半導体ボディ（１０）について、第１の電気絶縁層（１３ａ）が、前記接触層（１４）が形成される前に、対応するキャリア基板（１００）の接続区域（１２０）の少なくとも一部分に適用される、
    請求項１０から請求項１３のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  15. 第２の電気絶縁層（１３ｂ）が少なくとも１つの半導体ボディ（１０）に適用され、前記半導体層積層体（２００）における少なくとも１つの側面（２２１）を少なくとも部分的に覆う、
    請求項１４記載の複数の放射線放射半導体ボディを形成する方法。
  16. 前記半導体層配列（２）の少なくとも１つの切断部（６）および前記キャリア基板ウェハ（１）の隣接する切断部（７）は、前記半導体層積層体の前側部の平面視において互いに、５０μｍ以上オフセットする、
    請求項１から請求項１５のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  17. 前記半導体層積層体（２００）の前側部（２０１）に導電的に接続された第１の電気接続層（１５）は、少なくとも１つの半導体ボディ（１０）の、キャリア基板（１００）の接続区域（１２０）に形成される、
    請求項１から請求項１６のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  18. 前記半導体層積層体（２００）の前側部（２０１）に導電的に接続された第１の電気接続層（１５）は、少なくとも１つの半導体ボディ（１０）の接触層（１４）上に形成される、
    請求項１０から請求項１５のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  19. 前記半導体層積層体（２００）の、前側部（２０１）とは反対側である後側部（３０２）に導電的に接続された第２の電気接続層（１６）は、少なくとも１つの半導体ボディ（１０）のキャリア基板（１００）の接続区域（１２０）に形成される、
    請求項１から請求項１８のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  20. 少なくとも１つの半導体ボディ（１０）について、第２の電気接続層（１６）は、対応するキャリア基板（１００）のエッジ部（１１１）から突出する半導体層積層体の第１の小区域（２１０）の後側部（２１２）に形成される、
    請求項１から請求項１９のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  21. 前記半導体層積層体（２）は成長基板ウェハ（３）を有する、
    請求項１から請求項２０のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  22. 前記半導体層配列（２）は、III-V族化合物半導体材料、窒素化合物半導体材料、リン化合物半導体材料およびII-VI族化合物半導体材料からなる群から選択された材料に基づいている、
    請求項１から請求項２１のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  23. サファイアを有するキャリア基板ウェハ（１）が提供される、
    請求項１から請求項２２のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  24. 前記キャリア基板（１）を拡張可能支持部（１１）に配置するステップと、
    前記半導体ボディ（１０）が互いに引き離されるように前記拡張可能支持部（１１）を拡張するステップと、
    を有する請求項１から請求項２３のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  25. 前記拡張可能支持部（１１）はポリエチレンを有する膜を有する、
    請求項２４記載の複数の放射線放射半導体ボディを形成する方法。
  26. 前記拡張可能支持部（１１）は拡張可能メッシュを有する、
    請求項２４または請求項２５記載の複数の放射線放射半導体ボディを形成する方法。
  27. 少なくとも１つの半導体ボディ（１０）について、前記半導体層積層体（２００）の第１の小区域（２１２）、前記キャリア基板（１００）および平面の支持部によって境界づけられた中空部（１２）は、充填材料（１８）で少なくとも部分的に充填される、
    請求項１から請求項２６のいずれかに記載の複数の放射線放射半導体ボディを形成する方法。
  28. キャリア基板（１００）と、電磁放射線を生成するのに適した半導体層積層体（２００）と、動作中に前記半導体層積層体（２００）によって生成される電磁放射線を少なくとも部分的に透過する接触層（１４）と、を有する放射線放射半導体ボディ（１０）であって、
    前記半導体層積層体（２００）は、前記半導体層積層体の、前記キャリア基板（１００）に対向しない後側部の少なくとも一部分が、前記半導体層積層体に対向する前記キャリア基板（１００）の第１の区域の面を覆うように、かつ、前記半導体層積層体に対向する前記キャリア基板（１００）の接続区域（１２０）の面に前記半導体層積層体（２００）が配置されないように、前記キャリア基板（１００）に配置され、
    前記半導体層積層体（２００）の第１の小区域（２１０）は、前記キャリア基板（１００）のエッジ部（１１１）から突出し、
    前記接触層（１４）は、前記半導体ボディに適用され、前記半導体層積層体（２００）の前側部（２０１）から少なくとも１つの側面（２２１）を越えて前記キャリア基板（１００）の前記接続区域（１２０）へと引き延ばされて、前記半導体層積層体（２００）の前記前側部（２０１）の少なくとも一部分と、前記半導体層積層体（２００）の前記側面（２２１）の少なくとも一部分と、前記キャリア基板（１００）の前記接続区域（１２０）の少なくとも一部分と、を覆う、
    放射線放射半導体ボディ。
  29. 前記第１の小区域は、前記キャリア基板に並んで配置される、
    請求項２８記載の放射線放射半導体ボディ。
  30. 前記半導体層積層体（２００）および前記キャリア基板（１００）の互いに対向する面は、同一の辺の長さ（ｌ１、ｌ３；ｌ２、ｌ４）を有する、
    請求項２８記載の放射線放射半導体ボディ。
  31. 前記キャリア基板は、サファイア、ＧａＮおよびＳｉＣから成るグループから選択された材料から成り、または前記キャリア基板は、金属プレート、プラスチックパネルおよびガラスパネルから成るグループから選択される、
    請求項２８から請求項３０のいずれかに記載の放射線放射半導体ボディ。
  32. 前記半導体層積層体（２００）の前記第１の小区域（２１０）、前記キャリア基板（１００）および平面の支持部によって境界づけられた中空部（１２）は、充填材料（１８）で少なくとも部分的に充填される、
    請求項２８から請求項３１のいずれかに記載の放射線放射半導体ボディ。
  33. 第１の電気絶縁層（１３ａ）は、前記キャリア基板（１００）の前記接続区域（１２０）の少なくとも一部分に適用される、
    請求項２８から請求項３２のいずれかに記載の放射線放射半導体ボディ。
  34. 第２の電気絶縁層（１３ｂ）は、前記半導体層積層体（２００）の側面（２２１）の少なくとも１つに適用され、少なくとも幾つかの区域において前記側面を覆う、
    請求項３３記載の放射線放射半導体ボディ。
  35. 第１の電気接続層（１５）は、前記接触層（１４）に配置され、前記半導体層積層体（２００）の、前記キャリア基板（１００）に対向しない前側部（２０１）に導電的に接続される、
    請求項２８から請求項３４のいずれかに記載の放射線放射半導体ボディ。
  36. 第２の電気接続層（１６）は、前記キャリア基板（１００）の前記接続区域（１２０）に配置され、前記半導体層積層体（２００）の前側部（２０１）の反対側の後側部（３０２）に導電的に接続される、
    請求項３５記載の放射線放射半導体ボディ。
  37. 第２の電気接続層（１６）は、前記半導体層積層体（２００）の前記第１の小区域（２１０）の後側部（２１２）に配置される、
    請求項２８から請求項３６のいずれかに記載の放射線放射半導体ボディ。
  38. 前記半導体層積層体（２００）は成長基板（３）を有する、
    請求項２８から請求項３７のいずれかに記載の放射線放射半導体ボディ。
  39. 前記接触層（１４）は透明導電性酸化物を有する、
    請求項２８から請求項３８のいずれかに記載の放射線放射半導体ボディ。
  40. 前記半導体層積層体（２００）は、III-V族化合物半導体材料、窒素化合物半導体材料、リン化合物半導体材料およびII-VI族化合物半導体材料からなる群から選択された材料に基づいている、
    請求項２８から請求項３９のいずれかに記載の放射線放射半導体ボディ。
  41. 前記キャリア基板（１００）の前記接続区域（１２０）のエッジ部（１２１）および前記半導体層積層体（２００）の隣接する側面（２２１）は、前記半導体層積層体の前側部の平面視において互いに、５０μｍ以上オフセットしている、
    請求項２８から請求項４０のいずれかに記載の放射線放射半導体ボディ。
  42. 前記半導体層積層体（２００）の前記第１の小区域（２１０）の側面（２１１）および前記キャリア基板（１００）の隣接するエッジ部（１１１）は、前記半導体層積層体（２００）の前側部の平面視において、５０μｍ以上オフセットしている、
    請求項２８から請求項４０のいずれかに記載の放射線放射半導体ボディ。
JP2009508116A 2006-05-03 2007-05-03 キャリア基板を有する放射線放射半導体ボディおよびその形成方法 Expired - Fee Related JP5138675B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102006020537.5 2006-05-03
DE102006020537 2006-05-03
DE102006033502.3 2006-07-19
DE102006033502A DE102006033502A1 (de) 2006-05-03 2006-07-19 Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
PCT/DE2007/000793 WO2007124737A1 (de) 2006-05-03 2007-05-03 Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen

Publications (3)

Publication Number Publication Date
JP2009535826A JP2009535826A (ja) 2009-10-01
JP2009535826A5 JP2009535826A5 (ja) 2011-06-16
JP5138675B2 true JP5138675B2 (ja) 2013-02-06

Family

ID=38332444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009508116A Expired - Fee Related JP5138675B2 (ja) 2006-05-03 2007-05-03 キャリア基板を有する放射線放射半導体ボディおよびその形成方法

Country Status (8)

Country Link
US (2) US8088649B2 (ja)
EP (1) EP2013917A1 (ja)
JP (1) JP5138675B2 (ja)
KR (1) KR101329435B1 (ja)
CN (1) CN101432900B (ja)
DE (1) DE102006033502A1 (ja)
TW (1) TWI343662B (ja)
WO (1) WO2007124737A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009108A1 (de) * 2008-02-14 2009-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101159782B1 (ko) 2010-02-05 2012-06-26 신왕균 투명 엘이디 웨이퍼 모듈 및 그 제조방법
JP2013522871A (ja) * 2010-03-09 2013-06-13 シン，ワンウン 透明ｌｅｄウエハモジュール及びその製造方法
GB2480873B (en) * 2010-06-04 2014-06-11 Plastic Logic Ltd Reducing defects in electronic apparatus
DE102010032813A1 (de) * 2010-07-30 2012-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
DE102013111120A1 (de) * 2013-10-08 2015-04-09 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
WO2017004497A1 (en) 2015-07-01 2017-01-05 Sensor Electronic Technology, Inc. Substrate structure removal
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102019108701A1 (de) * 2019-04-03 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
CN112993755B (zh) * 2019-11-29 2022-02-18 山东华光光电子股份有限公司 一种半导体激光器芯片及其应用方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003735B1 (ko) * 1988-12-17 1991-06-10 삼성전자 주식회사 발광장치
US5329529A (en) 1993-04-02 1994-07-12 Thomson Consumer Electronics, Inc. Digital data arbitration apparatus
US5486826A (en) 1994-05-19 1996-01-23 Ps Venture 1 Llc Method and apparatus for iterative compression of digital data
JPH09277595A (ja) * 1996-02-13 1997-10-28 Oki Data:Kk 光プリントヘッド
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
EP2264794B1 (en) * 1997-01-09 2014-11-19 Nichia Corporation Nitride semiconductor device
US5831277A (en) * 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
JP3395620B2 (ja) * 1997-12-16 2003-04-14 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP2000012959A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体発光装置
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
DE10017337C2 (de) * 2000-04-07 2002-04-04 Vishay Semiconductor Gmbh Verfahren zum Herstellen lichtaussendender Halbleiterbauelemente
JP2003092450A (ja) * 2001-09-19 2003-03-28 Sharp Corp 半導体発光装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2004037485A (ja) * 2002-06-28 2004-02-05 Mitsubishi Electric Corp 半導体光変調器と半導体光装置
EP1588414B1 (de) 2003-01-31 2014-12-03 OSRAM Opto Semiconductors GmbH Verfahren zur trennung einer halbleiterschicht mittels laserimpulsen
DE10339985B4 (de) 2003-08-29 2008-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
JP4195352B2 (ja) * 2003-09-10 2008-12-10 三星エスディアイ株式会社 発光素子基板およびそれを用いた発光素子
JP3801160B2 (ja) * 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
TWI232604B (en) 2004-07-23 2005-05-11 Supernova Optoelectronics Corp Manufacturing method of metal reflection layer for gallium nitride based light-emitting diode
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
TWI235511B (en) 2004-11-03 2005-07-01 Chipmos Technologies Inc Method of manufacturing light emitting diode package and structure of the same
TWI251355B (en) 2004-12-22 2006-03-11 Opto Tech Corp A LED array package structure and method thereof
TWI251357B (en) 2005-06-21 2006-03-11 Epitech Technology Corp Light-emitting diode and method for manufacturing the same

Also Published As

Publication number Publication date
US20090218587A1 (en) 2009-09-03
EP2013917A1 (de) 2009-01-14
CN101432900A (zh) 2009-05-13
US8088649B2 (en) 2012-01-03
CN101432900B (zh) 2012-05-02
DE102006033502A1 (de) 2007-11-15
US8258521B2 (en) 2012-09-04
JP2009535826A (ja) 2009-10-01
KR20090013218A (ko) 2009-02-04
US20110186904A1 (en) 2011-08-04
TW200802985A (en) 2008-01-01
KR101329435B1 (ko) 2013-11-14
WO2007124737A1 (de) 2007-11-08
TWI343662B (en) 2011-06-11

Similar Documents

Publication Publication Date Title
JP5138675B2 (ja) キャリア基板を有する放射線放射半導体ボディおよびその形成方法
JP5801359B2 (ja) オプトエレクトロニクス半導体ボディ
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US7442966B2 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
JP5305655B2 (ja) 薄膜技術による半導体チップの製造方法および薄膜半導体チップ
JP5676396B2 (ja) 高光抽出ｌｅｄ用の基板除去方法
KR20110019416A (ko) 광전 소자 및 그 제조 방법
JP2012504875A (ja) オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子
EP2642533B1 (en) Semiconductor light emitting element
KR20100020521A (ko) 반도체 발광 장치 및 그 제조 방법
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
JP2004228290A (ja) 半導体発光素子及びその製造方法
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
JPH10335699A (ja) 化合物半導体発光素子とその製造方法
JP2006518102A (ja) 薄膜半導体素子およびその製造方法
KR20120051647A (ko) 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
JP2013206990A (ja) 縦型窒化物半導体素子およびその製造方法
JP2010028140A (ja) 窒化物系化合物半導体発光素子の製造方法
JPH10242583A (ja) 半導体レーザ素子の製造方法および半導体レーザ装置
JP2019046971A (ja) 発光装置の製造方法
JP2008282979A (ja) 半導体発光素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees