CN101432900A - 带有支承衬底的发射辐射的半导体本体及其制造方法 - Google Patents

带有支承衬底的发射辐射的半导体本体及其制造方法 Download PDF

Info

Publication number
CN101432900A
CN101432900A CNA2007800156056A CN200780015605A CN101432900A CN 101432900 A CN101432900 A CN 101432900A CN A2007800156056 A CNA2007800156056 A CN A2007800156056A CN 200780015605 A CN200780015605 A CN 200780015605A CN 101432900 A CN101432900 A CN 101432900A
Authority
CN
China
Prior art keywords
support substrate
semiconductor layer
semiconductor body
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800156056A
Other languages
English (en)
Other versions
CN101432900B (zh
Inventor
福尔克尔·黑勒
泽利科·什皮卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101432900A publication Critical patent/CN101432900A/zh
Application granted granted Critical
Publication of CN101432900B publication Critical patent/CN101432900B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种带有支承衬底的发射辐射的半导体本体及其制造方法。在该方法中，建立半导体层序列(2)与支承衬底晶片(1)的结构化的连接。半导体层序列借助穿过半导体层序列的切口(6)划分为多个半导体层堆叠(200)，而支承衬底晶片(1)借助穿过支承衬底晶片(1)的切口(7)划分为多个支承衬底(100)。在此，结构化的连接实施为使得至少一个半导体层堆叠(200)与恰好一个关联的支承衬底(100)相连。此外，至少一个穿过支承衬底晶片的切口(7)未被穿过半导体层序列的切口(6)延长为使得得到穿过支承衬底晶片和半导体层序列的直线的切口。

Description

带有支承衬底的发射辐射的半导体本体及其制造方法
本发明涉及一种带有支承衬底的发射辐射的半导体本体及其制造方法。
在传统的用于制造带有支承衬底的半导体本体的方法中，将支承衬底晶片和半导体层序列整面彼此相连。于是，划分为单个的半导体本体只有通过穿过半导体层序列以及支承衬底晶片的切口(Schnitte)才可能，其中这些切口如下走向：使得在一侧形成半导体本体边界的、穿过半导体层序列和支承衬底晶片的切口分别处于共同的平面或者面中，或者换句话说，它们是单个的切口。
半导体层堆叠和关联的支承衬底的彼此朝向的面于是必须具有相同的尺寸并且齐平地设置。这种半导体本体通常与设置在辐射耦合输出面上的接合垫电接触。
例如，为了避免接合垫的遮挡，希望的是，该接合垫不是设置在半导体层堆叠上，而是设置在支承衬底上。为此，例如可以制造如下的半导体本体：其中半导体层堆叠并不完全覆盖支承衬底。例如，在出版物DE 10339 985 A1中提出了一种半导体本体，其中将半导体层堆叠设置在支承衬底上，该支承衬底具有比半导体层堆叠更大的基本面。借助传统的方法，不能在晶片复合结构中制造这种半导体本体。
本发明的任务是，提出一种简化的和成本低廉的方法，用于制造带有支承衬底的发射辐射的半导体本体。本发明的另一任务是，提出一种带有支承衬底的发射辐射的半导体本体，该半导体本体具有尽可能大的辐射出射面，并且可以被成本低廉地制造以及简单地接触。
这些任务通过具有权利要求1所述的步骤的方法以及通过具有权利要求27所述特征的半导体本体来解决。
该方法和半导体本体的有利的实施形式和改进方案在从属权利要求中说明。
权利要求的公开内容由此明确地通过引用结合到说明书中。
一种根据本发明的用于制造多个带有支承衬底的发射辐射的半导体本体的方法，特别是包括以下步骤：
-提供支承衬底晶片；
-制造适于产生电磁辐射的半导体层序列；
-建立半导体层序列与支承衬底晶片的结构化连接；
-借助穿过半导体层序列的切口将半导体层序列划分为多个半导体层堆叠；
-借助支承衬底晶片中的切口将支承衬底晶片划分为多个支承衬底；
-将带有关联的支承衬底的半导体层堆叠分割为单个的半导体本体，其中
-结构化的连接实施为使得至少一个半导体层堆叠与恰好一个关联的支承衬底相连；以及
-至少一个穿过支承衬底晶片的切口未被穿过半导体层序列的切口延长为使得产生穿过支承衬底晶片和半导体层序列的直线切口。
半导体层序列优选包括pn结、双异质结构、单量子阱或者特别优选地包括多量子阱结构(MQW)用于产生辐射。名称量子阱结构在此并不包含关于量子化维度的说明。由此，它尤其是包括量子槽、量子线和量子点，以及这些结构的任意组合。关于MQW结构的例子在出版物WO01/39282、US 5,831,277、US 6,172,382 B1以及US 5,684,309中进行了描述，它们就此而言的公开内容通过引用结合于此。
优选的是，结构化的连接被实施为使得多个半导体层堆叠分别与恰好一个关联的支承衬底相连。特别优选的是，每个半导体层堆叠都与恰好一个关联的支承衬底相连。
在建立结构化的连接时，半导体层序列不必直接与支承衬底晶片邻接。更确切地说，可以在半导体层序列和支承衬底晶片之间设置一个或多个另外的层，例如连接层。
该方法利用的思想是，可以在半导体层序列和支承衬底晶片之间建立结构化的连接。包括半导体层序列和支承衬底晶片的复合结构随后结构化为单个的半导体本体，这些半导体本体分别包括半导体层堆叠和支承衬底。这例如可以通过穿过半导体层序列的切口以及通过穿过支承衬底晶片的切口来实现。
建立半导体层序列和支承衬底晶片之间的结构化连接有利地使得能够彼此错位地实施穿过半导体层序列和穿过支承衬底晶片的切口。换句话说，至少一个穿过支承衬底晶片的切口至连接平面上的投影完全不包含穿过半导体层序列的切口至该平面中的投影。
在此，连接平面是如下平面：该平面包含连接层的面或者连接面。
穿过半导体层序列的切口不必将支承衬底晶片分开。同样穿过支承衬底晶片的切口也不需要将半导体层序列分开。然而，这些切口产生单个的半导体本体，其中有利的是，半导体层堆叠和关联的支承衬底并不彼此齐平地设置。更确切地说，可以在晶片复合结构中制造带有半导体层堆叠和支承衬底的半导体本体，其中半导体层堆叠在半导体层堆叠的背离支承衬底的正面的俯视图中未覆盖支承衬底的端子区域，和/或其中支承衬底在支承衬底的背离半导体层堆叠的侧的俯视图中未覆盖半导体层堆叠的第一部分区域。
在此，实际上使用完整的半导体层序列来制造半导体层堆叠。除由于切口导致的损耗以及可能由于几何条件而去掉的半导体层序列的边缘(例如在从具有圆形的基本面的半导体层序列中制造带有矩形的基本面的半导体本体的情况下)之外，优选的是没有损失半导体层序列的材料。
此外，用于制造多个半导体本体(其中支承衬底的端子区域未被半导体层序列覆盖)的方法步骤和调整步骤的数目特别小。
优选的是，在至少一个半导体本体中，优选在多个半导体本体中，特别优选在借助所述方法制造的所有半导体本体中，存在至少一个包含于连接平面中的偏移方向。在该偏移方向中，穿过半导体层序列的切口和穿过支承衬底晶片的切口彼此相对偏移。由切口产生的、在沿着该方向的俯视图中形成半导体层堆叠和关联的支承衬底边界的侧面于是在偏移方向上彼此相对地推移。偏移的切口或者侧面至连接平面中的投影于是彼此不接触或者相交。偏移方向与投影之间的距离向量平行。
替代地或者附加地，相邻的穿过半导体层序列和穿过支承衬底晶片的切口可以不同地成形。例如，它们可以不同地弯曲和/或至少一个切口可以通过角而引导。于是会出现的是，半导体层堆叠的侧面和关联的、由这些切口形成边界的半导体本体的支承衬底的侧面被部分地相对彼此推移而部分地齐平。
通常，半导体层序列的生长沿着连接平面的面法线进行，其中该面法线指向半导体层序列的背离支承衬底的正面。该面法线称为“生长方向”。然而在此，例如由于一定的工艺条件，会出现与称为生长方向的方向略微的偏离或者出现在实际的层生长方向中的波动。
通常，生长方向也对应于半导体本体的主辐射方向。然而也可能的是，将半导体层序列与支承衬底晶片连接为使得实际的层生长方向背离称作“生长方向”的方向，其中该“生长方向”的方向通过连接平面的面法线预先给定，该面法线指向半导体层序列的背离支承衬底的正面。特别地，在这种情况下也可以设计的是，由半导体本体在工作中产生的辐射穿过支承衬底晶片来耦合输出。
合乎目的的是，切口实施为使得半导体本体具有半导体层堆叠和支承衬底形成的阶梯。半导体层堆叠覆盖支承衬底的第一区域的朝向该半导体层堆叠的侧，而支承衬底的端子区域的朝向半导体层堆叠的面上没有半导体层堆叠。
如果有至少两对在支承衬底中的和穿过半导体层序列的偏移的切口，则至少一个半导体本体的半导体层堆叠、优选多个半导体本体的半导体层堆叠、特别优选所有半导体本体的半导体层堆叠可以具有第一部分区域，该部分区域基本上平行于连接平面地突出于支承衬底的边缘之外。
于是，半导体本体具有第二阶梯，其由半导体层序列和支承衬底形成，使得半导体层堆叠的第一部分区域形成悬垂，该悬垂在偏移方向上位于支承衬底旁。
换言之，包含半导体层序列和支承衬底晶片的复合结构借助至少一对彼此偏移的切口来划分，其中这些切口一方面从半导体层序列的背离支承衬底晶片的侧并且另一方面从支承衬底晶片的背离半导体层序列的侧优选沿着和背着生长方向地引导。由此，与连接平面中没有结构化的连接的区域一同形成了至少一个相连的“切口”，该切口从支承衬底晶片的背离半导体层序列的侧出发来看，首先分离支承衬底晶片，随后弯折，并且接着在它再次弯折并且优选在生长方向上将半导体层序列分离之前与连接平面平行地、优选沿着偏移方向地走向。
如果例如只有一个偏移方向，则穿过半导体层序列的和在支承衬底中的、平行于偏移方向走向的切口可以设置在共同的平面中，使得它们共同形成了穿过半导体层序列和支承衬底晶片的、直线连贯的切口。
穿过半导体层序列的和穿过支承衬底晶片的、并不平行于偏移方向走向的切口例如可以彼此偏移和/或具有不同的弯曲，使得在至少一个半导体本体中，半导体层堆叠的并不覆盖关联的支承衬底的端子区域，并且优选具有第一部分区域，该部分区域沿着该方向突出于支承衬底的边缘之外。特别优选的是，这些切口垂直于偏移方向地走向。
然而也可能的是，存在第一和第二偏移方向，它们二者都位于连接平面中并且优选垂直地彼此叠置。于是，通常至少一对穿过半导体层序列的和穿过支承衬底晶片的切口在第一偏移方向中彼此偏移，并且至少另一对穿过半导体层序列的和穿过支承衬底晶片的切口在第二偏移方向中彼此偏移。在至少一个半导体本体中，在这种情况下，半导体层堆叠在第一和第二偏移方向上相对于关联的支承衬底推移。优选的是，切口实施为使得穿过半导体层序列的切口没有包含在如下区域中：该区域通过在支承衬底中的切口假想的、直到半导体层序列的正面的延续而限定。
在一种特别优选的实施形式中，存在多个在支承衬底中的和穿过半导体层序列的切口，它们彼此平行地走向，以及存在多个在支承衬底中的和穿过半导体层序列的第二切口，它们彼此平行并且与上述多个第一切口垂直走向。
优选的是，通过穿过半导体层序列和/或穿过支承衬底晶片的切口必要时也将一个、多个或者所有另外的层划分。
然而，穿过半导体层序列的切口并未分开支承衬底晶片，而穿过支承衬底晶片的切口并未分离半导体层序列，除非它们一同形成了直线连贯的切口。
穿过支承衬底晶片和/或穿过半导体层序列的切口优选借助锯割和/或借助其他合适的机械的(例如铣削)或者化学的(例如干法刻蚀)材料剥离方法来实现。在本方法的一种替代的合乎目的的扩展方案中，借助剥离材料的激光工艺来制造切口。
在本上下文中，概念“切口”包括所有在连接半导体层序列之前或之后产生的槽，这些槽至少部分地分离半导体层序列或者支承衬底晶片，并且由此(必要时与连接平面中的未通过结构化的连接部连接的部位一同)划分为半导体层堆叠或者支承衬底。
在该方法的一种优选的实施形式中，结构化的连接部的建立首先包括将半导体层序列与支承衬底晶片整面地连接。随后该整面的连接又被局部脱开。
根据该实施形式的一种有利的扩展方案，产生了牺牲层。牺牲层优选与连接层或者连接面相邻，其中借助该连接层或者连接面而建立整面的连接。在支承衬底晶片和半导体层序列之间的连接的局部脱开优选通过局部的破坏或者损毁牺牲层来实现。尤其是用于另一目的的层也可以适于作为牺牲层，并且作为这种牺牲层而标识和使用。
优选的是，连接的局部脱开借助激光辐射来实现。在此合乎目的的是，牺牲层被通过支承衬底晶片以激光辐射来照射。在此，针对牺牲层的合适的材料优选具有合适的、特别是小的带隙和/或低的化学稳定性，并且例如包括GaN、InGaN或者其他氮化物-化合物半导体材料。
例如在出版物WO 98/14986 A1中公开了一种借助以电磁辐射的照射来将两个材料层整面地分离的方法，其就此而言的公开内容通过引用结合于此。
在本上下文中，照射首先基本上在其中要脱开连接的位置进行。
这例如借助通过掩模的照射来实现。在此，掩模不需要与支承衬底晶片相连。然而替代地，掩模也可以施加到支承衬底晶片上。掩模被平面地或者顺序地照射，例如其方式是线型的辐射源相对于其移动。
一种通过掩模的照射的替代方案是，使用至少一个带有足够小的射束横截面的激光束，该激光束相对于支承衬底移动，并且在此牺牲层对应于所希望的结构而分解，并且通过这种方式产生半导体层序列的未与支承衬底相连的区域。
在根据本发明的方法的一种替代的实施形式中，从开始就没有建立半导体层序列和支承衬底晶片之间的整面连接。更确切地说，半导体层序列和支承衬底晶片仅仅局部地彼此相连，尤其是仅仅在其中在以后的半导体本体中半导体层堆叠和支承衬底交叠的区域中相连。
支承衬底晶片和半导体层序列之间的整面或者局部的连接例如可以借助连接层来建立。该连接层可以构建在支承衬底晶片或者半导体层序列上。
连接层例如具有焊接层，其特别是包括焊接金属例如Au、AuSn、Pd、In和/或Pt，或者由这种材料构成。替代地或者附加地，例如基于环氧树脂的粘合剂层也可能作为连接层。
作为另外的替代方案可以设置连接层，其通过扩散工艺来实现附着。例如锗-金层、金属氧化物层或者金属氮化物层和/或介电层适于此。后者例如可以包含SiO、SiN和/或TiN或者由其构成。
在另一种扩展方案中，设计了无附加层的连接，即在连接面上的连接，但是没有支承衬底晶片和半导体层序列之间的连接层。
在支承衬底晶片和在生长方向上邻接的面之间的附着于是例如通过静电力和/或通过扩散(该扩散例如会导致形成共晶)来实现。为了建立连接，例如可以在半导体层序列和支承衬底晶片之间施加电压和/或可以将热输送给支承衬底晶片和/或半导体层序列。
如果从开始仅仅建立半导体层序列和支承衬底晶片之间的部分连接，则该部分连接优选借助焊接工艺来实现。为此，在该方法的一种合乎目的的扩展方案中，焊接层对应于连接层的所希望的图案已经结构化地施加到要与半导体层序列相连的支承衬底晶片的主面上，或者施加到半导体层序列的朝向支承衬底晶片的背面上。
在此，结构化优选借助掩模来实现，焊料通过该掩模例如通过气相淀积或者溅射来施加。在一种替代的扩展方案中，焊料被整面地施加并且在随后的例如包括平版印刷的方法步骤中被结构化。
此外，制造结构化的粘合面或者制造结构化的无附加层的连接可能例如通过阳极接合、譬如通过结构化层的阳极接合、特别是通过结构化的导电层如金属层的阳极接合来进行。
在根据本发明的方法中，可以形成半导体层序列的部分区域，如半导体层序列的边缘区域和/或在针对半导体本体设计的半导体层堆叠之间的区域，这些部分区域不是所希望的半导体本体的组成部分，并且在此也不称为半导体层堆叠。这些区域优选甚至根本不与支承衬底晶片相连，或者在连接之后(例如在半导体层序列和支承衬底晶片的整面连接之后)又与支承衬底晶片脱开。在构建用于限定半导体层堆叠的、穿过半导体层序列和穿过支承衬底晶片的切口之后，这些部分区域随后优选被去除。替代地，半导体层序列的这些区域可以与支承衬底晶片的并非支承衬底的部分相连，例如与支承衬底晶片的边缘区域相连。
然而优选的是，该方法实施为(也即半导体层序列以切口划分为)使得未用于半导体本体的半导体层序列的部分区域总计为整个半导体层序列的尽可能小的部分。
借助根据本发明的方法，可以有利地在晶片复合结构中制造半导体本体，其中支承衬底的朝向半导体层堆叠的面的一部分分别未被半导体层堆叠覆盖。该方法同时能够有利地实现非常好地利用可用的半导体层序列，由此可以保证成本低廉地制造半导体本体。
在该方法的一种优选的实施形式中，将(优选至少部分透射辐射的)接触层施加到半导体本体上，该接触层至少部分地覆盖其半导体层堆叠的背离支承衬底的面，并且至少覆盖其支承衬底的端子区域的一部分，即未与半导体层堆叠交叠的区域的一部分。优选的是，接触层基本上总是覆盖半导体层堆叠的整个背离支承衬底的面。
在一种优选的实施形式中，接触层从半导体层堆叠的正面通过至少一个侧面延伸到支承衬底的端子区域上。于是，接触层优选至少部分地也覆盖了半导体层堆叠的至少一个侧面。
特别是在该实施形式中，会合乎目的的是多件式地制造接触层。例如将这些区域施加到彼此不平行的面上时，接触层的部分区域例如可以相继制造。此外可能的是，接触层的特别是也构建在半导体层堆叠的正面上的部分区域具有对于电磁辐射至少部分透射的材料，而另一部分区域基本上是辐射不透射的。合乎目的的是，接触层的部分区域彼此邻接或者交叠，使得它们导电相连。
接触层或者接触层的部分区域优选具有透明的导电氧化层(TCO)，特别是铟锡氧化物(ITO)，和/或导电的聚合物或者由其构成。
接触层例如可以直接沉积在半导体本体上。替代地，它例如可以施加到支承膜上并且随后碾压到半导体本体上。如果接触层例如是导电的聚合物，则接触层本身可以是膜并且特别是碾压到半导体本体上。这些方法步骤例如在出版物DE 103 39 985 A1中进行了描述，其就此而言的公开内容通过引用结合于此。
在一种合乎目的的实施形式中，在构建接触层之前，将电绝缘的第一层施加到支承衬底的端子区域的至少一部分上。这特别是在导电的支承衬底的情况下是合乎目的的，以使得不会将半导体层堆叠电短路。
如果接触层经过半导体层堆叠的侧面延伸到支承衬底的端子区域上，则优选至少在接触层的区域中将电绝缘的第二层施加到该侧面上。
电绝缘的第一和/或第二层例如可以具有硅氧化物和/或硅氮化物，譬如SiO2、SiN或SiOxNy。它也可以是塑料层或者聚合物层。优选的是，随后它被碾压或者喷射。如果接触层被施加到支承膜上或者如果接触层是膜，则电绝缘的第一和/或第二层也可以施加到其上。于是，电绝缘的第一和/或第二层优选与接触层一同施加到半导体本体上，特别是碾压到其上。这些方法步骤例如在出版物DE 103 39 985 A1中进行了描述，其就此而言的公开内容通过引用结合于此。
电绝缘的第一和/或第二层可以一件式地制造，例如其方式是电绝缘的第二层从半导体层堆叠的侧面作为电绝缘的第一层也延伸到支承衬底的端子区域上。当例如接触层施加到支承膜上或者是膜时，这是特别合乎目的的。
在另一种实施形式中，第一和/或第二电端子层，例如接合垫，被构建在支承衬底的端子区域上。特别地，第一和/或第二电端子层具有金属。例如，第一和/或第二电端子层具有以下材料中的至少一种或者由其构成：AuSn、PdIn、Sn、Au、Al、Bi。
在此，第一电端子层优选设置在接触层上，并且通过这种方式与半导体层堆叠的正面导电相连。
第二电端子层优选与半导体层堆叠的朝向支承衬底的背面导电相连。
如果支承衬底晶片导电能力足够强，则它可以直接设置在支承衬底上，并且支承衬底作为第二端子层和半导体层堆叠的背面之间的电连接起作用。在此，第二端子层可以施加在支承衬底的背离半导体层堆叠的背面或者朝向半导体层堆叠的正面上。
在支承衬底晶片导电能力不够的情况下，优选在它和半导体层序列之间设置导电能力足够强的层，该层至少部分地覆盖支承衬底晶片，并且随后在该层上构建第二端子层。
在该情况下，优选在将半导体层序列和支承衬底晶片连接之前施加导电层。它例如可以结构化地施加或者在施加之后被结构化。
如果在该方法中制造从开始就结构化的连接，则导电层根据目的地施加到支承衬底晶片上。
如果首先制造整面的连接，则导电层可以施加到半导体层序列上以及施加到支承衬底晶片上。合乎目的的是，在半导体层序列和支承衬底晶片之间的连接被部分地脱开时，设置在支承衬底的端子区域上的导电层的部分暴露。如果存在牺牲层，则导电层优选与牺牲层邻接。
如果半导体层堆叠具有第一部分区域，其垂直于生长方向而突出于支承衬底的边缘之外，也即未与支承衬底交叠，则第二电端子层可以替代地构建在半导体层堆叠的该第一部分区域的背面上。在这种情况下，例如在电绝缘的或者导电能力不够强的支承衬底的情况下，第二电端子层也可以伸展到支承衬底的背面并且部分地或者完全地将其覆盖。有利的是，半导体本体于是也可以在电绝缘的支承衬底的情况下以简单的方式(例如借助传统的芯片接合(Die-Bonding)方法)安装到传统的器件壳体中并且被接触。
在该方法的一种实施形式中，半导体层序列包括生长衬底晶片。在此例如可以涉及块衬底晶片(也即由单一的材料构成的晶片，优选由一种半导体材料构成的晶片)，或者涉及准衬底晶片，其例如包括支承体和施加在该支承体上的由半导体材料构成的层。优选的是，在生长衬底晶片上外延生长半导体层序列的其他层。在一种实施形式中可以设计的是，在将半导体层序列和支承衬底晶片相连之前或之后将生长衬底晶片薄化或者去除。
在一种实施形式中，半导体层序列基于III/V-化合物半导体材料，例如基于氮化物-化合物半导体材料或者磷化物-化合物半导体材料。在另一种实施形式中，半导体层序列基于II/VI-化合物半导体材料。
III/V-化合物半导体材料具有至少一种来自第三主族的元素，例如Al、Ga、In，以及来自第五主族的元素，例如B、N、P、As。特别地，术语“III/V-化合物半导体材料”包括二元、三元或者四元化合物的组，它们包括至少一种来自第三主族的元素和至少一种来自第五主族的元素，特别是氮化物-化合物半导体和磷化物-化合物半导体。这种二元、三元或四元化合物此外例如可以具有一种或多种掺杂材料以及附加的组成部分。
相应地，II/VI-化合物半导体材料具有至少一种来自第二主族的元素，例如Be、Mg、Ca、Sr，以及来自第六主族的元素，例如O、S、Se。特别地，II/VI-化合物半导体材料包括二元、三元或者四元化合物，它们包括至少一种来自第二主族的元素和至少一种来自第六主族的元素。这种二元、三元或四元化合物此外例如可以具有一种或多种掺杂材料以及附加的组成部分。属于II/VI-化合物半导体材料的例如有：ZnO、ZnMgO、CdS、ZnCdS、MgBeO。
在本上下文中“基于氮化物-化合物半导体材料”表示：半导体层序列或者其中至少一部分，特别优选的是至少有源区和/或生长衬底具有氮化物-化合物半导体材料，优选AlnGamIn1-n-mN，或者由其构成，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料并非一定必须具有根据上式的数学上精确的组成。更准确地说，该材料例如可以具有一种或者多种掺杂材料以及附加的组成成分。然而出于简单起见，上式仅仅包含晶格的主要组成成分(Al，Ga，In，N)，即使这些组成成分可以部分被少量其它材料代替和/或补充。
在本上下文中“基于磷化物-化合物半导体材料”表示：半导体层序列或者其中至少一部分，特别优选的是至少有源区和/或生长衬底优选包括AlnGamIn1-n-mP或者AsnGamIn1-n-mP，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料并非一定必须具有根据上式的数学上精确的组成。更准确地说，该材料可以具有一种或者多种掺杂材料以及附加的组成成分。然而出于简单起见，上式仅仅包含晶格的主要组成成分(Al或As，Ga，In，P)，即使这些组成成分可以部分被少量其它材料代替。
优选的是，支承衬底晶片具有蓝宝石或者由蓝宝石构成。然而，其他材料，例如优选具有GaN或者SiC或者由其构成的半导体晶片也可以用作支承衬底晶片。金属板、塑料板或者玻璃板也可以考虑作为支承衬底晶片。
优选的是，至少一个穿过半导体层序列的切口和相邻的穿过支承衬底晶片的切口(它们形成相同的半导体本体的边界)彼此偏移50μm或者更多。特别优选的是，它们彼此偏移100μm或者更多。换言之，这些切口至半导体层序列和支承衬底晶片的连接平面中的投影具有大于或等于50μm的间距，优选大于或等于100μm。
由切口形成边界的半导体本体于是具有支承衬底的端子区域和/或半导体层堆叠的第一部分区域，该区域沿着第一和/或第二偏移方向具有大于或等于50μm的伸展，优选大于或等于100μm的伸展。
在一种有利的实施形式中，支承衬底设置在可延展的底座上，并且可延展的底座被延展使得增大半导体本体之间的距离。换言之，半导体本体在将可延展的底座延展时被彼此拉开。
例如，可延展的底座为此与半导体层序列相连。在半导体本体、特别是半导体层序列和可延展的底座之间的连接根据目的实施为：使得该连接在将可延展的底座延展时并不完全脱开。换言之，在延展时，半导体本体保持粘附在可延展的底座上。例如，在半导体层序列和可延展的底座之间的附着借助粘合剂层和/或漆层的支持来实现。在另一种实施形式中，半导体层序列在两个可延展的底座之间压紧，其中例如一个可延展的底座与半导体层序列的正面相邻，而另一个与半导体层序列的背面相邻。
半导体本体的进一步处理通过这种方式被有利地简化。同时，在将可延展的底座延展时，半导体本体的第二部分区域(该区域在将半导体本体彼此拉开之前还可以被与一个或者多个半导体层堆叠相邻的半导体本体覆盖)分别被至少部分地暴露。于是，半导体本体能够以简单的方式单个地从可延展的底座取出。
可延展的底座的延展在此基本上平行于半导体层序列和支承衬底晶片之间的连接平面来进行。
根据穿过半导体层序列的和穿过支承衬底晶片的切口的设置，将可延展的底座仅仅在一个方向上延展会是足够的。然而也会有利的是(特别是当半导体本体的半导体层堆叠在多于一个偏移方向上突出于各关联的支承衬底之外时)，将可延展的底座在多个方向上，例如在两个彼此垂直的方向上延展。该延展例如可以基本上各向同性地在可延展的底座的主延伸平面上进行。
在一种实施形式中，可延展的底座包括膜，例如由聚乙烯构成的膜。在一种变形方案中，该膜在其朝向半导体层序列的侧用粘合剂涂布。在另一种实施形式中，可延展的底座具有伸展格栅(Streckgitter)或者由这种伸展格栅构成。
伸展格栅通常是一种格栅状的材料，其可延展性特别是通过构建网眼来增大。伸展格栅可以是一种金属(“伸展金属”)，但是它例如也可以由塑料来制造。伸展格栅例如可以通过在原料中的偏移的切口或者冲压来形成，其中优选的是没有出现材料损耗并且原料被伸展地变形。
有利的是，伸展格栅除了其可延展性之外还具有高的形状稳定性，特别是在垂直于其中进行延展的平面的方向上。此外，伸展格栅的可延展性可以借助沿着确定的空间方向合适地构建格栅结构来有目的地设置，使得延展的大小和方向可以相应于穿过半导体层序列的切口和穿过支承衬底晶片的切口而匹配。
根据本发明的发射辐射的半导体本体包括支承衬底和适于产生电磁辐射的半导体层堆叠，其中：
-半导体层堆叠至少部分地设置在支承衬底的第一区域上，使得支承衬底的端子区域没有半导体层堆叠；以及
-其中半导体层堆叠的第一部分区域突出于支承衬底的边缘之外。
换言之，只有半导体层堆叠的第二部分区域与支承衬底交叠。在半导体层堆叠的俯视图中，即在半导体层堆叠的背离支承衬底的面的俯视图中，半导体层堆叠的第一部分区域设置在支承衬底旁。半导体层堆叠的第一部分区域于是相对于支承衬底形成悬垂。
在一种特别优选的实施形式中，半导体层堆叠的和支承衬底的、基本上平行于连接平面的面实际上具有相同的伸展。
半导体层堆叠和支承衬底于是优选在主延伸平面中具有相同的边缘长度。它们的各相邻的侧面并非总是彼此齐平，而是彼此偏移。换言之，在半导体层堆叠的背离支承衬底的面的俯视图中，半导体层堆叠和支承衬底并不一致。而是半导体层堆叠沿着至少一个偏移方向突出于支承衬底的至少一个侧面之外，使得半导体层堆叠的第一部分区域相对于支承衬底形成悬垂。
在一种优选的实施形式中，将(优选至少部分透射辐射的)接触层施加到半导体本体上，该接触层至少部分覆盖半导体层堆叠的背离支承衬底的面以及支承衬底的端子区域的至少一部分。优选的是，接触层基本上总是覆盖半导体层堆叠的整个背离支承衬底的面。
在一种优选的实施形式中，接触层从半导体层堆叠的正面通过至少一个侧面延伸到支承衬底的端子区域上。接触层于是优选也至少部分地覆盖半导体层堆叠的至少一个侧面。
接触层可以多件式地实施。例如可能的是，接触层的部分区域(其特别是也设置在半导体层堆叠的正面上)具有对于电磁辐射至少部分透射的材料，而另一部分区域基本上是不透射辐射的。合乎目的的是，接触层的部分区域彼此邻接或者交叠，使得它们导电相连。
接触层或者接触层的部分区域优选包含透明导电氧化物(TCO)，例如铟锡氧化物(ITO)和/或导电的聚合物，或者由这些材料之一构成。
在一种优选的实施形式中，在支承衬底的端子区域上在支承衬底和接触层之间施加电绝缘的第一层，该层至少部分地覆盖支承衬底的端子区域。电绝缘的第一层例如可以防止半导体层堆叠通过导电的支承衬底和接触层的短路。
如果接触层也延伸超出半导体层堆叠的侧面，则优选将电绝缘的第二层施加到半导体层堆叠的侧面上，该电绝缘的第二层部分地或者完全地、特别是在接触层的区域中覆盖侧面。特别优选的是，设置在支承衬底晶片上的电绝缘的第一层也作为电绝缘的第二层延伸到半导体层堆叠的侧面上。
在支承衬底的端子区域上可以设置第一电端子层或者第一和第二电端子层。第一电端子层导电地与半导体层堆叠的正面相连，并且为此优选设置在接触层上。第二电端子层导电地与半导体层堆叠的背面相连。在第一和/或第二电端子层上例如可以固定有端子线，通过该端子线将为了工作所需的电流输送给半导体本体。
有利的是，在半导体层堆叠的背离支承衬底的正面上设置电端子层(例如接合垫)不是必须的。端子线也不需要通过半导体层堆叠的正面引导。
辐射从半导体本体耦合输出所通过的面因此有利地并未通过吸收辐射的端子层而减小。此外，在根据本发明的半导体本体中，当没有端子线通过正面引导时，设置在半导体层堆叠的正面之后的光学元件可以特别接近正面地设置。
优选的是，第二电端子层设置在半导体层堆叠的第一部分区域的、与正面对置的背面上，并且特别优选地也延伸到支承衬底的背离半导体层堆叠的背面上，特别是当例如支承衬底导电能力不是足够强时。
于是，半导体层堆叠能够以简单的方式来电接触。例如，在该实施例中，无需将支承衬底的端子区域在其主延伸平面中结构化为多个彼此电隔离的区域，以便施加第一和第二电接触面。
在半导体本体的一种合乎目的的实施形式中，半导体层堆叠包括生长衬底，半导体层堆叠的其他层优选外延地生长在该生长衬底上。
生长衬底可以是块衬底或者准衬底。在此，块衬底通常由单一的材料(例如一种半导体材料)构成，该材料良好地适于从半导体层堆叠的材料中生长半导体层序列。准衬底例如包括支承体和施加到该支承体上的(通常为薄的)这种材料的层。
半导体层堆叠优选基于III/V化合物半导体材料，特别是磷化物-化合物半导体材料或者氮化物-化合物半导体材料，或者基于II/VI-化合物半导体材料。支承衬底优选具有蓝宝石或者由蓝宝石构成。
优选的是，接触层至少部分地对于半导体层堆叠在工作中产生的电磁辐射是可透射的。它例如可以由透明导电氧化物、特别是铟锡氧化物(ITO)构成，或者具有这种材料。
在一种特别优选的实施形式中，在半导体层堆叠的正面的俯视图中，支承衬底的端子区域的边缘相对于半导体层堆叠的相邻的侧面偏移50μm或者更多，特别优选的是偏移100μm或者更多。
换言之，支承衬底的端子区域的延伸在至少一个偏移方向中大于或等于50μm，特别是大于或等于100μm。
在另一种实施形式中，半导体层堆叠的第一部分区域的侧面与支承衬底的相邻边缘彼此偏移50μm或者更多。
类似于支承衬底的端子区域，半导体层堆叠的第一部分区域于是在至少一个偏移方向具有大于或等于50μm的延伸。
根据另一实施形式，由半导体层堆叠的第一部分区域、支承衬底以及平坦的底座形成边界的腔至少部分以填充材料填充。
换言之，设置在半导体层堆叠的第一部分区域形成的悬垂之下的空间至少部分被以填充材料填充。由此，有利地在支承衬底的背离半导体层堆叠的侧上形成支承衬底和填充材料的增大的、基本上平坦的基底面(Stellflaeche)。特别优选的是，整个腔以填充材料填充。
通过这种方式，一方面有利地提高了半导体本体的机械稳定性和/或稳固性。另一方面，这种填充材料必要时可以有利地保护施加在半导体层堆叠的第一部分区域的背面上的第二电端子层和/或固定在其上的端子线免受机械损伤。
填充材料例如可以是环氧树脂、多氯联苯(PCB)或者苯并环丁烯(BCB)。填充材料特别优选地以热学方式与支承衬底和/或半导体层堆叠的膨胀系数匹配。
本发明的其他优点和有利的实施形式以及改进方案由以下结合附图1A至6E所描述的实施例而得到。
其中：
图1A至1G示出了在根据本发明的方法的第一实施例的不同阶段中光电子半导体本体的示意性截面图；
图2A和2B示出了在该方法的图1D和1E所示的阶段中多个光电子半导体本体的示意性俯视图；
图3A和3B示出了在根据本发明的方法的第二实施例的不同阶段中光电子半导体本体的示意性截面图；
图4A和4B示出了根据本发明的光电子半导体本体的示意性截面图和示意性俯视图，其中该半导体本体按照根据本发明的方法的第三实施例来制造；
图5示出了根据本发明的光电子半导体本体的示意性俯视图，其中该半导体本体按照根据本发明的方法的第四实施例来制造；
图6A至6E示出了根据本发明的光电子半导体本体的不同构建的实施例的示意性俯视图。
在实施例和附图中，相同或者作用相同的组成部分分别设置有相同的参考标记。所示的元件及其彼此之间的大小关系基本上不能视为合乎比例，更确切地说，各元件(例如层)为了更好的可展现性和/或为了更好的理解而被夸大地示出。
在图1A至1G所示出的根据本发明的、用于制造多个发射辐射的半导体本体的方法的实施例中，提供了半导体层序列2，它在工作中产生电磁辐射(参见图1A)。
半导体层序列2例如基于GaN或者其他氮化物-化合物半导体材料，并且包括生长衬底晶片3，半导体层序列2的其他层外延地沉积在该生长衬底晶片3上。该外延的沉积例如借助化学气相沉积(CVD)或者物理气相沉积(PVD)或者其他合适的外延沉积方法来进行。
在此，半导体层序列2适于发射光，并且优选包括pn结、双异质结构、单量子阱或者特别优选的是多量子阱结构(MQW)用于产生辐射。名称量子阱结构在此并不包含关于量子化维度的说明。由此，它尤其是包括量子槽、量子线和量子点，以及这些结构的任意组合。关于MQW结构的例子在出版物WO 01/39282、US 5,831,277、US 6,172,382 B1以及US 5,684,309中进行了描述，它们就此而言的公开内容通过引用结合于此。
在半导体本体的工作中产生的辐射的耦合输出在此基本上通过半导体层序列2的背离支承衬底晶片1的正面201至位于其上的半空间中进行，使得得到通过图1A中的箭头所表明的主辐射方向21。
在生长衬底晶片3的与半导体层序列2的其他层背离的面302上施加有例如由InGaN构成的牺牲层4，该牺牲层在以后的工艺步骤中被部分破坏。
此外，提供了支承衬底晶片1，其在此由蓝宝石构成。由蓝宝石构成的支承衬底晶片1对于本实施例所具有的优点是，它至少部分地对于电磁辐射是可穿透的，并且具有与半导体层序列2相似的热膨胀系数。
借助连接层5建立了半导体层序列2和支承衬底晶片1之间的连接。在此，在支承衬底晶片1上构建了连接层5。随后，生长衬底晶片3在背离半导体层序列2的、被牺牲层4覆盖的侧302上与构建在支承衬底晶片1上的连接层5相连。
为了必要时对付生长衬底晶片3中的吸收或者生长衬底晶片的材料的其他缺点，可以在半导体层序列2与支承衬底晶片1连接之前或之后将生长衬底晶片3薄化或者完全去除。
特别地，当在半导体层序列2与支承衬底晶片1连接之后将生长衬底晶片3薄化或完全去除时，该连接优选如下进行：使得半导体层序列2的背离生长衬底晶片3的侧与支承衬底晶片1相连。在这种情况下，特别地，由半导体本体在工作中所产生的辐射可以通过支承衬底晶片耦合输出。
在此，连接层5由硅氧化物和/或硅氮化物构成，并且该连接可以通过用于将两个晶片连接的传统方法来实现。然而也可以使用粘合剂，例如环氧树脂，或者焊料，例如焊接金属如Au、AuSn、Pd、In、PdIn或者Pt。
随后，半导体层序列2通过切口6从其背离支承衬底晶片1的正面201开始划分为单个的半导体层堆叠200(参见图1B)。切口6在此也将生长衬底晶片3和牺牲层4分开。
在此，连接层5并未由穿过半导体层序列的切口6分开。在该实施例的一种合乎目的的扩展方案中，连接层5同样被穿过半导体层序列2的切口6分开。例如在以后局部地脱开生长衬底晶片3和支承衬底晶片1之间的连接时，这可以是有利的。
根据穿过半导体层序列2的切口6的深度，它们可以在该方法的替代的扩展方案中产生连接层5或者支承衬底晶片1中的槽，而并不完全将支承衬底晶片1分开。
支承衬底晶片1从其背离半导体层序列2的背面101开始通过相对于穿过半导体层序列2的切口6偏移的切口7而划分为单个的支承衬底100。
穿过半导体层序列或者穿过支承衬底晶片的多个切口6、7在图1B所示的截平面之外并且垂直于图1B所示的切口6、7延伸(参见图2A)，使得在此形成具有矩形的、优选方形的基本面的支承衬底和半导体层堆叠。然而，切口不必彼此垂直，而是也可以以其他角度彼此倾斜地走向，使得例如可以制造具有三角形或者平行四边形的基本面的半导体层堆叠和/或支承衬底。
根据该实施例，相邻的穿过半导体层序列的切口6和相邻的穿过支承衬底晶片的切口7具有相同的间距，使得支承衬底100和半导体层堆叠200的在主伸展平面中的边缘长度相同。
如果要制造具有不同尺寸的半导体本体，则通过晶片的切口间距也可以变化。
在此，穿过支承衬底晶片1的切口7也将连接层5分开，然而并未将牺牲层4分开。在该实施例的一种合乎目的的扩展方案中，牺牲层4同样也被穿过支承衬底晶片1的切口7分开。例如在以后局部地将牺牲层4分解时，这可以是有利的。
根据穿过支承衬底晶片1的切口7的深度，这些切口可以在该方法的替代扩展方案中在牺牲层4中产生槽，或者在牺牲层4分开的情况下在生长衬底晶片3中产生槽，或者在牺牲层4和生长衬底晶片3分开的情况下在半导体层序列2的其他层之一中产生槽，而在此并不将半导体层序列2完全分开。
在此，穿过半导体层序列的切口6和穿过支承衬底晶片1的切口7设置为：使得由穿过支承衬底晶片1的切口7假想持续到半导体层序列2的正面201所占据的这些区域中，没有一个区域完全包含穿过半导体层序列2的切口6。
换言之，穿过半导体层序列2的切口6中，没有一个是穿过支承衬底晶片1的切口7的延伸。仅仅在其中彼此不平行设置的穿过支承衬底晶片1的切口7和穿过半导体层序列2的切口6相交的位置，出现类似一维的区域24(参见图2A)，其中半导体层序列2和支承衬底晶片1都被分开。
如图1C中所示，牺牲层4随后通过激光辐射(通过箭头9表示)穿过掩模8、支承衬底晶片1和连接层5来照射。该照射可以替代地在将半导体层序列2和/或支承衬底晶片1划分之前进行。
掩模8选择为使得在每个半导体层堆叠200中都照射要从支承衬底晶片1脱开的第一部分区域210，而第二部分区域220被遮蔽。在此，未设计为被照射的第二部分区域220选择为使得在局部脱开半导体层堆叠200和支承衬底100之间的连接之后，每个支承衬底100都还与恰好一个半导体层堆叠200相连。
牺牲层4吸收激光辐射9的一部分，并且在被照射的部位分解。这种激光分离方法例如在出版物WO 98/14986 A1中进行了描述，其就此而言的公开内容通过引用结合于此。
在用激光辐射9照射之后，半导体层堆叠200分别与恰好一个支承衬底100相连。半导体层堆叠200与一个或多个另外的、至少部分设置在半导体层堆叠200之下的支承衬底100的连接通过破坏牺牲层4而脱开。半导体层堆叠200和关联的、与该半导体层堆叠相连的支承衬底100一同形成了半导体本体10。
在制造切口6和7之后，支承衬底晶片1的不是半导体本体10组成部分的区域20和半导体层序列2的包括生长衬底晶片3等的不是半导体本体10组成部分的区域可以在另外的方法步骤中被以简单的方式去除。
在最终将半导体层序列2、生长衬底晶片3和支承衬底晶片1构成的复合结构分割之前，划分为单个的支承衬底100的支承衬底晶片1被与可延展的底座11连接(参见图1D)。该可延展的底座11例如是膜，其包括聚乙烯或者由聚乙烯构成，或者由其他合适的材料组成。替代地，将伸展格栅用作可延展的底座11。
可延展的底座11和支承衬底晶片1之间的连接机械上稳定地实施，使得在随后将底座延展时，该连接至少保持到如下程度：使得半导体本体10与可延展的底座11保持连接。于是当将可延展的底座11进行延展时，支承衬底100与可延展的底座11的连接至少不完全脱开。例如，在半导体本体10和可延展的底座11之间设置了粘合剂层或者漆层，该层实现它们之间的附着。
在根据该实施例的方法中，支承衬底晶片1优选在已经划分为支承衬底100之后和在实施穿过半导体层序列2的切口6之前施加到可延展的底座11上。也可能的是，这在构建穿过半导体层序列2的切口6之后才进行。
通过将可延展的底座11在其主伸展平面中延展，半导体本体10被彼此拉开(参见图1E)，使得相邻的半导体本体10不再交叠，由此可以单个地从可延展的底座11取出。
在该实施例的一种替代的实施形式中，可延展的底座11与半导体层序列2的正面201连接，并且随后在将可延展的底座11彼此拉开之前实施穿过支承衬底晶片1的切口7。
通过将半导体本体10彼此拉开，露出了支承衬底100的端子区域120，这些区域不再与半导体本体10的半导体层堆叠200相连。这些端子区域120在将半导体本体10拉开之前与属于相邻的半导体本体10的半导体层堆叠200交叠。
同时，半导体层堆叠200的第一部分区域210的背面212被露出。半导体层堆叠200的第一部分区域210的背面212形成了相对于关联的支承衬底100的悬垂，并且与该关联的支承衬底100以及可延展的底座11一同形成腔12的边界。
在将可延展的底座11拉开之后，为了进一步的方法步骤而将半导体本体10以简单的方式和任意的顺序从可延展的底座11去除。然而，这些半导体本体10也可以留在可延展的底座上，以用于进一步的方法步骤，例如涂布以含有发光剂和/或扩散微粒的材料。
图2A和2B以俯视图示出了在分割和将可延展的底座11拉开之前和之后，设置在可延展的底座11上的半导体本体10。
在图2B中可以清楚看出的是，各属于半导体本体10的支承衬底100的第一区域110如何与关联的半导体层堆叠200交叠，而支承衬底100的端子区域120位于关联的半导体层堆叠200旁。
各半导体层堆叠200的第一部分区域210在第一偏移方向22和在第二偏移方向23伸出关联的支承衬底100。半导体层堆叠200的第二部分区域220与支承衬底100的第一区域110交叠。
在将可延展的底座11拉开之后，将电绝缘的第一层13a至少施加到半导体本体10的支承衬底100的端子区域120的一部分上，该电绝缘的第一层作为电绝缘的第二层13b也伸展到半导体层堆叠200的侧面221上(参见图1F)。在此，电绝缘的第一和第二层13a、13b由二氧化硅构成。
随后，例如由铟锡氧化物(ITO)构成的接触层14被施加到半导体层堆叠200的正面201上，该接触层在电绝缘的层13b和13a上至少伸展直到支承衬底100的端子区域120的一部分上(参见图1F)。第一和第二钝化层13a、13b防止了半导体层堆叠200通过接触层14的短路。
随后，在构建于支承衬底100的端子区域120上的接触层14的部分上施加第一电端子层15，例如金属层，其特别是具有AuSn。在将半导体本体从可延展的底座取出之后，第二电端子层16(例如同样是金属层，其特别是具有AuSn)被施加到半导体层堆叠200的第一部分区域210的背面212以及支承衬底100的背面101上。于是，半导体本体可以有利地借助传统的芯片接合方法安装到传统的器件壳体中。
通过第一电端子层15和第二电端子层16，可以将电流馈送到半导体本体10中。为此，例如可以将端子线17安装到第一电端子层15上，通过该端子线可以将工作电流输送给半导体本体(参见图1G)。
在悬垂210之下的腔12例如可以用填充物质18如环氧树脂或者BCB至少部分地填充。在此，该空间12实际上完全用填充物质18填充，使得其背离半导体层堆叠200的下侧与支承衬底100的背面101或与位于其上的第二电端子层16一同形成半导体本体10的基底面。于是可以提高半导体本体10的稳固性。
根据图3A和3B所示的实施例，类似于根据图1A至1G的实施例，提供了支承衬底晶片1和半导体层序列2，该半导体层序列2在工作中产生电磁辐射并包括生长衬底3，半导体层序列2的其他层外延地生长到该生长衬底上。
随后，将结构化的连接层5施加到支承衬底晶片1上。通过掩模施加焊接金属如Au、AuSn、Pd、In、PdIn或者Pt作为结构化的连接层5。
替代地，可以将连接层5施加到复合结构的与正面201对置的背面302上，其中该复合结构由生长衬底3、半导体层序列2的其他层和可能的另外的层构成。
也可以施加未被结构化的连接层5，该连接层随后例如借助刻蚀工艺被结构化。
背面302和支承衬底晶片1随后被聚在一起并加热，使得焊接金属熔化并且焊接层建立支承衬底晶片1和半导体层序列2之间的结构化的、机械稳定的连接。
替代焊接金属，也可以使用粘合剂(例如环氧树脂)用于制造结构化的连接层5。连接层5的加热可以根据其特性而必要时被省略，或者通过其他的方法步骤例如硬化来替代或补充。
随后，类似于上面开始所描述的实施例那样实施穿过半导体层序列2的切口6和穿过支承衬底晶片1的切口7。这些切口6、7将半导体层序列2划分为单个的半导体层堆叠200以及将支承衬底晶片1划分为单个的支承衬底100(参见图3B)。
结构化的连接层5实施为使得每个半导体层堆叠200都与恰好一个支承衬底100相连，使得形成单个的半导体本体10。在划分为单个的支承衬底100之后，优选在通过切口6将半导体层序列划分之前将支承衬底晶片1设置在可延展的底座11上。这以及进一步的方法步骤类似于根据图1D至1G的实施例来进行。
在根据该方法的第三实施例制造的光电子半导体本体(参见图4A)中，第二电接触面16并非如图1F和1G所示的实施例中那样设置在半导体层堆叠200的第一区域210的背面212上。替代地，将导电层19设置在生长衬底3和支承衬底100之间，该导电层覆盖支承衬底100的没有半导体层堆叠200的端子区域120的部分。在该导电层19上施加了第二电端子层16。
而接触层14对应于开始所描述的根据图1F和1G的实施例来构建。
在此涉及的是不导电的支承衬底100，其例如由蓝宝石构成。因此，接触层14直接施加到支承衬底100的端子区域120上，而在二者之间没有第一钝化层13a。在半导体层堆叠200的侧面221上设置有第二钝化层13b，以避免半导体层堆叠通过接触层14的电短路。
第一和第二电端子层15、16不必如图4A和4B所示的那样设置在半导体层堆叠200的不同侧。当半导体层堆叠200在与侧面221对置的侧上伸出支承衬底100的边缘并且具有相对于支承衬底的相邻端面的悬垂210时，根据图5的半导体本体的设置是特别合乎目的和有利的，其中两个电端子层15、16并排地与半导体层堆叠200的相同侧面221相邻。
如果支承衬底100和生长衬底3是导电的，则第二电端子层16可以直接施加在支承衬底100上；否则可以设计类似于根据图4A的实施例的导电层19，其设置在半导体层堆叠200和支承衬底100之间，并且延伸到支承衬底100的端子区域120上，使得在其上可以设置第二电端子层16。
如果支承衬底100是导电的或者如果接触层14也应当施加在导电层19上，则必须类似于图1F的实施例那样在接触层14和导电层19或导电的支承衬底100之间设置电绝缘的第一层13a。
图6A至6E示出了半导体层堆叠200在支承衬底100上的设置的不同例子。
根据图6A的实施例，半导体层堆叠200和支承衬底100在半导体层堆叠200的正面201的俯视图中具有矩形形状，其边长为l1和l2或l3和l4。半导体层堆叠200和支承衬底100的边长在此实际上是相同的，即l1＝l3和l2＝l4。
半导体层堆叠200的短边211和221相对于支承衬底100的短边111、121平行推移地(即偏移地)设置。而半导体层堆叠200和支承衬底100的两个相邻的长边分别位于共同的平面中。于是，半导体层堆叠200在半导体本体10的短边(朝着偏移方向22)突出于支承衬底100的侧面111之外。
半导体层堆叠200的第一部分区域210(该部分区域突出于支承衬底100之外)的侧面211在此与支承衬底100的第一区域110(该区域被半导体层堆叠200覆盖)的相邻侧面111之间的距离为d，其在此为大于50μm。
相应地，支承衬底100的端子区域120的侧面121与半导体层堆叠200的相邻侧面221的距离为a，其在此具有与上述距离d相同的值。
半导体层堆叠200和支承衬底100的、平行于通过偏移方向22和生长方向21所张开的平面的侧面(即具有长度l1和l3的侧)并未彼此偏移。
在根据本发明的用于制造多个发射辐射的半导体本体的方法中，因此与上述平面平行走向的、穿过半导体层序列2的切口6和穿过支承衬底晶片1的切口7并未彼此偏移，并且形成了穿过半导体本体10的共同的切口。该切口沿着生长方向21将半导体本体10完全分开。
根据图6B的实施例，半导体层堆叠200并不仅仅在第一偏移方向22中沿着支承衬底100的侧面突出于该支承衬底之外。更确切地说，半导体层堆叠被相对于支承衬底100对角线地推移。在此，半导体层堆叠200的第一部分区域210的各侧面211与支承衬底100的第一区域110的相应相邻的侧面111之间的距离d大小相同。替代地，沿着第一偏移方向22的距离d可以比沿着第二偏移方向23的距离更大或者更小。于是不存在精确的对角偏移。
如在根据图6A的实施例中那样，支承衬底100的端子区域120的侧面121与半导体层堆叠200的第二部分区域220的相应相邻的侧面221的距离a对应于上述距离d。
半导体层堆叠200和支承衬底100沿着支承衬底的主延伸方向无需具有相同的尺寸。图6C的实施例示出了半导体层堆叠200的例子，其具有比关联的支承衬底100更小的长度l1，该支承衬底具有长度l3>l1。在该实施例中，半导体层堆叠200具有宽度l2，其大于关联的支承衬底100的宽度l4。
在此，半导体层堆叠200设置为使得在半导体层堆叠200的俯视图中来看，半导体层堆叠200和支承衬底100的中点彼此叠置。支承衬底100的端子区域120在此在纵向突出于半导体层堆叠200之外。电端子层15和16于是可以如图4A或4B所示地设置。半导体层堆叠200的第一部分区域210沿着宽度方向突出于支承衬底之外，并且形成悬垂210。替代地，半导体层堆叠200和支承衬底100的一个或两个侧面也可以彼此齐平地设置。
根据图6D所示的实施例，在半导体层堆叠200的俯视图中来看，半导体层序列200具有圆形的横截面。半导体层序列设置在矩形的支承衬底100上，并且沿着该支承衬底100的边缘偏移，使得它具有第一部分区域210，该部分区域的侧面211与支承衬底100的相邻侧面111的最大距离为d。借助这种半导体本体可以实现改进的光耦合输出。
在制造这种半导体本体时，留有半导体层序列2的一部分作为半导体层堆叠200之间的切口，这些部分被根据目的地去除。
在根据图6E的实施例的半导体本体中，支承衬底100的侧面例如在两个对置的侧111上具有凹进部分12。这些凹进部分12在支承衬底100的整个厚度上伸展，并且例如具有大致对应于边长一半的宽度。在这些凹进部分12的区域中，半导体层堆叠的第一部分区域210突出于支承衬底的相邻边缘之外，并且分别形成悬垂210，该悬垂通过凹进部分12的形状而预先给定，并且具有深度d。在此，凹进部分12具有矩形的横截面。然而，凹进部分也可以以半圆形、三角形或者梯形状的横截面来构建。
相对于半导体层堆叠200，支承衬底的其余的侧面具有凸出部分120，这些凸出部分优选具有与凹进部分12相同的尺寸。如果凸出部分120和凹进部分12具有相同的尺寸，则在制造多个这种半导体本体10时，可以将切口6、7引导为使得半导体本体10的凸出部分120位于相邻的半导体本体10的凹进部分12中。于是，相邻的支承衬底100类似于拼图件那样彼此配合，并且在相邻的半导体层堆叠200之间有利地不存在半导体层序列的边角料。
凸出部分120各具有深度a，并且形成支承衬底100的端子区域120，该端子区域没有半导体层堆叠200，并且在其上可以设置电接触面15、16。在此，该设置例如可以如图4A和4B所示的那样进行。替代地，在悬垂210之一的区域中将第二电接触面16设置在半导体层堆叠200的背面212上，如图1F和1G所示的那样，也是可能的。
在根据图6E的实施例的半导体本体10中，没有支承衬底100边缘是在所有位置都被半导体层堆叠200突出的。因此，半导体本体10有利地具有高的稳固性。尽管如此，仍然可以按照根据本发明的方法之一来制造多个这种半导体本体10，而在半导体本体10之间不会有半导体层序列2的部分或者支承衬底晶片1的部分未被使用和必须去除。
本发明并未通过借助实施例的描述而局限于此。更确切地说，本发明包括任意新的特征和特征的任意组合，其特别是包含在权利要求中的特征的任意组合，即使该特征或者组合本身没有明确地在权利要求或实施例中被明确说明。
本专利申请要求德国专利申请102006020537.5和102006033502.3的优先权，它们的公开内容通过引用结合于此。

Claims (42)

1.一种用于制造多个带有支承衬底的发射辐射的半导体本体的方法，包括以下步骤：
-提供支承衬底晶片(1)；
-制造适于产生电磁辐射的半导体层序列(2)；
-建立半导体层序列与支承衬底晶片的结构化连接；
-借助穿过半导体层序列(2)的切口(6)将半导体层序列(2)划分为多个半导体层堆叠(200)；
-借助穿过支承衬底晶片(1)的切口(7)将支承衬底晶片(1)划分为多个支承衬底(100)；以及
-将带有关联的支承衬底(100)的半导体层堆叠(200)分割为单个的半导体本体(10)，其中
-结构化的连接实施为使得至少一个半导体层堆叠(200)与恰好一个关联的支承衬底(100)相连；以及
-至少一个穿过支承衬底晶片的切口未被穿过半导体层序列的切口延长为使得产生穿过支承衬底晶片和半导体层序列的直线切口。
2.根据权利要求1所述的用于制造多个发射辐射的半导体本体的方法，其中建立结构化的连接包括构建支承衬底晶片(1)和半导体层序列(2)之间的整面的连接，以及随后将所述整面的连接局部地脱开。
3.根据权利要求2所述的用于制造多个发射辐射的半导体本体的方法，其中产生或者标识牺牲层(4)，沿着该牺牲层进行连接的局部脱开。
4.根据权利要求2至3中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中借助激光辐射(9)来实现连接的局部脱开。
5.根据权利要求1所述的用于制造多个发射辐射的半导体本体的方法，其中通过将半导体层序列(2)仅仅局部地与支承衬底晶片(1)相连来建立结构化的连接。
6.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中借助连接层(5)来建立支承衬底晶片(1)和半导体层序列(2)之间的结构化的连接。
7.根据权利要求6所述的用于制造多个发射辐射的半导体本体的方法，其中除了半导体层序列(2)和/或支承衬底晶片(1)也将连接层(5)进行划分。
8.根据权利要求6所述的用于制造多个发射辐射的半导体本体的方法，其中建立结构化的连接包括焊接工艺。
9.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中穿过支承衬底晶片(1)的切口(7)和/或穿过半导体层序列(2)的切口(6)借助机械方法、特别是通过锯割、或者借助激光辐射来实现。
10.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中将接触层(14)施加到至少一个半导体本体(10)上，该接触层至少部分地覆盖所述半导体本体的半导体层堆叠(200)的背离支承衬底(100)的正面(201)，并且至少覆盖关联的支承衬底(100)的端子区域(120)的未被半导体层堆叠(200)覆盖的部分。
11.根据权利要求10所述的用于制造多个发射辐射的半导体本体的方法，其中接触层(14)也伸展到半导体层堆叠(200)的至少一个侧面(221)上，并且至少部分地覆盖该侧面。
12.根据权利要求10至11中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中接触层的至少一个部分区域是至少部分透射辐射的。
13.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中接触层(14)基于透明导电氧化物、特别是铟锡氧化物(ITO)来制造。
14.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中在至少一个半导体本体(10)中，在构建接触层(14)之前，将电绝缘的第一层(13a)至少施加到关联的支承衬底(100)的端子区域(120)的一部分上。
15.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中将电绝缘的第二层(13b)施加到至少一个半导体本体(10)上，所述第二层至少部分地覆盖半导体层堆叠(200)的至少一个侧面(221)。
16.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中在半导体层堆叠的正面的俯视图中，至少一个穿过半导体层序列(2)的切口(6)和相邻的穿过支承衬底晶片(1)的切口(7)彼此偏移50μm或者更多，特别是偏移100μm或者更多。
17.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中在至少一个半导体本体(10)的支承衬底(100)的端子区域(120)上、特别是在接触层(14)上构建第一电端子层(15)，该第一电端子层导电地与半导体层堆叠(200)的正面(201)相连。
18.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中在至少一个半导体本体(10)的支承衬底(100)的端子区域(120)上构建第二电端子层(16)，该第二电端子层导电地与半导体层堆叠(200)的与所述正面(201)对置的背面(302)相连。
19.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中在至少一个半导体本体(10)中，在半导体层堆叠的第一部分区域(210)的背面(212)上构建第二电端子层(16)，其中所述第一部分区域突出于关联的支承衬底(100)的边缘(111)之外。
20.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中半导体层序列(2)包括生长衬底晶片(3)。
21.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中半导体层序列(2)基于III/V-化合物半导体材料，特别是氮化物-化合物半导体材料或者磷化物-化合物半导体材料，或者基于II/VI-化合物半导体材料。
22.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中提供支承衬底晶片(1)，其具有蓝宝石。
23.根据上述权利要求中的任一项所述的用干制造多个发射辐射的半导体本体的方法，包括以下步骤：
-在可延展的底座(11)上设置支承衬底(1)；以及
-将可延展的底座(11)进行延展，使得半导体本体(10)彼此拉开。
24.根据权利要求23所述的用于制造多个发射辐射的半导体本体的方法，其中可延展的底座(11)包括膜，该膜特别是具有聚乙烯。
25.根据权利要求23或24所述的用于制造多个发射辐射的半导体本体的方法，其中可延展的底座(11)具有伸展格栅。
26.根据上述权利要求中的任一项所述的用于制造多个发射辐射的半导体本体的方法，其中在至少一个半导体本体(10)中，由半导体层堆叠(200)的第一部分区域(210)、支承衬底(100)和平坦的底座形成边界的腔(12)至少部分地用填充材料(18)填充。
27.一种发射辐射的半导体本体(10)，其具有支承衬底(100)和适于产生电磁辐射的半导体层堆叠(200)，
其中：
-半导体层堆叠(200)设置在支承衬底(100)上，使得半导体层堆叠的朝向支承衬底(100)的背面的至少一部分覆盖支承衬底(100)的第一区域(110)的朝向半导体层堆叠的面，而支承衬底(100)的端子区域(120)的朝向半导体层堆叠的面没有半导体层堆叠(200)；以及
-半导体层堆叠(200)的第一部分区域(210)突出于支承衬底(100)的边缘(111)之外。
28.根据权利要求27所述的发射辐射的半导体本体，其中接触层(14)施加在半导体本体上，所述接触层至少部分地覆盖半导体层堆叠(200)的正面(201)并且覆盖支承衬底(100)的端子区域(120)的至少一部分。
29.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中至少在支承衬底(100)的端子区域(120)一部分上施加电绝缘的第一层(13a)。
30.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中将第二电绝缘的层(13b)施加到半导体层堆叠(200)的至少一个侧面(221)上，所述第二电绝缘的层至少部分覆盖所述侧面。
31.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中在支承衬底(100)的端子区域(120)上、特别是在接触层(14)上设置有第一电端子层(15)，该第一电端子层导电地与半导体层堆叠(200)的背离支承衬底(100)的正面(201)相连。
32.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中第二电端子层(16)设置在支承衬底(100)的端子区域(120)上，该第二电端子层导电地与半导体层堆叠(200)的与所述正面(201)对置的背面(302)相连。
33.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中第二电接触面(16)设置在半导体层堆叠(200)的第一部分区域(210)的背面(212)上。
34.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中半导体层堆叠(200)包括生长衬底(3)。
35.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中由半导体层堆叠(200)的第一部分区域(210)、支承衬底(100)和平坦的底座形成边界的腔(12)至少部分地用填充材料(18)填充。
36.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中接触层(14)至少部分地对于半导体层堆叠(200)在工作中所产生的电磁辐射是可穿透的。
37.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中接触层(14)具有透明导电氧化物、特别是铟锡氧化物(ITO)。
38.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中半导体层堆叠(200)基于III/V-化合物半导体材料，特别是氮化物-化合物半导体材料或者磷化物-化合物半导体材料，或者基于II/VI-化合物半导体材料。
39.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中支承衬底(100)具有蓝宝石。
40.根据权利要求27所述的发射辐射的半导体本体，其中半导体层堆叠(200)和支承衬底(100)的彼此朝向的面具有相同的边长(l1，l3；l2，l4)。
41.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中在半导体层堆叠的正面的俯视图中，支承衬底(100)的端子区域(120)的边缘(121)和半导体层堆叠(200)的相邻的侧面(221)彼此偏移50μm或者更多，特别是偏移100μm或者更多。
42.根据上述权利要求中的任一项所述的发射辐射的半导体本体，其中在半导体层堆叠的正面的俯视图中，半导体层堆叠(200)的第一部分区域(210)的侧面(211)和支承衬底(100)的相邻边缘(111)偏移50μm或者更多。
CN2007800156056A 2006-05-03 2007-05-03 带有支承衬底的发射辐射的半导体本体及其制造方法 Expired - Fee Related CN101432900B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102006020537 2006-05-03
DE102006020537.5 2006-05-03
DE102006033502.3 2006-07-19
DE102006033502A DE102006033502A1 (de) 2006-05-03 2006-07-19 Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
PCT/DE2007/000793 WO2007124737A1 (de) 2006-05-03 2007-05-03 Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen

Publications (2)

Publication Number Publication Date
CN101432900A true CN101432900A (zh) 2009-05-13
CN101432900B CN101432900B (zh) 2012-05-02

Family

ID=38332444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800156056A Expired - Fee Related CN101432900B (zh) 2006-05-03 2007-05-03 带有支承衬底的发射辐射的半导体本体及其制造方法

Country Status (8)

Country Link
US (2) US8088649B2 (zh)
EP (1) EP2013917A1 (zh)
JP (1) JP5138675B2 (zh)
KR (1) KR101329435B1 (zh)
CN (1) CN101432900B (zh)
DE (1) DE102006033502A1 (zh)
TW (1) TWI343662B (zh)
WO (1) WO2007124737A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105594001A (zh) * 2013-10-08 2016-05-18 奥斯兰姆奥普托半导体有限责任公司 半导体芯片和用于将复合体分解为半导体芯片的方法
CN111630734A (zh) * 2017-12-15 2020-09-04 欧司朗Oled股份有限公司 用于制造光电子半导体组件的方法和光电子半导体组件
CN112993755A (zh) * 2019-11-29 2021-06-18 山东华光光电子股份有限公司 一种半导体激光器芯片及其应用方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009108A1 (de) * 2008-02-14 2009-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101159782B1 (ko) 2010-02-05 2012-06-26 신왕균 투명 엘이디 웨이퍼 모듈 및 그 제조방법
JP2013522871A (ja) * 2010-03-09 2013-06-13 シン，ワンウン 透明ｌｅｄウエハモジュール及びその製造方法
GB2480873B (en) * 2010-06-04 2014-06-11 Plastic Logic Ltd Reducing defects in electronic apparatus
DE102010032813A1 (de) * 2010-07-30 2012-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
WO2017004497A1 (en) 2015-07-01 2017-01-05 Sensor Electronic Technology, Inc. Substrate structure removal
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
DE102019108701A1 (de) * 2019-04-03 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003735B1 (ko) * 1988-12-17 1991-06-10 삼성전자 주식회사 발광장치
US5329529A (en) 1993-04-02 1994-07-12 Thomson Consumer Electronics, Inc. Digital data arbitration apparatus
US5486826A (en) 1994-05-19 1996-01-23 Ps Venture 1 Llc Method and apparatus for iterative compression of digital data
JPH09277595A (ja) * 1996-02-13 1997-10-28 Oki Data:Kk 光プリントヘッド
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
CN1297016C (zh) 1997-01-09 2007-01-24 日亚化学工业株式会社 氮化物半导体元器件
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
JP3395620B2 (ja) * 1997-12-16 2003-04-14 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP2000012959A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体発光装置
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
DE10017337C2 (de) * 2000-04-07 2002-04-04 Vishay Semiconductor Gmbh Verfahren zum Herstellen lichtaussendender Halbleiterbauelemente
JP2003092450A (ja) * 2001-09-19 2003-03-28 Sharp Corp 半導体発光装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2004037485A (ja) 2002-06-28 2004-02-05 Mitsubishi Electric Corp 半導体光変調器と半導体光装置
EP2894678A1 (de) * 2003-01-31 2015-07-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
DE10339985B4 (de) 2003-08-29 2008-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
JP4195352B2 (ja) 2003-09-10 2008-12-10 三星エスディアイ株式会社 発光素子基板およびそれを用いた発光素子
JP3801160B2 (ja) 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
TWI232604B (en) 2004-07-23 2005-05-11 Supernova Optoelectronics Corp Manufacturing method of metal reflection layer for gallium nitride based light-emitting diode
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
TWI235511B (en) 2004-11-03 2005-07-01 Chipmos Technologies Inc Method of manufacturing light emitting diode package and structure of the same
TWI251355B (en) 2004-12-22 2006-03-11 Opto Tech Corp A LED array package structure and method thereof
TWI251357B (en) 2005-06-21 2006-03-11 Epitech Technology Corp Light-emitting diode and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105594001A (zh) * 2013-10-08 2016-05-18 奥斯兰姆奥普托半导体有限责任公司 半导体芯片和用于将复合体分解为半导体芯片的方法
CN105594001B (zh) * 2013-10-08 2018-02-13 奥斯兰姆奥普托半导体有限责任公司 半导体芯片和用于将复合体分解为半导体芯片的方法
CN111630734A (zh) * 2017-12-15 2020-09-04 欧司朗Oled股份有限公司 用于制造光电子半导体组件的方法和光电子半导体组件
CN111630734B (zh) * 2017-12-15 2023-01-06 欧司朗Oled股份有限公司 用于制造光电子半导体组件的方法和光电子半导体组件
CN112993755A (zh) * 2019-11-29 2021-06-18 山东华光光电子股份有限公司 一种半导体激光器芯片及其应用方法
CN112993755B (zh) * 2019-11-29 2022-02-18 山东华光光电子股份有限公司 一种半导体激光器芯片及其应用方法

Also Published As

Publication number Publication date
CN101432900B (zh) 2012-05-02
KR101329435B1 (ko) 2013-11-14
TW200802985A (en) 2008-01-01
JP5138675B2 (ja) 2013-02-06
US20090218587A1 (en) 2009-09-03
DE102006033502A1 (de) 2007-11-15
TWI343662B (en) 2011-06-11
US8088649B2 (en) 2012-01-03
WO2007124737A1 (de) 2007-11-08
KR20090013218A (ko) 2009-02-04
US20110186904A1 (en) 2011-08-04
EP2013917A1 (de) 2009-01-14
JP2009535826A (ja) 2009-10-01
US8258521B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
CN101432900B (zh) 带有支承衬底的发射辐射的半导体本体及其制造方法
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
CN100580905C (zh) 获得在分割衬底上制造的半导体器件的高质量边界的方法
TWI233216B (en) Semiconductor element and method for producing the same
TWI381548B (zh) 光電半導體主體及製造該光電半導體主體之方法
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
EP2259344B1 (en) Light emitting device and manufacturing method for same
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
CN102456795B (zh) 发光器件
TWI497612B (zh) 用於半導體裝置之不連續圖案結合及相關系統及方法
CN105247695A (zh) 半导体发光元件和半导体发光器件
KR20110006652A (ko) 양면 패시베이션을 갖는 반도체 발광 소자
JP5872154B2 (ja) 発光素子及びその製造方法
JP2012142401A (ja) 半導体チップの製造方法および半導体ウエハの分割方法
JP2010098033A (ja) 光起電力発生装置及びその製造方法
CN102244173B (zh) 发光元件及其制造方法
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
CN108281532B (zh) 一种柔性led芯片及其制作方法、封装方法
CN103733359A (zh) 半导体发光器件制造方法和以该方法制造的半导体发光器件
JP2005159035A (ja) 発光ダイオード及び発光装置
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
US10396246B2 (en) Optoelectronic device and method for manufacturing the same
KR101205525B1 (ko) 다수의 발광셀이 어레이된 발광소자 및 그의 제조방법
KR100785451B1 (ko) 패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는방법
KR20080028068A (ko) 플립본딩형 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20160503

CF01 Termination of patent right due to non-payment of annual fee