JP5135711B2 - Electronic device and manufacturing method thereof - Google Patents
Electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5135711B2 JP5135711B2 JP2006141721A JP2006141721A JP5135711B2 JP 5135711 B2 JP5135711 B2 JP 5135711B2 JP 2006141721 A JP2006141721 A JP 2006141721A JP 2006141721 A JP2006141721 A JP 2006141721A JP 5135711 B2 JP5135711 B2 JP 5135711B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- carbon nanotube
- side wall
- base insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電子装置及びその製造方法に関し、より詳しくは、カーボンナノチューブ束を用いたトランジスタなどの電子装置及びその製造方法に関する。 The present invention relates to an electronic device and a manufacturing method thereof, and more particularly to an electronic device such as a transistor using a carbon nanotube bundle and a manufacturing method thereof.
近年、カーボンナノチューブが注目を集めているが、その形成方法として、当初、触媒層から鉛直方向に成長させる方法が開発された。例えば、特許文献１や特許文献２などがある。
In recent years, carbon nanotubes have attracted attention. As a method for forming the carbon nanotubes, a method of growing vertically from a catalyst layer was originally developed. For example, there are
しかし、電子や正孔の速度がシリコンより大きいこと、及びバリスティック輸送現象を示すことなどカーボンナノチューブの優れた特性を生かすため、最近では、半導体素子としてのカーボンナノチューブの応用が研究されるようになってきている。そのため、半導体装置へのカーボンナノチューブの応用に適した、カーボンナノチューブを水平方向に成長させる方法が種々検討されている。 However, in order to take advantage of the excellent properties of carbon nanotubes, such as the speed of electrons and holes higher than that of silicon and the phenomenon of ballistic transport, the application of carbon nanotubes as semiconductor devices has recently been studied. It has become to. Therefore, various methods for growing carbon nanotubes in the horizontal direction suitable for application of carbon nanotubes to semiconductor devices have been studied.
例えば、特許文献３では、垂直成長を抑制する層により対向する触媒パターンを覆い、触媒パターン間にカーボンナノチューブを成長させる方法が開示されている。カーボンナノチューブの成長方法として熱分解法、触媒熱分解法、プラズマ気相蒸着法などが開示されている。形成したカーボンナノチューブをスピンバルブ単電子トランジスタに適用している。
For example,
特許文献４では、半導体基板上に対向させて配置した２つの触媒アイランド間に電界を印加して化学気相成長法によりカーボンナノチューブを形成する方法が開示されている。形成したカーボンナノチューブを単一電子トランジスタに適用している。
特許文献５では、ナノチューブの懸濁液に浸漬して単分子膜パターン上にこれに沿ってナノチューブを形成する方法や電界の存在下で対向する触媒部位間にナノチューブを化学気相成長させる方法が開示されている。形成したナノチューブをクロスバアレイに適用している。
In
特許文献６では、触媒層が２つの電気的絶縁層の間に挟まれた積層構造を有し、かつ触媒層は電気的絶縁層の側壁面から後退するように配置されている。触媒層端面から電気的絶縁層の側壁面に至る空間は上下が電気的絶縁層に挟まれた細孔が形成されており、後退した触媒層端面からナノチューブを水平方向に気相エピタキシー法により成長させている。細孔の幾何学的性質によりナノチューブの直径及び成長方向が制御される。形成したナノチューブをガスセンサに適用している。
しかしながら、上記した特許文献に開示された技術では、架橋確率が低いため、架橋本数が少なく、その制御性にも問題がある。このため、単一電子トランジスタに適用することはできても、数百乃至数千本のカーボンナノチューブ束を必要とする高出力のトランジスタに適用することは難しい。 However, in the technique disclosed in the above-mentioned patent document, since the probability of crosslinking is low, the number of crosslinks is small, and there is a problem in controllability. For this reason, although it can be applied to a single-electron transistor, it is difficult to apply it to a high-power transistor that requires hundreds to thousands of carbon nanotube bundles.
本発明はかかる従来の問題点に鑑みて創作されたもので、数百乃至数千本のカーボンナノチューブ束を同時に方向制御して水平方向に形成することができる電子装置の製造方法及びそのカーボンナノチューブ束を用いた電子装置を提供することを目的とするものである。 The present invention has been made in view of such conventional problems, and a method of manufacturing an electronic device capable of simultaneously controlling the direction of hundreds to thousands of carbon nanotube bundles in the horizontal direction and the carbon nanotubes An object of the present invention is to provide an electronic device using a bundle.
本発明の一観点によれば、基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜の一部を除去して前記基板の一部領域を露出させる工程と、前記露出した前記基板の一部領域のうち、前記下地絶縁膜の側壁面寄りの部分に触媒金属を形成する工程と、前記触媒金属の表面から前記下地絶縁膜の前記側壁面と上表面に沿ってカーボンナノチューブ束を化学気相成長させる工程とを有する電子装置の製造方法が提供される。 According to an aspect of the present invention, a step of forming a base insulating film on a substrate, a step of removing a part of the base insulating film to expose a partial region of the substrate, and a step of exposing the exposed substrate Forming a catalytic metal on a portion of the partial region closer to the side wall surface of the base insulating film, and chemically treating the carbon nanotube bundle from the surface of the catalytic metal along the side wall surface and the upper surface of the base insulating film. There is provided a method of manufacturing an electronic device having a step of vapor phase growth.
本発明の電子装置の製造方法によれば、開口部内に露出する基板の一部の領域であって開口部の側壁面寄りに形成した触媒金属から開口部の側壁面に沿って化学気相成長させているので、数百乃至数千本のカーボンナノチューブ束を形成することができる。 According to the method for manufacturing an electronic device of the present invention, chemical vapor deposition is performed along the side wall surface of the opening from the catalytic metal formed in the partial region of the substrate exposed in the opening and close to the side wall of the opening. As a result, hundreds to thousands of carbon nanotube bundles can be formed.
さらに、開口部から突出させてカーボンナノチューブ束の成長を続けさせることで、カーボンナノチューブ束は屈曲し、絶縁膜の上表面からのファンデルワールス力により、その束は方向制御されて絶縁膜の上表面に沿って、即ち絶縁膜の上表面に水平方向に形成される。 Further, by allowing the carbon nanotube bundle to continue to grow by projecting from the opening, the carbon nanotube bundle is bent, and the direction of the bundle is controlled by van der Waals force from the upper surface of the insulating film, and the upper surface of the insulating film is It is formed in the horizontal direction along the surface, that is, on the upper surface of the insulating film.
本発明の別の観点によれば、基板と、前記基板の一部領域を除く領域に形成された下地絶縁膜と、前記露出した基板の一部領域のうち、前記下地絶縁膜の側壁面寄りの部分に形成された触媒層と、前記触媒層から前記下地絶縁膜の側壁面と上表面に沿って形成された、キャリアが通るカーボンナノチューブ束とを有することを特徴とする電子装置が提供される。 According to another aspect of the present invention, a substrate, a base insulating film formed in a region excluding a partial region of the substrate, and a portion of the exposed substrate close to a sidewall surface of the base insulating film. There is provided an electronic device comprising: a catalyst layer formed in a portion; and a carbon nanotube bundle that is formed from the catalyst layer along a side wall surface and an upper surface of the base insulating film and through which carriers pass. The
本発明の電子装置によれば、キャリアが通るカーボンナノチューブ束が下地絶縁膜の上表面に沿って形成されているので、そのカーボンナノチューブ束をトランジスタのチャネルとして、或いはチャネルに加えてチャネルの両側のソース領域及びドレイン領域として、又はダイオードの基体として用いることが可能となる。 According to the electronic device of the present invention, the carbon nanotube bundles through which the carriers pass are formed along the upper surface of the base insulating film. Therefore, the carbon nanotube bundles are formed on the both sides of the channel as the channel of the transistor or in addition to the channel. It can be used as a source region and a drain region, or as a base of a diode.
本発明の電子装置の製造方法によれば、絶縁膜の上表面に水平方向にカーボンナノチューブ束を形成することができるので、カーボンナノチューブ束をトランジスタやダイオードの基体として用いたときに、加工を容易に行うことができる。 According to the method for manufacturing an electronic device of the present invention, a carbon nanotube bundle can be formed in the horizontal direction on the upper surface of the insulating film. Therefore, when the carbon nanotube bundle is used as a substrate of a transistor or a diode, processing is easy. Can be done.
そかも、数百乃至数千本のカーボンナノチューブ束を形成することができるので、トランジスタやダイオードを形成したときに大きい電流を制御することが可能となる。 Moreover, since hundreds to thousands of carbon nanotube bundles can be formed, a large current can be controlled when a transistor or a diode is formed.
また、本発明の電子装置によれば、カーボンナノチューブ束をトランジスタ又はダイオードの基体として用いることが可能となるので、大きい電流を制御し得る電子装置を提供することが可能となる。 In addition, according to the electronic device of the present invention, the carbon nanotube bundle can be used as a substrate of a transistor or a diode, so that an electronic device capable of controlling a large current can be provided.
以下、本発明の実施形態について添付の図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
（第１の実施形態）
図１は、本発明の第１の実施形態のトランジスタを示す断面図である。
(First embodiment)
FIG. 1 is a cross-sectional view showing a transistor according to a first embodiment of the present invention.
第１の実施形態のトランジスタは、図１に示すように、基板１、基板１上の下地絶縁膜２、基板１上の触媒層３、触媒層３と接触し、絶縁膜２の側壁面及び上表面に沿って形成されたカーボンナノチューブ束４、カーボンナノチューブ束４を被覆する絶縁膜５、カーボンナノチューブ束４上のゲート絶縁膜７、ゲート絶縁膜７上のゲート電極８、ゲート電極８を被覆する絶縁膜９、カーボンナノチューブ束４と接触したソース電極１０ａ及びドレイン電極１０ｂで構成される。
As shown in FIG. 1, the transistor of the first embodiment is in contact with the
カーボンナノチューブ束４は、数百乃至数千本のカーボンナノチューブが束になった構成を有する。その束は、下地絶縁膜２からのファンデルワールス力により、触媒層３から下地絶縁膜２の側壁面に沿って延び、さらに屈曲して下地絶縁膜２の上表面に沿って、平行方向に延びている。下地絶縁膜２上のカーボンナノチューブ束４がトランジスタのソース領域、チャネル領域、及びドレイン領域を構成する。ゲート電極８はゲート絶縁膜７を介してカーボンナノチューブ束４のチャネル領域上に形成されている。ソース電極１０ａは絶縁膜５、９間の開口部６ａを通してカーボンナノチューブ束４のソース領域に接触し、ドレイン電極１０ｂは絶縁膜５、９間の開口部６ｂを通してカーボンナノチューブ束４のドレイン領域に接触している。
The
基板１として、シリコンなどの半導体基板、シリコン酸化膜やシリコン窒化膜などの絶縁膜、又は、Ｔａ膜などの金属膜を用いることができる。または、ガラス基板やセラミック基板などを用いてもよい。
As the
また、カーボンナノチューブ束４にファンデルワールス力を及ぼす下地絶縁膜２として、シリコン酸化膜やシリコン窒化膜を用いることができる。さらに、多孔質シリコン系低誘電率膜、フロロカーボン系低誘電率膜又は樹脂系低誘電率膜を用いることができる。
Further, a silicon oxide film or a silicon nitride film can be used as the base
触媒層３として、膜厚１〜５ｎｍのＣｏ膜、Ｆｅ膜、Ｎｉ膜又はこれらの合金膜を用いることができる。また、アルミナ、シリカ、マグネシア又はゼオライトにＣｏ、Ｆｅ又はＮｉの少なくとも何れか一を含有する金属微粒子を担持させた膜を用いることができる。触媒層３を直接基板１上に被着してもよいが、触媒層３の下に、膜厚１〜５ｎｍのＴｉ膜のみ、或いはそれぞれ膜厚１〜５ｎｍを有するＷ及びＴｉの積層膜などを敷いてもよい。
As the
絶縁膜５、９、及びゲート絶縁膜７として、シリコン酸化膜やシリコン窒化膜を用いることができる。
As the
ゲート電極８、ソース電極１０ａ及びドレイン電極１０ｂの材料として、Ｔｉを用いることができる。
Ti can be used as a material for the
次に、図２（ａ）乃至（ｃ）、図３（ａ）乃至（ｃ）を参照して、図１に示すトランジスタの製造方法について説明する。図２（ａ）乃至（ｃ）、図３（ａ）乃至（ｃ）はトランジスタの製造方法について示す工程断面図である。 Next, with reference to FIGS. 2A to 2C and FIGS. 3A to 3C, a method for manufacturing the transistor shown in FIG. 1 will be described. 2A to 2C and FIGS. 3A to 3C are process cross-sectional views illustrating a method for manufacturing a transistor.
図２（ａ）に示すように、ＣＶＤ(Chemical Vapor Deposition)法などによりＳｉ基板１上に膜厚約３５０ｎｍのSiO2膜（絶縁膜）２を形成する。続いて、図示しないレジストマスクを用いたフォトリソグラフィー法によりSiO2膜２をパターニングし、SiO2膜２に直径約２μｍの円筒状の開口部２ａを形成する。
As shown in FIG. 2A, a SiO 2 film (insulating film) 2 having a thickness of about 350 nm is formed on the
次いで、図２（ｂ）に示すように、全面にレジスト膜を形成した後、レジスト膜をパターニングすることによりレジストパターン１１を形成する。レジストパターン１１はSiO2膜２の開口部２ａの底部を偏って覆うように形成される。その結果、開口部２ａ底部に露出していたＳｉ基板１の一部がレジストパターン１１から露出することになる。この場合、Ｓｉ基板１の露出部分に隣接する開口部２ａの側壁面の一部も露出するようにする。
Next, as shown in FIG. 2B, after a resist film is formed on the entire surface, a resist
続いて、同じく図２（ｂ）に示すように、レジストパターン１１をマスクとして、スパッタ法などにより全面に膜厚約１ｎｍのＣｏ膜（触媒金属膜）３を堆積する。これにより、レジストパターン１１上、及び開口部２ａの側壁面に隣接するＳｉ基板１上にＣｏ膜３が形成される。
Subsequently, as shown in FIG. 2B, a Co film (catalytic metal film) 3 having a thickness of about 1 nm is deposited on the entire surface by sputtering or the like using the resist
続いて、レジストパターン１１を除去すると、開口部２ａ内に露出する基板１の一部の領域であって開口部２ａの側壁面寄りにＣｏ膜（触媒層）３が形成される。
Subsequently, when the resist
次いで、温度４００〜６００℃に加熱した基板１上に、水素（H2）ガスをキャリアとしてアセチレンを供給する。すると、Ｃｏ膜３上から数百乃至数千本のカーボンナノチューブ束４が成長し始める。カーボンナノチューブ束４は開口部２ａの側壁面からのファンデルワールス力により開口部２ａの側壁面に沿って成長する。さらに成長を続けて開口部２ａからカーボンナノチューブ束４を突出させると、カーボンナノチューブ束４はSiO2膜２の上表面の方に屈曲する。さらに、成長を続けると、カーボンナノチューブ束４はSiO2膜２の上表面からのファンデルワールス力によりSiO2膜２の上表面に沿って成長する。この工程の実施後の状態を図２（ｃ）に示す。
Next, acetylene is supplied onto the
なお、カーボンナノチューブ束４を合成する反応ガスとして、上記したアセチレン（H2キャリアにより供給）のほかに、メタン（H2キャリアにより供給）や、エタノール（Arガスのバブリングにより供給）などを用いることができる。
In addition to the above-mentioned acetylene (supplied by H 2 carrier), methane (supplied by H 2 carrier), ethanol (supplied by bubbling Ar gas) or the like is used as a reaction gas for synthesizing the
次に、図３（ａ）に示すように、ＣＶＤ法により全面にSiO2膜５を形成した後、SiO2膜５をパターニングし、カーボンナノチューブ束４上のSiO2膜５にトランジスタを形成するための開口部５ａを形成する。
Next, as shown in FIG. 3A, after the SiO 2 film 5 is formed on the entire surface by the CVD method, the SiO 2 film 5 is patterned to form a transistor in the SiO 2 film 5 on the
次いで、図３（ｂ）に示すように、開口部５ａ内に露出するカーボンナノチューブ束４上にSiO2膜とＴｉ膜を順に積層した後、パターニングし、SiO2膜からなるゲート絶縁膜７とＴｉ膜からなるゲート電極８を形成する。
Next, as shown in FIG. 3B, an SiO 2 film and a Ti film are sequentially stacked on the
続いて、ゲート電極８の両側でそれぞれソース領域及びドレイン領域となるカーボンナノチューブ束４にｐ型或いはｎ型の導電性を付与するため、以下の処理を行う。ｐ型を付与する場合、酸素雰囲気中で加熱してカーボンナノチューブ束４を酸化する。酸化した領域がｐ型領域となる。一方、ｎ型を付与する場合、カーボンナノチューブ束４にポタジウムを接触させ、反応した領域がｎ型領域となる。
Subsequently, in order to impart p-type or n-type conductivity to the
次に、図３（ｃ）に示すように、全面にSiO2膜を形成した後、SiO2膜をパターニングし、ゲート電極８を被覆するSiO2膜９を形成するとともに、ゲート電極８を被覆するSiO2膜９と開口部５ａとの間のカーボンナノチューブ束４上にソース電極用及びドレイン電極用のコンタクト窓６ａ、６ｂを形成する。
Next, as shown in FIG. 3C, after forming an SiO 2 film on the entire surface, the SiO 2 film is patterned to form an SiO 2 film 9 covering the
次いで、スパッタ法により全面にＴｉ膜を形成した後、Ｔｉ膜をパターニングし、コンタクト窓６ａ、６ｂ内のカーボンナノチューブ束４と接触するソース電極１０ａ及びドレイン電極１０ｂを形成する。この工程の実施後の状態を図３（ｃ）に示す。
Next, after forming a Ti film on the entire surface by sputtering, the Ti film is patterned to form a
以上のようにして、第１の実施の形態に係る絶縁ゲート型電界効果トランジスタの主な構造が完成する。 As described above, the main structure of the insulated gate field effect transistor according to the first embodiment is completed.
上記した第１の実施の形態においては、開口部２ａ内に露出する基板１の一部の領域であって開口部２ａの側壁寄りに形成した触媒層３から開口部２ａの側壁面に沿ってカーボンナノチューブを化学気相成長させているので、数百乃至数千本のカーボンナノチューブ束４を形成することができる。
In the first embodiment described above, a part of the
さらに、開口部２ａから突出させてカーボンナノチューブ束４の成長を続けさせることで、カーボンナノチューブ束４は屈曲し、下地絶縁膜２の上表面からのファンデルワールス力により、その束４は方向制御されて絶縁膜４の上表面に沿って、即ち下地絶縁膜２の上表面に水平方向に形成される。
Further, by making the
このため、カーボンナノチューブ束をトランジスタやダイオードの基体として用いたときに、加工を容易に行うことができる。 For this reason, when the carbon nanotube bundle is used as a substrate of a transistor or a diode, processing can be easily performed.
しかも、数百乃至数千本のカーボンナノチューブ束４を絶縁ゲート型電界効果トランジスタのチャネルとして、さらにチャネルの両側のソース及びドレインとして用いることが可能となるので、大きい電流を制御することが可能な高出力トランジスタを提供することが可能となる。 In addition, hundreds to thousands of carbon nanotube bundles 4 can be used as the channel of the insulated gate field effect transistor and also as the source and drain on both sides of the channel, so that a large current can be controlled. A high output transistor can be provided.
次に、第１の実施の形態に係る他のトランジスタの製造方法について、図４を参照して説明する。図４は上面図である。 Next, a method for manufacturing another transistor according to the first embodiment will be described with reference to FIG. FIG. 4 is a top view.
図４では、Ｓｉ基板１上のSiO2膜２上に、数百乃至数千本のカーボンナノチューブを束ねたカーボンナノチューブ束４ａ、４ｂ、４ｃ、４ｄが４本相互に平行に並び、形成されている。この製造工程は、上記した製造工程のうち、図２（ａ）〜（ｃ）の工程に相当する。
In FIG. 4, four carbon nanotube bundles 4 a, 4 b, 4 c, and 4 d in which hundreds to thousands of carbon nanotubes are bundled are arranged in parallel on the SiO 2 film 2 on the
まず、図２（ａ）と同様な工程により、Ｓｉ基板１上のSiO2膜２に４つの絶縁膜の切除部２ａ〜２ｄを形成する。この場合、絶縁膜の切除部２ａ〜２ｄの側壁面が同じ方向を向くように形成する。
First, four insulating film cut
次いで、図２（ｂ）と同様な工程により、下地絶縁膜の切除部２ａ〜２ｄ内に露出する基板１の一部の領域であって下地絶縁膜の切除部２ａ〜２ｄの側壁面寄りにＣｏ膜（触媒層）３ａ〜３ｄを形成する。
Next, by a process similar to that shown in FIG. 2B, a part of the
次に、図２（ｃ）と同様な工程により、触媒層３ａ〜３ｄと接触し、下地絶縁膜の切除部２ａ〜２ｄの側壁面とSiO2膜２の上表面に沿って相互に平行に並ぶ４本のカーボンナノチューブ束４ａ、４ｂ、４ｃ、４ｄを形成する。
Next, in the same process as in FIG. 2C, the catalyst layers 3 a to 3 d are brought into contact with each other and parallel to each other along the side wall surfaces of the base insulating film cut
なお、以降、図３（ａ）〜（ｃ）と同様な工程により、カーボンナノチューブ束４ａ、４ｂ、４ｃ、４ｄの一束当たり１つ、計４つの絶縁ゲート型電界効果トランジスタが形成される。
Thereafter, a total of four insulated gate field effect transistors, one per bundle of
上記した第１の実施の形態の他の製造方法によれば、図１と同じ構造の高出力トランジスタを同一基板上に一度に複数形成することが可能となる。 According to the other manufacturing method of the first embodiment described above, a plurality of high-power transistors having the same structure as in FIG. 1 can be formed on the same substrate at the same time.
（第２の実施形態）
図５は、本発明の第２の実施形態に係る電子装置の構造を示す断面図である。図６は、図５の電子装置の平面構造を示す上面図であり、図５は、図６のカーボンナノチューブ束の成長方向に沿う断面図に相当する。
(Second Embodiment)
FIG. 5 is a cross-sectional view showing the structure of an electronic device according to the second embodiment of the present invention. 6 is a top view showing a planar structure of the electronic device of FIG. 5, and FIG. 5 corresponds to a cross-sectional view along the growth direction of the carbon nanotube bundle of FIG.
第２の実施形態に係る電子装置においては、図５に示すように、基板２１上に４段の段差２６ａ乃至２６ｄを有する絶縁膜２２が形成されている。段差２６ａ乃至２６ｄは、段差２６ａ乃至２６ｄの一段ごとにそれぞれ絶縁膜を積層し、パターニングにより形成してもよいし、厚い膜厚の絶縁膜２２を形成し、パターニングにより順次形成してもよい。
In the electronic device according to the second embodiment, as illustrated in FIG. 5, an insulating
その絶縁膜２２の上に、一端部が基板２１上の触媒層２３と接触した一繋がりのカーボンナノチューブ束２４が形成されている。言い換えれば、一端部が基板２１上の触媒層２３と接触したカーボンナノチューブ束２４は、第１の段差２６ａの側壁面に沿って鉛直方向に、第１の段差２６ａの上平面２２ａに沿って水平方向に、第２の段差２６ｂの側壁面に沿って鉛直方向に、第２の段差２６ｂの上平面２２ｂに沿って水平方向に、第３の段差２６ｃの側壁面に沿って鉛直方向に、第３の段差２６ｃの上平面２２ｃに沿って水平方向に、さらに、第４の段差２６ｄの側壁面に沿って鉛直方向に、第４の段差２６ｄの上平面２２ｄに沿って水平方向に、連続して延びている。
On the insulating
そして、上平面２２ａ〜２２ｄのうち、第１、第３、第４の上平面２２ａ、２２ｃ、２２ｄ上で水平方向に延びている各カーボンナノチューブ束２４にトランジスタTr1〜Tr2及び発光ダイオードなどのダイオードDiが形成されている。ダイオードDiはカーボンナノチューブ束上に間隔をおいて一対の電極が形成されているような構造を有する。
Of the
さらに、カーボンナノチューブ束２４を被覆する絶縁膜２５が形成されている。
Further, an insulating
上記基板２１、絶縁膜２２及び触媒層２３その他の各要素の材料として、それらの各要素に対応する第１の実施形態の要素の材料と同じものを用いることができる。
As the material of the
第２の実施形態では、図５及び図６の構造を得るため、絶縁膜２２の表面からのファンデルワールス力と段差２６ａ乃至２６ｄの側壁面の方向とを利用して、カーボンナノチューブ束２４の成長方向の制御が行われている。
In the second embodiment, in order to obtain the structures of FIGS. 5 and 6, the van der Waals force from the surface of the insulating
次に、図６を参照して、そのカーボンナノチューブ束２４の成長方向の制御方法を含むカーボンナノチューブ束２４の成長方法について説明する。
Next, a method for growing the
反応ガスを供給することにより、触媒層２３表面からカーボンナノチューブ束２４が成長し始める。第１の段差２６ａの側壁面から受けるファンデルワールス力により第１の段差２６ａの側壁面に沿って鉛直方向に成長する。束２４が第１の段差２６ａの上平面２２ａから突出すると屈曲し、第１の段差２６ａの上平面２２ａから受けるファンデルワールス力により第１の段差２６ａの上平面２２ａに沿って水平方向に成長する。その成長方向は第１の段差２６ａの側壁面に略直角な方向であり、この実施形態では、第２の段差２６ｂの方向である。
By supplying the reaction gas, the
第２の段差２６ｂの側壁面まで成長した後、第２の段差２６ｂの側壁面から受けるファンデルワールス力により第２の段差２６ｂの側壁面に沿って鉛直方向に成長する。束２４が第２の段差２６ｂの上平面２２ｂから突出すると屈曲し、第２の段差２６ｂの上平面２２ｂから受けるファンデルワールス力により、第２の段差２６ｂの上平面２２ｂに沿って水平方向に成長する。その成長方向は第２の段差２６ｂの側壁面に略直角な方向であり、この実施形態では、第３の段差２６ｃの方向である。
After growing to the side wall surface of the
第３の段差２６ｃの側壁面まで成長した後、第３の段差２６ｃの側壁面から受けるファンデルワールス力により第３の段差２６ｃの側壁面に沿って鉛直方向に成長する。束２４が第３の段差２６ｃの上平面２２ｃから突出すると屈曲し、第３の段差２６ｃの上平面２２ｃから受けるファンデルワールス力により、第３の段差２６ｃの上平面２２ｃに沿って水平方向に成長する。その成長方向は第３の段差２６ｃの側壁面に略直角な方向であり、この実施形態では、第４の段差２６ｄの方向である。
After growing to the side wall surface of the
さらに、第４の段差２６ｄの側壁面まで成長した後、第４の段差２６ｄの側壁面から受けるファンデルワールス力により第４の段差２６ｄの側壁面に沿って鉛直方向に成長する。束２４が第３の段差２６ｃの上平面２２ｃから突出すると屈曲し、第４の段差２６ｄの上平面２２ｄから受けるファンデルワールス力により、第４の段差２６ｄの上平面２２ｄに沿って水平方向に成長する。その成長方向は第４の段差２６ｄの側壁面に略直角な方向である。
Further, after growing up to the side wall surface of the
以上のように、本発明の第２の実施形態においては、基板２４上の絶縁膜２２に段差（開口部）２６ａを形成し、その段差２６ａの下に露出する基板２１上であって段差２６ａの側壁面に隣接する領域に触媒層２３を形成し、その触媒層２３からカーボンナノチューブ束２４を成長させている。
As described above, in the second embodiment of the present invention, the step (opening) 26a is formed in the insulating
これにより、数百乃至数千本のカーボンナノチューブ束を形成することができる。 Thereby, hundreds to thousands of carbon nanotube bundles can be formed.
また、その絶縁膜２２に形成された各段差２６ａ乃至２６ｄの上平面２２ａ〜２２ｄで水平方向に延びるカーボンナノチューブ束２４を作製することができるので、それらのうち少なくとも何れか一を用いてトランジスタ及びダイオードを作製することができる。
In addition, since the
さらに、段差２６ａ乃至２６ｄの側壁面の向きを調整することでそのトランジスタやダイオードを基板２１上の所望の位置に配置することが可能となる。
Further, by adjusting the direction of the side wall surfaces of the
以上により、基板２１上の所望の位置に配置され、大きい電流を制御することができる高出力トランジスタなどを提供することが可能となる。
As described above, it is possible to provide a high-power transistor or the like that is disposed at a desired position on the
（第３の実施形態）
図７は、本発明の第３の実施形態に係る電子装置の構造を示す断面図である。
(Third embodiment)
FIG. 7 is a cross-sectional view showing the structure of an electronic device according to the third embodiment of the present invention.
図７において、図１と異なるところは、カーボンナノチューブ束４に２つの絶縁ゲート型電界効果トランジスタTr3、Tr4が隣接して形成されていること、各トランジスタTr4、Tr5のさらに上層にカーボンナノチューブ束からなる配線など３５ａ〜３５ｅ、３７ａ、３７ｂ、３８が形成されていることである。図７において、図１と同じ符号で示すものは図１と同じものであり、新たな構成については以下に説明する。
7 differs from FIG. 1 in that two insulated gate field effect transistors Tr3 and Tr4 are formed adjacent to the
Tr3は、カーボンナノチューブ束４のチャネル領域の上に形成されたゲート絶縁膜３１ａ及びゲート電極３２ａと、その束４のソース領域に接触するソース電極３３ｂと、ドレイン領域に接触するドレイン電極３３ａとで構成される。Tr4は、カーボンナノチューブ束４のチャネル領域の上に形成されたゲート絶縁膜３１ｂ及びゲート電極３２ｂと、その束４のソース領域に接触するソース電極３３ｂと、その束４のドレイン領域に接触するドレイン電極３３ｃとで構成される。ソース領域及びソース電極３３ｂはTr4及びTr5で共通になっている。
Tr3 includes a
各トランジスタTr3、Tr4のさらに上層において、カーボンナノチューブ束を用いて多層配線化するため、Tr3及びTr4は第１の層間絶縁膜３８により被覆されている。そして、第１の層間絶縁膜３８に形成された開口部内に、Tr3及びTr4の各電極３３ａ乃至３３ｅから触媒層３４ａ乃至３４ｅを介してカーボンナノチューブ束３５ａ乃至３５ｅを成長させている。カーボンナノチューブ束３５ａ乃至３５ｅのうち、カーボンナノチューブ束３５ａ、３５ｃ、３５ｅは開口部から突出し、屈曲して成長し、第１の層間絶縁膜３８の上表面に水平方向に延びる配線層を構成しており、カーボンナノチューブ束３５ｂ、３５ｄは開口部の側壁面に沿って鉛直方向に成長し、プラグを構成している。
In the upper layer of each of the transistors Tr3 and Tr4, Tr3 and Tr4 are covered with a first
さらに、第１の層間絶縁膜３８の上表面には、カーボンナノチューブ束３５ｂ、３５ｄとそれぞれ接続する、表面に触媒層が形成された中継電極３６ａ、３６ｃが形成されている。さらに、中継電極３６ａ、３６ｃの間の第１の層間絶縁膜３８の上表面に別の中継電極３６ｂが形成されている。中継電極３６ａ〜３６ｃは、Tiパターン膜の側面及び上表面がCo膜（触媒層）で覆われている構造を有する。
Further, on the upper surface of the first
中継電極３６ａと中継電極３６ｂの間にカーボンナノチューブ束からなる接続配線３７ａが形成され、中継電極３６ｃと中継電極３６ｂの間にカーボンナノチューブ束からなる接続配線３７ｂが形成されている。接続配線３７ａを構成するカーボンナノチューブ束は、中継電極３６ａと中継電極３６ｂの間に電界を印加して成長させられ、接続配線３７ｂを構成するカーボンナノチューブ束は、中継電極３６ｃと中継電極３６ｂの間に電界を印加して成長させられる。
A connection wiring 37a made of a carbon nanotube bundle is formed between the
さらに上層に配線などを配置するため、中継電極３６ａ、３６ｂ、３６ｃ及び接続配線３７ａ、３７ｂが第２の層間絶縁膜３９により被覆され、その第２の層間絶縁膜３９には中継電極３６ｂ上からカーボンナノチューブ束を成長させて形成したプラグ３８が埋め込まれている。
Further, in order to dispose wirings and the like in the upper layer, the
上記絶縁膜３８、３９及び触媒層３４ａ〜３４ｅその他の各要素の材料として、それらの各要素に対応する第１の実施形態の要素の材料と同じものを用いることができる。
As the materials of the insulating
上記の多層配線構造のうち、カーボンナノチューブ束４とTr3及びTr4、さらにカーボンナノチューブ束３５ａ〜３５ｅ、３８は第１の実施形態の方法及びそれに準じた方法により作成することができる。また、カーボンナノチューブ束３７ａ、３７ｂは、現在よく知られた技術により作成することができる。
Among the multilayer wiring structure described above, the
以上のように、本発明の第３の実施形態によれば、第１及び第２の実施形態の方法を用いて、数百乃至数千本のカーボンナノチューブ束を用いた多層配線構造が可能であるとともに、その多層配線構造内に数百乃至数千本のカーボンナノチューブ束で構成される高出力トランジスタなどを作製することができる。 As described above, according to the third embodiment of the present invention, a multilayer wiring structure using hundreds to thousands of carbon nanotube bundles is possible by using the methods of the first and second embodiments. In addition, it is possible to manufacture a high-power transistor or the like composed of hundreds to thousands of carbon nanotube bundles in the multilayer wiring structure.
以下、本発明の諸態様を、付記としてまとめて記載する。 Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
（付記１） 基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜の一部を除去して前記基板の一部領域を露出させる工程と、
前記露出した基板の一部領域のうち、前記下地絶縁膜の側壁面寄りの部分に触媒金属を形成する工程と、
前記触媒金属の表面から前記下地絶縁膜の前記側壁面と上表面に沿ってカーボンナノチューブ束を化学気相成長させる工程と、
を有することを特徴とする電子装置の製造方法。
(Appendix 1) A step of forming a base insulating film on a substrate;
Removing a portion of the base insulating film to expose a partial region of the substrate;
Forming a catalytic metal in a portion of the exposed substrate near the side wall surface of the base insulating film,
Chemical vapor deposition of carbon nanotube bundles from the surface of the catalytic metal along the side wall surface and the upper surface of the base insulating film;
A method for manufacturing an electronic device, comprising:
（付記２） 前記一部領域側が低くなる段差を前記下地絶縁膜に形成する工程を更に有し、
前記カーボンナノチューブを化学成長させる工程において、前記段差の側壁面から前記下地絶縁膜の上表面に沿って前記カーボンナノチューブを成長させることを特徴とする付記１に記載の電子装置の製造方法。
(Additional remark 2) It further has the process of forming the level | step difference in which the said partial region side becomes low in the said base insulating film,
2. The method of manufacturing an electronic device according to
（付記３） 前記下地絶縁膜の上表面の前記カーボンナノチューブの上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側の前記カーボンナノチューブの上に、ソース電極とドレイン電極とを形成する工程とを有することを特徴とする付記１に記載の電子装置の製造方法。
(Supplementary Note 3) A step of forming a gate electrode on the carbon nanotube on the upper surface of the base insulating film via a gate insulating film;
The method of manufacturing an electronic device according to
（付記４） 基板と、
前記基板の一部領域を除く領域に形成された下地絶縁膜と、
前記一部領域から前記下地絶縁膜の側壁面と上表面に沿って形成され、キャリアが通るカーボンナノチューブ束と、
を有することを特徴とする電子装置。
(Appendix 4) a substrate,
A base insulating film formed in a region excluding a partial region of the substrate;
A carbon nanotube bundle formed along the side wall surface and the upper surface of the base insulating film from the partial region,
An electronic device comprising:
（付記５） 前記下地絶縁膜の上表面の前記カーボンナノチューブの上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記カーボンナノチューブの上に形成されたソース電極及びドレイン電極とを有し、
前記カーボンナノチューブ、前記ゲート電極、前記ソース電極、及び前記ドレイン電極によりトランジスタが構成されたことを特徴とする付記４に記載の電子装置。
(Supplementary Note 5) A gate electrode formed on the carbon nanotube on the upper surface of the base insulating film via a gate insulating film;
A source electrode and a drain electrode formed on the carbon nanotubes on both sides of the gate electrode;
The electronic device according to
（付記６） 前記下地絶縁膜の上表面の前記カーボンナノチューブの上に間隔をおいて形成された対の電極を更に有し、
前記カーボンナノチューブ、前記対の電極により発光素子又はダイオードが構成されたことを特徴とする付記４に記載の電子装置。
(Additional remark 6) It further has a pair of electrodes formed on the carbon nanotube on the upper surface of the base insulating film at an interval,
The electronic device according to
（付記７） 前記トランジスタを覆い、前記ゲート電極、前記ソース電極、及び前記ドレイン電極のいずれかの上に開口部を備えた層間絶縁膜と、
前記開口内に上方向に成長したカーボンナノチューブ束よりなるプラグとを有することを特徴とする付記５に記載の電子装置。
(Supplementary Note 7) An interlayer insulating film that covers the transistor and includes an opening on any of the gate electrode, the source electrode, and the drain electrode;
The electronic device according to
（付記８） 前記プラグを構成する前記カーボンナノチューブ束は、前記開口部から突出し、屈曲して前記層間絶縁膜の上表面に延在することを特徴とする付記７に記載の電子装置。
(Supplementary note 8) The electronic device according to
（付記９） 前記層間絶縁膜の上表面に延在する前記カーボンナノチューブ束は、チャネル又は配線を構成することを特徴とする付記８に記載の電子装置。
(Additional remark 9) The said carbon nanotube bundle | flux extended on the upper surface of the said interlayer insulation film comprises a channel or wiring, The electronic device of
（付記１０） 前記プラグの上に形成された触媒金属と、
前記触媒金属から前記層間絶縁膜上に横方向に成長したカーボンナノチューブ束よりなる配線又はチャネルとを有することを特徴とする付記７に記載の電子装置。
(Supplementary Note 10) Catalytic metal formed on the plug;
8. The electronic device according to
（付記１１） 前記下地絶縁膜に、前記一部領域側が低くなる段差が形成されると共に、
前記カーボンナノチューブ束が、前記段差の側壁面から前記下地絶縁膜の上表面に沿って形成されたことを特徴とする付記４に記載の電子装置。
(Supplementary Note 11) In the base insulating film, a step is formed in which the partial region side is lowered, and
The electronic device according to
（付記１２） 前記下地絶縁膜の上表面に沿って形成された前記カーボンナノチューブ束は、前記段差の側壁面に垂直な方向に延在することを特徴とする付記１１に記載の電子装置。
(Additional remark 12) The said carbon nanotube bundle formed along the upper surface of the said base insulating film is extended in the direction perpendicular | vertical to the side wall surface of the said level | step difference, The electronic device of
１、２１…基板、
２…下地絶縁膜、
２ａ〜２ｄ…下地絶縁膜の切除部、
３、３ａ〜３ｄ、２３、３４ａ〜３４ｅ…触媒層、
４、４ａ〜４ｄ、２４、３５ａ〜３５ｅ、３７ａ、３７ｂ…カーボンナノチューブ束、
５、９、２２、２５…絶縁膜、
６ａ、６ｂ…開口部、
７、３１ａ，３１ｂ…ゲート絶縁膜、
８、３２ａ、３２ｂ…ゲート電極、
１０ａ、３３ｂ…ソース電極、
１０ｂ、３３ａ、３３ｃ…ドレイン電極、
２２ａ〜２２ｄ…段差の上平面、
２６ａ〜２６ｄ…段差、
３６ａ〜３６ｃ…接続電極、
３８、３９…層間絶縁膜。
1, 21 ... substrate,
2 ... Underlying insulating film,
2a to 2d: excision of the base insulating film,
3, 3a-3d, 23, 34a-34e ... catalyst layer,
4, 4a-4d, 24, 35a-35e, 37a, 37b ... carbon nanotube bundle,
5, 9, 22, 25 ... insulating film,
6a, 6b ... opening,
7, 31a, 31b ... gate insulating film,
8, 32a, 32b ... gate electrodes,
10a, 33b ... source electrode,
10b, 33a, 33c ... drain electrode,
22a-22d ... the upper surface of the step,
26a-26d ... steps,
36a-36c ... connection electrode,
38, 39... Interlayer insulating film.
Claims (5)
前記基板の一部領域を除く領域に形成された下地絶縁膜と、
前記露出した基板の一部領域のうち、前記下地絶縁膜の側壁面寄りの部分に形成された触媒層と、
前記触媒層から前記下地絶縁膜の側壁面と上表面に沿って形成された、キャリアが通るカーボンナノチューブ束と、
を有することを特徴とする電子装置。 A substrate,
A base insulating film formed in a region excluding a partial region of the substrate;
Of the exposed partial region of the substrate, a catalyst layer formed in a portion near the side wall surface of the base insulating film;
A bundle of carbon nanotubes formed from the catalyst layer along the side wall surface and the upper surface of the base insulating film, through which carriers pass,
An electronic device comprising:
前記カーボンナノチューブ束が、前記段差の側壁面から前記絶縁膜の上表面に沿って形成されたことを特徴とする請求項１に記載の電子装置。 A step is formed in the base insulating film so that the partial region side is lowered,
The electronic device according to claim 1, wherein the carbon nanotube bundle is formed along the upper surface of the insulating film from a side wall surface of the step.
前記下地絶縁膜の一部を除去して前記基板の一部領域を露出させる工程と、
前記露出した前記基板の一部領域のうち、前記下地絶縁膜の側壁面寄りの部分に触媒金属を形成する工程と、
前記触媒金属の表面から前記下地絶縁膜の前記側壁面と上表面に沿ってカーボンナノチューブ束を化学気相成長させる工程と、
を有することを特徴とする電子装置の製造方法。 Forming a base insulating film on the substrate;
Removing a portion of the base insulating film to expose a partial region of the substrate;
Forming a catalytic metal in a portion of the exposed partial region of the substrate close to a side wall surface of the base insulating film;
Chemical vapor deposition of carbon nanotube bundles from the surface of the catalytic metal along the side wall surface and the upper surface of the base insulating film;
A method for manufacturing an electronic device, comprising:
前記カーボンナノチューブを化学成長させる工程において、前記段差の側壁面から前記下地絶縁膜の上表面に沿って前記カーボンナノチューブを成長させることを特徴とする請求項４に記載の電子装置の製造方法。 Further comprising the step of forming a step in the base insulating film that lowers the partial region side,
5. The method of manufacturing an electronic device according to claim 4, wherein, in the step of chemically growing the carbon nanotubes, the carbon nanotubes are grown along the upper surface of the base insulating film from the side wall surface of the step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006141721A JP5135711B2 (en) | 2006-05-22 | 2006-05-22 | Electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006141721A JP5135711B2 (en) | 2006-05-22 | 2006-05-22 | Electronic device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311710A JP2007311710A (en) | 2007-11-29 |
| JP5135711B2 true JP5135711B2 (en) | 2013-02-06 |
Family
ID=38844265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006141721A Active JP5135711B2 (en) | 2006-05-22 | 2006-05-22 | Electronic device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5135711B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4416376B2 (en) * | 2002-05-13 | 2010-02-17 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| JP3804594B2 (en) * | 2002-08-02 | 2006-08-02 | 日本電気株式会社 | Catalyst supporting substrate, carbon nanotube growth method using the same, and transistor using carbon nanotubes |
| JP4296769B2 (en) * | 2002-11-06 | 2009-07-15 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
| JP2006278502A (en) * | 2005-03-28 | 2006-10-12 | Nippon Telegr & Teleph Corp <Ntt> | Light emitting device and its manufacturing method |
-
2006
- 2006-05-22 JP JP2006141721A patent/JP5135711B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007311710A (en) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688542B1 (en) | Vertical type nanotube semiconductor device and method of manufacturing the same | |
| JP5688775B2 (en) | Graphene material manufacturing method | |
| US8384069B2 (en) | Semiconductor structure having blocks connected by nanowires | |
| KR101919424B1 (en) | Transistor and method of manufacturing the same | |
| US7972930B2 (en) | Transistor and method of manufacturing the same | |
| JP2005239541A (en) | Method of horizontally growing carbon nanotube and device having carbon nanotube | |
| JP2007520072A (en) | Vertical nanotube semiconductor device structure and method for forming the same | |
| CN1276496C (en) | Floating structure for forming substrate, floating gate electrode and method of field-emission device | |
| JP5157074B2 (en) | Field effect transistor and manufacturing method thereof | |
| KR20060133973A (en) | Method for the synthesis of filament structures on a nanometre scale and electronic components comprising such structures | |
| US7989286B2 (en) | Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof | |
| CN104810254A (en) | Electrical Contact for Graphene Part | |
| US8088674B2 (en) | Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes | |
| JP5671896B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100327496B1 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
| JP2009252798A (en) | Carbon nanotube field-effect transistor and its fabrication process | |
| JP4703270B2 (en) | Electronic devices using nanostructures | |
| US20240063289A1 (en) | Graphene transistor and method of manufacturing a graphene transistor | |
| JP2009032819A (en) | Manufacturing method of electronic-device, and electronic device using the method | |
| JP5135711B2 (en) | Electronic device and manufacturing method thereof | |
| US20080164611A1 (en) | Method for making an integrated circuit having a via hole | |
| JP5572944B2 (en) | Wiring structure manufacturing method and wiring structure | |
| KR100846514B1 (en) | Method of selective-etching thin film formed on vertical structure and method of manufacturing memory device using the same method | |
| JP3811323B2 (en) | Quantum wire manufacturing method | |
| JP5289678B2 (en) | Field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5135711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |