JP5127235B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5127235B2 JP5127235B2 JP2007002675A JP2007002675A JP5127235B2 JP 5127235 B2 JP5127235 B2 JP 5127235B2 JP 2007002675 A JP2007002675 A JP 2007002675A JP 2007002675 A JP2007002675 A JP 2007002675A JP 5127235 B2 JP5127235 B2 JP 5127235B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- defects
- silicon substrate
- interstitial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、半導体装置とその製造方法に関する。特に、結晶欠陥を意図的に形成することによって、キャリアのライフタイムを調整した半導体装置とその製造方法に関する。
半導体装置のキャリア（電子と正孔）のライフタイムを制御する技術が知られている。例えば、特許文献１には、プロトンを打ち込むことによって、ｐｎ接合界面の近傍に結晶欠陥を形成したＰＮダイオードが開示されている。結晶欠陥は、キャリアの再結合中心として働く。したがって、ＰＮダイオード中に結晶欠陥を形成すると、キャリアのライフタイムが短くなる。ＰＮダイオード中に形成する結晶欠陥の量を制御することによって、ＰＮダイオードのターンオフ後に現れる逆回復時にＰＮダイオードを流れる電流の時間に対する変化パターンを制御することができる。
また、バイポーラトランジスタであるＩＧＢＴ（Insulated Gate Bipolar Transistor）においても、荷電粒子を打ち込むことによってドリフト領域内に結晶欠陥を形成し、それによってターンオフ時間を短縮化する技術が知られている。
上記に例示したように、半導体装置（例えば、ＰＮダイオードやＩＧＢＴ等）を構成する半導体結晶中に意図的に結晶欠陥を形成することによって、半導体装置の特性を調節する技術が知られている。
なお半導体の結晶中には、結晶の成長時（結晶のインゴット製造時）等に意図せずに形成された結晶欠陥が存在している。意図せず形成された結晶欠陥と、荷電粒子等を打ち込むことによって意図的に形成した結晶欠陥とを区別するため、以下の説明では、意図的に形成した結晶欠陥のことを形成欠陥という。
また、バイポーラトランジスタであるＩＧＢＴ（Insulated Gate Bipolar Transistor）においても、荷電粒子を打ち込むことによってドリフト領域内に結晶欠陥を形成し、それによってターンオフ時間を短縮化する技術が知られている。
上記に例示したように、半導体装置（例えば、ＰＮダイオードやＩＧＢＴ等）を構成する半導体結晶中に意図的に結晶欠陥を形成することによって、半導体装置の特性を調節する技術が知られている。
なお半導体の結晶中には、結晶の成長時（結晶のインゴット製造時）等に意図せずに形成された結晶欠陥が存在している。意図せず形成された結晶欠陥と、荷電粒子等を打ち込むことによって意図的に形成した結晶欠陥とを区別するため、以下の説明では、意図的に形成した結晶欠陥のことを形成欠陥という。
半導体装置を構成するシリコンの結晶中には、意図的に導入した不純物と、結晶の成長時等に意図せずに混入した不純物が含まれている。両者を区別するために、以下の説明では、前者の不純物をドーパント不純物といい、後者の不純物を混入不純物という。
混入不純物が含まれているシリコン結晶中に荷電粒子を打ち込むと、概して２種類の形成欠陥が形成される。すなわち、シリコン結晶中の格子点（サイト）に原子が存在しない空孔型の欠陥と、シリコン結晶中の混入不純物により形成される格子間型の欠陥が形成される。
例えば、炭素と酸素が含まれているシリコン結晶中に荷電粒子を打ち込むと、以下の反応が起こる。まず、荷電粒子の打ち込みにより、格子点に存在していたシリコンが格子間位置にはじき出され、格子点に空孔が形成される。これによって、結晶中に多数の空孔型欠陥と格子間シリコンが生成される。生成された空孔型欠陥は、他の空孔型欠陥と所定の位置関係をとると安定な状態となる。これにより、２つの空孔型欠陥により構成されるＶＶ欠陥が形成される。また、格子間位置にはじき出されたシリコンは、結晶中の格子点に存在していた炭素と位置が入れ替わる。すなわち、格子点にあった炭素が格子間位置に移動し、格子間位置にあったシリコンが格子点に移動する。格子間位置に移動した炭素は、結晶中の格子間位置に存在している酸素と所定の位置関係をとると安定な状態となる。これにより、格子間位置の炭素と格子間位置の酸素によって構成されるＣｉＯｉ欠陥が形成される。
混入不純物が含まれているシリコン結晶中に荷電粒子を打ち込むと、概して２種類の形成欠陥が形成される。すなわち、シリコン結晶中の格子点（サイト）に原子が存在しない空孔型の欠陥と、シリコン結晶中の混入不純物により形成される格子間型の欠陥が形成される。
例えば、炭素と酸素が含まれているシリコン結晶中に荷電粒子を打ち込むと、以下の反応が起こる。まず、荷電粒子の打ち込みにより、格子点に存在していたシリコンが格子間位置にはじき出され、格子点に空孔が形成される。これによって、結晶中に多数の空孔型欠陥と格子間シリコンが生成される。生成された空孔型欠陥は、他の空孔型欠陥と所定の位置関係をとると安定な状態となる。これにより、２つの空孔型欠陥により構成されるＶＶ欠陥が形成される。また、格子間位置にはじき出されたシリコンは、結晶中の格子点に存在していた炭素と位置が入れ替わる。すなわち、格子点にあった炭素が格子間位置に移動し、格子間位置にあったシリコンが格子点に移動する。格子間位置に移動した炭素は、結晶中の格子間位置に存在している酸素と所定の位置関係をとると安定な状態となる。これにより、格子間位置の炭素と格子間位置の酸素によって構成されるＣｉＯｉ欠陥が形成される。
このように、シリコン結晶中に荷電粒子を打ち込むと、ＶＶ欠陥と、混入不純物による欠陥（例えば、炭素と酸素により形成されるＣｉＯｉ欠陥）が形成される。これらの欠陥は、何れもキャリアの再結合中心として働く。したがって、ＶＶ欠陥と混入不純物による欠陥をシリコン結晶中に形成することで、キャリアのライフタイムを変化させることができる。すなわち、ＶＶ欠陥と混入不純物による欠陥の形成量を適切に制御することで、半導体装置の特性を適切な特性に調節することができる。
荷電粒子を打ち込む際にシリコン結晶中に形成されるＶＶ欠陥の量は、打ち込む荷電粒子の量によって制御することができる。一方、混入不純物による欠陥の量は、荷電粒子を打ち込む対象であるシリコン結晶中の混入不純物の量によっても左右される。すなわち、混入不純物の濃度が高いシリコン結晶では混入不純物による欠陥が形成され易く、混入不純物の濃度が低いシリコン結晶では混入不純物による欠陥が形成され難い。シリコン結晶中の混入不純物の濃度は、シリコン結晶のインゴット毎に大きくばらつく。同一インゴットでも、部位によって混入不純物の濃度がばらつく。したがって、荷電粒子を打ち込むことで形成される混入不純物による欠陥の形成量は、シリコン基板毎に大きくばらつく。この結果、シリコン結晶中に形成される形成欠陥の量（ＶＶ欠陥と混入不純物による欠陥の総量）も、シリコン基板毎にばらつくこととなる。形成欠陥の量がばらつくと、製造した半導体装置の特性がばらついてしまう。従来の技術では、製造した半導体装置の特性のばらつきが大きいという問題があった。
本発明は、上述した実情に鑑みてなされたものであり、シリコン結晶中に形成欠陥を形成して半導体装置の特性を調節するにあたって、半導体装置間のばらつきが少ない半導体装置群を量産する製造方法を提供することを目的とする。
本発明の製造方法では、所定範囲に結晶欠陥を形成した結晶欠陥領域を備えている半導体装置を製造する。この製造方法は、シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーでシリコンイオンを打ち込むことによって前記所定範囲に格子間シリコンを生成させる格子間シリコン生成工程と、格子間シリコン生成工程を実施したシリコン基板の表面から前記所定範囲に打ち込まれるエネルギーで荷電粒子を打ち込むことによって前記所定範囲に結晶欠陥を形成する結晶欠陥形成工程を備えている。
格子間シリコン生成工程で前記所定範囲にシリコンイオンを打ち込むと、前記所定範囲内に存在するシリコンの数が増加する。このとき、格子点に存在することができるシリコンの数は決まっているので、増加したシリコンの大部分は、格子間シリコンとなる。格子間シリコンは、単独ではエネルギー的に不安定である。しかし、複数の格子間シリコンが集合すると安定となる。したがって、格子間シリコン生成工程を実施した後の前記所定範囲内には、格子間シリコンのクラスタ（集合体）が多数、存在することとなる。
格子間シリコン生成工程の実施後に、結晶欠陥形成工程を実施する。結晶欠陥形成工程では、格子間シリコンのクラスタが多数存在している範囲に荷電粒子を打ち込む。荷電粒子を打ち込むと、シリコン結晶中の格子点に存在していたシリコンが格子間位置にはじき出され、格子間シリコンとなる。この反応によって、格子点に空孔が形成され、シリコン結晶中にＶＶ欠陥が形成される。また、この反応によって生成された格子間シリコンは、シリコン結晶中に多数存在している格子間シリコンのクラスタの一部となって安定な状態となる。したがって、格子間シリコンは、混入不純物と反応（位置が入れ替わる等）し難い。このため、混入不純物による欠陥が形成され難い。例えば、混入不純物として炭素と酸素が存在しているシリコン結晶では、荷電粒子が打ち込まれることによって生成された格子間シリコンと格子点に存在する炭素の位置が入れ替わる反応が起こり難くなるので、ＣｉＯｉ欠陥が形成され難くなる。
以上のように、この製造方法によると、形成される結晶欠陥（形成欠陥）の大部分がＶＶ欠陥となる。上述したように、ＶＶ欠陥の形成量は、荷電粒子を打ち込む量によって正確に制御することができる。したがって、この製造方法によれば、シリコン基板に含まれていた混入不純物の濃度のばらつきにもかかわらず、形成される結晶欠陥（形成欠陥）の量を安定化することができる。半導体装置毎の特性のばらつきが少ない半導体装置群を量産することができる。
格子間シリコン生成工程で前記所定範囲にシリコンイオンを打ち込むと、前記所定範囲内に存在するシリコンの数が増加する。このとき、格子点に存在することができるシリコンの数は決まっているので、増加したシリコンの大部分は、格子間シリコンとなる。格子間シリコンは、単独ではエネルギー的に不安定である。しかし、複数の格子間シリコンが集合すると安定となる。したがって、格子間シリコン生成工程を実施した後の前記所定範囲内には、格子間シリコンのクラスタ（集合体）が多数、存在することとなる。
格子間シリコン生成工程の実施後に、結晶欠陥形成工程を実施する。結晶欠陥形成工程では、格子間シリコンのクラスタが多数存在している範囲に荷電粒子を打ち込む。荷電粒子を打ち込むと、シリコン結晶中の格子点に存在していたシリコンが格子間位置にはじき出され、格子間シリコンとなる。この反応によって、格子点に空孔が形成され、シリコン結晶中にＶＶ欠陥が形成される。また、この反応によって生成された格子間シリコンは、シリコン結晶中に多数存在している格子間シリコンのクラスタの一部となって安定な状態となる。したがって、格子間シリコンは、混入不純物と反応（位置が入れ替わる等）し難い。このため、混入不純物による欠陥が形成され難い。例えば、混入不純物として炭素と酸素が存在しているシリコン結晶では、荷電粒子が打ち込まれることによって生成された格子間シリコンと格子点に存在する炭素の位置が入れ替わる反応が起こり難くなるので、ＣｉＯｉ欠陥が形成され難くなる。
以上のように、この製造方法によると、形成される結晶欠陥（形成欠陥）の大部分がＶＶ欠陥となる。上述したように、ＶＶ欠陥の形成量は、荷電粒子を打ち込む量によって正確に制御することができる。したがって、この製造方法によれば、シリコン基板に含まれていた混入不純物の濃度のばらつきにもかかわらず、形成される結晶欠陥（形成欠陥）の量を安定化することができる。半導体装置毎の特性のばらつきが少ない半導体装置群を量産することができる。
本発明は、上記の課題を解決することができる他の製造方法をも提供する。この製造方法は、インゴット製造時に引き上げ速度を変化させながら結晶成長させることによって、格子間シリコンの濃度が一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルが形成されたシリコン基板を使用して、結晶欠陥を形成した結晶欠陥領域を備えている半導体装置を製造する。この製造方法は、前記シリコン基板の格子間シリコンの濃度が高い方の表面からその表面部分に留まるエネルギーで荷電粒子を打ち込むことによってその表面部分に結晶欠陥を形成する結晶欠陥形成工程を備えている。
シリコン基板の格子間シリコンの濃度が高い方の表面部分には、多数の格子間シリコンのクラスタが存在している。結晶欠陥形成工程では、荷電粒子を打ち込むことにより、シリコン基板の格子間シリコンの濃度が高い方の表面部分に結晶欠陥を形成する。したがって、その表面部分に形成される形成欠陥の大部分がＶＶ欠陥となる。この製造方法によっても、形成欠陥の量を正確に制御することができ、ばらつきの少ない半導体装置群を量産することができる。
シリコン基板の格子間シリコンの濃度が高い方の表面部分には、多数の格子間シリコンのクラスタが存在している。結晶欠陥形成工程では、荷電粒子を打ち込むことにより、シリコン基板の格子間シリコンの濃度が高い方の表面部分に結晶欠陥を形成する。したがって、その表面部分に形成される形成欠陥の大部分がＶＶ欠陥となる。この製造方法によっても、形成欠陥の量を正確に制御することができ、ばらつきの少ない半導体装置群を量産することができる。
本発明は、所定範囲に結晶欠陥を形成した結晶欠陥領域を備えているＰＮダイオードの製造方法をも提供する。この製造方法は、シリコン基板にドーパント不純物を導入して、前記所定範囲内にｐｎ接合を形成するｐｎ接合形成工程と、シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーでシリコンイオンを打ち込むことによって前記所定範囲に格子間シリコンを生成させる格子間シリコン生成工程と、格子間シリコン生成工程を実施したシリコン基板の表面から前記所定範囲に打ち込まれるエネルギーで荷電粒子を打ち込むことによって前記所定範囲に結晶欠陥を形成する結晶欠陥形成工程を備えている。
この製造方法によれば、形成欠陥の量を正確に制御することができ、ばらつきの少ないＰＮダイオード群を量産することができる。
この製造方法によれば、形成欠陥の量を正確に制御することができ、ばらつきの少ないＰＮダイオード群を量産することができる。
本発明は、更なるＰＮダイオードの製造方法をも提供する。この製造方法では、インゴット製造時に引き上げ速度を変化させながら結晶成長させることによって、格子間シリコンの濃度が一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルが形成されたシリコン基板を使用して、結晶欠陥を形成した結晶欠陥領域を備えているＰＮダイオードを製造する。この製造方法は、前記シリコン基板にドーパント不純物を導入して、前記シリコン基板の格子間シリコンの濃度が高い方の表面部分にｐｎ接合を形成するｐｎ接合形成工程と、前記シリコン基板の格子間シリコンの濃度が高い方の表面からその表面部分に留まるエネルギーで荷電粒子を打ち込むことによってその表面部分に結晶欠陥を形成する結晶欠陥形成工程を備えている。
この製造方法によっても、形成欠陥の量を正確に制御することができ、ばらつきの少ないＰＮダイオード群を量産することができる。
この製造方法によっても、形成欠陥の量を正確に制御することができ、ばらつきの少ないＰＮダイオード群を量産することができる。
本発明は、所定範囲に結晶欠陥を形成した結晶欠陥領域を備えているＩＧＢＴの製造方法をも提供する。この製造方法は、シリコン基板の上面側からドーパント不純物を導入してボディ領域とエミッタ領域を形成する上面側導入工程と、前記シリコン基板の下面側からドーパント不純物を導入してコレクタ領域を形成することによって、下面側の表面部分にコレクタ領域とドリフト領域の界面を形成する下面側導入工程と、シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーでシリコンイオンを打ち込むことによって前記所定範囲に格子間シリコンを生成させる格子間シリコン生成工程と、格子間シリコン生成工程を実施したシリコン基板の表面から前記所定範囲に打ち込まれるエネルギーで荷電粒子を打ち込むことによって前記所定範囲に結晶欠陥を形成する結晶欠陥形成工程を備えている。
この製造方法によれば、形成欠陥の量を正確に制御することができ、ばらつきの少ないＩＧＢＴ群を量産することができる。
この製造方法によれば、形成欠陥の量を正確に制御することができ、ばらつきの少ないＩＧＢＴ群を量産することができる。
本発明は、更なるＩＧＢＴの製造方法をも提供する。この製造方法では、インゴット製造時に引き上げ速度を変化させながら結晶成長させることによって、格子間シリコンの濃度が上面から下面に向かうにつれて増加する濃度プロファイルが形成されたシリコン基板を使用して、結晶欠陥を形成した結晶欠陥領域を備えているＩＧＢＴを製造する。この製造方法は、前記シリコン基板の上面側からドーパント不純物を導入してボディ領域とエミッタ領域を形成する上面側導入工程と、前記シリコン基板の下面側からドーパント不純物を導入してコレクタ領域を形成することによって、下面側の表面部分にコレクタ領域とドリフト領域の界面を形成する下面側導入工程と、前記シリコン基板の下面側からその表面部分に留まるエネルギーで荷電粒子を打ち込むことによってその表面部分に結晶欠陥を形成する結晶欠陥形成工程を備えている。
この製造方法によっても、形成欠陥の量を正確に制御することができ、ばらつきの少ないＩＧＢＴ群を量産することができる。
この製造方法によっても、形成欠陥の量を正確に制御することができ、ばらつきの少ないＩＧＢＴ群を量産することができる。
本明細書で開示される半導体装置の一実施形態は、荷電粒子を打ち込んで形成した結晶欠陥領域を備えている。この半導体装置のシリコン基板の所定範囲は、その所定範囲外よりも格子間シリコンの濃度が高くなっており、前記結晶欠陥領域のうち結晶欠陥の濃度が最も高い領域が、前記所定範囲に形成されている。
この半導体装置では、格子間シリコンの濃度が高い範囲に形成欠陥が形成されている。したがって、その範囲に形成されている形成欠陥の多くはＶＶ欠陥である。したがって、ばらつきの少ない半導体装置群が提供される。
この半導体装置では、格子間シリコンの濃度が高い範囲に形成欠陥が形成されている。したがって、その範囲に形成されている形成欠陥の多くはＶＶ欠陥である。したがって、ばらつきの少ない半導体装置群が提供される。
本明細書で開示される半導体装置の他の一実施形態は、格子間シリコンの濃度がシリコン基板の一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルを備えており、結晶欠陥領域がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されていることを特徴とする。
この半導体装置では、結晶欠陥領域が、シリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されている。したがって、その表面部分に形成されている形成欠陥の多くはＶＶ欠陥である。したがって、ばらつきの少ない半導体装置群が提供される。
この半導体装置では、結晶欠陥領域が、シリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されている。したがって、その表面部分に形成されている形成欠陥の多くはＶＶ欠陥である。したがって、ばらつきの少ない半導体装置群が提供される。
本明細書で開示されるＰＮダイオードの一実施形態は、アノード領域と、アノード領域と接しているドリフト領域と、ドリフト領域と接しているカソード領域を備えており、ドリフト領域のドーパント不純物濃度はアノード領域とカソード領域のドーパント不純物濃度よりも低く、荷電粒子を打ち込んで形成した結晶欠陥領域を備えている。そして、シリコン基板の所定範囲内はその所定範囲外よりも格子間シリコンの濃度が高くなっており、ｐｎ接合が前記所定範囲内に形成されており、前記結晶欠陥領域のうち結晶欠陥の濃度が最も高い領域が前記所定範囲に形成されていることを特徴とする。
このＰＮダイオードでは、格子間シリコンの濃度が高い範囲に形成欠陥が形成されている。したがって、ばらつきの少ないＰＮダイオード群が提供される。
このＰＮダイオードでは、格子間シリコンの濃度が高い範囲に形成欠陥が形成されている。したがって、ばらつきの少ないＰＮダイオード群が提供される。
本明細書で開示されるＰＮダイオードの他の一実施形態は、アノード領域と、アノード領域と接しているドリフト領域と、ドリフト領域と接しているカソード領域を備えており、ドリフト領域のドーパント不純物濃度はアノード領域とカソード領域のドーパント不純物濃度よりも低く、荷電粒子を打ち込んで形成した結晶欠陥領域を備えている。そして、格子間シリコンの濃度がシリコン基板の一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルが形成されており、ｐｎ接合がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されており、前記結晶欠陥領域がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されていることを特徴とする。
このＰＮダイオードでは、結晶欠陥領域がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されている。したがって、ばらつきの少ないＰＮダイオード群が提供される。
このＰＮダイオードでは、結晶欠陥領域がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されている。したがって、ばらつきの少ないＰＮダイオード群が提供される。
本明細書で開示されるＩＧＢＴの一実施形態は、荷電粒子を打ち込んで形成した結晶欠陥領域を備えている。そして、第１導電型のコレクタ領域と、コレクタ領域に接している第２導電型のドリフト領域と、ドリフト領域に接している第１導電型のボディ領域と、ボディ領域によってドリフト領域から離間されている第２導電型のエミッタ領域と、エミッタ領域とドリフト領域を離間させているボディ領域に絶縁膜を介して対向しているゲート電極を備えており、ドリフト領域の所定範囲内は、その所定範囲外のシリコン基板よりも格子間シリコンの濃度が高くなっており、前記所定範囲内に、コレクタ領域とドリフト領域の積層構造が形成されており、前記結晶欠陥領域のうち結晶欠陥の濃度が最も高い領域が、前記所定範囲に形成されていることを特徴とする。
このＩＧＢＴでは、格子間シリコンの濃度が高い範囲に形成欠陥が形成されている。したがって、ばらつきの少ないＩＧＢＴ群が提供される。
このＩＧＢＴでは、格子間シリコンの濃度が高い範囲に形成欠陥が形成されている。したがって、ばらつきの少ないＩＧＢＴ群が提供される。
本明細書で開示されるＩＧＢＴの他の一実施形態は、荷電粒子を打ち込んで形成した結晶欠陥領域を備えている。そして、第１導電型のコレクタ領域と、コレクタ領域に接している第２導電型のドリフト領域と、ドリフト領域に接している第１導電型のボディ領域と、ボディ領域によってドリフト領域から離間されている第２導電型のエミッタ領域と、エミッタ領域とドリフト領域を離間させているボディ領域に絶縁膜を介して対向しているゲート電極を備えており、格子間シリコンの濃度がシリコン基板の一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルが形成されており、シリコン基板の格子間シリコンの濃度が高い方の表面部分に、コレクタ領域とドリフト領域の積層構造が形成されており、コレクタ領域は格子間シリコンの濃度が高い方の表面側に配置され、ドリフト領域は深部側に配置されており、前記結晶欠陥領域のうち結晶欠陥の濃度が最も高い領域が、コレクタ領域とドリフト領域の界面近傍のドリフト領域に形成されていることを特徴とする。
このＩＧＢＴでは、結晶欠陥がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されている。したがって、ばらつきの少ないＩＧＢＴ群が提供される。
このＩＧＢＴでは、結晶欠陥がシリコン基板の格子間シリコンの濃度が高い方の表面部分に形成されている。したがって、ばらつきの少ないＩＧＢＴ群が提供される。
上述したＩＧＢＴは、ドリフト領域のうちコレクタ領域と接する領域に、その領域外のドリフト領域よりも第２導電型の不純物の濃度が高いバッファ領域が形成されていることが好ましい。
このような構成によれば、ＩＧＢＴの耐圧特性を向上させることができる。
このような構成によれば、ＩＧＢＴの耐圧特性を向上させることができる。
下記に詳細に説明する実施例の主要な特徴を最初に列記する。
（特徴１）格子間シリコン生成工程を実施したシリコン基板を熱処理することによって、格子間シリコンを安定化させる格子間シリコン安定化工程をさらに備えている。
（特徴２）結晶欠陥形成工程を実施したシリコン基板を熱処理することによって、不安定な結晶欠陥を除去する不安定欠陥除去工程をさらに備えている。
（特徴３）格子間シリコン安定化工程の熱処理は、不安定欠陥除去工程の熱処理よりも高温で行う。
（特徴４）格子間シリコン安定化工程は、不安定欠陥除去工程よりも前に実施する。
（特徴１）格子間シリコン生成工程を実施したシリコン基板を熱処理することによって、格子間シリコンを安定化させる格子間シリコン安定化工程をさらに備えている。
（特徴２）結晶欠陥形成工程を実施したシリコン基板を熱処理することによって、不安定な結晶欠陥を除去する不安定欠陥除去工程をさらに備えている。
（特徴３）格子間シリコン安定化工程の熱処理は、不安定欠陥除去工程の熱処理よりも高温で行う。
（特徴４）格子間シリコン安定化工程は、不安定欠陥除去工程よりも前に実施する。
（第１実施例）
本発明の第１実施例に係る半導体装置及びその製造方法について図面を参照しながら説明する。図１は、第１実施例のＰＮダイオード１０ａの概略構成を示している。
図示するように、ＰＮダイオード１０ａは、シリコン基板１２と、シリコン基板１２の上面１２ａに形成されたアノード電極２０と、下面１２ｂに形成されたカソード電極２２により構成されている。シリコン基板１２は、主にシリコンからなっている。シリコン基板１２の、上面１２ａ側には、ｐ型不純物（本実施例ではボロン）を含有するｐ型拡散層（アノード層：ｐ＋層）１４が形成されている。ｐ型拡散層１４は、アノード電極２０とオーミック接触している。ｐ型拡散層１４の下面側には、ｎ型不純物（本実施例ではリン）を含有するｎ型ドリフト層（ｎ−層）１６が形成されている。したがって、ｐ型拡散層１４とｎ型ドリフト層１６の界面がｐｎ接合界面３０となっている。ｎ型ドリフト層１６の下面１２ｂ側には、ｎ型不純物を高濃度に含有するｎ型拡散層（カソード層：ｎ＋層）１８が形成されている。ｎ型拡散層１８は、カソード電極２２とオーミック接触している。
本発明の第１実施例に係る半導体装置及びその製造方法について図面を参照しながら説明する。図１は、第１実施例のＰＮダイオード１０ａの概略構成を示している。
図示するように、ＰＮダイオード１０ａは、シリコン基板１２と、シリコン基板１２の上面１２ａに形成されたアノード電極２０と、下面１２ｂに形成されたカソード電極２２により構成されている。シリコン基板１２は、主にシリコンからなっている。シリコン基板１２の、上面１２ａ側には、ｐ型不純物（本実施例ではボロン）を含有するｐ型拡散層（アノード層：ｐ＋層）１４が形成されている。ｐ型拡散層１４は、アノード電極２０とオーミック接触している。ｐ型拡散層１４の下面側には、ｎ型不純物（本実施例ではリン）を含有するｎ型ドリフト層（ｎ−層）１６が形成されている。したがって、ｐ型拡散層１４とｎ型ドリフト層１６の界面がｐｎ接合界面３０となっている。ｎ型ドリフト層１６の下面１２ｂ側には、ｎ型不純物を高濃度に含有するｎ型拡散層（カソード層：ｎ＋層）１８が形成されている。ｎ型拡散層１８は、カソード電極２２とオーミック接触している。
シリコン結晶中には、格子点（サイト）に存在するシリコンの他に、格子間位置に存在する格子間シリコンがある。格子間シリコンは、単独では不安定である。しかし、複数の格子間シリコンが集合すると安定となる。したがって、シリコン結晶中では、格子間シリコンは、複数の格子間シリコンが集合したクラスタ（集合体）として存在している。
シリコン基板１２には、局所的に格子間シリコンの濃度が高くなっている高濃度化フィールド２６が形成されている。図２（ａ）は、シリコン基板１２中の厚み方向（図１の矢印Ｖ１の方向）における格子間シリコンの濃度Ｎ１の分布を示している。図２（ａ）の横軸は、シリコン基板１２ａの厚み方向の位置（深さ）を示しており、原点はシリコン基板１２の上面１２ａの位置、横軸の右端はシリコン基板１２の下面１２ｂの位置を示している。また、図２（ａ）の位置Ａ１は、ｐｎ接合界面３０の位置を示している。
図示するように、位置Ａ２と位置Ａ３の間の領域の格子間シリコンの濃度は約１０１４ａｔｏｍｓ／ｃｍ３であり、その領域外よりも格子間シリコンの濃度が高くなっている（領域外の格子間シリコンの濃度は、約１０１３ａｔｏｍｓ／ｃｍ３）。すなわち、位置Ａ２と位置Ａ３の間の領域は、格子間シリコンの濃度が高い高濃度化フィールド２６となっている。高濃度化フィールド２６はｐｎ接合界面３０近傍のｎ型ドリフト層１６に形成されている。
シリコン基板１２には、局所的に格子間シリコンの濃度が高くなっている高濃度化フィールド２６が形成されている。図２（ａ）は、シリコン基板１２中の厚み方向（図１の矢印Ｖ１の方向）における格子間シリコンの濃度Ｎ１の分布を示している。図２（ａ）の横軸は、シリコン基板１２ａの厚み方向の位置（深さ）を示しており、原点はシリコン基板１２の上面１２ａの位置、横軸の右端はシリコン基板１２の下面１２ｂの位置を示している。また、図２（ａ）の位置Ａ１は、ｐｎ接合界面３０の位置を示している。
図示するように、位置Ａ２と位置Ａ３の間の領域の格子間シリコンの濃度は約１０１４ａｔｏｍｓ／ｃｍ３であり、その領域外よりも格子間シリコンの濃度が高くなっている（領域外の格子間シリコンの濃度は、約１０１３ａｔｏｍｓ／ｃｍ３）。すなわち、位置Ａ２と位置Ａ３の間の領域は、格子間シリコンの濃度が高い高濃度化フィールド２６となっている。高濃度化フィールド２６はｐｎ接合界面３０近傍のｎ型ドリフト層１６に形成されている。
シリコン基板１２中には、製造工程で意図的に生成された結晶欠陥（以下では、形成欠陥という）が多数存在している。以下では、結晶欠陥が存在している領域を、結晶欠陥領域という。図２（ｂ）は、シリコン基板１２中の厚み方向（図１の矢印Ｖ１の方向）における形成欠陥の濃度Ｎ２の分布を示している。図２（ｂ）の横軸は、図２（ａ）の横軸に対応している。図示するように、形成欠陥はシリコン基板１２の上面１２ａ側の表面部分に存在している。すなわち、結晶欠陥領域が、シリコン基板１２の上面１２ａ側に形成されている。また、形成欠陥の大部分が高濃度化フィールド２６内に形成されており、結晶欠陥領域のうち最も結晶欠陥の濃度が高い領域も高濃度化フィールド２６内に形成されている。
後述するが、これらの形成欠陥は、ヘリウムイオンをシリコン基板１２中に打ち込むことにより生成される。ヘリウムイオンを打ち込むことにより結晶中に生成される形成欠陥には、概して２種類の欠陥がある。
第１の欠陥は、ＣｉＯｉ欠陥である。ＣｉＯｉ欠陥は、結晶中の格子間位置に存在する酸素（以下では、格子間酸素Ｏｉという）と、格子間位置に存在する炭素（以下では、格子間炭素Ｃｉという）によって構成される。格子間酸素Ｏｉと格子間炭素Ｃｉが特定の位置関係となっているとＣｉＯｉ欠陥となる。ＣｉＯｉ欠陥は、キャリアの再結合中心となる性質を有する。また、ＣｉＯｉ欠陥は、シリコン基板１２中のホールをトラップする性質を有する。
第２の欠陥は、ＶＶ欠陥である。ＶＶ欠陥は、結晶中の格子点（サイト）の空孔により構成される。２つの空孔が特定の位置関係となっているとＶＶ欠陥となる。ＶＶ欠陥は、キャリアの再結合中心となる性質を有する。しかしながら、ＶＶ欠陥は、シリコン基板１２中の電子をトラップし、ホールをトラップしない性質を有する。
本実施例のＰＮダイオード１０ａでは、高濃度化フィールド２６に存在する形成欠陥の大部分は、ＶＶ欠陥である。高濃度化フィールド２６に存在する形成欠陥の量は、適切な量に調整されている。また、ＰＮダイオード１０ａでは、図２に示すように大部分の形成欠陥が高濃度化フィールド２６内に存在しており、高濃度化フィールド２６外に存在する形成欠陥は非常に少ない。
第１の欠陥は、ＣｉＯｉ欠陥である。ＣｉＯｉ欠陥は、結晶中の格子間位置に存在する酸素（以下では、格子間酸素Ｏｉという）と、格子間位置に存在する炭素（以下では、格子間炭素Ｃｉという）によって構成される。格子間酸素Ｏｉと格子間炭素Ｃｉが特定の位置関係となっているとＣｉＯｉ欠陥となる。ＣｉＯｉ欠陥は、キャリアの再結合中心となる性質を有する。また、ＣｉＯｉ欠陥は、シリコン基板１２中のホールをトラップする性質を有する。
第２の欠陥は、ＶＶ欠陥である。ＶＶ欠陥は、結晶中の格子点（サイト）の空孔により構成される。２つの空孔が特定の位置関係となっているとＶＶ欠陥となる。ＶＶ欠陥は、キャリアの再結合中心となる性質を有する。しかしながら、ＶＶ欠陥は、シリコン基板１２中の電子をトラップし、ホールをトラップしない性質を有する。
本実施例のＰＮダイオード１０ａでは、高濃度化フィールド２６に存在する形成欠陥の大部分は、ＶＶ欠陥である。高濃度化フィールド２６に存在する形成欠陥の量は、適切な量に調整されている。また、ＰＮダイオード１０ａでは、図２に示すように大部分の形成欠陥が高濃度化フィールド２６内に存在しており、高濃度化フィールド２６外に存在する形成欠陥は非常に少ない。
一般に、シリコン基板１２中に存在している形成欠陥の量は、ＰＮダイオードの特性に影響を与える。図３は、ＰＮダイオード１０ａと同じ構造であり、形成欠陥の量が異なる２つのＰＮダイオードのターンオフ時の特性を示している。より詳細には、アノード電極−カソード電極間に所定の電圧（順方向電圧）を印加しておき、時刻ｔ０において所定の逆方向電圧を印加したときに、ＰＮダイオードを流れる電流Ｉ１の時間ｔに対する変化パターンを示している。図３のグラフＣ１は高濃度化フィールド２６に存在する形成欠陥の量が多いＰＮダイオードの特性を示しており、グラフＣ２は高濃度化フィールド２６に存在する形成欠陥の量が少ないＰＮダイオードの特性を示している。
図３に示すように、何れのＰＮダイオードも、順方向電圧を印加されている間は、順方向に電流ＩＦが流れる。時刻ｔ０においてＰＮダイオードに逆方向電圧が印加されると、電流Ｉ１は減少し、その後は逆電流が流れる。逆電流は、一旦増大し、その後はシリコン基板１２中に残留しているキャリアの減少に伴って減少する。その後、逆電流はゼロとなる。
図３から分かるように、形成欠陥の量によって逆電流の変化特性は影響を受ける。上述したように、形成欠陥はキャリアの再結合中心となる。したがって、形成欠陥の量が多いとキャリアが再結合して消滅しやすい。一方、形成欠陥の量が少ないと、キャリアが再結合し難い。したがって、図２のグラフＣ２に示すように、形成欠陥の量が少ないＰＮダイオードは、逆電流が減衰し難い。
ＰＮダイオードの特性は、逆電流のピーク値が低く、逆電流回復時の電流変化率が小さいことが好ましい。逆電流のピーク値が低いと、ＰＮダイオードのターンオフ時の損失を低減させることができる。逆電流回復時の電流変化率が小さいと、その電流変化率と寄生インダクタンスの影響によってｐｎ接合界面３０に印加されるサージ電圧を低減させることができる。本実施例のＰＮダイオード１０ａは、製造時に適切な量の形成欠陥が形成されている。したがって、逆電流のピーク値は適切な値に抑えられており、逆電流回復時の電流変化率も適切な変化率となっている。したがって、逆電流による損失がそれほど大きくならず、逆電流回復時にｐｎ接合界面３０に過大なサージ電圧が印加されることも抑制されている。
ＰＮダイオードの特性は、逆電流のピーク値が低く、逆電流回復時の電流変化率が小さいことが好ましい。逆電流のピーク値が低いと、ＰＮダイオードのターンオフ時の損失を低減させることができる。逆電流回復時の電流変化率が小さいと、その電流変化率と寄生インダクタンスの影響によってｐｎ接合界面３０に印加されるサージ電圧を低減させることができる。本実施例のＰＮダイオード１０ａは、製造時に適切な量の形成欠陥が形成されている。したがって、逆電流のピーク値は適切な値に抑えられており、逆電流回復時の電流変化率も適切な変化率となっている。したがって、逆電流による損失がそれほど大きくならず、逆電流回復時にｐｎ接合界面３０に過大なサージ電圧が印加されることも抑制されている。
上述したように、形成欠陥には、ＣｉＯｉ欠陥とＶＶ欠陥の２種類の欠陥がある。ＣｉＯｉ欠陥は、ホールをトラップする性質を有している。ＰＮダイオードのｐｎ接合界面３０の近傍にＣｉＯｉ欠陥が存在していると、順方向に電流が流れるときに、ＣｉＯｉ欠陥によってホールがトラップされる。したがって、ｐｎ接合界面３０の近傍に多数のホールが存在する状態となる。この状態において、ＰＮダイオードに印加する電圧をオフすると、上述したようにｐｎ接合界面３０に逆電圧が印加される。ｐｎ接合界面３０に逆電圧が印加されると、空乏層がｐｎ接合界面３０からアノード電極側及びカソード電極側に向かって広がろうとする。しかし、空乏層の広がりは、ｐｎ接合界面３０の近傍でＣｉＯｉ欠陥によりトラップされているホールによって抑制されてしまう。すると、ｐｎ接合界面３０の近傍に強い電界集中が発生し、アバランシェ降伏が生じやすい。すなわち、ＣｉＯｉ欠陥が多数存在しているＰＮダイオードは、アバランシェ耐圧が低いという欠点がある。
第１実施例のＰＮダイオード１０ａでは、高濃度化フィールド２６に大部分の形成欠陥が形成されており、高濃度化フィールド２６に形成されている形成欠陥の大部分がＶＶ欠陥である。すなわち、ＣｉＯｉ欠陥が非常に少ない。したがって、ＰＮダイオード１０ａは、ターンオフ時にアバランシェ降伏し難い。
第１実施例のＰＮダイオード１０ａでは、高濃度化フィールド２６に大部分の形成欠陥が形成されており、高濃度化フィールド２６に形成されている形成欠陥の大部分がＶＶ欠陥である。すなわち、ＣｉＯｉ欠陥が非常に少ない。したがって、ＰＮダイオード１０ａは、ターンオフ時にアバランシェ降伏し難い。
次に、ＰＮダイオード１０ａの製造方法について、図４のフローチャートに基づいて説明する。ＰＮダイオード１０ａは、ｎ型シリコンからなるシリコンウエハから製造される。このシリコンウエハの下面１２ｂ側の表面部分には、リンを高濃度に含む層（すなわち、ｎ型拡散層１８）が予め形成されている。シリコンウエハの上面１２ａおよび下面１２ｂは鏡面状に研磨されており、これによってシリコンウエハの厚さはシリコン基板１２と略同じ厚さとされている。また、シリコンウエハ中には、炭素及び酸素が存在している。シリコンウエハ中の炭素及び酸素の濃度は、シリコンウエハにより大きく異なる。
ステップＳ２では、シリコンウエハの上面１２ａ側からｐ型不純物であるボロンを注入し、シリコンウエハの上面１２ａから所定深さまでの領域（ｐ型拡散層１４に対応する領域）のボロンの濃度を上昇させる。なお、ステップＳ２でボロンを注入すると、シリコンウエハ中に結晶欠陥が形成される。
ステップＳ４では、シリコンウエハを熱処理する。これによって、シリコンウエハ中に注入されたボロンが拡散し、活性化する。すなわち、ステップＳ２でボロンを注入した領域近傍にボロンが拡散し、活性化する。これによって、ボロンが拡散した領域がｐ型拡散層１４となる。また、ｐ型拡散層１４とｎ型拡散層１８の間の領域はｎ型ドリフト層１６となる。なお、ステップＳ４を実行することによって、ステップＳ２でシリコンウエハ中に形成された結晶欠陥がほぼ消滅する。
ステップＳ６では、シリコンウエハに上面１２ａ側からシリコンイオンを打ち込む。このとき、打ち込むシリコンイオンがｐｎ接合界面３０近傍のｎ型ドリフト層１６（すなわち、高濃度化フィールド２６に対応する範囲）に留まるエネルギーでシリコンイオンを打ち込む。これによって、その範囲のシリコンの濃度が上昇し、その範囲に多数の格子間シリコンが生成される。なお、ステップＳ６でシリコンイオンを打ち込むと、シリコンウエハ中に結晶欠陥が形成される。
ステップＳ８では、シリコンウエハを熱処理する。具体的には、シリコンウエハを６００℃の温度に約１時間保持する。これによって、ステップＳ６で生成された格子間シリコンが拡散し、格子間シリコンのクラスタが分散して存在する状態となる。これによって、格子間シリコンがより安定した状態となる。格子間シリコンが拡散した範囲は、高濃度化フィールド２６となる。また、この熱処理によって、ステップＳ６でシリコンウエハ中に形成された結晶欠陥がほぼ消滅する。
ステップＳ１０では、蒸着により、シリコンウエハの上面１２ａにアノード電極２０を形成する。
ステップＳ１２では、シリコンウエハの上面１２ａ側から、ヘリウムイオンを打ち込む。これによって、シリコンウエハ中に結晶欠陥（形成欠陥）を形成する。ステップＳ１２では、大部分の形成欠陥が高濃度化フィールド２６内に形成されるようにヘリウムイオンを打ち込むエネルギーを調整して実施する。これによって、図２（ｂ）に示す濃度分布でシリコンウエハ中に形成欠陥が形成される。
ヘリウムイオンをシリコンウエハに打ち込むと、シリコンウエハ中で以下の反応が起きる。
（反応１） Ｓｉｓ → Ｖ＋Ｓｉｉ
（反応２） Ｖ＋Ｖ → ＶＶ欠陥
（反応３） Ｓｉｉ＋Ｓｉｉ ｎ → Ｓｉｉ ｎ＋１
（反応４） Ｓｉｉ＋Ｃｓ → Ｃｉ
（反応５） Ｃｉ＋Ｏｉ → ＣｉＯｉ欠陥
（反応１）では、結晶格子中の格子点に存在するシリコン（Ｓｉｓ）がヘリウムイオンの打ち込みにより格子点から格子間位置にはじき出される。これによって、格子間シリコン（Ｓｉｉ）が生成されるとともに、シリコンがはじき出された後の格子点が空孔（Ｖ）となる。シリコンウエハ中で（反応１）が多発することによって、シリコンウエハ中に多数の格子間シリコン（Ｓｉｉ）と多数の空孔（Ｖ）が生成される。格子間位置のシリコン（Ｓｉｉ）と空孔（Ｖ）は、エネルギー状態が不安定であるので、（反応２）〜（反応５）が起こる。
（反応２）では、（反応１）によって生成された２つの空孔（Ｖ）が結晶格子内で所定の位置関係となり、安定した状態となる。すなわち、ＶＶ欠陥が形成される。
（反応３）では、（反応１）によって生成された格子間シリコン（Ｓｉｉ）が、シリコンウエハ中に存在している格子間シリコンのクラスタ（Ｓｉｉ ｎ）に取り込まれ、安定した状態となる。すなわち、格子間シリコンのクラスタ（Ｓｉｉ ｎ）に新たに１つの格子間シリコン（Ｓｉｉ）が加わって、より大きい格子間シリコンのクラスタ（Ｓｉｉ ｎ＋１）となる。
（反応４）では、結晶格子中の格子点に不純物として存在する炭素（Ｃｓ）と（反応１）で生成された格子間位置のシリコン（Ｓｉｉ）との位置が入れ替わる。これによって、格子間位置に存在する炭素（Ｃｉ）が生成される。格子間位置の炭素（Ｃｉ）は、エネルギー状態が不安定であるので、（反応５）が起こる。
（反応５）では、（反応４）で生成された格子間位置の炭素（Ｃｉ）と、結晶格子中の格子間位置に混合不純物として存在する酸素（Ｏｉ）とが所定の位置関係となり、安定した状態となる。すなわち、ＣｉＯｉ欠陥が形成される。
以上に説明したように、シリコンウエハにヘリウムイオンを打ち込むと、シリコンウエハ中にＶＶ欠陥とＣｉＯｉ欠陥が形成される。
（反応１） Ｓｉｓ → Ｖ＋Ｓｉｉ
（反応２） Ｖ＋Ｖ → ＶＶ欠陥
（反応３） Ｓｉｉ＋Ｓｉｉ ｎ → Ｓｉｉ ｎ＋１
（反応４） Ｓｉｉ＋Ｃｓ → Ｃｉ
（反応５） Ｃｉ＋Ｏｉ → ＣｉＯｉ欠陥
（反応１）では、結晶格子中の格子点に存在するシリコン（Ｓｉｓ）がヘリウムイオンの打ち込みにより格子点から格子間位置にはじき出される。これによって、格子間シリコン（Ｓｉｉ）が生成されるとともに、シリコンがはじき出された後の格子点が空孔（Ｖ）となる。シリコンウエハ中で（反応１）が多発することによって、シリコンウエハ中に多数の格子間シリコン（Ｓｉｉ）と多数の空孔（Ｖ）が生成される。格子間位置のシリコン（Ｓｉｉ）と空孔（Ｖ）は、エネルギー状態が不安定であるので、（反応２）〜（反応５）が起こる。
（反応２）では、（反応１）によって生成された２つの空孔（Ｖ）が結晶格子内で所定の位置関係となり、安定した状態となる。すなわち、ＶＶ欠陥が形成される。
（反応３）では、（反応１）によって生成された格子間シリコン（Ｓｉｉ）が、シリコンウエハ中に存在している格子間シリコンのクラスタ（Ｓｉｉ ｎ）に取り込まれ、安定した状態となる。すなわち、格子間シリコンのクラスタ（Ｓｉｉ ｎ）に新たに１つの格子間シリコン（Ｓｉｉ）が加わって、より大きい格子間シリコンのクラスタ（Ｓｉｉ ｎ＋１）となる。
（反応４）では、結晶格子中の格子点に不純物として存在する炭素（Ｃｓ）と（反応１）で生成された格子間位置のシリコン（Ｓｉｉ）との位置が入れ替わる。これによって、格子間位置に存在する炭素（Ｃｉ）が生成される。格子間位置の炭素（Ｃｉ）は、エネルギー状態が不安定であるので、（反応５）が起こる。
（反応５）では、（反応４）で生成された格子間位置の炭素（Ｃｉ）と、結晶格子中の格子間位置に混合不純物として存在する酸素（Ｏｉ）とが所定の位置関係となり、安定した状態となる。すなわち、ＣｉＯｉ欠陥が形成される。
以上に説明したように、シリコンウエハにヘリウムイオンを打ち込むと、シリコンウエハ中にＶＶ欠陥とＣｉＯｉ欠陥が形成される。
上記の反応式から分かるように、（反応１）及び（反応２）は、ヘリウムイオンを打ち込む量に応じて起こる。したがって、ＶＶ欠陥が形成される量は、ヘリウムイオンを打ち込む量によって調整することができる。
また、（反応１）によって生成された格子間シリコン（Ｓｉｉ）は、（反応３）によって格子間シリコンのクラスタ（Ｓｉｉ ｎ）に取り込まれるもとの、（反応４）及び（反応５）を引き起こすものがある。
上述したように、高濃度化フィールド２６内には、格子間シリコンのクラスタが多数、存在している。したがって、（反応３）は非常に起こりやすい。すなわち、（反応１）で生成された格子間シリコンの大部分は、（反応３）によって格子間シリコンのクラスタに取り込まれる。したがって、高濃度化フィールド２６では、（反応４）及び（反応５）が起こり難い。すなわち、高濃度化フィールド２６内では、ＣｉＯｉ欠陥が形成され難い。したがって、シリコンウエハ中に、ＣｉＯｉ欠陥があまり形成されることなく、多数のＶＶ欠陥が形成される。
なお、シリコンウエハにヘリウムイオンを打ち込むと、ＶＶ欠陥及びＣｉＯｉ欠陥が形成されると共に、エネルギー状態が不安定な種々の形成欠陥も形成される。
また、（反応１）によって生成された格子間シリコン（Ｓｉｉ）は、（反応３）によって格子間シリコンのクラスタ（Ｓｉｉ ｎ）に取り込まれるもとの、（反応４）及び（反応５）を引き起こすものがある。
上述したように、高濃度化フィールド２６内には、格子間シリコンのクラスタが多数、存在している。したがって、（反応３）は非常に起こりやすい。すなわち、（反応１）で生成された格子間シリコンの大部分は、（反応３）によって格子間シリコンのクラスタに取り込まれる。したがって、高濃度化フィールド２６では、（反応４）及び（反応５）が起こり難い。すなわち、高濃度化フィールド２６内では、ＣｉＯｉ欠陥が形成され難い。したがって、シリコンウエハ中に、ＣｉＯｉ欠陥があまり形成されることなく、多数のＶＶ欠陥が形成される。
なお、シリコンウエハにヘリウムイオンを打ち込むと、ＶＶ欠陥及びＣｉＯｉ欠陥が形成されると共に、エネルギー状態が不安定な種々の形成欠陥も形成される。
ステップＳ１４では、シリコンウエハを熱処理する。具体的には、シリコンウエハを４００℃の温度に約１時間保持する。この条件でシリコンウエハを熱処理すると、シリコンウエハ中に存在しているエネルギー状態が不安定な形成欠陥が消滅し、エネルギー状態が安定しているＶＶ欠陥がシリコンウエハ中に残る。すなわち、シリコンウエハ中の形成欠陥の大部分がＶＶ欠陥となる。
ステップＳ１６では、蒸着により、シリコンウエハの下面１２ｂにカソード電極２２を形成する。
ステップＳ１８では、シリコンウエハをダイシングによって複数に分割する。これによって複数のＰＮダイオード１０ａが製造される。
以上に説明したように、この製造方法では、シリコンイオンを打ち込むことにより、シリコンウエハに高濃度化フィールド２６を形成する。そして、ヘリウムイオンを打ち込むことにより、高濃度化フィールド２６内に形成欠陥を形成する。高濃度化フィールド２６では、格子間シリコンの集合体が多数、形成されているので、ＣｉＯｉ欠陥が形成され難い。したがって、形成欠陥の大部分がＶＶ欠陥となる。ＶＶ欠陥の量は、ヘリウムイオンを打ち込む量によって正確に制御することができる。したがって、シリコンウエハ中の炭素と酸素の濃度に左右されることなく、形成欠陥の量（ＶＶ欠陥とＣｉＯｉ欠陥の総量）を正確に制御することができる。すなわち、この製造方法によれば、製造するＰＮダイオード１０ａの逆電流回復時の特性を正確に制御することができ、製造するＰＮダイオード１０ａの逆電流回復時の特性のばらつきを少なくすることができる。
また、この製造方法によれば、ＣｉＯｉ欠陥をあまり形成することなく、ＶＶ欠陥を形成することができる。したがって、逆電流回復時の特性が適切な特性に調整されているとともに、ターンオフ時にアバランシェ降伏し難いＰＮダイオード１０ａを製造することができる。
また、この製造方法では、ステップＳ８の熱処理により、ステップＳ６で生成させた格子間シリコンを安定化させる。ステップＳ８の熱処理は、ステップＳ１４の熱処理よりも高温で実施される。したがって、ステップＳ１４の熱処理により、格子間シリコンの状態が変化することが抑制されている。したがって、この製造方法によれば、より正確にＰＮダイオード１０ａの逆電流回復時の特性を制御することができる。
また、ステップＳ８は、ステップＳ１４よりも前に実施される。したがって、ステップＳ１４の実施後に、ステップＳ１４よりも高温の熱処理が実行され、ステップＳ１４後にシリコンウエハに残っているＶＶ欠陥が消滅することが防止されている。
また、ステップＳ８は、ステップＳ１４よりも前に実施される。したがって、ステップＳ１４の実施後に、ステップＳ１４よりも高温の熱処理が実行され、ステップＳ１４後にシリコンウエハに残っているＶＶ欠陥が消滅することが防止されている。
なお、第１実施例の製造方法では、ｎ型ドリフト層１６の一部に高濃度化フィールド２６を形成したが、他の部分に高濃度化フィールドを形成してもよい。また、シリコンウエハの全体の格子間シリコンの濃度を上昇させてもよい。このような構成によっても、格子間シリコンの濃度が高い範囲に形成欠陥を形成することで、ＰＮダイオード１０ａの逆電流回復時の特性のばらつきを抑制することができる。
また、第1実施例の製造方法では、ステップＳ１４の熱処理の条件を調節することにより、シリコンウエハに残るＶＶ欠陥の量をさらに調節してもよい。このようにステップＳ１４を行うことにより、より正確にＶＶ欠陥の量を調節することができる。
（第２実施例）
次に、第２実施例のＰＮダイオード１０ｂ及びその製造方法について説明する。なお、ＰＮダイオード１０ｂの各部の説明においては、第１実施例のＰＮダイオード１０ａと同様の構成を有するものについては、同じ参照番号を用いて説明する。
次に、第２実施例のＰＮダイオード１０ｂ及びその製造方法について説明する。なお、ＰＮダイオード１０ｂの各部の説明においては、第１実施例のＰＮダイオード１０ａと同様の構成を有するものについては、同じ参照番号を用いて説明する。
第２実施例のＰＮダイオード１０ｂは、第１実施例のＰＮダイオード１０ａと略同じ構成である。但し、シリコン基板１２中の格子間シリコンの濃度分布がＰＮダイオード１０ａとは異なる。図５（ａ）は、第２実施例のＰＮダイオード１０ｂのシリコン基板１２中の厚み方向における格子間シリコンの濃度Ｎ３の分布を示している。図示するように、下面１２ｂ側の表面部分では、格子間シリコンの濃度が約１×１０１３ａｔｏｍｓ／ｃｍ３となっている。格子間シリコンの濃度は、下面１２ｂから上面１２ａに向かうにつれて増加しており、上面１２ａ側の表面部分では、格子間シリコンの濃度が約１×１０１４ａｔｏｍｓ／ｃｍ３となっている。
図５（ｂ）は、シリコン基板１２中の厚み方向における形成欠陥の濃度Ｎ４の分布を示している。図示するように、第２実施例のＰＮダイオード１０ｂのシリコン基板１２中にも、第１実施例のＰＮダイオード１０ａと同様の分布で形成欠陥が存在している。すなわち、結晶欠陥領域が、シリコン基板１２の上面１２ａ側の表面部分に形成されている。より詳細には、ｐｎ接合界面３０近傍のｎ型ドリフト層１６に多くの結晶欠陥が形成されている。ＰＮダイオード１０ｂに形成されている形成欠陥は、大部分がＶＶ欠陥であり、ＣｉＯｉ欠陥は非常に少ない。
以上に説明したように、第２実施例のＰＮダイオード１０ｂは、第１実施例のＰＮダイオード１０ａと略同じ特徴を有している。すなわち、格子間シリコンの濃度が高い範囲に形成欠陥が形成されており、形成欠陥の量は適切に調整されている。したがって、ＰＮダイオード１０ｂは、逆電流回復時の特性が適切な特性となっており、また、アバランシェ降伏し難い。
次に、ＰＮダイオード１０ｂの製造方法について説明する。第２実施例の製造方法でも、ｎ型シリコンからなるシリコンウエハからＰＮダイオード１０ｂを製造する。このシリコンウエハは、第１実施例と同様に、下面１２ｂ側の表面部分にｎ型拡散層１８が形成されており、上面１２ａおよび下面１２ｂは鏡面状に研磨されている。
但し、第１実施例とは異なり、このシリコンウエハには、格子間シリコンの濃度が下面１２ｂから上面１２ａに向かうにつれて増加する濃度プロファイルが形成されている。このシリコンウエハは、引き上げ速度を変化させながらシリコンのインゴットを成長させ、そのインゴットから切り出されることにより製造される。すなわち、速い引き上げ速度でインゴットを成長させると、格子間シリコンが少ないシリコン結晶が成長する。遅い引き上げ速度でインゴットを成長させると、格子間シリコンが多いシリコン結晶が成長する。したがって、引き上げ速度を変化させながらインゴットを成長させると、格子間シリコンの濃度が引き上げ方向における位置によって変化しているインゴットができる。このインゴットからシリコンウエハを切り出すことで、上記のシリコンウエハを製造することができる。このシリコンウエハ中の格子間シリコンの厚み方向における濃度プロファイルは、図５（ａ）に示すシリコン基板１２の濃度プロファイルと略同じとなっている。
但し、第１実施例とは異なり、このシリコンウエハには、格子間シリコンの濃度が下面１２ｂから上面１２ａに向かうにつれて増加する濃度プロファイルが形成されている。このシリコンウエハは、引き上げ速度を変化させながらシリコンのインゴットを成長させ、そのインゴットから切り出されることにより製造される。すなわち、速い引き上げ速度でインゴットを成長させると、格子間シリコンが少ないシリコン結晶が成長する。遅い引き上げ速度でインゴットを成長させると、格子間シリコンが多いシリコン結晶が成長する。したがって、引き上げ速度を変化させながらインゴットを成長させると、格子間シリコンの濃度が引き上げ方向における位置によって変化しているインゴットができる。このインゴットからシリコンウエハを切り出すことで、上記のシリコンウエハを製造することができる。このシリコンウエハ中の格子間シリコンの厚み方向における濃度プロファイルは、図５（ａ）に示すシリコン基板１２の濃度プロファイルと略同じとなっている。
ＰＮダイオード１０ｂは、図４に示す第１実施例の製造方法と略同様に製造される。すなわち、ステップＳ２、Ｓ４を実施することによって、シリコンウエハの上面１２ａ側の表面部分にｐ型拡散層１４を形成する。ＰＮダイオード１０ｂの製造工程では、ステップＳ６、Ｓ８は実施しない。したがって、ｐ型拡散層１４を形成したら、ステップＳ１０を実施することによってアノード電極２０を形成する。
アノード電極２０を形成したら、ステップＳ１２で、シリコンウエハ中にヘリウムイオンを打ち込む。すなわち、シリコンウエハの上面１２ａ側の表面部分で留まるエネルギーでシリコンウエハにヘリウムイオンを打ち込む。これによって、図５（ｂ）に示す分布でシリコンウエハ中に形成欠陥を形成する。上述したように、シリコンウエハの上面１２ａ側の表面部分は、格子間シリコンの濃度が高い。したがって、シリコンウエハ中にＣｉＯｉ欠陥が形成され難く、形成欠陥の大部分がＶＶ欠陥となる。すなわち、シリコンウエハ中に形成する形成欠陥の量を、正確に制御することができる。
ステップＳ１２を実施したら、ステップＳ１４の熱処理により、シリコンウエハ中の不安定な形成欠陥を除去する。次に、ステップＳ１６でカソード電極２２を形成し、ステップＳ１８でダイシングを実施する。これによって、複数のＰＮダイオード１０ｂが製造される。
以上に説明したように、この製造方法によっても、シリコンウエハ中に形成する形成欠陥の量を正確に制御することができる。したがって、製造するＰＮダイオード１０ｂの逆電流回復時の特性のばらつきを少なくすることができる。また、ターンオフ時にアバランシェ降伏し難いＰＮダイオード１０ｂを製造することができる。
（第３実施例）
次に、第３実施例のトレンチゲート電極を有するＩＧＢＴ５０ａについて説明する。図６は、ＩＧＢＴ５０ａの概略構成を示している。図示するように、ＩＧＢＴ５０ａは、シリコン基板５１と、エミッタ電極７０と、コレクタ電極７２と、により構成されている。コレクタ電極７２は、シリコン基板５１の下面５１ｂに形成されている。エミッタ電極７０は、シリコン基板５１の上面５１ａに形成されている。
シリコン基板５１は、主にシリコンからなっている。シリコン基板５１のコレクタ電極７２と接する領域には、ｐ型コレクタ層５２が形成されている。ｐ型コレクタ層５２は、コレクタ電極７２とオーミック接触している。ｐ型コレクタ層５２の上面側には、ｎ型ドリフト層５４が形成されている。ｎ型ドリフト層５４は、ｎ型不純物の濃度が高い第１ドリフト層（バッファ層）５４ａと、ｎ型不純物の濃度が低い第２ドリフト層５４ｂにより形成されている。第１ドリフト層５４ａは、ｐ型コレクタ層５２の上面側に形成されており、第２ドリフト層５４ｂは、その第１ドリフト層５４ａの上面側に形成されている。ｎ型ドリフト層５４の上面側には、ｐ型ボディ層５６が形成されている。ｐ型ボディ層５６の上面側には、ｎ型エミッタ領域５８とｐ型ボディコンタクト領域６０が形成されている。シリコン基板５１の上面５１ａには複数のトレンチが形成されている。各トレンチは、シリコン基板５１の上面５１ａからｎ型ドリフト層５４の上端に接する深さまで伸びている。各トレンチの壁面（側面、底面）には、ＳｉＯ２の絶縁膜が形成されている。各トレンチ内には、ゲート電極７４が形成されている。ｎ型エミッタ領域５８は、シリコン基板５１の上面５１ａ側の表面部分のうち、各トレンチ（トレンチの絶縁膜）と接する領域にそれぞれ形成されている。ｎ型エミッタ領域５８は、エミッタ電極７０とオーミック接触している。ｐ型ボディコンタクト領域６０は、シリコン基板５１の上面５１ａ側の表面部分のうち、ｎ型エミッタ領域５８が形成されていない領域に形成されている。ｐ型ボディコンタクト領域６０は、ｐ型ボディ層５６よりもｐ型不純物の濃度が高い。ｐ型ボディコンタクト領域６０は、エミッタ電極７０とオーミック接触している。
次に、第３実施例のトレンチゲート電極を有するＩＧＢＴ５０ａについて説明する。図６は、ＩＧＢＴ５０ａの概略構成を示している。図示するように、ＩＧＢＴ５０ａは、シリコン基板５１と、エミッタ電極７０と、コレクタ電極７２と、により構成されている。コレクタ電極７２は、シリコン基板５１の下面５１ｂに形成されている。エミッタ電極７０は、シリコン基板５１の上面５１ａに形成されている。
シリコン基板５１は、主にシリコンからなっている。シリコン基板５１のコレクタ電極７２と接する領域には、ｐ型コレクタ層５２が形成されている。ｐ型コレクタ層５２は、コレクタ電極７２とオーミック接触している。ｐ型コレクタ層５２の上面側には、ｎ型ドリフト層５４が形成されている。ｎ型ドリフト層５４は、ｎ型不純物の濃度が高い第１ドリフト層（バッファ層）５４ａと、ｎ型不純物の濃度が低い第２ドリフト層５４ｂにより形成されている。第１ドリフト層５４ａは、ｐ型コレクタ層５２の上面側に形成されており、第２ドリフト層５４ｂは、その第１ドリフト層５４ａの上面側に形成されている。ｎ型ドリフト層５４の上面側には、ｐ型ボディ層５６が形成されている。ｐ型ボディ層５６の上面側には、ｎ型エミッタ領域５８とｐ型ボディコンタクト領域６０が形成されている。シリコン基板５１の上面５１ａには複数のトレンチが形成されている。各トレンチは、シリコン基板５１の上面５１ａからｎ型ドリフト層５４の上端に接する深さまで伸びている。各トレンチの壁面（側面、底面）には、ＳｉＯ２の絶縁膜が形成されている。各トレンチ内には、ゲート電極７４が形成されている。ｎ型エミッタ領域５８は、シリコン基板５１の上面５１ａ側の表面部分のうち、各トレンチ（トレンチの絶縁膜）と接する領域にそれぞれ形成されている。ｎ型エミッタ領域５８は、エミッタ電極７０とオーミック接触している。ｐ型ボディコンタクト領域６０は、シリコン基板５１の上面５１ａ側の表面部分のうち、ｎ型エミッタ領域５８が形成されていない領域に形成されている。ｐ型ボディコンタクト領域６０は、ｐ型ボディ層５６よりもｐ型不純物の濃度が高い。ｐ型ボディコンタクト領域６０は、エミッタ電極７０とオーミック接触している。
シリコン基板５１中には、局所的に格子間シリコンの濃度が高くなっている高濃度化フィールド６６が形成されている。図７（ａ）は、シリコン基板５１の厚み方向（図６の矢印Ｖ２の方向）における格子間シリコンの濃度Ｎ５の分布を示している。図７（ａ）の横軸は、シリコン基板５１の厚み方向の位置（深さ）を示しており、原点はシリコン基板５１の上面５１ａの位置、横軸の右端はシリコン基板５１の下面５１ｂの位置を示している。また、図７（ａ）の位置Ａ４はｐ型コレクタ層５２とｎ型ドリフト層５４との界面５３の位置、位置Ａ５は第１ドリフト層５４ａと第２ドリフト層５４ｂとの界面５５の位置、位置Ａ６はｎ型ドリフト層５４とｐ型ボディ層５６との界面５７の位置を示している。
図示するように、位置Ａ７と位置Ａ８の間の領域の格子間シリコンの濃度は約１０１４ａｔｏｍｓ／ｃｍ３であり、その領域外よりも格子間シリコンの濃度が高くなっている。すなわち、位置Ａ２と位置Ａ３の間の領域が高濃度化フィールド２６となっている。高濃度化フィールド２６は界面５３近傍のｎ型ドリフト層５４内に形成されている。より詳細には、界面５５近傍の第１ドリフト層５４ａから界面５５近傍の第２ドリフト層５４ｂにわたって形成されている。
図示するように、位置Ａ７と位置Ａ８の間の領域の格子間シリコンの濃度は約１０１４ａｔｏｍｓ／ｃｍ３であり、その領域外よりも格子間シリコンの濃度が高くなっている。すなわち、位置Ａ２と位置Ａ３の間の領域が高濃度化フィールド２６となっている。高濃度化フィールド２６は界面５３近傍のｎ型ドリフト層５４内に形成されている。より詳細には、界面５５近傍の第１ドリフト層５４ａから界面５５近傍の第２ドリフト層５４ｂにわたって形成されている。
シリコン基板５１中には、ヘリウムイオンを打ち込むことにより形成された多数の形成欠陥が存在している。図７（ｂ）は、シリコン基板１２中の厚み方向（図６の矢印Ｖ２の方向）における形成欠陥の濃度Ｎ６の分布を示している。図示するように、形成欠陥はシリコン基板５１の下面５１ｂ側の表面部分に存在している。すなわち、結晶欠陥領域が、シリコン基板５１の下面５１ｂ側の表面部分に形成されている。また、形成欠陥の大部分が、高濃度化フィールド６６内に形成されている。結晶欠陥領域のうち最も結晶欠陥の濃度が高い領域も、高濃度化フィールド６６内に形成されている。シリコン基板５１中に存在している形成欠陥の大部分は、ＶＶ欠陥である。シリコン基板５１中に存在する形成欠陥の量は、適切な量に調整されている。
一般に、シリコン基板５１中に存在している形成欠陥の量は、ＩＧＢＴの特性に影響を与える。図８は、ＩＧＢＴ５０ａと同じ構造であり、形成欠陥の量が異なる２つのＩＧＢＴのターンオフ時の特性（電流Ｉ１の時間ｔに対する変化）を示している。より詳細には、エミッタ−コレクタ間に順方向に電圧を印加しておき、時刻ｔ１においてゲート電圧をＯＮからＯＦＦに切り替えたときの、エミッタ−コレクタ間を流れる電流Ｉ１の時間ｔに対する変化パターンを示している。図８のグラフＣ４は、存在している形成欠陥の量が多いＩＧＢＴの特性を示しており、グラフＣ５は存在している形成欠陥の量が少ないＩＧＢＴの特性を示している。上述したように、形成欠陥はキャリアの再結合中心として作用する。したがって、形成欠陥の量が多いと、ＩＧＢＴのターンオフ時にシリコン基板５１中に残っているキャリアが再結合により消滅しやすい。すなわち、形成欠陥の量が多いと、グラフＣ４に示すように、ＩＧＢＴのターンオフ時間（電流が０になるまでの時間）が短くなる。しかしながら、形成欠陥の量が多すぎると、ＯＮ抵抗が高くなり、ＯＮ時の損失が増えるという問題がある。一方、形成欠陥の量が少ないと、ターンオフ時間が長くなってしまう。したがって、シリコン基板５１中に存在する形成欠陥の量は、適切な量に調節されていることが好ましい。
本実施例のＩＧＢＴ５０ａでは、製造時に、下面５１ｂ側の表面部分に形成する形成欠陥の量が適切な量に調節されている。したがって、ターンオフ時の特性が適切な特性となっている。
また、上述したように、ＣｉＯｉ欠陥は、ホールをトラップする性質を有する。ＩＧＢＴのｎ型ドリフト層５４中にＣｉＯｉ欠陥が形成されていると、ｎ型ドリフト層５４中のホールの濃度が高くなる。すると、ＩＧＢＴがターンオフするときに、空乏層がｎ型ドリフト層５４とｐ型ボディ層５６の界面からｎ型ドリフト層５４中に広がることが、ｎ型ドリフト層５４中のホールにより抑制される。したがって、ｎ型ドリフト層５４とｐ型ボディ層５６の界面に高い電界が発生し、アバランシェ降伏しやすい。
本実施例のＩＧＢＴ５０ａでは、高濃度化フィールド６６内の形成欠陥は大部分がＶＶ欠陥であり、ＣｉＯｉ欠陥が非常に少ない。したがって、ＩＧＢＴ５０ａは、アバランシェ降伏し難い。
本実施例のＩＧＢＴ５０ａでは、高濃度化フィールド６６内の形成欠陥は大部分がＶＶ欠陥であり、ＣｉＯｉ欠陥が非常に少ない。したがって、ＩＧＢＴ５０ａは、アバランシェ降伏し難い。
図９は、ＩＧＢＴ５０ａを製造するときのフローチャートを示している。ＩＧＢＴ５０ａは、ｎ型シリコンからなるシリコンウエハから製造される。シリコンウエハの上面５１ａおよび下面５１ｂは鏡面状に研磨されており、これによってシリコンウエハの厚さはシリコン基板５１と略同じ厚さとされている。また、シリコンウエハ中には、炭素及び酸素が存在している。シリコンウエハ中の炭素及び酸素の濃度は、シリコンウエハにより大きく異なる。
ステップＳ２２では、シリコンウエハの上面５１ａ側の各半導体領域（ｐ型ボディ層５６、ｎ型エミッタ領域５８、ｐ型ボディコンタクト領域６０）を形成するために、シリコンウエハの上面５１ａからリン及びボロンのドーパント不純物を注入する。このドーパント不純物注入工程は、シリコンウエハ上にレジストマスク等を形成することによって、注入する領域を選択して行う。また、注入深さを調整し、各領域に対応する深さにドーパント不純物を注入する。これにより、ｐ型ボディ層５６、ｎ型エミッタ領域５８、ｐ型ボディコンタクト領域６０のそれぞれに対応する領域にドーパント不純物を注入する。
ステップＳ２４では、シリコンウエハを熱処理し、ステップＳ２２で注入したリン及びボロンを拡散、活性化させる。これによって、図６に示すように、シリコンウエハにｐ型ボディ層５６、ｎ型エミッタ領域５８、ｐ型ボディコンタクト領域６０が形成される。
ステップＳ２６では、シリコンウエハの上面５１ａにトレンチを形成する。そして、トレンチの壁面に絶縁膜を形成し、トレンチ内にゲート電極７４を形成する。トレンチ、絶縁膜及びゲート電極７４は、公知の技術を用いて形成することができるが、ここではその詳細についての説明を省略する。
ステップＳ２８では、蒸着により、シリコンウエハの上面５１ａにエミッタ電極７０を形成する。
ステップＳ３０では、シリコンウエハの下面５１ｂ側から、注入深さを調整してリンを注入する。これによって、第１ドリフト層５４ａに対応する領域に、リンが注入される。
ステップＳ３２では、シリコンウエハの下面５１ｂ側から、注入深さを調整してボロンを注入する。これによって、ｐ型コレクタ層５２に対応する領域に、ボロンが注入される。
ステップＳ３２では、シリコンウエハの下面５１ｂ側から、注入深さを調整してボロンを注入する。これによって、ｐ型コレクタ層５２に対応する領域に、ボロンが注入される。
ステップＳ３４では、シリコンウエハに下面５１ｂ側からシリコンイオンを打ち込む。このとき、打ち込むシリコンイオンが高濃度化フィールド６６に対応する範囲に留まるエネルギーでシリコンイオンを打ち込む。これによって、その範囲のシリコンの濃度が上昇し、その範囲に多数の格子間シリコンが生成される。
ステップＳ３６では、レーザアニール装置により、シリコンウエハの下面５１ｂ側の表面部分を局所的に加熱する。これによって、ステップＳ３０、Ｓ３２で注入したリン及びボロンが拡散、活性化する。すなわち、図６に示すように、シリコンウエハにｐ型コレクタ層５２、第１ドリフト層５４ａが形成される。また、第１ドリフト層５４ａとｐ型ボディ層５６の間の領域が、第２ドリフト層５４ｂとなる。
また、ステップＳ３６の熱処理を実施すると、ステップＳ３４で生成された格子間シリコンが拡散し、格子間シリコンのクラスタが分散して存在する状態となる。これによって、格子間シリコンがより安定した状態となる。格子間シリコンが拡散した範囲は、高濃度化フィールド６６となる。図６に示すように、高濃度化フィールド６６は、界面５５近傍のｎ型ドリフト層５４に形成される。
また、ステップＳ３６の熱処理を実施すると、ステップＳ３４で生成された格子間シリコンが拡散し、格子間シリコンのクラスタが分散して存在する状態となる。これによって、格子間シリコンがより安定した状態となる。格子間シリコンが拡散した範囲は、高濃度化フィールド６６となる。図６に示すように、高濃度化フィールド６６は、界面５５近傍のｎ型ドリフト層５４に形成される。
ステップＳ３８では、下面５１ｂ側からシリコンウエハにヘリウムイオンを打ち込むことにより、シリコンウエハ中に結晶欠陥を形成する。このとき、ヘリウムイオンを打ち込むエネルギーを調整することにより、高濃度化フィールド６６内に多くの形成欠陥を形成する。これによって、図７（ｂ）に示す分布で、シリコンウエハ中に形成欠陥が形成される。上述したように、高濃度化フィールド６６は格子間シリコンの濃度が高いので、ＣｉＯｉ欠陥をあまり形成することなく、ＶＶ欠陥を形成することができる。
ステップＳ４０では、シリコンウエハを熱処理する。具体的には、シリコンウエハを４００℃の温度に約１時間保持する。この条件でシリコンウエハを熱処理すると、シリコンウエハ中に存在しているエネルギー状態が不安定な形成欠陥が消滅し、エネルギー状態が安定しているＶＶ欠陥がシリコンウエハ中に残る。すなわち、シリコンウエハ中の形成欠陥の大部分がＶＶ欠陥となる。
ステップＳ４２では、蒸着により、シリコンウエハの下面５１ｂにコレクタ電極７２を形成する。
ステップＳ４４では、シリコンウエハをダイシングする。これにより複数のＩＧＢＴ５０ａが製造される。
以上に説明したように、第３実施例の製造方法によると、シリコン結晶中にＣｉＯｉ欠陥が形成されることを抑制しながら、ＶＶ欠陥を形成することができる。したがって、製造するＩＧＢＴ５０ａの特性を正確に制御することができる。また、アバランシェ降伏し難いＩＧＢＴ５０ａを製造することができる。
（第４実施例）
次に、第４実施例のＩＧＢＴ５０ｂ及びその製造方法について説明する。なお、ＩＧＢＴ５０ｂの各部の説明においては、第３実施例のＩＧＢＴ５０ａと同様の構成を有するものについては、同じ参照番号を用いて説明する。
次に、第４実施例のＩＧＢＴ５０ｂ及びその製造方法について説明する。なお、ＩＧＢＴ５０ｂの各部の説明においては、第３実施例のＩＧＢＴ５０ａと同様の構成を有するものについては、同じ参照番号を用いて説明する。
第４実施例のＩＧＢＴ５０ｂは、第３実施例のＩＧＢＴ５０ａと略同じ構成である。但し、シリコン基板５１中の格子間シリコンの濃度分布がＩＧＢＴ５０ａとは異なる。図１０（ａ）は、第４実施例のＩＧＢＴ５０ｂのシリコン基板５１中の厚み方向における格子間シリコンの濃度Ｎ７の分布を示している。図示するように、上面５１ａ側の表面部分では、格子間シリコンの濃度が約１×１０１３ａｔｏｍｓ／ｃｍ３となっている。格子間シリコンの濃度は、上面５１ａから下面５１ｂに向かうにつれて増加しており、下面５１ｂ側の表面部分では、格子間シリコンの濃度が約１×１０１４ａｔｏｍｓ／ｃｍ３となっている。
図１０（ｂ）は、シリコン基板１２中の厚み方向における形成欠陥の濃度Ｎ８の分布を示している。図示するように、第４実施例のＩＧＢＴ５０ｂのシリコン基板５１中にも、第３実施例のＩＧＢＴ５０ａと略同様の分布で形成欠陥が存在している。すなわち、結晶欠陥領域が、シリコン基板５１の下面５１ｂ側の表面部分に形成されている。また、結晶欠陥の大部分が、界面５３近傍のｎ型ドリフト層５４に形成されている。結晶欠陥領域のうち最も結晶欠陥の濃度が高い領域は、第１ドリフト層５４ａに形成されている。ＩＧＢＴ５０ｂに形成されている形成欠陥は、大部分がＶＶ欠陥であり、ＣｉＯｉ欠陥は非常に少ない。シリコン基板５１中に存在する形成欠陥の量は、適切な量に調整されている。
以上に説明したように、第４実施例のＩＧＢＴ５０ｂは、第３実施例のＩＧＢＴ５０ａと略同じ特徴を有している。すなわち、格子間シリコンの濃度が高い範囲に形成欠陥が形成されており、形成欠陥の量は適切に調整されている。したがって、ＩＧＢＴ５０ｂは、逆電流回復時の特性が適切な特性となっており、また、アバランシェ降伏し難い。
次に、ＩＧＢＴ５０ｂの製造方法について説明する。第４実施例の製造方法でも、ｎ型シリコンからなるシリコンウエハからＰＮダイオード１０ｂを製造する。このシリコンウエハは、第３実施例と同様に、上面５１ａおよび下面５１ｂが鏡面状に研磨されている。
但し、第３実施例とは異なり、このシリコンウエハには、格子間シリコンの濃度が上面５１ａから下面５１ｂに向かうにつれて増加する濃度プロファイルが形成されている。このシリコンウエハ中の格子間シリコンの厚み方向における濃度プロファイルは、図１０（ａ）に示すシリコン基板５１の濃度プロファイルと略同じとなっている。
但し、第３実施例とは異なり、このシリコンウエハには、格子間シリコンの濃度が上面５１ａから下面５１ｂに向かうにつれて増加する濃度プロファイルが形成されている。このシリコンウエハ中の格子間シリコンの厚み方向における濃度プロファイルは、図１０（ａ）に示すシリコン基板５１の濃度プロファイルと略同じとなっている。
ＩＧＢＴ５０ｂは、図９に示す第３実施例の製造方法と略同様に製造される。すなわち、ステップＳ２２、Ｓ２４を実施することによって、ｐ型ボディ層５６、ｎ型エミッタ領域５８、ｐ型ボディコンタクト領域６０を形成する。次に、トレンチ、絶縁膜、ゲート電極７４を形成し（ステップＳ２６）、エミッタ電極７０を形成する（ステップＳ２８）。エミッタ電極７０を形成したら、第１ドリフト層５４ａに対応する領域にリンを注入する（ステップＳ３０）。リンを注入したら、ｐ型コレクタ層５２に対応する領域にボロンを注入する（ステップＳ３２）。第４実施例の製造方法では、ステップ３４は実施しない。したがって、次に、ステップＳ３６を実施する。ステップＳ３６では、シリコンウエハの下面５１ｂ側の表面部分が熱処理されることにより、ステップＳ３０、Ｓ３２で注入されたリンおよびボロンが拡散、活性化する。これによって、ｐ型コレクタ層５２、第１ドリフト層５４ａおよび第２ドリフト層５４ｂが形成される。
ステップＳ３８では、シリコンウエハ中にヘリウムイオンを打ち込む。すなわち、シリコンウエハの下面５１ｂ側から、その表面部分で留まるエネルギーでシリコンウエハにヘリウムイオンを打ち込む。これによって、図１０（ｂ）に示す分布でシリコンウエハ中に形成欠陥を形成する。上述したように、シリコンウエハの下面５１ｂ側の表面部分は、格子間シリコンの濃度が高い。したがって、ＣｉＯｉ欠陥をあまり形成することなく、ＶＶ欠陥を形成することができる。シリコンウエハ中に形成する形成欠陥の量は、適切な量に調節される。ステップＳ３８を実施したら、ステップＳ４０の熱処理により、シリコンウエハ中の不安定な形成欠陥を除去する。次に、ステップＳ４２でコレクタ電極７２を形成し、ステップＳ４４でダイシングを実施する。これによって、複数のＰＮダイオード１０ｂが製造される。
以上に説明したように、第４実施例の製造方法によっても、シリコン結晶中にＣｉＯｉ欠陥が形成されることを抑制しながら、ＶＶ欠陥を形成することができる。したがって、製造するＩＧＢＴ５０ｂの特性を正確に制御することができる。また、アバランシェ降伏し難いＩＧＢＴ５０ｂを製造することができる。
なお、第１〜第４実施例では、ＰＮダイオード及びＩＧＢＴの製造方法について説明したが、本発明の製造方法によって他の半導体装置を製造することもできる。例えば、ＮＰＮ型またはＰＮＰ型のバイポーラトランジスタ、サイリスタ等、種々のバイポーラ動作する半導体装置を製造することができる。
また、上述した第１〜第４実施例の製造方法では、ヘリウムイオンを打ち込むことによって形成欠陥を形成したが、他の荷電粒子を打ち込むことによって形成欠陥を形成してもよい。例えば、電子、プロトン等、種々の荷電粒子を打ち込むことによっても形成欠陥を形成することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ａ：ＰＮダイオード
１０ｂ：ＰＮダイオード
１２：シリコン基板
１２ａ：上面
１２ｂ：下面
１４：ｐ型拡散層
１６：ｎ型ドリフト層
１８：ｎ型拡散層
２０：アノード電極
２２：カソード電極
２６：高濃度化フィールド
３０：ｐｎ接合界面
５０ａ：ＩＧＢＴ
５０ｂ：ＩＧＢＴ
５１：シリコン基板
５１ａ：上面
５１ｂ：下面
５２：ｐ型コレクタ層
５４：ｎ型ドリフト層
５４ａ：第１ドリフト層
５４ｂ：第２ドリフト層
５６：ｐ型ボディ層
５８：ｎ型エミッタ領域
６０：ｐ型ボディコンタクト領域
６６：高濃度化フィールド
７０：エミッタ電極
７２：コレクタ電極
７４：ゲート電極
１０ｂ：ＰＮダイオード
１２：シリコン基板
１２ａ：上面
１２ｂ：下面
１４：ｐ型拡散層
１６：ｎ型ドリフト層
１８：ｎ型拡散層
２０：アノード電極
２２：カソード電極
２６：高濃度化フィールド
３０：ｐｎ接合界面
５０ａ：ＩＧＢＴ
５０ｂ：ＩＧＢＴ
５１：シリコン基板
５１ａ：上面
５１ｂ：下面
５２：ｐ型コレクタ層
５４：ｎ型ドリフト層
５４ａ：第１ドリフト層
５４ｂ：第２ドリフト層
５６：ｐ型ボディ層
５８：ｎ型エミッタ領域
６０：ｐ型ボディコンタクト領域
６６：高濃度化フィールド
７０：エミッタ電極
７２：コレクタ電極
７４：ゲート電極
Claims (6)
- 所定範囲に結晶欠陥を形成した結晶欠陥領域を備えている半導体装置を製造する方法であって、
シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーでシリコンイオンを打ち込むことによって前記所定範囲に格子間シリコンを生成させる格子間シリコン生成工程と、
シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーで荷電粒子を打ち込むことによって前記所定範囲に結晶欠陥を形成する結晶欠陥形成工程
を備えている半導体装置の製造方法。 - インゴット製造時に引き上げ速度を変化させながら結晶成長させることによって、格子間シリコンの濃度が一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルが形成されたシリコン基板を使用して、結晶欠陥を形成した結晶欠陥領域を備えている半導体装置を製造する方法であって、
前記シリコン基板の格子間シリコンの濃度が高い方の表面からその表面部分に留まるエネルギーで荷電粒子を打ち込むことによってその表面部分に結晶欠陥を形成する結晶欠陥形成工程を備えている半導体装置の製造方法。 - 所定範囲に結晶欠陥を形成した結晶欠陥領域を備えているＰＮダイオードを製造する方法であって、
シリコン基板にドーパント不純物を導入して、前記所定範囲内にｐｎ接合を形成するｐｎ接合形成工程と、
シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーでシリコンイオンを打ち込むことによって前記所定範囲に格子間シリコンを生成させる格子間シリコン生成工程と、
格子間シリコン生成工程を実施したシリコン基板の表面から前記所定範囲に打ち込まれるエネルギーで荷電粒子を打ち込むことによって前記所定範囲に結晶欠陥を形成する結晶欠陥形成工程
を備えているＰＮダイオードの製造方法。 - インゴット製造時に引き上げ速度を変化させながら結晶成長させることによって、格子間シリコンの濃度が一方の表面から他方の表面に向かうにつれて増加する濃度プロファイルが形成されたシリコン基板を使用して、結晶欠陥を形成した結晶欠陥領域を備えているＰＮダイオードを製造する方法であって、
前記シリコン基板にドーパント不純物を導入して、前記シリコン基板の格子間シリコンの濃度が高い方の表面部分にｐｎ接合を形成するｐｎ接合導入工程と、
前記シリコン基板の格子間シリコンの濃度が高い方の表面からその表面部分に留まるエネルギーで荷電粒子を打ち込むことによってその表面部分に結晶欠陥を形成する結晶欠陥形成工程を備えているＰＮダイオードの製造方法。 - 所定範囲に結晶欠陥を形成した結晶欠陥領域を備えているＩＧＢＴを製造する方法であって、
シリコン基板の上面側からドーパント不純物を導入してボディ領域とエミッタ領域を形成する上面側導入工程と、
前記シリコン基板の下面側からドーパント不純物を導入してコレクタ領域を形成することによって、下面側の表面部分にコレクタ領域とドリフト領域の界面を形成する下面側導入工程と、
シリコン基板の表面から前記所定範囲に打ち込まれるエネルギーでシリコンイオンを打ち込むことによって前記所定範囲に格子間シリコンを生成させる格子間シリコン生成工程と、
格子間シリコン生成工程を実施したシリコン基板の表面から前記所定範囲に打ち込まれるエネルギーで荷電粒子を打ち込むことによって前記所定範囲に結晶欠陥を形成する結晶欠陥形成工程
を備えているＩＧＢＴの製造方法。 - インゴット製造時に引き上げ速度を変化させながら結晶成長させることによって、格子間シリコンの濃度が上面から下面に向かうにつれて増加する濃度プロファイルが形成されたシリコン基板を使用して、結晶欠陥を形成した結晶欠陥領域を備えているＩＧＢＴを製造する方法であって、
前記シリコン基板の上面側からドーパント不純物を導入してボディ領域とエミッタ領域を形成する上面側導入工程と、
前記シリコン基板の下面側からドーパント不純物を導入してコレクタ領域を形成することによって、下面側の表面部分にコレクタ領域とドリフト領域の界面を形成する下面側導入工程と、
前記シリコン基板の下面側からその表面部分に留まるエネルギーで荷電粒子を打ち込むことによってその表面部分に結晶欠陥を形成する結晶欠陥形成工程を備えているＩＧＢＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007002675A JP5127235B2 (ja) | 2007-01-10 | 2007-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007002675A JP5127235B2 (ja) | 2007-01-10 | 2007-01-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008171952A JP2008171952A (ja) | 2008-07-24 |
| JP5127235B2 true JP5127235B2 (ja) | 2013-01-23 |
Family
ID=39699784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007002675A Active JP5127235B2 (ja) | 2007-01-10 | 2007-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5127235B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2720254B1 (en) * | 2011-06-08 | 2019-04-24 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for producing same |
| WO2013176037A1 (ja) * | 2012-05-22 | 2013-11-28 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6135666B2 (ja) | 2012-05-31 | 2017-05-31 | 富士電機株式会社 | 半導体装置の製造方法 |
| DE102014116666B4 (de) * | 2014-11-14 | 2022-04-21 | Infineon Technologies Ag | Ein Verfahren zum Bilden eines Halbleiterbauelements |
| JP6398861B2 (ja) * | 2015-05-12 | 2018-10-03 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08102545A (ja) * | 1994-09-30 | 1996-04-16 | Meidensha Corp | 半導体素子のライフタイム制御方法 |
| JPH09237904A (ja) * | 1996-02-29 | 1997-09-09 | Hitachi Ltd | 半導体装置及びその製造方法 |
| DE19640311B4 (de) * | 1996-09-30 | 2005-12-29 | Eupec Gmbh & Co. Kg | Halbleiterbauelement mit Lateralwiderstand und Verfahren zu dessen Herstellung |
| JP3460551B2 (ja) * | 1997-11-11 | 2003-10-27 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
| JP2000223720A (ja) * | 1999-01-29 | 2000-08-11 | Meidensha Corp | 半導体素子およびライフタイム制御方法 |
-
2007
- 2007-01-10 JP JP2007002675A patent/JP5127235B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008171952A (ja) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008177296A (ja) | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 | |
| US8361893B2 (en) | Semiconductor device and substrate with chalcogen doped region | |
| US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5328930B2 (ja) | 電流シフト領域を有する半導体デバイスおよび関連方法 | |
| JP5236279B2 (ja) | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ | |
| JP5411422B2 (ja) | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 | |
| US10607839B2 (en) | Method of reducing an impurity concentration in a semiconductor body | |
| JP6406452B2 (ja) | 半導体装置及びその製造方法 | |
| JP5282818B2 (ja) | ダイオードの製造方法、及び、ダイオード | |
| US9905655B2 (en) | Method for reducing bipolar degradation in an SIC semiconductor device and semiconductor device | |
| JP5127235B2 (ja) | 半導体装置の製造方法 | |
| US20150311325A1 (en) | Igbt structure on sic for high performance | |
| US9590047B2 (en) | SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer | |
| US10079281B2 (en) | Semiconductor devices and methods for forming a semiconductor device | |
| JP6961088B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5473398B2 (ja) | 半導体装置およびその製造方法 | |
| JP2019067982A (ja) | 炭化珪素半導体装置 | |
| JP2007251003A (ja) | 半導体デバイス及びその製造方法 | |
| CN114447098A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP6639739B2 (ja) | 半導体装置 | |
| CN108231886B (zh) | 制造半导体器件的方法以及半导体器件 | |
| JP2006005178A (ja) | 半導体装置 | |
| JP2008153454A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2011100890A (ja) | ＳｉＣ結晶成長層の製造方法およびバイポーラ型半導体素子 | |
| US8809904B2 (en) | Electronic device structure with a semiconductor ledge layer for surface passivation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5127235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |