JP5127088B2 - 制御システム - Google Patents
制御システム Download PDFInfo
- Publication number
- JP5127088B2 JP5127088B2 JP2000046410A JP2000046410A JP5127088B2 JP 5127088 B2 JP5127088 B2 JP 5127088B2 JP 2000046410 A JP2000046410 A JP 2000046410A JP 2000046410 A JP2000046410 A JP 2000046410A JP 5127088 B2 JP5127088 B2 JP 5127088B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- control unit
- command
- signal
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の属する技術分野】
この発明は、主制御部、およびそれぞれにセンサ、アクチュエータが接続された複数のユニット制御部からなる制御システムに関する。
【0002】
【従来の技術】
従来、媒体、たとえば紙葉類を搬送する媒体搬送装置は、媒体の位置や状態等を検知するために多数のセンサ(例えば、光学センサ等)や、媒体の分離、移動等のための多数のアクチュエータが装備されている。従って、上記アクチュエータ類やセンサの信号をCPUにいかに伝達するかが重要な問題となる。
【0003】
最も簡単な方法として、全てのセンサ、アクチュエータの信号線を単純に主制御部の基板に接続する例がある。また、特公昭62−31393号公報や特公平4−53359号公報に見られるように、信号集線を行う例がある。
【0004】
より詳細に説明すると、上記特公昭62−31393号公報の例では、各センサの信号レベルを閾値いわゆるスレッショルドレベルとの比較により2値化して明/暗を表わす信号を得、それを伝送するようにしている。特公平4−53359号公報の例では、各センサの信号レベルをデジタル値(多値データ)に変換し、それをシリアル伝送するようにしている。
【0005】
また、上記アクチュエータは、連続してONすると、コイルの焼損や機械の破壊に到る場合が有る。故に、一定時間以上ONし続けないように制御することが必要である。かかる点に鑑みて、CPUのプログラムによって時間を計測し、所定の時間が経過すると出力をOFFするといった制御が行われている。
【0006】
また、機構部は、一般的に、停止状態から動作を開始する際には、定常動作中よりも大きな力を要する。そこで、動作開始時のみ大電流を流して力を強め、動作完了後の保持状態では、電流を少なく消費電力及びアクチュエータの発熱を抑制するといった制御も行われている。
【0007】
【発明が解決しようとする課題】
しかしながら、全てのセンサの信号線を主制御部の基板に接続する方法では、各センサから基板までの信号線の引き回し距離が長くなり、コストの上昇を招いたり、信号線数によっては実装が困難な場合がある。また、アナログ信号の伝送部分が長くなるため、ノイズの影響を受け易いという問題がある。
【0008】
特公昭62−31393号公報のように2値化信号を伝送するものでは、部品の寿命、周囲温度の影響、埃の付着、部品取付け精度のばらつきなどにより、センサの信号レベルが徐々に低下して適正な2値化処理ができなくなるという問題がある。この経時的なレベル低下を補償するために、従来、係員が定期的に各センサの信号レベルを測定してその測定結果に合せてライスレベルを調整することが行われているが、これは係員にとって大きな負担である。
【0009】
特公平4−53359号公報のように、各センサの信号レベルをデジタル値(多値データ)に変換してシリアル伝送するものでは、センサごとのデータ伝送量が多くなり、ひいてはセンサごとの伝送間隔が長くなって結果的に各センサによる監視精度が低下してしまう。センサ接続数が制限されてしまうこともある。
【0010】
一方、上記従来技術は、センサの信号線のみを集積した例であり、アクチュエータ類の制御には別の線を必要とする為、シリアル回線が多くなり、不経済であるという問題点が有った。
【0011】
以下、この問題点について詳述する。
【0012】
第1に、全ての信号線を主制御部に接続する場合には、信号線の平均長が非常に長くなり、不経済であり、実装も困難となる(ワイヤ量過多)。さらに、センサの信号線はアナログ部分が長いため、ノイズの影響を受け易い。
【0013】
第2に、センサの信号線のみを集線する場合には、以下の問題が生じる。
【0014】
即ち、センサレベルをそのまま伝送する場合には、その通信量が多くなってしまう。さらに、2値化(ON/OFF)して伝送する場合、又はセンサ出力が2値である場合には、CPUはセンサの出力レベルを知ることが出来ないため、明/暗の閾値設定が自動化できず、更には明状態でのセンサ出力低下に対する許容度合いが小さいといった問題が発生する。また、センサ回路の制御用ラインと別にアクチュエータ制御用ラインが必要となり、不経済である。
【0015】
つまり、上記特公昭62−31393号公報により開示された技術では、ON/OFF状態のみを検出し、伝送するため、ON状態でのアナログレベルをCPUが知ることが不可能であり、従って、ON/OFFの閾値は変更不可能か、又は変更可能であっても、センサレベルの測定を全く別系の測定器等で行い、結果の処理から導かれた閾値を手動で設定する必要があった。
【0016】
また、上記特公平4−53359号公報により開示された技術は、アナログレベルのデジタル変換値をそのまま伝送するというもので、データ回線上のデータ量が多くなり、同じデータ伝送速度では接続可能なセンサ数を少なくするか、又は伝送間隔を長くする、つまり監視の時間精度を落とす必要があるといった問題があった。また、集積されているのはセンサ情報の伝送ラインのみであり、制御装置は通常モータやソレノイドの制御も行なうため、アクチュエータ類の動作を指示するためのコマンドをCPUから伝送するライン、及び制御結果や状態をCPUに伝送するラインを別途設ける必要があり、不経済であるといった問題もあった。
【0017】
一方、上記従来技術のように、コイルの焼損や機械の破壊を、CPUのプログラムで保護する方法では、当該CPUの処理負荷が大きいばかりでなく、プログラムの不具合等によってCPUが暴走した場合には、保護機能が働かず、その結果、焼損や破壊が起きるといった問題が生じていた。
【0018】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、以下の通りである。
【0019】
即ち、第1に、センサの信号線の引き回し距離を長くする必要なく、センサによる監視精度の低下やセンサ接続数の制限を生じることもなく、センサで捕らえた情報を主制御部に的確に伝えることができ、しかもセンサ信号の経時的なレベル低下を自動的に補償することができる信頼性に優れた制御システムを提供することにある。
【0020】
第2に、CPUを有する主制御部と、ユニットの機構を直接制御するユニット制御部をシリアル回線で接続したシステムにおいて、センサ監視機能とアクチュエータ制御機能とでシリアル回線を共有することで、シリアル回線を削減する制御システムを提供することにある。
【0021】
第3に、出力ポートの出力をONした後、一定時間の後に自動的にOFFすることで、CPUの負荷の軽減し、CPU動作異常時の安全性向上を実現する制御システムを提供することにある。
【0022】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の態様では、主制御部と、複数のセンサが接続され、ユニットの機構を直接制御する前記主制御部とは異なる1つ又は複数のユニット制御部からなる制御システムにおいて、前記ユニット制御部に設けられ、前記各センサの信号レベルを順次選択する選択手段と、前記ユニット制御部に設けられ、前記各センサの信号レベルと予め保持されているスレッショルドレベルとを比較し、比較結果として、各センサのオン/オフ信号を保持する比較制御手段と、前記ユニット制御部に設けられ、前記比較制御手段に保持されている比較結果をシリアル信号に変換して前記主制御部に伝送する制御手段と、前記主制御部に設けられ、前記ユニット制御部から伝送される比較結果を認識する認識手段と、前記主制御部に設けられ、前記ユニット制御部に保持されているスレッショルドレベルを変更するコマンドをシリアル信号に変換して前記ユニット制御部に伝送するコマンド伝送手段と、前記ユニット制御部に設けられ、前記主制御部から伝送されたコマンドに基づいて動作し、前記ユニット制御部の比較制御手段で保持されているスレッショルドレベルを変更するスライスレベル変更手段と、を具備したことを特徴とする制御システムが提供される。
本発明の第2の態様では、主制御部と、それぞれに複数のセンサが接続され、ユニットの機構を直接制御する前記主制御部とは異なる1つ又は複数のユニット制御部からなる制御システムにおいて、前記ユニット制御部に設けられ、前記各センサの信号を順次選択する選択手段と、前記ユニット制御部に設けられ、前記選択手段で選択された各センサ信号のレベルをデジタルデータに変換するA/D変換手段と、前記ユニット制御部に設けられ、前記A/D変換手段の出力データと予め保持されている各センサに対応するそれぞれの複数のスレッショルドレベルとを比較し、比較結果として、各センサのオン/オフ信号を保持する比較制御手段と、前記主制御部に設けられ、前記ユニット制御部を順次に指定する指定手段と、前記ユニット制御部に設けられ、前記指定手段により当該ユニット制御部が指定されているときに、前記比較制御手段に保持されている各比較結果をシリアル信号に変換して前記主制御部に伝送する制御手段と、前記主制御部に設けられ、前記ユニット制御部から伝送される各比較結果をパラレル変換して保持し認識する認識手段と、前記主制御部に設けられ、前記ユニット制御部に保持されているスレッショルドレベルを変更するコマンドをシリアル信号に変換して前記ユニット制御部に伝送するコマンド伝送手段と、前記ユニット制御部に設けられ、前記主制御部から伝送されたコマンドに基づいて動作し、前記ユニット制御部の比較制御手段で保持されているスレッショルドレベルを変更するスライスレベル変更手段と、を具備したことを特徴とする制御システムが提供される。
【0026】
【発明の実施の形態】
以下、この発明の実施例について図面を参照して説明する。
【0027】
先ず、本発明の第1の実施の形態について説明する。
【0028】
図1は、媒体、たとえば紙葉類を搬送する媒体搬送制御システムの構成を示す図である。同図に示されるように、主制御部1に、搬送部、取込部、集積部のそれぞれのユニット制御部20がシリアル回線を介して接続されている。各ユニット制御部20には、紙葉類の状態や位置を検知するための1つまたは複数のセンサSが接続されると共に、搬送系駆動用のモータMが接続されている。
【0029】
図2は、主制御部1と各ユニット制御部20との間のシリアル回線を介しての接続、即ち6本のシリアル回線を介しての並列接続の様子を示している。
【0030】
図3は、図2の主制御部1及びユニット制御部20の主要な構成を、より詳細に示す図である。
【0031】
同図に示されるように、主制御部1はCPU2を備えている。そのCPU2には、センサオン/オフメモリ3、レスポンスメモリ5、コマンドメモリ7が接続されている。センサオン/オフメモリ3は、シリアル−パラレル変換器4を介してシリアル回線52に接続されている。レスポンスメモリ5は、シリアル−パラレル変換器6を介してシリアル回線53に接続されている。コマンドメモリ7は、パラレル−シリアル変換器8を介してシリアル回線54に接続されている。
【0032】
また、主制御部1は、アドレス同期信号発生部9を備えている。このアドレス同期信号発生部9は、シリアル回線51に接続されている。
【0033】
ユニット制御部20は選択手段としてスイッチ21を備えており、そのスイッチ21には複数のセンサSa,Sb,…Snが接続されている。さらに、このスイッチ21は、センサ切換タイミング生成部40から供給されるタイミング信号に基づいて、時分割のスキャンを繰り返し、各センサの信号(以下、センサ信号と称す)を順次に選択して出力する。
【0034】
上記スイッチ21で選択される各センサ信号のレベルは、A/Dコンバータ(A/D変換手段)22でデジタルデータに変換される。そして、このデジタルデータは、センサレベルデータとしてセンサレベルメモリ(信号レベル保持手段)23に保持されると共に、比較器24にも供給される。
【0035】
比較器24は、A/Dコンバータ22からの各センサレベルデータとスライスレベルメモリ25に予め保持されている複数のスレッショルドレベルとを比較する。そして、この各比較結果は、比較結果メモリ26に保持される。スレッショルドレベルメモリ25は、センサ切換タイミング生成部40から供給されるタイミング信号に基づき、スイッチ21のスキャンと同じタイミングで、各センサに対応するスレッショルドレベルを順次に出力する。これら比較器24、スライスレベルメモリ25、および比較結果メモリ26により、比較制御手段が構成される。
【0036】
比較結果メモリ26内の各比較結果は、センサスキャンとは独立した図示しないタイミング信号に応じて順次に出力され、パラレル−シリアル変換器31でシリアル信号に変換される。こうして変換されたシリアル信号は、上記シリアル回線52を介して、主制御部1のシリアル−パラレル変換器4に伝送される。
【0037】
センサレベルメモリ23内の各センサレベルデータは、センサスキャンとは独立した図示しないタイミング信号に応じて順次に読出される。尚且つ、後述するコマンド解析部36からの指示に応動するセレクタ32により選択された後、パラレル−シリアル変換器33でシリアル信号に変換される。こうして変換されたシリアル信号は、上記シリアル回線53を介して、主制御部1のシリアル−パラレル変換器6に伝送されることになる。
【0038】
シリアル−パラレル変換器34は、主制御部1のパラレル−シリアル変換器8からシリアル回線54を介して伝送されるコマンドをパラレル変換する。こうしてパラレル変換されたコマンドは、コマンドメモリ35に保持され、その保持内容がコマンド解析部36によって解析される。
【0039】
また、コマンド解析部36は、コマンドメモリ35内の所定のコマンドを解析することにより、センサレベルメモリ23内のセンサレベルデータを主制御部1に伝送させるべく、セレクタ32に指示を与える。これら、シリアル−パラレル変換器34、コマンドメモリ35、コマンド解析部36、およびセレクタ32により、第1コマンド実行手段が構成される。
【0040】
さらに、コマンド解析部36は、コマンドメモリ35内の所定のコマンドから複数のスレッショルドレベルを解析して、解析結果をスライスレベルメモリ25に保持させる。これらシリアル−パラレル変換器34、コマンドメモリ35、およびコマンド解析部36により、第2コマンド実行手段が構成される。
【0041】
また、コマンド解析部36は、主制御部1から伝送されるコマンドを受信したときに、受信したのと同じコマンドをセレクタ32およびパラレル−シリアル変換器33を介して主制御部1に即時に返送(即ち、エコーバックチェック用の返送コマンド)する制御手段を備える。
【0042】
符号30は同期信号受信部である。この同期信号受信部30は、、シリアル回線51を介して主制御部1のアドレス同期信号発生部9に接続されており、アドレス同期信号発生部9から供給される同期信号を受信する。
【0043】
図4はユニット制御部20の要部を抜き出して示した図である。
【0044】
同図に示されるように、センサレベルメモリ23、スライスレベルメモリ25、比較結果メモリ26のいずれも、センサSa,Sb,…Snの数に対応する個数のデータを保持(記憶)する構成となっている。
【0045】
一方、主制御部1のCPU2は、スライスレベル変更手段として、次の[1]〜[5]の機能を備える。
【0046】
[1]各ユニット制御部20を順次に指定する指定手段。
【0047】
[2]各ユニット制御部20から伝送されシリアル−パラレル変換器4でパラレル変換される各比較結果を各センサのそれぞれオン/オフ信号としてセンサオン/オフメモリ3に保持し、各センサの検知結果として認識する認識手段。
【0048】
[3]上記指定手段による各ユニット制御部20の指定に伴い、指定先のユニット制御部20のセンサレベルメモリ23に保持されている各センサレベルデータの伝送を要求するためのコマンドを定め、それをコマンドメモリ7に一旦保持し、そのコマンドメモリ7内のコマンドをパラレル−シリアル変換器8でシリアル信号に変換して指定先のユニット制御部20に対し伝送する制御手段。
【0049】
[4]各ユニット制御部20から伝送される各センサレベルデータに応じてセンサSa,Sb,…Snに対する複数のスレッショルドレベルを設定し、その各スレッショルドレベルをユニット制御部20に保持させるためのコマンドを定め、それをコマンドメモリ7に一旦保持し、そのコマンドメモリ7内のコマンドをパラレル−シリアル変換器8でシリアル信号に変換して対応するユニット制御部20に伝送する制御手段。
【0050】
[5]各ユニット制御部20からのコマンド返送に基づくエコーバックチェックを実行する制御手段。
【0051】
図5及び図6を参照して、上記構成の作用を説明する。
【0052】
各ユニット制御部20(図5において20a,20b,…20nとしている)において、センサSa,Sb,…Snの信号が、所定期間、たとえば80μs毎にスキャンされる。センサの個数が16個であれば、全てのセンサ信号をスキャンするのにかかる時間は1280μsとなる。
【0053】
また、主制御部1のSYNC信号により、各ユニット制御部20が所定期間ずつ、たとえば80μsずつアドレス指定される。この指定期間80μsのうち、初めの低レベル期間16μsにアドレスデータが割り当てられ、次の高レベル期間64μsがセンサ情報伝送タイミングとなる。詳細については、第2の実施の形態にて後述する。
【0054】
このセンサ情報伝送タイミング64μsをセンサの個数16個で分割した4μsが、センサ毎に割り当てられた伝送期間となる。
【0055】
上記スキャンされた各センサ信号は、A/Dコンバータ22でデジタルデータに変換され、センサレベルデータとして比較器24に供給されると共に、センサレベルメモリ23に保持される。
【0056】
比較器24では、A/Dコンバータ22からの各センサレベルデータとスライスレベルメモリ25からの各スレッショルドレベルとが比較される。センサレベルデータの内容(信号レベル)がスレッショルドレベル以上であれば、比較器24から明信号(論理“1”信号)が出力される。センサレベルデータの内容(信号レベル)がスレッショルドレベル未満であれば、比較器24から暗信号(論理“0”信号)が出力される。これら明信号および暗信号は比較結果メモリ26に保持される。
【0057】
ユニット制御部20では、SYNC信号が低レベル期間においてアドレスデータの判定がなされ、アドレスデータが当該ユニット制御部20のアドレスと一致した場合に比較結果メモリ26内の各比較結果がパラレル−シリアル変換され、主制御部1に伝送される。
【0058】
主制御部1では、ユニット制御部20から伝送される各比較結果がシリアル−パラレル変換され、それが各センサのそれぞれオン/オフ信号としてセンサオン/オフメモリ3に保持される。このセンサオン/オフメモリ3内の各オン/オフ信号が各センサの検知結果として認識される。
【0059】
また、主制御部1では、指定先のユニット制御部20のセンサレベルメモリ23に保持されている各センサレベルデータの伝送を要求するためのコマンドが定められ、それが指定先のユニット制御部20に伝送される。
【0060】
指定先のユニット制御部20では、主制御部1から供給されるコマンドに基づき、センサレベルメモリ23に保持されている各センサレベルデータ(センサ状態データ)が読み出されて主制御部1に伝送される。
【0061】
主制御部1では、ユニット制御部20から伝送される各センサレベルデータ(センサ状態データ)センサSa,Sb,…Snに対する複数のスレッショルドレベルが設定され、その各スレッショルドレベルをユニット制御部20のスライスレベルメモリ25に保持させるためのコマンドが定められ、そのコマンドが対応するユニット制御部20に伝送される。
【0062】
ユニット制御部20では、主制御部1から供給されるコマンドが解析されることにより、センサSa,Sb,…Snに対する複数のスレッショルドレベルが求められ、それがスライスレベルメモリ25に保持される。
【0063】
なお、主制御部1から伝送された各コマンドはシリアル回線54により伝送されてユニット制御部20で受信されるが、その受信がなされたことの証として、同じコマンドがシリアル回線53により即時に主制御部1に伝送される。
【0064】
このとき、主制御部1では、コマンド返送に基づくエコーバックチェックが実行される。このエコーバックチェックは、専用の伝送回線を使用することなく、既存のシリアル回線を有効利用するものであり、コストの上昇を押さえることができる。
【0065】
以上説明したように、第1の実施の形態では、ユニット制御部20に複数のセンサSa,Sb,…Snが接続されている場合でも、その各センサの信号レベルとスレッショルドレベルとの比較結果をシリアル信号に変換して主制御部1に伝送する構成としたので、従来のように各センサの信号線の引き回し距離が長くなる不都合がなく、センサで捕らえた情報を主制御部に的確に伝えることができる。
【0066】
各センサの信号線の引き回し距離が長くならないことにより、コストの上昇やセンサ数による実装上の制限を回避することができ、しかもアナログ信号の伝送部分が長くならないためノイズの影響を受け難いという効果が得られる。
【0067】
各センサの信号レベルをA/D変換した状態で伝送するのではなく、スレッショルドレベルとの比較結果として伝送する構成であるから、従来のようにデジタル値(多値データ)をそのまま伝送する場合のような、センサによる監視精度が低下したり、センサ接続数が制限されるといった不具合は生じない。
【0068】
また、各センサの信号レベルを監視し、その都度、最適なスレッショルドレベルを設定するので、センサ信号の経時的なレベル低下を自動的に補償することができ、係員の負担を軽減できるとともに、センサ検知の信頼性が向上する。
【0069】
なお、上記実施の形態では、紙葉類等の媒体搬送制御システムを例に説明したが、他の制御システムについても同様に実施可能である。
【0070】
次に、本発明の第2の実施の形態について説明する。
【0071】
図7には、第2の実施の形態に係る制御システムの、主制御部1、ユニット制御部20の主要構成を示し説明する。
【0072】
尚、以下では、図3と同一構成については、同一符号を付して重複する説明を省略し、第2の実施の形態の特徴点を中心に説明する。
【0073】
同図に示されるように、CPU2には、上述の他に、ポートON/OFFメモリ60が接続されている。このポートON/OFFメモリ60は、パラレル−シリアル変換器61を介してシリアル回線62に接続されている。更に、シリアル回線62は、ユニット制御部20内のシリアル−パラレル変換器63を介して、出力ポート回路64に接続されている。この出力ポート64には、ソレノイドPa、DCモータPb、表示器Pnに接続されている。
【0074】
アドレス・同期信号発生器9の出力信号はシリアル回線51に接続されるとともに、パラレル−シリアル変換器61にも接続されている。そして、図6のタイミングチャートに示されるように同期信号SYNCが低レベルのときにパラレル−シリアル変換器61はアドレス・同期信号発生器9から出力されるアドレス信号(A0〜A3)をシリアル回線62にSDA信号として出力する。
【0075】
一方、ユニット制御部20のシリアル−パラレル変換器63は、シリアル回線62からRDA信号を受信し、アドレス解析部99と出力ポート回路64とに出力する。アドレス解析部99は同期信号受信部30からのSYNC信号に同期してSYNC信号が低レベルのとき、RDA信号のアドレス(A0〜A3)が自己のユニット制御部に対するアドレス信号であるか否かを解析する。
【0076】
また、出力ポート回路64はアドレス解析部99が自己のアドレスであると解析したとき、同期信号SYNCの高レベルに同期して、RDA信号を出力ポートデータとして取り込むようになっている。
【0077】
ユニット制御部20内には、モータ制御回路65も配設されており、該モータ制御回路65には、ステッピングモータMa乃至Mnが接続されている。
【0078】
尚、上記シリアル回線52は、請求項記載の第1のシリアル回線に相当し、上記シリアル回線53は、請求項記載の第4のシリアル回線に相当し、上記シリアル回線54は、請求項記載の第3のシリアル回線に相当し、上記シリアル回線62は、請求項記載の第2のシリアル回線に相当する。また、コマンドメモリ7及びパラレル−シリアル変換器8は、請求項記載のコマンド送信手段に相当し、ポートON/OFFメモリ60とパラレル−シリアル変換器61は、請求項記載のポート情報伝送手段に相当するものである。
【0079】
以下、モータ制御回路65の動作について更に詳細に説明する。
【0080】
このモータ制御回路65は、主制御部1側から、シリアル回線54を介して、モータの初期速度、最高速度、加速レート、減速レート、動作量等のパラメータを与え、動作開始、動作停止等のコマンドを与えることで制御される。
【0081】
そこで、CPU2は、先ずモータ制御回路65に送信したいパラメータやコマンドをコマンドメモリ7に書き込む。パラレル−シリアル変換器8は、このコマンドメモリ7に書き込まれた各種パラメータやコマンドを含む情報を読み出し、シリアル信号に変換して、シリアル回線54を介して、シリアル−パラレル変換器34に伝送する。このシリアル信号は、このシリアル−パラレル変換器34でパラレル信号に変換された後、コマンドメモリ35に書き込まれる。その内容はコマンド解析部36がセンサ回路制御コマンド(センサレベルリード、スライスレベル設定コマンド)と同様に解析される。そして、パラメータ及びコマンドがモータ制御回路65に送られるべきものである場合には、当該パラメータ及びコマンドがモータ制御回路65へと送信される。モータ制御回路65では、こうして送られてきたパラメータ及びコマンドに従った動作が行われる。
【0082】
また、上記パラメータ及びコマンドが動作結果の返信を必要とするものである場合には、モータ制御回路65により、その動作結果がセレクタ32へと送信される。上記コマンド解析部36は、同時にセレクタ32を制御して、モータ制御回路65からの動作結果をパラレル−シリアル変換器33に送り、当該パラレル−シリアル変換器33にてシリアル信号に変換する。このシリアル信号はシリアル回線53を介して主制御部1側のシリアル−パラレル変換器6に送られ、パラレル信号に変換された後、レスポンスメモリ5に保存される。これにより、CPU2は、モータ制御回路65のレスポンスの読み取りが可能となる。
【0083】
次に、出力ポート回路64の動作について詳細に説明する。
【0084】
CPU2は、ポートON/OFFメモリ60のON、又はOFFしたい出力ポートに対応するアドレスに、ONする場合は「1」、OFFする場合は「0」を書き込む。パラレル−シリアル変換器61は、ポートON/OFFメモリ60の内容をシリアル化し、シリアル回線62を介してシリアル−パラレル変換器63に伝送する。こうして、当該シリアル−パラレル変換器63でパラレル化された出力ポートON/OFF情報は、出力ポート回路64によって読取られる。そして、当該出力ポート回路64は、この出力ポートON/OFF情報に従って、所定のポートの出力を設定することになる。
【0085】
そして、上述したモータ制御回路65の場合と同様に、動作結果の返信が必要な場合は、出力ポート回路64により、その動作結果がセレクタ32へと送信される。上記コマンド解析部36は、同時にセレクタ32を制御して、上記動作結果をパラレル−シリアル変換器33に送り、当該パラレル−シリアル変換器33にてシリアル信号に変換する。このシリアル信号は、シリアル回線53を介して主制御部1側のシリアル−パラレル変換器6に送られ、パラレル信号に変換された後、レスポンスメモリ5に保存される。これにより、CPU2は、出力ポート回路84のレスポンスの読み取りが可能となる。
【0086】
ここで、第2の実施の形態を総括すると、本制御システムでは、センサSa〜Snに対するコマンド、出力ポート回路64対するコマンド、モータ制御回路65に対するコマンドのいずれもが、主制御部1から、同一のシリアル回線54を介して、ユニット制御部20側に送信される。
【0087】
即ち、いずれも主制御部1のCPU2の制御の下、各コマンドは、コマンドメモリ7に記憶され、パラレル−シリアル変換器8でシリアル信号に変換された後、シリアル回線54を介して、ユニット制御部20側のシリアル−パラレル変換器34に送信される。そして、当該シリアル−パラレル変換器34にてパラレル信号に変換され、コマンドメモリ35に記憶される。さらに、後段のコマンド解析部36にて、当該制御コマンドが何れの目的に関するものかが判別され、該当する各部に送られることになる。そして、コマンドを受けた各部では、当該コマンドに基づいた所定の動作が行われることになる。
【0088】
また、上記各部に送られたパラメータ及びコマンドが、動作結果の返信を必要とする内容を含むものである場合には、セレクタ32、パラレル−シリアル変換器33、シリアル回線53、シリアル−パラレル変換器6を介して、レスポンスメモリ5に各部のレスポンスが保存される。これにより、CPU2は、各部のレスポンスの読み取りが可能となる。
【0089】
このように、同一のシリアル回線54を介して、センサSa〜Snの動作状態を制御するためのコマンド、出力ポート回路64の動作状態を制御するためのコマンド、モータ制御回路65に対するモータの回転開始、停止等を制御するためのコマンドを送信することが可能となっている。また、レスポンスについても、同一のシリアル回線53を介して、センサSa〜Snからのレスポンス、出力ポート回路64からのレスポンス、モータ制御回路65からのレスポンスを送信することが可能となっている。
【0090】
また、本制御システムでは、センサSa〜Snからの出力信号を、スイッチ21を介して順次選択出力し、これを受けたA/Dコンバータ22にて当該出力信号をディジタル信号に変換する。そして、比較器24にて、当該ディジタル信号とセンサレベルメモリ23に予め記憶されたスレッショルドレベルとを比較する。そして、この比較結果を比較結果メモり26に記憶した後、パラレル−シリアル変換器31にてシリアル信号に変換し、シリアル回線52を介して、主制御部1側のシリアル−パラレル変換器4に送信する。そして、当該シリアル−パラレル変換器4にて、パラレル信号に変換し、センサオン/オフメモリ3に記憶する。かかる構成、作用により、伝送効率を高めている点も特徴的である。
【0091】
以上説明したように、第2の実施の形態に係る制御システムでは、主制御部1とユニット制御部20との間は、信号をシリアル・多重化し、更にアナログレベルをそのまま伝送するのではなく、スレッショルドレベルとの比較結果のみを伝送することで、ワイヤ及び伝送容量を削減し、ひいてはコスト削減を実現している。
【0092】
さらに、センサ信号をアナログレベルで(0/1の結果のみではなく)取り込み、それをA/D変換した結果を保存し、主制御部からのコマンドによって主制御部にセンサ信号のレベル値を伝送できる様にすることで、必要時にはCPUがセンサ信号のレベル値を認識可能としている。
【0093】
更に、スレッショルドレベルを主制御部側から設定することを可能とすることで、センサ素子のばらつき、経時変化等に対応したスレッショルドレベルの調整を自動化することを可能としている。また、センサレベルが規定値を下回ったことをCPUが検知し、操作者や保守員に通知することが可能である。
【0094】
そして、CPU側とアクチュエータ側に制御装置を分割し、CPU側とアクチュエータ側との間は多重化して動作制御情報を伝送することを可能とし、ワイヤーを削減することとしている。
【0095】
また、センサ情報及びセンサ回路制御情報の伝送とアクチュエータ制御情報の伝送でシリアル回線を共有することで、シリアル回線を削減している。
【0096】
次に本発明の第3の実施の形態について説明する。
【0097】
この第3の実施の形態に係る制御システムの基本構成は、図7と同様であるが、以下、同一構成について同一符号を付して説明を省略し、本実施の形態の特徴となる部分を中心に説明する。
【0098】
図8には出力ポート回路64の内部構成を示し説明する。
【0099】
図8(a)に示される構成は、1個の出力ポートに対応する構成である。先に示した図3の構成では、n個の出力ポートを有しているので、本発明の制御システムでは、同種の出力ポート回路64がn個実装されることになる。
【0100】
シリアル−パラレル変換器63から送られたポートON/OFF情報は、ON/OFF情報メモリ101に保存される。そして、このON/OFF情報メモリ101の内容に応じた出力が、ON/OFF情報メモリ101よりスイッチ103を介して出力ポートに出力される。
【0101】
コマンド解析部36から出力ポート制御コマンドが送られてきた場合、設定情報記憶部104に当該コマンドの設定情報が書き込まれる。
【0102】
そして、この設定情報記憶部104の内容に応じて、クロックセレクタ106へのセレクト信号、カウンタ105へのカウンタセレクト信号、強制OFF機能イネーブル(EN)、ディセーブル(DIS)信号が順次出力され、各部において当該信号の状態に応じた動作が行われることになる。
【0103】
即ち、クロックセレクタ106は、上記セレクト信号の状態に応じて、例えば、10msec,100msec,1secの中から1つのクロックを選択する。カウンタ105は、上記カウンタセレクト信号に応じて、クロックカウント回数を例えば、1,4,8のいずれかに設定する。
【0104】
強制OFF機能イネーブル(EN)がONの時に、立ち上がりエッジ検出回路102からのスタート信号を受けると、カウンタ105はクロックのカウントを開始し、設定したカウント回数に到ると、強制OFF信号をONし、スイッチ103を接地側に倒してポート出力をOFFする。尚、タイムアウト前にポート出力がOFFされると、カウンタ105は0にクリアされる。
【0105】
強制OFF機能ディセーブル(DIS)がONの時は、強制OFF信号はOFFとなる。カウンタ105は、一旦強制OFF信号をONすると、DISがONするまで強制OFF状態を保持することになる。
【0106】
コマンド解析部36に、ユニット制御部ステータス取得コマンドが送られてくると、セレクタ32はカウンタ105が出力している強制OFF信号の状態をシリアル回線を介してCPU2に送信する。
【0107】
これにより、CPU2は、各出力ポートの強制OFF機能が動作したかどうかを知ることができる。
【0108】
尚、図8(b)は、分周器107の構成例を示している。
【0109】
同図に示されるように、10msの基本クロックを分周して、10m,100m,1sのクロックを生成し、クロックセレクタ106に供給する。
【0110】
以下、図9のフローチャートを参照して、強制OFF機能を用いる場合の出力ポート制御シーケンスの一例を説明する。
本シーケンスに入ると、先ず、基本クロック及びカウント数の選択によって、強制OFF機能の動作時間を設定する(ステップS1)。
【0111】
続いて、強制OFF機能をイネーブル−シにした上で(ステップS2)、出力ポートをONする(ステップS3)。さらに、出力ポートをONを継続すべき時間待機した後や、他の処理を実行する時間の経過後に(ステップS4)、出力ポートをOFFする(ステップS5)。そして、強制OFF機能が動作したか否か(保護機能が働いてしまったかどうか等)を知る必要が有る場合には、ユニット制御部ステータス取得コマンドを発行し(ステップS6)、その結果、強制OFF動作が実行された場合には異常処理等の強制OFF動作が実行された場合に必要となる処理を行う(ステップS7,S8)。こうして、強制OFF機能をディセーブルにした後に処理を完了する(ステップS9)。
【0112】
以上、本発明の実施の形態について説明したが、請求項記載のクロック発生手段は、分周器107,クロックセレクタ106に相当する。カウンタ手段は、カウンタ105に相当する。ON/OFF情報保持手段は、ON/OFF情報メモリ101に相当する。エッジ検出手段は、立上りエッジ検出回路102に相当する。制御手段は、設定情報記憶部104に相当する。
【0113】
さらに、指定手段は、CPU2に相当する。伝送制御手段は、ポートON/OFFメモリ60,パラレル−シリアル変換器61に相当する。コマンド保持送信手段は、コマンドメモリ7,パラレル−シリアル変換器8に相当する。
【0114】
以上説明したように、第3の実施の形態によれば以下の効果が奏される。
【0115】
即ち、ハードウェア処理により、CPU処理の負荷を軽減できる。
【0116】
さらに、主制御部のCPUの暴走時においても確実に保護機能を動作させ、安全性を向上させている。また、保護回路が集積回路に内蔵されているため、基板面積を取らず、コストも削減することができる。さらに、同一の回路で、焼損保護の強制OFFと、起動時のみ大電流を流す機能の双方を実現できる。
【0117】
さらに、CPU側とセンサ側に監視装置を分割し、CPU側とセンサ側間は多重化してセンサ情報を伝送することで、ワイヤーを削減できる。
【0118】
そして、センサ側ではセンサのアナログレベルを入力することで、CPUはセンサのアナログレベルを必要時に認識することが可能となる。また、アナログレベルを知ることで、センサ素子のばらつき、経時変化等に対応することが可能となる。さらに、センサ側でアナログレベルをスレッショルドレベルと比較して、ON/OFF結果のみ伝送することで、伝送量を削減することができる。
【0119】
また、センサ情報及びセンサ回路制御情報の伝送とアクチュエータ制御情報の伝送で、シリアル回線を共有することでシリアル回線を削減できる。さらに、ユニット制御部側のハードウェアでポートの強制OFFを行うことを実現する。また、強制OFF機能の設定、動作指示をシリアル回線経由で行うことを可能とする。さらに、強制OFF機能が動作したかどうかを、シリアル回線経由でCPUからユニット制御部に問い合わせることが可能となる。
【0120】
その他、この発明は上記実施の形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。
【0121】
【発明の効果】
以上述べたようにこの発明によれば、以下の効果が奏される。
【0122】
即ち、第1に、ユニット制御部に接続されているセンサの信号レベルとスレッショルドレベルとを比較し、その比較結果をシリアル信号に変換して主制御部に伝送するとともに、各センサの信号レベルを監視し、その都度、最適なスレッショルドレベルを設定する構成としたので、センサ信号線の引き回し距離が長くなることなく、センサによる監視精度の低下やセンサ接続数の制限を生じることもなく、センサで捕らえた情報を主制御部に的確に伝えることができ、しかもセンサ信号の経時的なレベル低下を自動的に補償することができる信頼性に優れた制御システムを提供することができる。
【0123】
第2に、CPUを有する主制御部と、ユニットの機構を直接制御するユニット制御部をシリアル回線で接続したシステムにおいて、センサ監視機能とアクチュエータ制御機能とでシリアル回線を共有することで、シリアル回線を削減する制御システムを提供することができる。
【0124】
第3に、出力ポートの出力をONした後、一定時間の後に自動的にOFFすることで、CPUの負荷を軽減し、CPU動作異常時の安全性向上を実現した制御システムを提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る制御システムの全体的な構成を示すブロック図である。
【図2】第1の実施の形態に係る制御システムにおける主制御部と各ユニット制御部とのシリアル回線による接続構成を示す図である。
【図3】第1の実施の形態に係る制御システムにおける、主制御部および各ユニット制御部の主要な構成を示すブロック図である。
【図4】図3における要部の構成を抜き出して示す図。
【図5】第1の実施の形態に係る制御システムの作用を説明するためのタイムチャート。
【図6】第1の実施の形態に係る制御システムの作用を説明するためのタイムチャート。
【図7】第2及び第3の実施の形態に係る制御システムの主制御部1、ユニット制御部20の主要構成を示す図である。
【図8】(a)は出力ポート回路64の内部構成を示す図であり、(b)は分周器107の構成例を示す図である。
【図9】強制OFF機能を用いる場合の出力ポート制御シーケンスの一例を説明するフローチャートである。
【符号の説明】
1 主制御部
2 CPU
20 ユニット制御部
22 A/Dコンバータ
23 センサレベルメモリ
24 比較手段
25 スライスレベルメモリ
26 比較結果メモリ
36 コマンド解析部
60 ポートON/OFFメモリ
61 パラレル−シリアル変換器
62 シリアル回線
63 シリアル−パラレル変換器
64 出力ポート回路
65 モータ制御回路
101 ON/OFF情報メモリ
102 立上りエッジ検出回路
103 スイッチ
104 設定情報記憶部
105 カウンタ
106 クロックセレクタ
107 分周器
Sa,Sb,…Sn センサ
Pa ソレノイド
Pb DCモータ
Pc 表示器
Claims (6)
- 主制御部と、複数のセンサが接続され、ユニットの機構を直接制御する前記主制御部とは異なる1つ又は複数のユニット制御部からなる制御システムにおいて、
前記ユニット制御部に設けられ、前記各センサの信号レベルを順次選択する選択手段と、
前記ユニット制御部に設けられ、前記各センサの信号レベルと予め保持されているスレッショルドレベルとを比較し、比較結果として、各センサのオン/オフ信号を保持する比較制御手段と、
前記ユニット制御部に設けられ、前記比較制御手段に保持されている比較結果をシリアル信号に変換して前記主制御部に伝送する制御手段と、
前記主制御部に設けられ、前記ユニット制御部から伝送される比較結果を認識する認識手段と、
前記主制御部に設けられ、前記ユニット制御部に保持されているスレッショルドレベルを変更するコマンドをシリアル信号に変換して前記ユニット制御部に伝送するコマンド伝送手段と、
前記ユニット制御部に設けられ、前記主制御部から伝送されたコマンドに基づいて動作し、前記ユニット制御部の比較制御手段で保持されているスレッショルドレベルを変更するスライスレベル変更手段と、
を具備したことを特徴とする制御システム。 - 前記コマンド伝送手段は、
前記主制御部に設けられ、ユニット制御部の前記各センサの信号レベルの伝送を要求するためのコマンドを定め、それをシリアル信号に変換してユニット制御部に対し伝送する手段を有する第1制御手段と、
前記主制御部に設けられ、前記ユニット制御部から伝送される各センサの信号レベルに応じて前記各センサに対するスレッショルドレベルを設定し、そのスレッショルドレベルをユニット制御部に保持させるためのコマンドを定め、そのコマンドをシリアル信号に変換してユニット制御部に伝送する第2制御手段と、
を具備し、
前記スライスレベル変更手段は、
前記ユニット制御部に設けられ、前記第1制御手段により伝送されるコマンドに応じて、前記各センサの信号レベルをシリアル信号に変換し前記主制御部に伝送する第1コマンド実行手段と、
前記ユニット制御部に設けられ、前記第2制御手段により伝送されるコマンドに応じたスレッショルドレベルを前記比較制御手段に保持させる第2コマンド実行手段と、
を有することを特徴とする請求項1記載の制御システム。 - 前記ユニット制御部のそれぞれに設けられ、前記主制御部からのコマンドを受信し、同じコマンドを前記主制御部に送り返す、第3制御手段と、
前記主制御部に設けられ、エコーバックチェックを行うために、前記ユニット制御部から送り返された前記コマンドに応答する、第4の制御手段と、
を更に備えることを特徴とする請求項2に記載の制御システム。 - 主制御部と、それぞれに複数のセンサが接続され、ユニットの機構を直接制御する前記主制御部とは異なる1つ又は複数のユニット制御部からなる制御システムにおいて、
前記ユニット制御部に設けられ、前記各センサの信号を順次選択する選択手段と、
前記ユニット制御部に設けられ、前記選択手段で選択された各センサ信号のレベルをデジタルデータに変換するA/D変換手段と、
前記ユニット制御部に設けられ、前記A/D変換手段の出力データと予め保持されている各センサに対応するそれぞれの複数のスレッショルドレベルとを比較し、比較結果として、各センサのオン/オフ信号を保持する比較制御手段と、
前記主制御部に設けられ、前記ユニット制御部を順次に指定する指定手段と、
前記ユニット制御部に設けられ、前記指定手段により当該ユニット制御部が指定されているときに、前記比較制御手段に保持されている各比較結果をシリアル信号に変換して前記主制御部に伝送する制御手段と、
前記主制御部に設けられ、前記ユニット制御部から伝送される各比較結果をパラレル変換して保持し認識する認識手段と、
前記主制御部に設けられ、前記ユニット制御部に保持されているスレッショルドレベルを変更するコマンドをシリアル信号に変換して前記ユニット制御部に伝送するコマンド伝送手段と、
前記ユニット制御部に設けられ、前記主制御部から伝送されたコマンドに基づいて動作し、前記ユニット制御部の比較制御手段で保持されているスレッショルドレベルを変更するスライスレベル変更手段と、
を具備したことを特徴とする制御システム。 - 前記コマンド伝送手段は、
前記主制御部に設けられ、前記指定手段によるユニット制御部の指定に伴い、指定先のユニット制御部の前記A/D変換手段の出力データの伝送を要求するためのコマンドを定め、それをシリアル信号に変換して指定先のユニット制御部に対し伝送する手段を有する第1制御手段と、
前記主制御部に設けられ、前記ユニット制御部から伝送される各データに応じて前記各センサに対するそれぞれのスレッショルドレベルを設定し、その各スレッショルドレベルを各ユニット制御部に保持させるためのコマンドを定め、そのコマンドをシリアル信号に変換して各ユニット制御部に伝送する第2制御手段と、
を具備し、
前記スライスレベル変更手段は、
前記ユニット制御部に設けられ、前記A/D変換手段の出力データを保持する信号レベル保持手段と、
前記ユニット制御部に設けられ、前記第1制御手段により伝送されるコマンドに応じて、前記信号レベル保持手段内の各データをシリアル信号に変換し前記主制御部に伝送する第1コマンド実行手段と、
前記ユニット制御部に設けられ、前記第2制御手段により伝送されるコマンドに応じたスレッショルドレベルを前記比較制御手段に保持させる第2コマンド実行手段と、
を有することを特徴とする請求項4記載の制御システム。 - 前記ユニット制御部に設けられ、前記主制御部から伝送されるコマンドを受信したときに同じコマンドを主制御部に返送する第3の制御手段と、
前記主制御部に設けられ、前記ユニット制御部からのコマンド返送に基づくエコーバックチェックを実行する第4の制御手段と、
を更に具備したことを特徴とする請求項5に記載の制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000046410A JP5127088B2 (ja) | 1999-03-29 | 2000-02-23 | 制御システム |
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999085991 | 1999-03-29 | ||
JP8599199 | 1999-03-29 | ||
JP25051399 | 1999-09-03 | ||
JP1999250513 | 1999-09-03 | ||
JP11-318816 | 1999-11-09 | ||
JP1999318816 | 1999-11-09 | ||
JP31881699 | 1999-11-09 | ||
JP11-85991 | 1999-11-09 | ||
JP11-250513 | 1999-11-09 | ||
JP2000046410A JP5127088B2 (ja) | 1999-03-29 | 2000-02-23 | 制御システム |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010173817A Division JP5254283B2 (ja) | 1999-03-29 | 2010-08-02 | 制御システム |
JP2010173818A Division JP5254284B2 (ja) | 1999-03-29 | 2010-08-02 | 制御システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001202588A JP2001202588A (ja) | 2001-07-27 |
JP2001202588A5 JP2001202588A5 (ja) | 2007-01-11 |
JP5127088B2 true JP5127088B2 (ja) | 2013-01-23 |
Family
ID=27467193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000046410A Expired - Fee Related JP5127088B2 (ja) | 1999-03-29 | 2000-02-23 | 制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5127088B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008250594A (ja) * | 2007-03-30 | 2008-10-16 | Hitachi Ltd | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0580848A (ja) * | 1991-09-18 | 1993-04-02 | Mitsubishi Electric Corp | エンコーダ |
JPH05266391A (ja) * | 1992-03-17 | 1993-10-15 | Matsushita Electric Ind Co Ltd | ロボット装置 |
JPH06236495A (ja) * | 1993-02-10 | 1994-08-23 | Ngk Insulators Ltd | 防爆用分析計 |
JPH0883387A (ja) * | 1994-09-14 | 1996-03-26 | Toshiba Corp | 越波予測システム |
JPH1175269A (ja) * | 1997-07-01 | 1999-03-16 | Honda Motor Co Ltd | 通信制御装置 |
JPH1164364A (ja) * | 1997-08-22 | 1999-03-05 | Fuji Ceramics:Kk | 加速度センサ |
-
2000
- 2000-02-23 JP JP2000046410A patent/JP5127088B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001202588A (ja) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5254283B2 (ja) | 制御システム | |
US8497642B2 (en) | Motor devices, and motor driving system and integrated circuit device comprising the same | |
EP3211829B1 (en) | Master device, slave device, error monitoring system, and control method and control program of master device | |
PT1222391E (pt) | Processo para a vigilância de centrais de energia eólica | |
KR100209525B1 (ko) | 조작보드, 리모트 i/o 통신제어방식 | |
JPH11510001A (ja) | 故障許容多点制御およびデータ収集装置 | |
JP5127088B2 (ja) | 制御システム | |
US5432805A (en) | Method of detecting transmission error in disaster prevention supervisory system | |
JP4294985B2 (ja) | 連設型センサシステム、マスタユニット、センサユニット並びにセンサ中継ユニット | |
CA1249889A (en) | Elevator system | |
JP4933686B1 (ja) | 伝送ライン断線検出方式およびその方式に使用する子局ターミナル | |
JP4226762B2 (ja) | モータ制御回路及びそれを用いた制御システム | |
US20010020685A1 (en) | Detector and method for detecting plate-shaped or sheet-shaped body | |
JP2004509405A (ja) | センサヘッド、制御モジュールおよび多重センサ | |
GB2374147A (en) | Method for monitoring the performance of an electromechanical machine | |
JP4351162B2 (ja) | 位置測定装置を作動する方法とこのために適した位置測定装置 | |
JP3500649B2 (ja) | 伝送装置 | |
EP1100062A2 (en) | Monitor device for control system | |
US20240255926A1 (en) | Control system | |
CN214504592U (zh) | 数字报警控制*** | |
JP3896991B2 (ja) | モータ異常検出装置及び方法 | |
CN219533817U (zh) | 视觉识别装置 | |
JPH06351082A (ja) | データ伝送方法 | |
JPH08192965A (ja) | エレベータの異常判定装置 | |
JP2552272B2 (ja) | 自動火災報知装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5127088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |