JP5121757B2 - 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 - Google Patents
積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 Download PDFInfo
- Publication number
- JP5121757B2 JP5121757B2 JP2009048674A JP2009048674A JP5121757B2 JP 5121757 B2 JP5121757 B2 JP 5121757B2 JP 2009048674 A JP2009048674 A JP 2009048674A JP 2009048674 A JP2009048674 A JP 2009048674A JP 5121757 B2 JP5121757 B2 JP 5121757B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- series
- chip inductor
- multilayer chip
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法に関し、特に高周波用の直方体状の誘電体チップと、該チップに内蔵されるとともに端部がそれぞれ前記チップの表面に引き出された内部導体と、前記内部導体の端部に導電接続するように前記チップの表面に形成された外部電極と、を有する積層チップインダクタを含む回路の特性シミュレーションに好適な積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法の改良に関する。
インダクタを含む回路の特性シミュレーションに関する背景技術としては、例えば、下記特許文献１〜４に開示されたものがある。特許文献１には、フェライト材を用いたインダクタンス素子の特性を良好に表すことができる精度の高い等価回路及びその解析手法等が開示されている。特許文献２には、半導体基板上に形成され周波数依存性が少ないインダクタンス素子を表す等価回路及びそのシミュレーション方法が開示されている。引用文献３には、誘電体基板の上面に形成された平面型インダクタンス素子の評価方法が開示されている。引用文献４には、モータコイルを表す等価回路及び回路シミュレータが開示されている。
インダクタの基本的な等価回路を示すと、図６(A)に示すように、インダクタンスＬと導体の表皮効果を含む損失を表す抵抗Ｒとを直列に接続した直列回路に、寄生キャパシタンスＣｐを並列接続した回路となる。各素子は、いずれも周波数に依存する。このような等価回路を使用してＳＰＩＣＥなどの回路シミュレータで回路解析を行なうと、各素子の周波数特性の存在に起因して大きな誤差が発生し、設計した回路の実際の性能が設計回路の性能の目標値から大きく外れてしまう。
かかる問題点を改善するものとして、下記非特許文献１記載の回路モデリング手法がある。これは、回路素子のモデリングを行なう際に分数多項式を２次ごとに分解し、直列共振回路の並列接続や並列共振回路の直列接続で合成するようにしたものである。しかし、このような一般分数多項式による回路合成の手法で高い精度を達成するためには、多項式の次数を上げなければならず、回路構成が相当複雑になってしまう。
これに対し、下記非特許文献２には、金属の表皮効果（skin effect）と電磁の近接効果（proximity effect）を考慮したラダー回路が開示されている。図６(B)にはその回路構成が示されており、前記基本等価回路に、周波数に依存する等価インダクタンスＬと導体の抵抗Ｒの周波数特性を捉えるため、直流に対するインダクタンスＬ０と導体の直流抵抗Ｒｄｃを直列接続した回路において、金属表皮効果を考慮するインダクタンスＬ１とレジスタンスＲ１の直列接続回路を導体の直流抵抗Ｒｄｃに並列に接続している。また、電磁近接効果を考慮するため、前記インダクタンスＬ０，Ｌ１間に相互インダクタンスＬｍを加えている。各回路素子は、いずれも周波数に依存しない。
河野通孝，加藤利次，井上馨「最小自乗法による集中定数等価回路のパラメータ抽出法」, The SCIENCE and ENGINEERING REVIEW of DOSHISHA UNIVERSITY, Vol. 45, No. 2 pp.1-14, July 2004
Yu Cao; Groves, R.A.; Xuejue Huang; Zamdmer, N.D.; Plouchart, J.-O.; Wachnik, R.A.; Tsu-Jae King; Chenming Hu, "Frequency-independent equivalent-circuit model for on-chip spiral inductors", IEEE Journal of Solid-State Circuits, Volume 38, Issue 3, Mar 2003 Page(s): 419 - 426
しかしながら、以上のような背景技術の等価回路を使用して得た特性は、実際の積層チップインダクタの特性を必ずしも良好に反映しておらず、回路シミュレータによる回路設計等を行なう際において、所望の周波数帯域における精度の良い特性予測が難しい。特に、高周波側で各寄生成分の作用が大きくなり、積層チップインダクタンス特性が複雑化し、必ずしも良好に表現することができない。
本発明は以上の点に着目したもので、回路シミュレータを用いた回路設計における目標性能と実際の回路性能との周波数変動に伴う誤差の発生を良好に抑制することができる積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法を提供することを、その目的とする。
前記目的を達成するため、本発明の積層チップインダクタの等価回路モデルの回路定数解析方法は、直方体状の誘電体チップと、該チップに内蔵されるとともに端部がそれぞれ前記チップの表面に引き出された内部導体と、前記内部導体の端部に導電接続するように前記チップの表面に形成された外部電極と、を有する積層チップインダクタの等価回路モデルの回路定数解析方法であって、前記内部導体の表皮効果を考慮するためのインダクタンスＬ１とレジスタンスＲ１とが直列接続された第１の直列回路に、電磁近接効果を考慮するための、直流に対するインダクタンスＬ０と前記インダクタンスＬ１との間の相互インダクタンスＬｍを並列に接続して第１の並列回路を構成し、該第１の並列回路の一端に、前記インダクタンスＬ０を直列接続するとともに、前記第１の並列回路の他端に、前記内部導体の直流抵抗Ｒdc1を直列接続して、第２の直列回路を構成し、寄生キャパシタンスＣｐと前記チップを構成する誘電体の損失を示す抵抗Ｒｐとが直列接続された第３の直列回路を、前記第２の直列回路に並列接続して、第２の並列回路を構成し、該第２の並列回路の一端に、外部電極の寄生インダクタンスＬｓを直列接続するとともに、前記第２の並列回路の他端に、外部電極の直流抵抗Ｒdc2を直列接続して構成した、積層チップインダクタの等価回路モデルのインピーダンスの値と、前記積層チップインダクタのインピーダンスの実測値と、相対誤差のティピカル値が小さくなるまで数値解析を繰り返し行って、前記等価回路モデルに含まれている回路定数の数値を決定することを特徴とする。
主要な形態の一つは、内部導体の厚みを考慮するためのインダクタンスＬ２とレジスタンスＲ２とが直列に接続された第４の直列回路を、前記等価回路モデルの前記第１の並列回路に、更に並列に接続したことを特徴とする。
また、他の形態の一つは、前記相対誤差のティピカル値が１０％以下となるように等価回路の回路定数の数値を決定することを特徴とする。
本発明の回路シミュレーション方法は、積層チップインダクタを含む回路の特性シミュレーションを行う回路シミュレーション方法において、前記回路定数解析方法によって回路定数が決定された積層チップインダクタの等価回路モデルを利用して、当該積層チップインダクタを含む回路の特性のシミュレーションを行なうことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明らかにする。
本発明によれば、積層チップインダクタにおける誘電体損失，外部電極のインダクタンス及びレジスタンス，内部導体の表皮効果と電磁近接効果、内部導体の厚みを考慮した等価回路モデルに基づいて等価回路定数を抽出することで、回路シミュレータを用いた回路設計と回路の実際の性能との誤差の発生が良好に抑制されるようになる。
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。
最初に、本発明の理解を容易にするため、図１を参照しながら、上述したラダー回路から本願発明の等価回路に至る経過を説明する。図６(B)に示したCao氏らのラダー回路は、直流抵抗が、本来定義された導体の直流抵抗Ｒｄｃではなく、ＲｄｃとＲ１との並列回路となってしまっている。そこで、本発明では、図１(A)に示すように、導体の表皮効果を考慮するインダクタンスＬ１とレジスタンスＲ１の直列回路を直流に対してショートしてから、直流に対するインダクタンスＬ０と導体の直流抵抗Ｒｄｃに直列接続する。
次に、この図１(A)の改良したラダー回路に含まれているインダクタンスＬ０，Ｌ１間の相互インダクタンスＬｍをデカップリング形式で表すと、同図(B)に示すようになる。すなわち、Ｒ１・Ｌ１の直列回路に相互インダクタンスＬｍが並列接続されており、この並列回路に、直流に対するインダクタンスＬ０と導体の直流抵抗Ｒｄｃとを直列に接続した構成となる。
次に、誘電体損失と、外部電極のインダクタンス及びレジスタンスを同時に考慮し、図１(C)に示す本実施例の等価回路を得る。すなわち、外部電極のインダクタンスＬｓを前記インダクタンスＬ０に直列に接続するとともに、外部電極の直流抵抗Ｒｄｃ２を内部導体の直流抵抗Ｒｄｃ１に直列に接続する。また、積層チップインダクタのチップを構成する誘電体の寄生キャパシタンスＣｐと、誘電体の損失を表す抵抗Ｒｐとを直列に接続した直列回路を、外部電極の等価素子Ｌｓ，Ｒｄｃ２の内側に並列に接続する。
次に、以上のような本実施例における積層チップインダクタの等価回路（ＳＰＩＣＥモデル）を使用してシミュレーションを行なう場合について説明する。シミュレータとして、例えばＳＰＩＣＥシミュレータを使用する場合、前記図１(C)の等価回路のＳＰＩＣＥファイルは、例えば下記の通りになる。
.subckt HK1 1 2
Ls 1 3 Lval1
L0 3 4 Lval2
Lm 4 5 Lval3
L1 4 7 Lval4
R1 7 5 Rval1
Cp 3 8 Cval1
Rp 8 6 Rval2
Rdc1 5 6 Rval3
Rdc2 6 2 Rval4
.ends
.subckt HK1 1 2
Ls 1 3 Lval1
L0 3 4 Lval2
Lm 4 5 Lval3
L1 4 7 Lval4
R1 7 5 Rval1
Cp 3 8 Cval1
Rp 8 6 Rval2
Rdc1 5 6 Rval3
Rdc2 6 2 Rval4
.ends
なお、必要に応じて、部品名や著作権表示がコメントとして付加される。また、上記ファイル中、Lval1，Lval2，・・・には、具体的な回路定数の数値が記述される。例えば、Ｌｓの値が０．５８ｎＨのときは、
Ls 1 3 0.58n
と記述されるという具合である。具体例は後述する。
Ls 1 3 0.58n
と記述されるという具合である。具体例は後述する。
次に、Fortranで記述したＳＰＩＣＥモデルのプログラムファイルは、下記の通りになる。上述したＳＰＩＣＥファイルは、そのままＳＰＩＣＥシミュレータに読み込むことができるが、以下のプログラムファイルは、コンパイルする必要がある。この場合も、必要に応じて、部品名や著作権表示がコメントとして付加される。
Complex Function ZHK1(Ls,L0,Lm,L1,R1,Cp,Rp,Rdc1,Rdc2,Freq)
Complex AIM,ZLs,ZL0,ZLm,ZL1,ZCp,Z1,Z2,Z3
data PI/3.1415926/,AIM/(0.0,1.0)
ZLs=AIM*2.0*PI*Freq*Ls
ZL0=AIM*2.0*PI*Freq*L0
ZLm=AIM*2.0*PI*Freq*Lm
ZL1=AIM*2.0*PI*Freq*L1
ZCp=1./(AIM*2.0*PI*Freq*Cp)
Z1=R1+ZL1
Z2=ZL0+1./(1./ZLm+1./Z1)+Rdc1
Z3=1./(1./Z2+1./(ZCp+Rp))
ZHK1=ZLs+Z3+Rdc2
Return
End
Complex Function ZHK1(Ls,L0,Lm,L1,R1,Cp,Rp,Rdc1,Rdc2,Freq)
Complex AIM,ZLs,ZL0,ZLm,ZL1,ZCp,Z1,Z2,Z3
data PI/3.1415926/,AIM/(0.0,1.0)
ZLs=AIM*2.0*PI*Freq*Ls
ZL0=AIM*2.0*PI*Freq*L0
ZLm=AIM*2.0*PI*Freq*Lm
ZL1=AIM*2.0*PI*Freq*L1
ZCp=1./(AIM*2.0*PI*Freq*Cp)
Z1=R1+ZL1
Z2=ZL0+1./(1./ZLm+1./Z1)+Rdc1
Z3=1./(1./Z2+1./(ZCp+Rp))
ZHK1=ZLs+Z3+Rdc2
Return
End
次に、図２を参照しながら、本発明の実施例２について説明する。前記図１(B)に示したデカップリング形式のラダー回路において、積層チップインダクタにおいて内部導体を構成する金属層の厚みを考慮すると、図２(A)に示すような等価回路となる。すなわち、金属層の側面の表皮効果をインダクタンスＬ２とレジスタンスＲ２の直列回路で表し、これを、金属層の上下両主面の表皮効果を考慮したインダクタンスＬ１とレジスタンスＲ１の直列回路及びデカップリング形式で表現したインダクタンスＬｍと、それぞれ並列に接続する。
次に、前記実施例と同様にして、誘電体損失と、外部電極の寄生インダクタンス及びレジスタンスを同時に考慮し、図２(B)に示す本実施例の等価回路を得る。すなわち、外部電極の寄生インダクタンスＬｓを前記インダクタンスＬ０に直列に接続するとともに、外部電極の直流抵抗Ｒｄｃ２を内部導体の直流抵抗Ｒｄｃ１に直列に接続する。また、チップを構成する誘電体の寄生キャパシタンスＣｐと、誘電体材料の損失を表す抵抗Ｒｐとを直列に接続した直列回路を、外部電極の等価素子Ｌｓ，Ｒｄｃ２の内側に並列に接続する。
以上のような図２(B)に示す等価回路のＳＰＩＣＥファイルは、例えば下記の通りになる。
.subckt HK2 1 2
Ls 1 3 Lval1
L0 3 4 Lval2
Lm 4 5 Lval3
L1 4 7 Lval4
R1 7 5 RVal1
L2 4 8 Lval5
R2 8 5 Rval2
Cp 3 9 Cval1
Rp 9 6 Rval3
Rdc1 5 6 Rval4
Rdc2 6 2 Rval5
.ends
.subckt HK2 1 2
Ls 1 3 Lval1
L0 3 4 Lval2
Lm 4 5 Lval3
L1 4 7 Lval4
R1 7 5 RVal1
L2 4 8 Lval5
R2 8 5 Rval2
Cp 3 9 Cval1
Rp 9 6 Rval3
Rdc1 5 6 Rval4
Rdc2 6 2 Rval5
.ends
また、Fortranによる前記ＳＰＩＣＥモデルのプログラムファイルは、下記の通りになる。
Complex Function ZHK2(Ls,L0,Lm,L1,R1,L2,R2,
1 Cp,Rp,Rdc1,Rdc2,Freq)
Complex AIM,ZLs,ZL0,ZLm,ZL1,Zl2,ZCp,Z1,Z2,Z3
data PI/3.1415926/,AIM/(0.0,1.0)
ZLs=AIM*2.0*PI*Freq*Ls
ZL0=AIM*2.0*PI*Freq*L0
ZLm=AIM*2.0*PI*Freq*Lm
ZL1=AIM*2.0*PI*Freq*L1
ZL2=AIM*2.0*PI*Freq*L2
ZCp=1./(AIM*2.0*PI*Freq*Cp)
Z1=1./(1./ZLm+1./(R1+ZL1)+1./(R2LZL2))
Z2=ZL0+Z1+Rdc1
Z3=1./(1./Z2+1./(ZCp+Rp))
ZHK2=ZLs+Z3+Rdc2
Return
End
＜具体例＞
Complex Function ZHK2(Ls,L0,Lm,L1,R1,L2,R2,
1 Cp,Rp,Rdc1,Rdc2,Freq)
Complex AIM,ZLs,ZL0,ZLm,ZL1,Zl2,ZCp,Z1,Z2,Z3
data PI/3.1415926/,AIM/(0.0,1.0)
ZLs=AIM*2.0*PI*Freq*Ls
ZL0=AIM*2.0*PI*Freq*L0
ZLm=AIM*2.0*PI*Freq*Lm
ZL1=AIM*2.0*PI*Freq*L1
ZL2=AIM*2.0*PI*Freq*L2
ZCp=1./(AIM*2.0*PI*Freq*Cp)
Z1=1./(1./ZLm+1./(R1+ZL1)+1./(R2LZL2))
Z2=ZL0+Z1+Rdc1
Z3=1./(1./Z2+1./(ZCp+Rp))
ZHK2=ZLs+Z3+Rdc2
Return
End
＜具体例＞
次に、図３〜図４を参照しながら、前記実施例の具体的な数値例及びシミュレーション例を説明する。上述した実施例の等価回路モデルを利用してシミュレーションを行なうためには、各等価回路に含まれている回路定数を具体的に決定する必要がある。例えば、ＡＢＣ社製の型番「○○○」の積層チップインダクタを使用するときは、当該部品における前記回路定数の値を具体的に決定しなければならない。
そのための手法としては、ニュートン法など、各種の手法が知られているが、以下、一例として、グローバル最適化アルゴリズムによる方法を説明する。まず、
Ｚ_test(ｆn)＝ＥＳＲ_test(ｆn)＋ｊＸ_test(ｆn)
を、対象となる特定の部品の周波数ｆnにおけるインピーダンスの実測値とする。また、
Ｚ_circuit(Ｖ,ｆn)＝ＥＳＲ_circuit(Ｖ,ｆn)＋ｊＸ_circuit(Ｖ,ｆn)
を、当該部品のＳＰＩＣＥモデルの周波数ｆnにおける回路インピーダンスとする。なお、これらの式中のＶ={Ｖ1,Ｖ2, …,Ｖm}，Ｖi(i=1, 2, …, m)は、ＳＰＩＣＥモデルの回路素子である。
Ｚ_test(ｆn)＝ＥＳＲ_test(ｆn)＋ｊＸ_test(ｆn)
を、対象となる特定の部品の周波数ｆnにおけるインピーダンスの実測値とする。また、
Ｚ_circuit(Ｖ,ｆn)＝ＥＳＲ_circuit(Ｖ,ｆn)＋ｊＸ_circuit(Ｖ,ｆn)
を、当該部品のＳＰＩＣＥモデルの周波数ｆnにおける回路インピーダンスとする。なお、これらの式中のＶ={Ｖ1,Ｖ2, …,Ｖm}，Ｖi(i=1, 2, …, m)は、ＳＰＩＣＥモデルの回路素子である。
回路定数を抽出する最適化数学モデルは、次の数１式，あるいは数２式で示される。これらの数式で表される目標関数は、該当する素子のインピーダンスの実測値と、ＳＰＩＣＥモデルにおけるインピーダンス値との相対誤差を定義し、その相対誤差を最小化して表したものである。数１式は、全帯域の誤差の合計を表したものである。数２式は、周波数ごとのインピーダンスの実数部と虚数部の誤差の最大値を表したものである。
図３には、前記グローバル最適化アルゴリズムによる手順がフローチャートとして示されている。同図に示すように、まず、回路素子の最初の領域[ＶA,ＶB]を決める（ステップＳＡ）。求める最適解がなるべく含まれるように最初の領域[ＶA,ＶB]を出来るだけ大きくする。そうすると、グローバル最適化アルゴリズムにより一回で最適解が求められる。シミュレーション時間は大幅短縮できる。
次に、グローバル最適化アルゴリズムにより最適解Ｖ0を求める（ステップＳＢ）。そして、前記数１式及び数２式を利用して、回路インピーダンスの誤差を求め、最適解Ｖ0が適切かどうか判断する（ステップＳＣ）。その結果、もしＳＰＩＣＥモデルの回路インピーダンスと部品の実測値との誤差が大き過ぎて、前記最適解Ｖ0が適切でないと判明したら（ステップＳＣのＮ）、最適解Ｖ0によって新しい領域[ＶA,ＶB]を再構成し（ステップＳＤ）、グローバル最適化アルゴリズムによって最適解Ｖ0をもう一度求める（ステップＳＢ）。
ＳＰＩＣＥモデルによる回路インピーダンスと部品の実測値との誤差は、ＳＰＩＣＥモデルの精度を表す。この回路インピーダンス対実測値の相対誤差は、次の数３式及び数４式で示される。これらのうち、数３式はＥＳＲの相対誤差，数４式はリアクタンスの相対誤差を表す。
以上の処理を繰り返し行ない、回路インピーダンス対実測値の相対誤差のティピカル値が例えば１０％以下となったら、高精度のＳＰＩＣＥモデルが得られたと判断し（ステップＳＣのＹ）、その結果を保存して終了する（ステップＳＥ）。
なお、相対誤差のティピカル値を１０％以下にする理由は二つある。第１に、測定器の確度により、測定誤差を生じ、実測値の生データにノイズが含まれており、積層チップインダクタに対して実測値の生データに入っているノイズのティピカル値は、１０％程度である。第２に、電子部品毎の特性ばらつきがあり、積層チップインダクタの公差は一般的にＪ交差（±５％）と定められているので、１０％より大きいと回路精度が低下してしまう。このため、上記相対誤差のティピカル値は１０％以下となるようにすることが好ましい。
なお、相対誤差のティピカル値を１０％以下にする理由は二つある。第１に、測定器の確度により、測定誤差を生じ、実測値の生データにノイズが含まれており、積層チップインダクタに対して実測値の生データに入っているノイズのティピカル値は、１０％程度である。第２に、電子部品毎の特性ばらつきがあり、積層チップインダクタの公差は一般的にＪ交差（±５％）と定められているので、１０％より大きいと回路精度が低下してしまう。このため、上記相対誤差のティピカル値は１０％以下となるようにすることが好ましい。
次に、以上のような手法で実施例の等価回路の回路定数を求め、これをＳＰＩＣＥシミュレータに入力してシミュレーションを行い、本発明の等価回路モデルを検証した。
次に、以上のようにして求めた数値例について具体的に説明する。
（１）本件出願人製の高周波用積層チップインダクタ「HK1005R10(100nH)」の場合（実施例１と実施例２の等価回路の適用範囲はＤＣもしくは周波数１．９４２ＧＨｚ以下）
ａ，図６(A)に示した基本等価回路をＳＰＩＣＥモデルとして、各素子の回路定数の数値を上記方法で求めたところ、以下のようになった。
L0=100nH,
Rdc=0.894362Ω,
Cp=0.268236pF,
ｂ，次に、図１(C)に示した実施例１の等価回路における各素子の回路定数の数値を求めたところ、以下のようになった。
L0=55.712532nH,
Lm=48.885025nH,
L1=84.4907913nH,
R1=112.035797Ω,
Cp=0.295752853pF,
Rp=3.24151635Ω,
Ls=0.538956523nH,
Rdc1=0.796844184Ω,
Rdc2=0.0975177884Ω。
ｃ，次に、図１(C)に示した実施例２の等価回路における各素子の回路定数の数値を求めたところ、以下のようになった。
L0=66.2275314nH,
Lm=45.4679871nH,
L1=77.8189621nH,
L2=108.25425nH,
R1=39.0474358Ω,
R2=457.259155Ω,
Cp=0.285327792pF,
Rp=2.12735748Ω,
Ls=1.25335538nH,
Rdc1=0.663021684Ω,
Rdc2=0.231340289Ω。
（１）本件出願人製の高周波用積層チップインダクタ「HK1005R10(100nH)」の場合（実施例１と実施例２の等価回路の適用範囲はＤＣもしくは周波数１．９４２ＧＨｚ以下）
ａ，図６(A)に示した基本等価回路をＳＰＩＣＥモデルとして、各素子の回路定数の数値を上記方法で求めたところ、以下のようになった。
L0=100nH,
Rdc=0.894362Ω,
Cp=0.268236pF,
ｂ，次に、図１(C)に示した実施例１の等価回路における各素子の回路定数の数値を求めたところ、以下のようになった。
L0=55.712532nH,
Lm=48.885025nH,
L1=84.4907913nH,
R1=112.035797Ω,
Cp=0.295752853pF,
Rp=3.24151635Ω,
Ls=0.538956523nH,
Rdc1=0.796844184Ω,
Rdc2=0.0975177884Ω。
ｃ，次に、図１(C)に示した実施例２の等価回路における各素子の回路定数の数値を求めたところ、以下のようになった。
L0=66.2275314nH,
Lm=45.4679871nH,
L1=77.8189621nH,
L2=108.25425nH,
R1=39.0474358Ω,
R2=457.259155Ω,
Cp=0.285327792pF,
Rp=2.12735748Ω,
Ls=1.25335538nH,
Rdc1=0.663021684Ω,
Rdc2=0.231340289Ω。
これらに対応するＳＰＩＣＥファイルは、下記の通りとなる。コメント行は省略している。
ａ，実施例１の場合
.subckt HK1005R10_1 1 2
Ls 1 3 0.538956523n
L0 3 4 55.712532n
Lm 4 5 48.885025n
L1 4 7 84.4907913n
R1 7 5 112.035797
Cp 3 8 0.295752853p
Rp 8 6 3.24151635
Rdc1 5 6 0.796844184
Rdc2 6 2 0.0975177884
.ends
ｂ，実施例２の場合
.subckt HK1005R10_2 1 2
Ls 1 3 1.25335538n
L0 3 4 66.2275314n
Lm 4 5 45.4679871n
L1 4 7 77.8189621n
R1 7 5 39.0474358
L2 4 8 108.25425n
R2 8 5 457.259155
Cp 3 9 0.285327792p
Rp 9 6 2.12735748
Rdc1 5 6 0.663021684
Rdc2 6 2 0.231340289
.ends
ａ，実施例１の場合
.subckt HK1005R10_1 1 2
Ls 1 3 0.538956523n
L0 3 4 55.712532n
Lm 4 5 48.885025n
L1 4 7 84.4907913n
R1 7 5 112.035797
Cp 3 8 0.295752853p
Rp 8 6 3.24151635
Rdc1 5 6 0.796844184
Rdc2 6 2 0.0975177884
.ends
ｂ，実施例２の場合
.subckt HK1005R10_2 1 2
Ls 1 3 1.25335538n
L0 3 4 66.2275314n
Lm 4 5 45.4679871n
L1 4 7 77.8189621n
R1 7 5 39.0474358
L2 4 8 108.25425n
R2 8 5 457.259155
Cp 3 9 0.285327792p
Rp 9 6 2.12735748
Rdc1 5 6 0.663021684
Rdc2 6 2 0.231340289
.ends
プログラミングしたＳＰＩＣＥモデルを呼び出すためのプログラムは、次の通りとなる。コメント行は省略している。
ａ，実施例１の場合
Complex Function Z_R10_1(Freq)
COMPLEX ZHK1
Ls=0.538956523e-9
L0=55.712532e-9
Lm=48.885025e-9
L1=84.4907913e-9
R1=112.035797
Cp=0.295752853e-12
Rp=3.24151635
Rdc1=0.796844184
Rdc2=0.0975177884
Z_R10_1= ZHK1(Ls,L0,Lm,L1,R1,Cp,Rp,Rdc1,Rdc2,Freq)
Return
End
ｂ，実施例２の場合
Complex Function Z_R10_2(Freq)
COMPLEX ZHK2
Ls=1.25335538e-9
L0=66.2275314e-9
Lm=45.4679871e-9
L1=77.8189621e-9
R1=39.0474358
L2=108.25425e-9
R2=457.259155
Cp=0.285327792e-12
Rp=2.12735748
Rdc1=0.663021684
Rdc2=0.231340289
Z_R10_2= ZHK2(Ls,L0,Lm,L1,R1,L2,R2,
1 Cp,Rp,Rdc1,Rdc2,Freq)
Return
End
ａ，実施例１の場合
Complex Function Z_R10_1(Freq)
COMPLEX ZHK1
Ls=0.538956523e-9
L0=55.712532e-9
Lm=48.885025e-9
L1=84.4907913e-9
R1=112.035797
Cp=0.295752853e-12
Rp=3.24151635
Rdc1=0.796844184
Rdc2=0.0975177884
Z_R10_1= ZHK1(Ls,L0,Lm,L1,R1,Cp,Rp,Rdc1,Rdc2,Freq)
Return
End
ｂ，実施例２の場合
Complex Function Z_R10_2(Freq)
COMPLEX ZHK2
Ls=1.25335538e-9
L0=66.2275314e-9
Lm=45.4679871e-9
L1=77.8189621e-9
R1=39.0474358
L2=108.25425e-9
R2=457.259155
Cp=0.285327792e-12
Rp=2.12735748
Rdc1=0.663021684
Rdc2=0.231340289
Z_R10_2= ZHK2(Ls,L0,Lm,L1,R1,L2,R2,
1 Cp,Rp,Rdc1,Rdc2,Freq)
Return
End
次に、以上のようにして得た実施例１及び実施例２の等価回路の回路定数を用いたＳＰＩＣＥシミュレータによる計算結果と、図６(A)に示した基本回路のＳＰＩＣＥシミュレータによる計算結果と、インピーダンスの実測値とを比較する。
図４(A)は、ＥＳＲ（抵抗分）の周波数変化を示すグラフである。同図に示すように、実施例１及び実施例２は、実測値に極めて近似しているのに対し、基本回路のグラフは大きく離れている。また、実施例１及び実施例２を比較すると、実施例２は極めて高い精度を持っていることが分かる。図４(B)のＸ（リアクタンス）の周波数変化についても、同様の結果が得られている。図４(C)は、実施例１，２及び基本回路の実測値に対するＥＳＲ及びＸの相対誤差を示したものである。これらのグラフから、実施例１及び実施例２の等価回路は、基本回路と比較して、非常に誤差が少ないことが分かる。他の積層チップインダクタについても、同様の比較を行なったが、全製品のＳＰＩＣＥモデルにおいて、実測値と極めて一致したシミュレーション結果が得られており、実施例２は実施例１よりも精度が更に向上することが確認された。
次に、図５を参照しながら、シミュレーション装置の実施例について説明する。本実施例のシミュレーション装置１００は、一般的なコンピュータシステムによって構成されており、ＣＰＵを中心に構成された演算処理部１１０に、キーボードなどの入力部１２２，液晶ディスプレイなどの出力部１２４，プログラムメモリ１３０，データメモリ１４０が接続された構成となっている。プログラムメモリ１３０には、シミュレーションプログラム，例えばＳＰＩＣＥシミュレータ１３２が格納されている。データメモリ１４０には、上述した積層チップインダクタのＳＰＩＣＥファイルのみならず、その他のキャパシタやレジスタなどの各種の電子部品のＳＰＩＣＥファイル１４２が格納されている。
演算処理部１１０は、入力部１２２からの入力指示に基づいて、データメモリ１４０からシミュレーション対象の回路に含まれる素子のＳＰＩＣＥファイルを読み出し、ＳＰＩＣＥシミュレータ１３２に組み込んで、回路特性などのシミュレーションの演算処理が行われる。このとき、積層チップインダクタについて上述した実施例１あるいは実施例２の等価回路のＳＰＩＣＥファイルを使用することで、非常に精度の高いシミュレーション結果を得ることができる。
以上のように、本発明の実施例によれば、次のような効果が得られる。
(1)電子部品メーカーやその代理商社は、上述した積層チップインダクタのＳＰＩＣＥモデルを顧客に提供し、もしくは会社のホームペイジに公開し、自社製品を採用する顧客に対して回路設計上の便宜を図ることができる。
(2)電子部品メーカーやその代理商社は、前記積層チップインダクタ部品のＳＰＩＣＥモデルをＳＰＩＣＥファイルもしくはプログラミングし、市販のＳＰＩＣＥシミュレータに搭載して、もしくは、顧客がダウンロードできるように会社のホームペイジに公開することで、自社製品の販路の拡大を図ることができる。
(3)電子機器メーカーや電子回路の設計会社は、前記公開されたＳＰＩＣＥモデルを使用することで、電子製品を精度よく設計でき、設計時間が大幅に短縮できる。また、積層チップインダクタ部品の採用の検証，機器故障の解析なども行うことができる。
(1)電子部品メーカーやその代理商社は、上述した積層チップインダクタのＳＰＩＣＥモデルを顧客に提供し、もしくは会社のホームペイジに公開し、自社製品を採用する顧客に対して回路設計上の便宜を図ることができる。
(2)電子部品メーカーやその代理商社は、前記積層チップインダクタ部品のＳＰＩＣＥモデルをＳＰＩＣＥファイルもしくはプログラミングし、市販のＳＰＩＣＥシミュレータに搭載して、もしくは、顧客がダウンロードできるように会社のホームペイジに公開することで、自社製品の販路の拡大を図ることができる。
(3)電子機器メーカーや電子回路の設計会社は、前記公開されたＳＰＩＣＥモデルを使用することで、電子製品を精度よく設計でき、設計時間が大幅に短縮できる。また、積層チップインダクタ部品の採用の検証，機器故障の解析なども行うことができる。
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨に逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した等価回路定数の数値は一例であり、部品によって異なる数値となる。
(2)前記実施例は、ＳＰＩＣＥシミュレータに対して本発明を適用した例であるが、他の各種のシミュレータに適用することを妨げるものではない。
(3)更に、抵抗値が極めて小さい抵抗素子とインダクタンス値が極めて小さいインダクタンス素子はショート回路に変更することができる。また、抵抗値が極めて大きい抵抗素子とインダクタンス値が極めて大きいインダクタンス素子はオープン回路に変更することができる。
(1)前記実施例で示した等価回路定数の数値は一例であり、部品によって異なる数値となる。
(2)前記実施例は、ＳＰＩＣＥシミュレータに対して本発明を適用した例であるが、他の各種のシミュレータに適用することを妨げるものではない。
(3)更に、抵抗値が極めて小さい抵抗素子とインダクタンス値が極めて小さいインダクタンス素子はショート回路に変更することができる。また、抵抗値が極めて大きい抵抗素子とインダクタンス値が極めて大きいインダクタンス素子はオープン回路に変更することができる。
本発明によれば、積層チップインダクタの特性が精度よく表されるため、積層チップインダクタを含む各種の回路シミュレーションに好適である。
１００：シミュレーション装置
１１０：演算処理部
１２２：入力部
１２４：出力部
１３０：プログラムメモリ
１３２：シミュレーションプログラム
１４０：データメモリ
１４２：ＳＰＩＣＥファイル
１１０：演算処理部
１２２：入力部
１２４：出力部
１３０：プログラムメモリ
１３２：シミュレーションプログラム
１４０：データメモリ
１４２：ＳＰＩＣＥファイル
Claims (4)
- 直方体状の誘電体チップと、該チップに内蔵されるとともに端部がそれぞれ前記チップの表面に引き出された内部導体と、前記内部導体の端部に導電接続するように前記チップの表面に形成された外部電極と、を有する積層チップインダクタの等価回路モデルの回路定数解析方法であって、
前記内部導体の表皮効果を考慮するためのインダクタンスＬ１とレジスタンスＲ１とが直列接続された第１の直列回路に、電磁近接効果を考慮するための、直流に対するインダクタンスＬ０と前記インダクタンスＬ１との間の相互インダクタンスＬｍを並列に接続して第１の並列回路を構成し、
該第１の並列回路の一端に、前記インダクタンスＬ０を直列接続するとともに、前記第１の並列回路の他端に、前記内部導体の直流抵抗Ｒdc1を直列接続して、第２の直列回路を構成し、
寄生キャパシタンスＣｐと前記チップを構成する誘電体の損失を示す抵抗Ｒｐとが直列接続された第３の直列回路を、前記第２の直列回路に並列接続して、第２の並列回路を構成し、
該第２の並列回路の一端に、外部電極の寄生インダクタンスＬｓを直列接続するとともに、前記第２の並列回路の他端に、外部電極の直流抵抗Ｒdc2を直列接続して構成した、積層チップインダクタの等価回路モデルのインピーダンスの値と、前記積層チップインダクタのインピーダンスの実測値と、相対誤差のティピカル値が小さくなるまで数値解析を繰り返し行って、前記等価回路モデルに含まれている回路定数の数値を決定することを特徴とする積層チップインダクタの等価回路モデルの回路定数解析方法。 - 内部導体の厚みを考慮するためのインダクタンスＬ２とレジスタンスＲ２とが直列に接続された第４の直列回路を、前記等価回路モデルの前記第１の並列回路に、更に並列に接続したことを特徴とする請求項１記載の積層チップインダクタの等価回路モデルの回路定数解析方法。
- 前記相対誤差のティピカル値が１０％以下となるように等価回路の回路定数の数値を決定することを特徴とする請求項１または２のいずれかに記載の積層体チップインダクタの等価回路モデルの回路定数解析方法。
- 積層チップインダクタを含む回路の特性シミュレーションを行なう回路シミュレーション方法において、
請求項３に記載の回路定数解析方法によって回路定数が決定された積層チップインダクタの等価回路モデルを利用して、当該積層チップインダクタを含む回路の特性のシミュレーションを行なうことを特徴とする回路シミュレーション方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009048674A JP5121757B2 (ja) | 2009-03-02 | 2009-03-02 | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 |
| US13/203,689 US20110313749A1 (en) | 2009-03-02 | 2010-02-24 | Circuit constant analysis method and circuit simulation method of equivalent circuit model of multilayer chip inductor |
| PCT/JP2010/053474 WO2010101197A1 (ja) | 2009-03-02 | 2010-02-24 | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009048674A JP5121757B2 (ja) | 2009-03-02 | 2009-03-02 | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010204869A JP2010204869A (ja) | 2010-09-16 |
| JP5121757B2 true JP5121757B2 (ja) | 2013-01-16 |
Family
ID=42709752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009048674A Expired - Fee Related JP5121757B2 (ja) | 2009-03-02 | 2009-03-02 | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110313749A1 (ja) |
| JP (1) | JP5121757B2 (ja) |
| WO (1) | WO2010101197A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5246785B2 (ja) * | 2009-03-04 | 2013-07-24 | 国立大学法人東京工業大学 | 回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法 |
| CN102479263B (zh) * | 2010-11-23 | 2013-09-25 | 中国科学院微电子研究所 | 肖特基变容管的大信号等效电路模型及其提参方法 |
| JP5957748B2 (ja) * | 2011-03-11 | 2016-07-27 | 国立大学法人信州大学 | コイルの交流抵抗計算方法 |
| JP5934479B2 (ja) * | 2011-07-25 | 2016-06-15 | 日置電機株式会社 | 等価回路解析装置及び等価回路解析方法 |
| US9281748B2 (en) | 2012-03-02 | 2016-03-08 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter |
| WO2014185293A1 (ja) | 2013-05-14 | 2014-11-20 | 株式会社村田製作所 | コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル |
| JP5773102B2 (ja) | 2013-05-14 | 2015-09-02 | 株式会社村田製作所 | インダクタのシミュレーション方法並びにインダクタのシミュレーション装置およびその使用方法 |
| US9236347B2 (en) | 2013-10-09 | 2016-01-12 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating and manufacturing a DC-DC converter |
| US9219422B1 (en) | 2014-08-21 | 2015-12-22 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter including a coupled inductor formed of a magnetic core and a conductive sheet |
| US9379619B2 (en) | 2014-10-21 | 2016-06-28 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dividing a single phase pulse-width modulation signal into a plurality of phases |
| US9618539B2 (en) | 2015-05-28 | 2017-04-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sensing current of a DC-DC converter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482351B2 (ja) * | 1998-02-27 | 2003-12-22 | 太陽誘電株式会社 | インダクタンス素子，その回路定数解析方法，その記録媒体，そのシミュレータ，その等価回路，伝送回路のシミュレーション方法，その記録媒体，そのシミュレータ |
| JP3111990B2 (ja) * | 1998-07-13 | 2000-11-27 | 日本電気株式会社 | 平面インダクタの評価方法 |
| US20020147575A1 (en) * | 2001-02-12 | 2002-10-10 | Bois Karl J. | Method and system for modeling dielectric losses in a transmission line |
| JP4507421B2 (ja) * | 2001-02-27 | 2010-07-21 | パナソニック株式会社 | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 |
| AU2003225069A1 (en) * | 2002-04-18 | 2003-11-03 | University Of South Florida | Global equivalent circuit modeling system for substrate mounted circuit components incoporating substrate dependent characteristics |
| JP2004071642A (ja) * | 2002-08-01 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 回路定数最適化方法 |
| JP2004235279A (ja) * | 2003-01-28 | 2004-08-19 | Nec Electronics Corp | インダクタ素子のシミュレーション方法及びその等価回路 |
-
2009
- 2009-03-02 JP JP2009048674A patent/JP5121757B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-24 US US13/203,689 patent/US20110313749A1/en not_active Abandoned
- 2010-02-24 WO PCT/JP2010/053474 patent/WO2010101197A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010101197A1 (ja) | 2010-09-10 |
| JP2010204869A (ja) | 2010-09-16 |
| US20110313749A1 (en) | 2011-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121757B2 (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
| JP5475563B2 (ja) | 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 | |
| US8595669B1 (en) | Flexible noise and delay modeling of circuit stages for static timing analysis of integrated circuit designs | |
| US10521533B2 (en) | Inductor simulation method and inductor nonlinear equivalent circuit model | |
| Lourenço et al. | Layout-aware sizing of analog ICs using floorplan & routing estimates for parasitic extraction | |
| US7269810B1 (en) | Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics | |
| EP1923804B1 (en) | Incremental solver for modeling an integrated circuit | |
| Mondal et al. | Expression of Concern: Reducing pessimism in RLC delay estimation using an accurate analytical frequency dependent model for inductance | |
| US10650180B2 (en) | Capacitor simulation method and capacitor nonlinear equivalent circuit model | |
| US20030046045A1 (en) | Method and apparatus for analysing and modeling of analog systems | |
| JP5246785B2 (ja) | 回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法 | |
| US8682625B2 (en) | Methods, systems, and computer-readable media for improving accuracy of network parameter in electromagnetic simulation and modeling | |
| KR102028921B1 (ko) | Ｉｃ 전류 추출 방법 및 그 장치 | |
| Kapur et al. | Modeling of integrated RF passive devices | |
| JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
| Sanaullah et al. | A new real pole delay model for RLC interconnect using second order approximation | |
| JP4614094B2 (ja) | 共振周波数算出装置および共振周波数算出方法 | |
| JP6604802B2 (ja) | 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム | |
| Mohan et al. | Causal reduced-order modeling of distributed structures in a transient circuit simulator | |
| JP6435706B2 (ja) | 回路基板モデル生成装置 | |
| Naderi et al. | An accurate method for estimation of series and parallel resistance in detailed model of transformer winding using impulse test results | |
| JP3867638B2 (ja) | コンデンサの過渡応答解析プログラム、その記録媒体、過渡応答解析の方法、およびシミュレータ | |
| JP2008276612A (ja) | 回路設計装置及び方法並びにプログラム | |
| Roc'h et al. | Comparison of evaluated and measured performances of common mode chokes | |
| Wane et al. | Partition-recomposition methodology for accurate electromagnetic analysis of SiP passive circuitry |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |