JP5475563B2 - 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 - Google Patents
積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 Download PDFInfo
- Publication number
- JP5475563B2 JP5475563B2 JP2010136335A JP2010136335A JP5475563B2 JP 5475563 B2 JP5475563 B2 JP 5475563B2 JP 2010136335 A JP2010136335 A JP 2010136335A JP 2010136335 A JP2010136335 A JP 2010136335A JP 5475563 B2 JP5475563 B2 JP 5475563B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- series
- resistance
- multilayer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 84
- 230000005288 electromagnetic effect Effects 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 14
- 230000002500 effect on skin Effects 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 235000013599 spices Nutrition 0.000 description 41
- 239000003985 ceramic capacitor Substances 0.000 description 19
- 238000004088 simulation Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 238000013461 design Methods 0.000 description 9
- 238000004422 calculation algorithm Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
.subckt MLCC1 1 2
C0 1 3 Cval1
Cm 1 6 Cval2
C1 6 3 Cval3
Rc1 6 3 Rval1
Rp1 1 8 Rval2
Rp2 8 3 Rval3
Cp 8 3 Cval4
Ls 3 4 Lval1
Lm 4 5 Lval2
L1 4 7 Lval3
RL1 7 5 Rval4
Rs 5 2 Rval5
.ends
C0 1 3 3.00870681p
と記述されるという具合である。具体例は後述する。
Complex Function ZMLCC1(C0,Cm,C1,Rc1,Rp1,Rp2,Cp,Ls,Lm,L1,RL1,Rs,Freq)
Complex AIM,YC0,YCm,YC1,YCp,ZLs,ZLm,ZL1,Z1,Z2,Z3,AW
data PI/3.1415926/,AIM/(0.0,1.0)
AW= AIM*2.0*PI*Freq
YC0=AW*C0
YCm=AW*Cm
YC1=AW*C1
YCp=AW*Cp
ZLs=AW*Ls
ZLm=AW*Lm
ZL1=AW*L1
Z1=1./(YC0+1./(Rp1+1./(YCp+1/Rp2))+1./(1./(YC1+1./Rc1)+1./YCm))
Z2=1./(1./(ZL1+RL1)+1./ZLm)
Z3=Rs+ZLs
ZMLCC1=Z1+Z2+Z3
Return
End
.subckt MLCC3 1 2
C0 1 3 Cval1
Cm 1 6 Cval2
C1 6 7 Cval3
Rc1 6 7 Rval1
C2 7 8 Cval4
Rc2 7 8 Rval2
C3 8 3 Cval5
Rc3 8 3 Rval3
Rp1 1 9 Rval4
Rp2 9 3 Rval5
Cp 9 3 Cval6
Ls 3 4 Lval1
Lm 4 5 Lval2
L1 4 10 Lval3
RL1 10 5 Rval6
L2 4 11 Lval4
RL2 11 5 Rval7
L3 4 12 Lval5
RL3 12 5 Rval8
Rs 5 2 Rval9
.ends
Complex Function ZMLCC2(C0,Cm,C1,Rc1,C2,Rc2,C3,Rc3,
1 Rp1,Rp2,Cp,Ls,Lm,L1,RL1,L2,RL2,L3,RL3,Rs,Freq)
Complex AIM,YC0,YCm,YC1,YC2,YC3,YCp,ZLs,ZLm,ZL1,ZL2,ZL3,
1 Z1,Z2,Z3,AW
data PI/3.1415926/,AIM/(0.0,1.0)
AW= AIM*2.0*PI*Freq
YC0=AW*C0
YCm=AW*Cm
YC1=AW*C1
YC2=AW*C2
YC3=AW*C3
YCp=AW*Cp
ZLs=AW*Ls
ZLm=AW*Lm
ZL1=AW*L1
ZL2=AW*L2
ZL3=AW*L3
Z1=1./(YC0+1./(Rp1+1./(YCp+1./Rp2))+1./(1./(YC1+1./Rc1)+
1 1./(YC2+1./Rc2)+ 1./(YC3+1./Rc3)+1./YCm))
Z2=1./(1./(ZL1+RL1)+1./(ZL2+RL2) +1./(ZL3+RL3)+1./ZLm)
Z3=Rs+ZLs
ZMLCC2=Z1+Z2+Z3
Return
End
<具体例>
Z_test(fn)=ESR_test(fn)+jX_test(fn)
を、対象となる特定の積層チップコンデンサの周波数fnにおけるインピーダンスの実測値とする。「j」は虚数単位である。また、
Z_circuit(V,fn)=ESR_circuit(V,fn)+jX_circuit(V,fn)
を、当該積層チップコンデンサのSPICEモデルの周波数fnにおける回路インピーダンスとする。なお、これらの式中のV={V1,V2, …,Vm},Vi(i=1, 2, …, m)は、SPICEモデルの回路素子である。
等価回路における回路定数は、次のとおりである。適用周波数範囲は300kHz〜6GHzで、常温,直流バイアスなしとしている。
C=4.93325138pF,
L=0.464808911nH,
R=0.167322427Ω,
C0=3.00870681pF,
Cm=3.92837548pF,
C1=3.7405591pF,
Rc1=7202.6935kΩ,
Ls=0.0288861934nH,
Rs=0.104859829Ω,
Lm=0.48061493nH,
L1= 4.30294275nH,
RL1=31.4885731Ω,
Rp1=8105.667kΩ,
Rp2=54.898688GΩ,
Cp=0.00244404329pF,
C0=3.9467504pF,
Cm=1.99481005818pF,
C1=1.92191601pF,
Rc1=7.3327831752MΩ,
C2=537.584838791pF,
Rc2=26.571081839Ω,
C3=5677.255716pF,
Rc3=1940.5187538Ω,
Ls=0.01834981398642nH,
Rs=0.09982694501712Ω,
Lm=0.494221687nH,
L1=4.28829861nH,
RL1=29.8570557Ω,
L2=5.99605989nH,
RL2=37.9544725MΩ,
L3=3.00039339nH,
RL3=2.172284532MΩ,
Rp1=52.59297555072MΩ,
Rp2=76.23516519333GΩ,
Cp=0.0010273870248478pF,
a,モデル1の場合
.subckt UMK105CH050_1 1 2
C0 1 3 3.00870681p
Cm 1 6 3.92837548p
C1 6 3 3.7405591p
Rc1 6 3 7202.6935k
Rp1 1 8 8105.667k
Rp2 8 3 54.898688G
Cp 8 3 0.00244404329p
Ls 3 4 0.0288861934n
Lm 4 5 0.48061493n
L1 4 7 4.30294275n
RL1 7 5 31.4885731
Rs 5 2 0.104859829
.ends
.subckt UMK105CH050_2 1 2
C0 1 3 3.9467504p
Cm 1 6 1.99481005818p
C1 6 7 1.92191601p
Rc1 6 7 7.3327831752MEG
C2 7 8 537.584838791p
Rc2 7 8 26.571081839
C3 8 3 5677.255716p
Rc3 8 3 1940.5187538
Rp1 1 9 52.59297555072MEG
Rp2 9 3 76.23516519333G
Cp 9 3 0.0010273870248478p
Ls 3 4 0.01834981398642n
Lm 4 5 0.494221687n
L1 4 10 4.28829861n
RL1 10 5 29.8570557
L2 4 11 5.99605989n
RL2 11 5 37.9544725MEG
L3 4 12 3.00039339n
RL3 13 5 2.172284532MEG
Rs 5 2 0.09982694501712
.ends
a,モデル1の場合
Complex Function Z_050_1(Freq)
Complex ZMLCC1
C0=3.00870681e-12
Cm=3.92837548e-12
C1=3.7405591e-12
Rc1=7202.6935e3
Rp1=8105.667e3
Rp2=54.898688e9
Cp=0.00244404329e-12
Ls=0.0288861934e-9
Lm=0.48061493e-9
L1=4.30294275e-9
RL1=31.4885731
Rs=0.104859829
Z_050_1=ZMLCC1(C0,Cm,C1,Rc1,Rp1,Rp2,Ls,Lm,L1,RL1,Rs,Freq)
Return
End
Complex Function Z_050_2(Freq)
COMPLEX ZMLCC2
C0=3.9467504e-12
Cm=1.99481005818e-12
C1=1.92191601e-12
Rc1=7.3327831752e6
C2=537.584838791e-12
Rc2=26.571081839
C3=5677.255716e-12
Rc3=1940.5187538
Rp1=52.59297555072e6
Rp2=76.23516519333e9
Cp=0.0010273870248478e-12
Ls=0.01834981398642e-9
Lm=0.494221687e-9
L1=4.28829861e-9
RL1=29.8570557
L2=5.99605989e-9
RL2=37.9544725e6
L3=3.00039339e-9
RL3=2.172284532e6
Rs=0.09982694501712
Z_050_2=ZMLCC2(C0,Cm,C1,Rc1,C2,Rc2,C3,Rc3,
1 Rp1,Rp2,Cp,Ls,Lm,L1,RL1,L2,RL2,L3,RL3,Rs,Freq)
Return
End
上記例と比較して、コンデンサとしての容量がおよそ2万倍である。等価回路における回路定数は、次のとおりである。適用周波数範囲は40Hz〜3GHzで、同様に、常温,直流バイアスなしとしている。
C=89.9078438nF,
L=0.477196515nH,
R=0.0198914502Ω,
C0=83.6392969nF,
Cm=4.66933203nF,
C1=33.8231964pF,
Rc1=341.446442Ω,
Ls=0.0508201979nH,
Rs=0.0153297028Ω,
Lm=0.464667767nH,
L1=1.6764729nH,
RL1=2.67282844Ω,
Rp1=21.0695625kΩ,
Rp2=1539.72775kΩ,
Cp=4.80782568nF,
C0=81.4033672nF,
Cm=8.90467383nF,
C1=0.0236405972pF,
Rc1=62.131218Ω,
C2=5.06878516nF,
Rc2=3.2561145kΩ,
C3=19.4931113nF,
Rc3=16.9028672kΩ,
Ls=0.0195942447nH,
Rs=0.0117002334Ω,
Lm=0.516070485nH,
L1=3.86673999nH,
RL1=181.950104Ω,
L2=1.81303155nH,
RL2=1.42072558MΩ,
L3=14.6117744nH,
RL3=79.1412582Ω,
Rp1=845.107483Ω,
Rp2=2.44012475MΩ,
Cp=3.1665105nF,
.subckt LMK105BJ104 1 2
C0 1 3 81.4033672n
Cm 1 6 8.90467383n
C1 6 7 0.0236405972p
Rc1 6 7 62.131218
C2 7 8 5.06878516n
Rc2 7 8 3.2561145k
C3 8 3 19.4931113n
Rc3 8 3 16.9028672k
Rp1 1 9 845.107483
Rp2 9 3 2.44012475MEG
Cp 9 3 3.1665105n
Ls 3 4 0.0195942447n
Lm 4 5 0.516070485n
L1 4 10 3.86673999n
RL1 10 5 181.950104
L2 4 11 1.81303155n
RL2 11 5 1.42072558
L3 4 12 14.6117744n
RL3 13 5 79.1412582
Rs 5 2 0.0117002334
.ends
Complex Function Z_104_2(Freq)
COMPLEX ZMLCC2
C0=81.4033672e-9
Cm=8.90467383e-9
C1=0.0236405972e-12
Rc1=62.131218
C2=5.06878516e-9
Rc2=3256.1145
C3=19.4931113e-9
Rc3=16.9028672e3
Rp1=845.107483
Rp2=2.44012475e6
Cp=3.1665105e-9
Ls=0.0195942447e-9
Lm=0.516070485e-9
L1=3.86673999e-9
RL1=181.950104
L2=1.81303155e-9
RL2=1.42072558
L3=14.6117744e-9
RL3=79.1412582
Rs=0.0117002334
Z_104_2=ZMLCC2(C0,Cm,C1,Rc1,C2,Rc2,C3,Rc3,
1 Rp1,Rp2,Cp,Ls,Lm,L1,RL1,L2,RL2,L3,RL3,Rs,Freq)
Return
End
上記Bの例と比較して、コンデンサとしての容量が更に100倍である。等価回路における回路定数は、次のとおりである。適用周波数範囲は100Hz〜110MHzで、同様に、常温,直流バイアスなしとしている。
C=9.399774μF,
L=1.44098794nH,
R=0.00600963226Ω,
C0=8.549285μF,
Cm=0.133352078μF,
C1=5.26498175pF,
Rc1=113.886116Ω,
Ls=0.23356232nH,
Rs=0.00471188826Ω,
Lm=1.36378956nH,
L1=1.9533869nH,
RL1=0.319902778Ω,
Rp1=686.746887Ω,
Rp2=7.95768896Ω,
Cp=0.372943531μF,
C0=8.409048μF,
Cm=0.314550.094μF,
C1=2.755476μF,
Rc1=4.12212038Ω,
C2=277.556335pF,
Rc2=58.4974747Ω,
C3=0.267274031μF,
Rc3=157.866211Ω,
Ls=0.130296141nH,
Rs=0.00436108653Ω,
Lm=1.51660061nH,
L1=3.64575338nH,
RL1=1.36221182Ω,
L2=4.10134459nH,
RL2=0.20093511Ω,
L3=2.32526946nH,
RL3=17.3404484Ω,
Rp1=2.36281958kΩ,
Rp2=20.4238203kΩ,
Cp=0.344478062μF,
.subckt GMK316BJ106 1 2
C0 1 3 8.409048u
Cm 1 6 0.314550094u
C1 6 7 2.755476u
Rc1 6 7 4.12212038
C2 7 8 277.556335p
Rc2 7 8 58.4974747
C3 8 3 0.267274031u
Rc3 8 3 157.866211
Rp1 1 9 2.36281958k
Rp2 9 3 20.4238203k
Cp 9 3 0.344478062u
Ls 3 4 0.130296141n
Lm 4 5 1.51660061n
L1 4 10 3.64575338n
RL1 10 5 1.36221182
L2 4 11 4.10134459n
RL2 11 5 0.20093511
L3 4 12 2.32526946n
RL3 13 5 17.3404484
Rs 5 2 0.00436108653
.ends
Complex Function Z_106_2(Freq)
COMPLEX ZMLCC2
C0= 8.409048e-6
Cm= 0.314550094e-6
C1= 2.755476e-6
Rc1= 4.12212038
C2= 277.556335e-12
Rc2= 58.4974747
C3= 0.267274031e-6
Rc3= 157.866211
Rp1= 2362.81958
Rp2= 20.4238203e3
Cp= 0.344478062e-6
Ls= 0.130296141e-9
Lm= 1.51660061e-9
L1= 3.64575338e-9
RL1= 1.36221182
L2= 4.10134459e-9
RL2= 0.20093511
L3= 2.32526946e-9
RL3= 17.3404484
Rs= 0.00436108653
Z_106_2=ZMLCC2(C0,Cm,C1,Rc1,C2,Rc2,C3,Rc3,
1 Rp1,Rp2,Cp,Ls,Lm,L1,RL1,L2,RL2,L3,RL3,Rs,Freq)
Return
End
(1)電子部品メーカーやその代理商社は、上述した等価回路に基づく積層チップコンデンサのSPICEモデルを顧客に提供し、もしくは会社のホームペイジに公開し、自社製品を採用する顧客に対して回路設計上の便宜を図ることができる。
(2)電子部品メーカーやその代理商社は、前記積層チップコンデンサのSPICEモデルをSPICEファイルもしくはプログラミングし、市販のSPICEシミュレータに搭載して、もしくは、顧客がダウンロードできるように会社のホームペイジに公開することで、自社製品の販路の拡大を図ることができる。
(3)電子機器メーカーや電子回路の設計会社は、前記公開されたSPICEモデルを使用することで、電子製品を精度よく設計でき、設計時間が大幅に短縮できる。また、積層チップコンデンサの採用の検証,機器故障の解析なども行うことができる。
(1)前記実施例で示した等価回路定数の数値は一例であり、使用回路電圧、使用温度条件、または部品によって異なる数値となる。
(2)前記実施例は、SPICEシミュレータに対して本発明を適用した例であるが、他の各種のシミュレータに適用することを妨げるものではない。
(3)更に、前記等価回路において、容量値が極めて小さいキャパシタンス素子,抵抗値が極めて大きいレジスタンス素子,インダクタンス値が極めて大きいインダクタンス素子は、いずれもオープン回路に変更してもよい。また、容量値が極めて大きいキャパシタンス素子,抵抗値が極めて小さいレジスタンス素子,インダクタンス値が極めて小さいインダクタンス素子は、いずれもショート回路に変更してもよい。例えば、内部電極の幅が内部電極の長さに対して極めて小さい場合、内部電極のオープン端面の電磁効果を無視することができる。実施例2の等価回路モデルについて、内部電極のオープン端面の電磁効果を表すキャパシタンスC3とレジスタンスRc3,インダクタンスL3とレジスタンスRL3を省略することができる。つまり、レジスタンスRc3はショート、レジスタンスRL3はオープンにする。
(4)積層チップコンデンサとしては、MLCC(積層セラミックコンデンサ)が主なものであるが、いずれのタイプの積層チップコンデンサであっても、本発明は適用可能である。
20:内部電極
22:上面
24:下面
26,28:側面
30:オープン端面
100:シミュレーション装置
110:演算処理部
122:入力部
124:出力部
130:プログラムメモリ
132:シミュレーションプログラム
140:データメモリ
142:SPICEファイル
Claims (3)
- 直方体状の誘電体チップと、該チップに内蔵されるとともに端部がそれぞれ前記チップの表面に引き出された複数の内部電極と、前記内部電極の端部に導電接続するように前記チップの表面に形成された外部電極と、を有する積層チップコンデンサの回路定数解析プログラムであって、
前記積層チップコンデンサの等価回路を、
複数の内部電極のそれぞれ上面に接する誘電体及び下面に接する誘電体に存在する電磁効果を表すキャパシタンスC1及びレジスタンスRc1を並列接続して構成した第1並列回路と、
この第1並列回路及び電磁近接効果を表す相互キャパシタンスCmを直列接続して構成した第1直列回路と、
誘電体材料内の寄生キャパシタンスCpと誘電体材料の損失を表す絶縁抵抗Rp2とを並列接続して構成した第2並列回路と、
この第2並列回路に誘電体材料の損失を表す絶縁抵抗Rp1を直列接続して構成した第2直列回路と、
前記第1直列回路、第2直列回路及び静電容量C0を並列接続して構成した第3並列回路と、
複数の内部電極のそれぞれ上下面の金属表皮効果を表すインダクタンスL1及びレジスタンスRL1を直列接続して構成した第3直列回路と、
この第3直列回路に電磁近接効果を考慮する相互インダクタンスLmを並列接続して構成した第4並列回路と、
前記第3並列回路、第4並列回路、及び電極の寄生インダクタンスLsに電極の直流抵抗Rsを直列接続して構成した第4直列回路と、
によって構成し、
該積層チップコンデンサの等価回路のインピーダンスの値と、積層チップコンデンサのインピーダンスの実測値との相対誤差のティピカル値が小さくなるように、前記積層チップコンデンサの等価回路に含まれている回路定数の数値を決定するとともに、
決定した回路定数に基づいて、インピーダンスの周波数特性を得る機能をコンピュータによって実現することを特徴とする積層チップコンデンサの回路定数解析プログラム。 - 直方体状の誘電体チップと、該チップに内蔵されるとともに端部がそれぞれ前記チップの表面に引き出された複数の内部電極と、前記内部電極の端部に導電接続するように前記チップの表面に形成された外部電極と、を有する積層チップコンデンサの回路定数解析プログラムであって、
前記積層チップコンデンサの等価回路を、
複数の内部電極のそれぞれ上面に接する誘電体及び下面に接する誘電体に存在する電磁効果を表すキャパシタンスC1及びレジスタンスRc1を並列接続して構成した第1並列回路と、
複数の内部電極のそれぞれ一方の側面に接する誘電体及び他方の側面に接する誘電体に存在する電磁効果を表すキャパシタンスC2及びレジスタンスRc2を並列接続して構成した第2並列回路と、
複数の内部電極のそれぞれオープン端面に接する誘電体に存在する電磁効果を表すキャパシタンスC3及びレジスタンスRc3を並列接続して構成した第3並列回路と、
前記第1並列回路、第2並列回路、第3並列回路および相互キャパシタンスCmを直列接続して構成した第1直列回路と、
誘電体材料内の寄生キャパシタンスCpと誘電体材料の損失を表す絶縁抵抗Rp2とを並列接続して構成した第4並列回路と、
この第4並列回路に誘電体材料の損失を表す絶縁抵抗Rp1を直列接続して構成した第2直列回路と、
前記第1直列回路、第2直列回路及び静電容量C0を並列接続して構成した第5並列回路と、
複数の内部電極のそれぞれ上下面の金属表皮効果を表すインダクタンスL1及びレジスタンスRL1を直列接続して構成した第3直列回路と、
複数の内部電極のそれぞれ両側面の金属表皮効果を表すインダクタンスL2及びレジスタンスRL2を直列接続して構成した第4直列回路と、
複数の内部電極のそれぞれオープン端面の金属表皮効果を表すインダクタンスL3及びレジスタンスRL3を直列接続して構成した第5直列回路と、
前記第3直列回路、第4直列回路、および第5直列回路に電磁近接効果を考慮する相互インダクタンスLmを並列接続して構成した第6並列回路と、
前記第5並列回路、第6並列回路、および電極の寄生インダクタンスLsに電極の直流抵抗Rsを直列接続して構成した第6直列回路と、
によって構成し、
該積層チップコンデンサの等価回路のインピーダンスの値と、積層チップコンデンサのインピーダンスの実測値との相対誤差のティピカル値が小さくなるように、前記積層チップコンデンサの等価回路に含まれている回路定数の数値を決定するとともに、
決定した回路定数に基づいて、インピーダンスの周波数特性を得る機能をコンピュータによって実現することを特徴とする積層チップコンデンサの回路定数解析プログラム。 - 積層チップコンデンサの回路定数解析装置であって、
請求項1又は2記載のプログラムがメモリ手段に格納されており、該プログラムを実行して、積層チップコンデンサの等価回路の回路定数解析を行う演算処理手段を備えたことを特徴とする積層チップコンデンサの回路定数解析装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010136335A JP5475563B2 (ja) | 2010-06-15 | 2010-06-15 | 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 |
US13/160,394 US8527256B2 (en) | 2010-06-15 | 2011-06-14 | Equivalent circuit model for multilayer chip capacitor, circuit constant analysis method, program, device, and circuit simulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010136335A JP5475563B2 (ja) | 2010-06-15 | 2010-06-15 | 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012003409A JP2012003409A (ja) | 2012-01-05 |
JP5475563B2 true JP5475563B2 (ja) | 2014-04-16 |
Family
ID=45096920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010136335A Active JP5475563B2 (ja) | 2010-06-15 | 2010-06-15 | 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8527256B2 (ja) |
JP (1) | JP5475563B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012150579A (ja) | 2011-01-17 | 2012-08-09 | Taiyo Yuden Co Ltd | コンデンサの回路シミュレーションモデル及びその構築方法,回路シミュレーション方法及び回路シミュレータ |
EP2835749B1 (en) * | 2012-04-04 | 2019-04-10 | Murata Manufacturing Co., Ltd. | Method for deriving capacitor equivalent circuit model |
KR101616036B1 (ko) * | 2013-05-14 | 2016-04-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델 |
KR101616037B1 (ko) * | 2013-05-14 | 2016-04-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델 |
KR101548823B1 (ko) * | 2013-12-16 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US9735227B2 (en) * | 2015-08-03 | 2017-08-15 | Synopsys, Inc. | 2D material super capacitors |
CN111082780B (zh) * | 2019-12-20 | 2023-11-10 | 扬州大学 | 涡旋态磁通晶格的连续波射频场调控电路结构及调控方法 |
JP7276284B2 (ja) * | 2020-08-27 | 2023-05-18 | 株式会社村田製作所 | 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法 |
CN112464601B (zh) * | 2020-12-03 | 2022-10-11 | 电子科技大学 | 一种多谐振点电容的高频spice模型建立方法 |
CN113359003B (zh) * | 2021-04-26 | 2024-04-02 | 中国南方电网有限责任公司超高压输电公司梧州局 | 直流寄生回路检测***和方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507421B2 (ja) * | 2001-02-27 | 2010-07-21 | パナソニック株式会社 | 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体 |
AU2003225069A1 (en) * | 2002-04-18 | 2003-11-03 | University Of South Florida | Global equivalent circuit modeling system for substrate mounted circuit components incoporating substrate dependent characteristics |
US7269810B1 (en) * | 2003-04-18 | 2007-09-11 | University Of South Florida | Global equivalent circuit modeling system for substrate mounted circuit components incorporating substrate dependent characteristics |
JP4511272B2 (ja) * | 2004-07-28 | 2010-07-28 | 三洋電機株式会社 | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置 |
JP4383251B2 (ja) * | 2004-05-26 | 2009-12-16 | 三洋電機株式会社 | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。 |
US7788079B2 (en) * | 2006-01-19 | 2010-08-31 | Chinese University Of Hong Kong | Methods for producing equivalent circuit models of multi-layer circuits and apparatus using the same |
-
2010
- 2010-06-15 JP JP2010136335A patent/JP5475563B2/ja active Active
-
2011
- 2011-06-14 US US13/160,394 patent/US8527256B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012003409A (ja) | 2012-01-05 |
US8527256B2 (en) | 2013-09-03 |
US20110307235A1 (en) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5475563B2 (ja) | 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置 | |
JP5121757B2 (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
US10521533B2 (en) | Inductor simulation method and inductor nonlinear equivalent circuit model | |
US8718987B2 (en) | Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator | |
US10650180B2 (en) | Capacitor simulation method and capacitor nonlinear equivalent circuit model | |
US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
CN101533426B (zh) | 电子电路基板的电源杂音解析方法、***以及程序 | |
EP2835749B1 (en) | Method for deriving capacitor equivalent circuit model | |
US20180096088A1 (en) | Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor | |
WO2003023661A2 (en) | Method and apparatus for analysing and modeling of analog systems | |
Zhang et al. | Efficient DC and AC impedance calculation for arbitrary-shape and multilayer PDN using boundary integration | |
JP5999266B2 (ja) | 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム | |
Ferranti et al. | On the passivity of the quasi‐static partial element equivalent circuit method | |
JP2013228997A (ja) | 積層チップバリスタを含む回路の特性シミュレーション方法及び装置,等価回路の回路定数解析方法 | |
Moonen et al. | Automated equivalent circuit extraction of impedance curves using a Gauss-Newton algorithm | |
Prymak et al. | Capacitor EDA models with compensations for frequency, temperature, and DC bias | |
TWI228227B (en) | Method and verification of estimating crosstalk noise in coupled RLC interconnects with distributed line in nanometer integrated circuits | |
Ratier et al. | Algebraic Derivation of the Oscillation Condition of High–Q Quartz Crystal Oscillators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5475563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |