JP5119805B2 - Electro-optical panel, panel inspection method, and electronic apparatus - Google Patents

Electro-optical panel, panel inspection method, and electronic apparatus Download PDF

Info

Publication number
JP5119805B2
JP5119805B2 JP2007219371A JP2007219371A JP5119805B2 JP 5119805 B2 JP5119805 B2 JP 5119805B2 JP 2007219371 A JP2007219371 A JP 2007219371A JP 2007219371 A JP2007219371 A JP 2007219371A JP 5119805 B2 JP5119805 B2 JP 5119805B2
Authority
JP
Japan
Prior art keywords
substrate
connection
electro
wiring
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007219371A
Other languages
Japanese (ja)
Other versions
JP2009053390A (en
Inventor
芳夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007219371A priority Critical patent/JP5119805B2/en
Publication of JP2009053390A publication Critical patent/JP2009053390A/en
Application granted granted Critical
Publication of JP5119805B2 publication Critical patent/JP5119805B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、パーソナルコンピュータ、携帯電話機や携帯情報端末等の電子機器の表示装
置に使用される電気光学パネル、パネル検査方法及び電子機器に関するものである。 The present invention relates to an electro-optical panel, a panel inspection method, and an electronic device that are used in a display device of an electronic device such as a personal computer, a mobile phone, and a portable information terminal.

近年、パーソナルコンピュータ、携帯電話機や携帯情報端末等の電子機器の表示装置と
して、液晶表示装置やＥＬ（Electro Luminescence ）表示装置に代表される電気光学装
置が多く使用されている。 2. Description of the Related Art In recent years, electro-optical devices typified by liquid crystal display devices and EL (Electro Luminescence) display devices are often used as display devices for electronic devices such as personal computers, mobile phones, and portable information terminals.

このうち、液晶表示装置は、画素電極及び共通電極等が形成された２枚のパネル基板間
にシール枠を介在して貼り合せて、この貼り合せた両基板間に液晶を封入した液晶表示パ
ネルを有している。この液晶表示パネルは、通常、複数枚分の小型パネルが形成できる大
きさのガラス材からなる２枚の大判マザー基板を用いて製造される。一方のマザー基板に
は、個々のパネルごとにマトリクス状に配列した画素電極及びこの画素電極に接続したス
イッチング素子等を形成し、他のマザー基板には画素電極に対向する共通電極を形成する
。そして、これらのマザー基板を対向させて個々のパネルごとに間にシール枠を介在して
貼り合せ、この貼り合せたマザー基板の外面にスクライブ溝を設けて押圧器具等の工具を
用いて破断させて複数の空セルに分断し、この分断した空セルに液晶を封入する等の工程
を経て製造されている（例えば、下記特許文献１参照）。 Among these, the liquid crystal display device is a liquid crystal display panel in which a seal frame is interposed between two panel substrates on which pixel electrodes and common electrodes are formed, and liquid crystal is sealed between the bonded substrates. have. This liquid crystal display panel is usually manufactured by using two large-sized mother substrates made of a glass material having a size capable of forming a plurality of small panels. On one mother substrate, pixel electrodes arranged in a matrix for each panel, switching elements connected to the pixel electrodes, and the like are formed, and a common electrode facing the pixel electrodes is formed on the other mother substrate. Then, these mother substrates are made to face each other and bonded to each panel with a seal frame interposed therebetween, and a scribe groove is provided on the outer surface of the bonded mother substrate to be broken using a tool such as a pressing tool. Thus, it is manufactured through a process of dividing into a plurality of empty cells and encapsulating liquid crystals in the divided empty cells (for example, see Patent Document 1 below).

図９Ａは従来技術の液晶表示パネル１０の平面図である。この液晶表示パネル１０は２
枚のパネル基板１１、１２を有している。このうち、画素電極及びスイッチング素子が配
設された一方のパネル基板１１の表示領域外の周縁部には、複数のＩＣチップ搭載領域Ｓ
１〜Ｓ４が設けられている。そして、このパネル基板１１の一辺１１Ｘに外部制御回路（
図示せず）に接続されるフレキシブルプリント配線基板（ＦＰＣ：Flexible Printed Cir
cuit）が接続された複数本の接続端子が配設され、これらの接続端子と各チップ搭載領域
Ｓ１〜Ｓ４内の実装端子との間が複数本の接続配線Ｌ１、Ｌ２で接続されている。 FIG. 9A is a plan view of a conventional liquid crystal display panel 10. This liquid crystal display panel 10 has 2
A panel substrate 11 or 12 is provided. Among these, a plurality of IC chip mounting regions S are provided on the peripheral edge outside the display region of one panel substrate 11 on which the pixel electrode and the switching element are disposed.
1 to S4 are provided. An external control circuit (on one side 11X of the panel substrate 11)
Flexible Printed Circuit Board (FPC) connected to not shown
cuit) are provided, and a plurality of connection terminals L1 and L2 are connected between the connection terminals and the mounting terminals in the chip mounting regions S1 to S4.

また、各ＩＣチップ搭載領域Ｓ１〜Ｓ４からは、液晶を駆動させるためのソース線及び
データ線が表示領域内へ導出されている。これらのソース線及びデータ線と接続配線とは
、導電材からなる配線パターンで形成されている。そして、各ＩＣチップ領域Ｓ１〜Ｓ４
にはＬＳＩ等の半導体チップ（以下、ＩＣチップという）が実装されている。 Further, source lines and data lines for driving the liquid crystal are led out from the respective IC chip mounting areas S1 to S4 into the display area. These source line, data line, and connection wiring are formed by a wiring pattern made of a conductive material. And each IC chip area S1-S4
A semiconductor chip such as an LSI (hereinafter referred to as an IC chip) is mounted on the.

なお、ＥＬ表示パネルは、少なくとも１枚のパネル基板上にスイッチング素子及び発光
層が配設されている以外は実質的に上述の液晶表示パネルのパネル基板１１と同様の構成
を備えている。 The EL display panel has substantially the same configuration as the panel substrate 11 of the above-described liquid crystal display panel except that a switching element and a light emitting layer are disposed on at least one panel substrate.

ところが、ソース線及びデータ線は、パネル基板１１上に導電材からなる配線パターン
で形成されるので、これらの配線パターンがその製造工程で短絡或いは断線することがあ
る。そこで、液晶表示パネルやＥＬ表示パネル等の電気光学パネルの製造工程では、通常
、ＩＣチップが実装される前に配線パターンの短絡或いは断線の有無を検査する中間検査
が実施されている（例えば、下記特許文献２参照）。ここで、下記特許文献２に開示され
ている液晶駆動用ＩＣチップの実装領域及び検査プローブについて図１０Ａ及び図１０Ｂ
を用いて説明する。なお、図１０Ａは下記特許文献２に開示された液晶駆動用ＩＣチップ
の実装領域の拡大平面図、図１０Ｂは検査プローブの平面図である。 However, since the source line and the data line are formed with a wiring pattern made of a conductive material on the panel substrate 11, these wiring patterns may be short-circuited or disconnected in the manufacturing process. Therefore, in the manufacturing process of an electro-optical panel such as a liquid crystal display panel or an EL display panel, an intermediate inspection for inspecting the presence or absence of a short circuit or disconnection of a wiring pattern is usually performed before an IC chip is mounted (for example, See Patent Document 2 below). Here, the mounting area and the inspection probe of the IC chip for driving a liquid crystal disclosed in Patent Document 2 below are shown in FIGS. 10A and 10B.
Will be described. 10A is an enlarged plan view of the mounting area of the liquid crystal driving IC chip disclosed in Patent Document 2 below, and FIG. 10B is a plan view of the inspection probe.

下記特許文献２に開示された液晶表示パネルのパネル基板のＩＣチップ搭載領域は、こ
の領域の一辺ａから複数本の引出電極２０ｕ〜２０ｚの端部が引き込まれている。これら
の引出電極２０ｕ〜２０ｚは、ＩＣチップ搭載領域内に入ってからの所定の長さ部分にＩ
Ｃチップの実装端子と接続されるバンプ用端子２１ｕ〜２１ｚ及びこれらの端子の延長上
に検査用端子２２ｕ〜２２ｚが設けられている。これらの検査用端子２２ｕ〜２２ｚは、
チップ搭載領域の一辺ａから、その種類、例えば引出電極２０ｕ〜２０ｚそれぞれが表示
を行う色成分（Ｒ、Ｇ、Ｂ等）毎にそれぞれ一定の距離Ｌｒ、Ｌｇ、Ｌｂ離れた位置に形
成されている。また、この検査用端子２２ｕ〜２２ｚに接触される検査プローブ３０は、
図１０Ｂに示すように、横長手方向に対して所定幅に導電性粒子が混入された帯状導電層
３２Ｒ、３２Ｇ、３２Ｂが形成され、残余の部分が帯状絶縁層３３、３３として各帯状導
電層３２Ｒ、３２Ｇ、３２Ｂの間に介在された導電ラバーで形成されている。 In the IC chip mounting region of the panel substrate of the liquid crystal display panel disclosed in Patent Document 2 below, the end portions of the plurality of extraction electrodes 20u to 20z are drawn from one side a of this region. These lead electrodes 20u to 20z are formed in a predetermined length portion after entering the IC chip mounting area.
Bump terminals 21u to 21z connected to the mounting terminals of the C chip and inspection terminals 22u to 22z are provided on the extensions of these terminals. These inspection terminals 22u to 22z are
From one side a of the chip mounting area, the type, for example, the extraction electrodes 20u to 20z are formed at positions that are separated from each other by a certain distance Lr, Lg, Lb for each color component (R, G, B, etc.) to be displayed. Yes. Further, the inspection probe 30 that is in contact with the inspection terminals 22u to 22z is:
As shown in FIG. 10B, strip-like conductive layers 32R, 32G, and 32B in which conductive particles are mixed in a predetermined width with respect to the horizontal longitudinal direction are formed, and the remaining portions are formed as strip-like insulating layers 33 and 33. The conductive rubber is interposed between 32R, 32G, and 32B.

液晶表示パネル１０の検査は、チップ搭載領域内に一列に並んだＲ、Ｇ、Ｂ検査用端子
２２ｕ〜２２ｚに、検査プローブ３０の帯状導電層３２Ｒ、３２Ｇ、３２Ｂを接触させ、
不図示の検査装置から所定の信号を送って、配線パターンの断線或いは短絡等の検査が行
なわれる。
特開２００２−３６５６４８号公報（図１６、段落〔０００２〕〜〔０００６〕） 特開２００６−３７４１号公報（図３、段落〔００２１〕〜〔００２８〕） The liquid crystal display panel 10 is inspected by bringing the strip-like conductive layers 32R, 32G, and 32B of the inspection probe 30 into contact with the R, G, and B inspection terminals 22u to 22z arranged in a line in the chip mounting region.
A predetermined signal is sent from an inspection device (not shown) to inspect the wiring pattern for disconnection or short circuit.
Japanese Patent Laying-Open No. 2002-365648 (FIG. 16, paragraphs [0002] to [0006]) Japanese Patent Laying-Open No. 2006-3741 (FIG. 3, paragraphs [0021] to [0028])

上述したとおり、液晶表示パネルやＥＬ表示パネル等の電気光学パネルはその製造工程
においてマザー基板の分断、液晶封入等の工程を経た後に、パネル基板上に配設された配
線パターンの断線或は短絡の有無等の検査が行なわれている。このような電気光学パネル
の検査は、上記特許文献２の検査方法にみられるように、パネル基板のチップ搭載領域内
に設けられた検査用端子に検査プローブを接触させることによって行われている。 As described above, an electro-optical panel such as a liquid crystal display panel or an EL display panel is subjected to processes such as separation of a mother substrate and liquid crystal encapsulation in the manufacturing process, and then a wiring pattern disposed on the panel substrate is disconnected or short-circuited. Inspections for the presence or absence, etc. are conducted. Such an inspection of the electro-optical panel is performed by bringing an inspection probe into contact with an inspection terminal provided in a chip mounting region of the panel substrate, as seen in the inspection method of Patent Document 2.

しかしながら、この検査方法は、ソース線及びデータ線の断線或は短絡、すなわちＩＣ
チップに対する出力側に位置する配線パターンの断線等を検出することはできるが、ＩＣ
チップに対する入力側、すなわちＩＣチップとこのＩＣチップに入力信号を送るＦＰＣと
の間の接続配線の欠陥を検出することはできない。通常、この接続配線は、図９Ａにおい
て配線パターンＬ１、Ｌ２で示されているように、パネル基板の最外縁部分を引回されて
おり、マザー基板を複数のパネルに分断する際に欠陥が生じやすい。加えて、電気光学パ
ネルはより高精細化及び小型化される傾向にあり、しかも大判のマザー基板からより多く
の小型パネル基板を形成できるように、隣接する個々の小型パネル基板の境界領域が極め
て狭くした設計になってきている。 However, this inspection method uses a disconnection or short circuit of the source line and the data line, that is, an IC.
Although it is possible to detect disconnection of the wiring pattern located on the output side of the chip, the IC
It is impossible to detect a defect in the connection wiring between the input side to the chip, that is, the IC chip and the FPC that sends an input signal to the IC chip. Normally, as shown by the wiring patterns L1 and L2 in FIG. 9A, this connection wiring is routed at the outermost edge portion of the panel substrate, and a defect occurs when the mother substrate is divided into a plurality of panels. Cheap. In addition, the electro-optical panel tends to have higher definition and smaller size, and the boundary area between adjacent small panel substrates is extremely large so that more small panel substrates can be formed from a large mother substrate. The design has become narrower.

そのため、パネル基板の配線パターンは、図９Ａにみられるように、パネル周縁に極め
て近い位置に配設されるようになってきている。一方、パネル基板の製造は、ガラス材で
形成された大判のマザー基板を小型パネル基板に分断し、この分断した小型パネル基板を
所定の製造装置に搬送して所定の加工を施すことによって製造されるので、分断時に周縁
部に割れや欠けが生じたり、製造工程中に小型パネル基板が障害物等に衝突し、その際の
衝撃力によって、小型パネル基板の周縁が大きく欠けたり（図９Ｂ参照）或いは亀裂が発
生したり（図９Ｃ参照）することがある。このような欠けや亀裂が発生すると、パネル基
板の周縁に近接して配設された配線パターンＬ１、Ｌ２が一部破損或いは切断されてしま
うことがある。しかしながら、このような配線パターンＬ１、Ｌ２等の破損ないし切断は
、上記特許文献１に開示された検査方法では検出することができず、ＩＣチップが実装さ
れ、ＦＰＣが接続され、このＦＰＣから所定の信号が加えられたときに初めて発見するこ
とができる。ところが、この段階での不良発見は、既にパネル基板上にＩＣチップ等が実
装されており、また、パネル基板を分解して断線不良の補修等をすることができないため
、パネル基板そのものを不良品として処理せざるを得なくなっている。この段階で廃棄処
分となると、パネル基板本体、ＩＣチップ、接続ケーブル等の全ての部品が無駄になり、
その損失が高額になる。特に、パネル基板に複数個のＩＣチップが実装されるＣＯＧ（Ch
ip On Glass）型の電気光学パネルでは、ＩＣチップが他の部品に比較して高額となるた
めに、その損害額が高額になる。 Therefore, as shown in FIG. 9A, the wiring pattern of the panel substrate is arranged at a position very close to the peripheral edge of the panel. On the other hand, the panel substrate is manufactured by dividing a large mother substrate formed of glass material into a small panel substrate, transporting the divided small panel substrate to a predetermined manufacturing apparatus, and performing predetermined processing. Therefore, a crack or a chip occurs in the peripheral part at the time of division, or the small panel substrate collides with an obstacle or the like during the manufacturing process, and the peripheral edge of the small panel substrate is largely chipped due to the impact force at that time (see FIG. 9B). ) Or cracks (see FIG. 9C). When such chipping or cracking occurs, the wiring patterns L1 and L2 disposed in the vicinity of the peripheral edge of the panel substrate may be partially damaged or cut. However, such breakage or cutting of the wiring patterns L1, L2, etc. cannot be detected by the inspection method disclosed in the above-mentioned Patent Document 1, and an IC chip is mounted and an FPC is connected. Can only be discovered when the signal is added. However, defect detection at this stage is because the IC chip etc. has already been mounted on the panel substrate, and the panel substrate cannot be disassembled to repair the disconnection failure, so the panel substrate itself is defective. It has to be processed as. If it is disposed of at this stage, all parts such as the panel board body, IC chip, and connection cable are wasted.
The loss is expensive. In particular, COG (Ch
In an (ip On Glass) type electro-optical panel, an IC chip is expensive compared to other components, and the amount of damage is high.

そこで、本発明は上記の課題を解決するためになされたものであって、本発明の目的は
、ＩＣチップ実装前にパネル基板の周縁に配設された配線パターンの検査が可能な電気光
学パネル、この電気光学パネルのパネル検査方法及び電子機器を提供することにある。 Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to provide an electro-optical panel capable of inspecting a wiring pattern disposed on the periphery of a panel substrate before mounting an IC chip. Another object of the present invention is to provide a panel inspection method and an electronic apparatus for the electro-optical panel.

上記目的を達成するため、本発明の態様にかかる電気光学パネルは、第１基板と第２基板とが貼り合され、前記第１基板の一辺の側及び該一辺と隣接する他の一辺の側には、それぞれ前記第２基板から外部に露出された張出し部が形成され、前記一辺の側の前記張出し部には、複数の接続端子が備えられており、前記他の一辺の側の前記張出し部には、電気光学パネル駆動用のドライバと電気的に接続される複数の入力側端子が備えられ、前記複数の接続端子から前記複数の入力側端子を介して前記電気光学パネル駆動用ドライバに所定の信号を伝送する複数の接続配線が、前記一辺の側の前記張出し部と前記他の一辺の側の前記張出し部とにわたって延在された電気光学パネルであって、前記一辺の側の前記張出し部と前記他の一辺の側の前記張出し部とにわたって、前記第１基板の前記一辺と前記接続配線との間、前記第１基板の前記他の一辺と前記接続配線との間、及び前記第１基板の前記他の一辺と前記複数の入力側端子の間、に不良配線検出パターンが延在して形成されており、前記不良配線検出パターンの一端は、前記複数の接続端子の側部に配置され、前記不良配線検出パターンの他端は、前記複数の入力側端子の近傍に配置され、前記不良配線検出パターンは、前記複数の入力側端子に接続される全ての前記複数の接続配線を内側に囲むように配設されていることを特徴とする。
In order to achieve the above object, an electro-optical panel according to an aspect of the present invention includes a first substrate and a second substrate bonded together, and one side of the first substrate and another side adjacent to the one side. Each of which has an overhanging portion exposed to the outside from the second substrate, and the overhanging portion on one side is provided with a plurality of connection terminals, and the overhanging portion on the other one side is provided. The unit includes a plurality of input-side terminals electrically connected to an electro-optical panel driving driver, and the electro-optical panel driving driver is connected to the electro-optical panel driving driver through the plurality of input-side terminals. A plurality of connection wirings for transmitting a predetermined signal is an electro-optical panel extending across the overhanging portion on the one side and the overhanging portion on the other side, and Between the overhang and the other side Over the projecting portion, between the one side of the first substrate and the connection wiring, between the other one side of the first substrate and the connection wiring, and the other one side of the first substrate and the A defective wiring detection pattern is formed to extend between the plurality of input side terminals, and one end of the defective wiring detection pattern is disposed on a side portion of the plurality of connection terminals, The other end is disposed in the vicinity of the plurality of input side terminals, and the defective wiring detection pattern is disposed so as to surround all the plurality of connection wirings connected to the plurality of input side terminals. and said that you are.

本発明の第１の態様にかかる電気光学パネルによれば、パネル基板にＩＣチップを搭載
する前であっても、不良配線検出パターンの断線の有無を検知することにより、少なくと
もこのパネル基板に配設された正規配線パターンの良否を推定することが可能になる。す
なわち、不良配線検出パターンに断線が生じていなければ、基板の欠けや亀裂によって正
規配線パターンに断線等の配線不良が生じている可能性は非常に小さい。また、不良配線
検出パターンの断線が検出された場合、正規配線パターンに配線不良が生じている可能性
は非常に大きいので、別途目視検査等を行うことによって正規配線パターンの配線不良の
有無を検知することができる。そのため、本発明の電気光学パネルによれば、従来例では
行われていなかった製造工程の早い段階でパネル不良を判定できるので、廃棄処分する際
の損失を低減できる。 According to the electro-optical panel of the first aspect of the present invention, even before the IC chip is mounted on the panel substrate, by detecting the presence or absence of disconnection of the defective wiring detection pattern, at least the panel substrate is arranged. It is possible to estimate the quality of the regular wiring pattern provided. In other words, if there is no disconnection in the defective wiring detection pattern, it is very unlikely that a wiring defect such as a disconnection has occurred in the regular wiring pattern due to chipping or cracking of the substrate. In addition, when disconnection of a defective wiring detection pattern is detected, it is very likely that there is a wiring defect in the regular wiring pattern, so the presence or absence of a wiring defect in the regular wiring pattern is detected by conducting a separate visual inspection or the like. can do. Therefore, according to the electro-optical panel of the present invention, it is possible to determine a panel defect at an early stage of the manufacturing process that has not been performed in the conventional example, and therefore it is possible to reduce a loss at the time of disposal.

なお、本発明にいう「正規配線」とは、コモン配線、グラウンド配線を含み、何等かの
電気光学パネル駆動用の電気信号が流れている配線を示す。また、本発明にいう「不良配
線」とは、正規配線の「断線」及び正規配線の一部が破損して抵抗値が増大するいわゆる
「細肉化」を指すものである。 The “regular wiring” in the present invention refers to a wiring including a common wiring and a ground wiring, through which an electric signal for driving an electro-optical panel is flowing. The “defective wiring” in the present invention refers to “disconnection” of the normal wiring and so-called “thinning” in which a part of the normal wiring is damaged and the resistance value increases.

また、上記態様の電気光学パネルにおいては、前記不良配線検出パターンは、その両端
に検査用端子が形成されていることが好ましい。 In the electro-optical panel of the above aspect, it is preferable that the defective wiring detection pattern has inspection terminals formed at both ends thereof.

係る態様の電気光学パネルによれば、不良配線検出パターンの両端に検査用端子を設け
たため、これらの検査端子に計測用のプローブを当接するだけで不良配線検査パターンの
断線の有無を検出することができるようになる。 According to the electro-optical panel of this aspect, since the inspection terminals are provided at both ends of the defective wiring detection pattern, it is possible to detect the presence / absence of disconnection of the defective wiring inspection pattern simply by contacting the measurement probes to these inspection terminals. Will be able to.

また、上記態様の電気光学パネルにおいては、前記不良配線検出パターンの前記他端は、前記不良配線検出パターンに近接して配設された最縁部の前記接続配線が接続された前記入力側端子の側部に隣り合って配置された入力側端子に接続されていることを特徴とする。
また、上記態様の電気光学パネルにおいては、前記不良配線検出パターンの前記一端は、前記不良配線検出パターンに近接して配設された最縁部の前記接続配線が接続された前記接続端子の側部に隣り合って配置された接続端子に接続されていることを特徴とする。
In the electro-optical panel of the above aspect, the other end of the defective wiring detection pattern is connected to the input side terminal to which the connection wiring at the outermost portion disposed in the vicinity of the defective wiring detection pattern is connected. It is connected to the input side terminal arrange | positioned adjacent to the side part of this .
Further, in the electro-optical panel according to the aspect described above, the one end of the defective wiring detection pattern is on the side of the connection terminal to which the connection wiring at the outermost portion disposed in the vicinity of the defective wiring detection pattern is connected. It is connected to the connection terminal arrange | positioned adjacent to a part, It is characterized by the above-mentioned.

更にまた、上記目的を達成するため、本発明の態様にかかる電子機器は、上記いずれかに記載の電気光学パネルを備えたことを特徴とする。

Furthermore, in order to achieve the above object, an electronic apparatus according to an aspect of the present invention includes any one of the above electro-optical panels.

係る態様の電子機器によれば、上記のような効果を奏する電気光学パネルを使用した電
子機器が得られる。 According to the electronic apparatus of this aspect, an electronic apparatus using the electro-optical panel that exhibits the above effects can be obtained.

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための電気光学パネルとしての液晶表示パネル及びこ
のパネルの検査方法を例示するものであって、本発明をこれらに特定することを意図する
ものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るも
のである。 Hereinafter, the best embodiment of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a liquid crystal display panel as an electro-optical panel and an inspection method for the panel for embodying the technical idea of the present invention, and the present invention is specified to these. And other embodiments within the scope of the claims are equally applicable.

図１は実施例１に係る液晶表示パネルの平面図である。図２は図１のII−II線の断面図
である。図３Ａは図１のIIIＡ部分の拡大平面図、図３Ｂは図１のIIIＢ部分の拡大平面図
、図３Ｃは図１のIIIＣ部分の拡大平面図、図３Ｄは図１のIIIＤ部分の拡大平面図である
。図４は実施例２に係る液晶表示パネルの平面図である。図５Ａは図４のＶＡ部分の拡大
平面図、図５ＢはＶＢ部分の拡大平面図、図５ＣはＶＣ部分の拡大平面図、図５ＤはＶＤ
部分の拡大平面図である。図６は実施例３に係る液晶表示パネルの平面図である。図７Ａ
は図６のVIIＡ部分の拡大平面図、図７Ｂは図６のVIIＢ部分の拡大平面図、図７Ｃは図６
のVIIＣ部分の拡大平面図である。図８Ａは本発明の液晶表示パネルを搭載したパーソナ
ルコンピュータを示す図であり、図８Ｂは本発明の液晶表示パネルを搭載した携帯電話機
を示す図である。なお、この明細書における説明のために用いられた各図面においては、
各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異
ならせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。 FIG. 1 is a plan view of the liquid crystal display panel according to the first embodiment. 2 is a cross-sectional view taken along line II-II in FIG. 3A is an enlarged plan view of the IIIA portion of FIG. 1, FIG. 3B is an enlarged plan view of the IIIB portion of FIG. 1, FIG. 3C is an enlarged plan view of the IIIC portion of FIG. FIG. FIG. 4 is a plan view of the liquid crystal display panel according to the second embodiment. 5A is an enlarged plan view of the VA portion of FIG. 4, FIG. 5B is an enlarged plan view of the VB portion, FIG. 5C is an enlarged plan view of the VC portion, and FIG.
It is an enlarged plan view of a part. FIG. 6 is a plan view of the liquid crystal display panel according to the third embodiment. FIG. 7A
Is an enlarged plan view of the VIIA portion of FIG. 6, FIG. 7B is an enlarged plan view of the VIIB portion of FIG. 6, and FIG.
It is an enlarged plan view of the VIIC part. FIG. 8A is a diagram showing a personal computer equipped with the liquid crystal display panel of the present invention, and FIG. 8B is a diagram showing a mobile phone equipped with the liquid crystal display panel of the present invention. In each drawing used for explanation in this specification,
In order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member, and they are not necessarily displayed in proportion to the actual dimensions.

図１及び図２に示すように、本発明の実施例１に係る液晶表示パネル１は、画素電極及
び薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）からなるスイッチン
グ素子等が形成されたアレイ基板（以下、ＡＲ基板という）２と、このＡＲ基板２と対向
する面にカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板（以下、ＣＦ基
板という）４と、を備え、ＡＲ基板２とＣＦ基板４とは間にシール枠６を介在して貼り合
せ、両基板２、４とシール枠４とによって囲まれた領域に液晶７が封入された構成となっ
ている。なお、図２では、ＡＲ基板２上に設けた画素電極及び各種配線が構造物３として
、ＣＦ基板４上のカラーフィルタ及び共通電極等が構造物５としてそれぞれ示されている
。 As shown in FIGS. 1 and 2, the liquid crystal display panel 1 according to the first embodiment of the present invention includes an array substrate on which switching elements and the like including pixel electrodes and thin film transistors (hereinafter referred to as TFTs) are formed. (Hereinafter referred to as an AR substrate) 2 and a color filter substrate (hereinafter referred to as a CF substrate) 4 having a color filter and a common electrode formed on a surface facing the AR substrate 2, and the AR substrate 2 and the CF substrate. 4 is bonded with a seal frame 6 interposed therebetween, and a liquid crystal 7 is sealed in a region surrounded by the substrates 2 and 4 and the seal frame 4. In FIG. 2, the pixel electrode and various wirings provided on the AR substrate 2 are shown as the structure 3, and the color filter and the common electrode on the CF substrate 4 are shown as the structure 5.

この液晶表示パネル１は、複数枚分の小型パネルを形成できる大きさのガラス材からな
る２枚の不図示の大判マザー基板を用いて製造される。このうち一方のマザー基板には個
々のパネルごとにマトリクス状に配列した画素電極及びこの画素電極に接続したＴＦＴ等
を形成して複数のＡＲ基板２を形成し、他のマザー基板にはＡＲ基板２の画素領域に合わ
せてマトリクス状に設けたブラックマトリクスと、このブラックマトリクスで囲まれた領
域に設けた例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタと、このカラーフィ
ルタを覆うように設けた共通（コモン）電極とを形成する。そして、これらのマザー基板
の表面を対向させて個々のパネルごとにシール枠により貼り合せ、この貼り合せたマザー
基板の外面にスクライブ溝を設けて押圧器具等の工具で加圧して破断させ、複数枚分の個
々のパネルに分断する。また、分断されたパネルに液晶が封入されることにより液晶表示
パネル１が製造される。ＴＦＴ等が形成された基板はＡＲ基板２、カラーフィルタ等が形
成された基板はＣＦ基板４となっている。 The liquid crystal display panel 1 is manufactured using two large-sized mother substrates (not shown) made of a glass material having a size capable of forming a plurality of small panels. Among these, one mother substrate is formed with a plurality of AR substrates 2 by forming pixel electrodes arranged in a matrix for each panel and TFTs connected to the pixel electrodes, and the other mother substrate is an AR substrate. A black matrix provided in a matrix in accordance with the two pixel regions, a color filter such as red (R), green (G), blue (B), etc. provided in a region surrounded by the black matrix, and this color A common electrode provided to cover the filter is formed. Then, the surfaces of these mother substrates are opposed to each other and bonded to each panel with a seal frame, a scribe groove is provided on the outer surface of the bonded mother substrate, and is pressed and broken with a tool such as a pressing tool. Divide into individual panels. Moreover, the liquid crystal display panel 1 is manufactured by enclosing liquid crystal in the divided panel. The substrate on which the TFTs are formed is the AR substrate 2, and the substrate on which the color filters are formed is the CF substrate 4.

ＡＲ基板２は、対向する長辺２ａ、２ｂ及び短辺２ｃ、２ｄを有する矩形状の基板から
なり、一方の長辺２ｂ及び短辺２ｄ側には、ＣＦ基板４と貼り合わせた際に外部に露出す
る張出し部２Ｘ、２Ｙが形成されている。これらの張出し部２Ｘ、２Ｙには、液晶駆動用
のＩＣチップが実装される複数のＩＣチップ搭載領域Ｓ１〜Ｓ４が設けられている。これ
らのＩＣチップ搭載領域Ｓ１〜Ｓ４のうち、１つのＩＣチップ搭載領域Ｓ１は、短辺２ｄ
側の張出し部２Ｙにあってゲートドライバ用ＩＣチップが実装され、他のＩＣチップ搭載
領域Ｓ２〜Ｓ４は、長辺２ｂ側の張出し部２Ｘにあってそれぞれにソースドライバ用ＩＣ
チップが実装されるようになっている。 The AR substrate 2 is composed of a rectangular substrate having long sides 2a, 2b and short sides 2c, 2d facing each other, and one of the long side 2b and the short side 2d is externally attached to the CF substrate 4. Overhang portions 2X and 2Y exposed to the surface are formed. The overhang portions 2X and 2Y are provided with a plurality of IC chip mounting areas S1 to S4 on which IC chips for driving liquid crystals are mounted. Of these IC chip mounting areas S1 to S4, one IC chip mounting area S1 has a short side 2d.
The IC chip for the gate driver is mounted in the overhanging portion 2Y on the side, and the other IC chip mounting areas S2 to S4 are in the overhanging portion 2X on the long side 2b side, respectively,
A chip is to be mounted.

各ＩＣチップ搭載領域Ｓ１〜Ｓ４内には、各ＦＰＣを介して入力される各種信号をＩＣ
チップに入力するための接続配線Ｌ１、Ｌ２が接続される複数個の入力側バンプ用端子ｔ
ＩＮと、表示領域ＤＡ内に配設されるソース線ＳＷ１〜ＳＷｚ及びゲート線ＧＷ１〜ＧＷ
ｎに接続される複数個の出力側バンプ用端子ｔＯＵＴが配設されている。なお、図３Ｃに
はＩＣチップ搭載領域Ｓ１の入力側バンプ用端子ｔＩＮ及び出力側バンプ用端子ｔＯＵＴ
が示されている。 In each IC chip mounting area S1 to S4, various signals input via each FPC are transmitted to the IC.
A plurality of input-side bump terminals t to which connection wirings L1 and L2 for inputting to the chip are connected
IN , source lines SW 1 to SW z and gate lines GW 1 to GW arranged in the display area DA
A plurality of output-side bump terminals t OUT connected to n are arranged. The input-side terminals for bump t IN and the terminal t OUT output-side bumps of the IC chip mounting areas S1 in FIG. 3C
It is shown.

また、ＩＣチップ搭載領域Ｓ１からは、複数本のゲート線ＧＷ１〜ＧＷｎが所定の間隔
をあけて導出されて図１の行方向（ＡＲ基板２の長尺方向）に沿って配列されている。ま
た、長辺２ｂに設けられたＩＣチップ搭載領域Ｓ２〜Ｓ４からは、複数本のソース線ＳＷ
１〜ＳＷｚが互いに所定の間隔をあけて導出されて図１の列方向（ＡＲ基板２の短尺方向
）に沿って配列されている。なお、図１においては、ＩＣチップ搭載領域Ｓ２からはソー
ス線ＳＷ１〜ＳＷｘ、ＩＣチップ搭載領域Ｓ３からはソース線ＳＷｘ＋１〜ＳＷｙ、ＩＣ
チップ搭載領域Ｓ４からはソース線ＳＷｙ＋１〜ＳＷｚがそれぞれ導出されている。それ
ぞれのゲート線ＧＷ１〜ＧＷｎとソース線ＳＷ１〜ＳＷｚは、図示しない絶縁膜を介して
互いに絶縁された状態で積層され表示領域ＤＡ内にマトリクス状に配線されている。また
、ゲート線ＧＷ１〜ＧＷｎとソース線ＳＷ１〜ＳＷｚとで囲まれるそれぞれの領域にゲー
ト線ＧＷ１〜ＧＷｎに印加される走査信号によってオンするスイッチング素子としてのＴ
ＦＴ、及び、ソース線ＳＷ１〜ＳＷｚに印加される映像信号がＴＦＴを介して供給される
画素電極が形成されている。これらのゲート線ＧＷ１〜ＧＷｎ及びソース線ＳＷ１〜ＳＷ
ｚは、遮光性金属材料、例えばＣｒ、Ａｌ、Ｔｉあるいはこれらを多層構造としたものか
らなる配線パターンで形成されている。 In addition, a plurality of gate lines GW 1 to GW n are led out from the IC chip mounting area S 1 at a predetermined interval and arranged along the row direction in FIG. 1 (the longitudinal direction of the AR substrate 2). Yes. A plurality of source lines SW are provided from the IC chip mounting regions S2 to S4 provided on the long side 2b.
1 to SW z are derived from each other at a predetermined interval and arranged along the column direction (short direction of the AR substrate 2) in FIG. In FIG. 1, the source lines SW 1 to SW x from the IC chip mounting region S2, the source line SW x + 1 to SW y from the IC chip mounting region S3, IC
Source lines SW y + 1 to SW z are respectively derived from the chip mounting region S4. The gate lines GW 1 to GW n and the source lines SW 1 to SW z are stacked in a state of being insulated from each other via an insulating film (not shown) and wired in a matrix in the display area DA. Further, T as a switching element that is turned on by a scanning signal applied to the gate lines GW 1 to GW n in each region surrounded by the gate lines GW 1 to GW n and the source lines SW 1 to SW z.
Pixel electrodes to which video signals applied to the FT and the source lines SW 1 to SW z are supplied via the TFTs are formed. These gate lines GW 1 to GW n and source lines SW 1 to SW
z is formed of a light-shielding metal material, for example, Cr, Al, Ti, or a wiring pattern made of these having a multilayer structure.

ＡＲ基板２表面の長辺２ｂに近接する一部には、外部制御回路に接続されたＦＰＣを接
続するための複数本の接続端子Ｔが設けられている。接続端子ＴとＩＣチップ搭載領域Ｓ
１〜Ｓ４内の出力側バンプ用端子ｔＩＮとは、張出し部２Ｘ、２Ｙに引回された第１、第
２接続配線Ｌ１、Ｌ２でそれぞれ接続されている。第１、第２接続配線Ｌ１、Ｌ２はゲー
ト線ＧＷ１〜ＧＷｎと同一の材料を使用し、ゲート線ＧＷ１〜ＧＷｎを形成する工程と同
一工程で形成されると好ましい。 A plurality of connection terminals T for connecting an FPC connected to an external control circuit are provided in a part close to the long side 2b on the surface of the AR substrate 2. Connection terminal T and IC chip mounting area S
The output-side terminals for bump t IN in 1～S4, are connected by first, second connection wiring L1, L2 that are routed overhang 2X, the 2Y. First, preferably the second connection wiring L1, L2 uses gate lines GW 1 ~GW n of the same material, is formed by the same process of forming a gate line GW 1 ~GW n.

以下には、図１及び図３を参照して、ＡＲ基板２に配設される接続配線Ｌ１、Ｌ２の構
造等について詳述する。図３Ａに示すように、接続端子Ｔは、複数本の接続端子Ｔ１〜Ｔ
Ｍ及びＴＭ＋１〜ＴＺからなり、これらの接続端子Ｔ１〜ＴＺは長辺２ｂに沿って一列に
配設されている。また、これらの接続端子Ｔ１〜ＴＺの両側部には、検査パットＰ１、Ｐ
２がそれぞれ設けられている。更に、接続端子Ｔ１〜ＴＺから最も離れたＩＣチップ搭載
領域Ｓ１及びＳ２の近傍にはそれぞれ検査パッドＰ３、Ｐ４が設けられている。各検査パ
ッドＰ１〜Ｐ４は、不図示の検査プローブの接点が接触できるように比較的大きい面積を
有する端子片で形成されている。 Hereinafter, the structure and the like of the connection wirings L1 and L2 disposed on the AR substrate 2 will be described in detail with reference to FIGS. As illustrated in FIG. 3A, the connection terminal T includes a plurality of connection terminals T 1 to T.
Consists M and T M + 1 ~T Z, these connection terminals T 1 through T Z are arranged in a row along the long side 2b. On both sides of these connection terminals T 1 through T Z, test pad P 1, P
2 are provided. Furthermore, the connection terminals T 1 through T, respectively test pad P is in the vicinity of the IC chip mounting areas S1 and S2 furthest from Z 3, P 4 are provided. Each of the inspection pads P 1 to P 4 is formed of a terminal piece having a relatively large area so that a contact point of an inspection probe (not shown) can contact.

複数本の接続端子Ｔ１〜ＴＭ及びＴＭ＋１〜ＴＺのうち、接続端子Ｔ１〜ＴＭには複数
本の第１接続配線Ｌ１が接続されており、この接続配線Ｌ１は長辺２ｂに沿って配設され
てＩＣチップ搭載領域Ｓ２、Ｓ３内の各入力側バンプ用端子ｔＩＮに接続されている。ま
た、接続端子ＴＭ＋１〜ＴＺには複数本の第２接続配線Ｌ２が接続されており、この接続
配線Ｌ２は長辺２ｂ及び短辺２ｄに沿って配設されてＩＣチップ搭載領域Ｓ１、Ｓ４内の
各入力側バンプ用端子ｔＩＮに接続されている。 Among the plurality of connection terminals T 1 to T M and T M + 1 to T Z, a plurality of first connection lines L1 are connected to the connection terminals T 1 to T M , and the connection line L1 has a long side 2b. along disposed is connected to each of the input-side terminals for bump t iN of the IC chip mounting region S2, the S3. Further, the connection terminals T M + 1 ~T Z and second connection line L2 of the plurality of is connected to, IC chip mounting areas S1 The connection line L2 is disposed along the long side 2b and short side 2d, It is connected for the terminal t iN respective input-side bumps in S4.

第１、第２接続配線Ｌ２は、隣接する２つの接続配線群ＬａとＬｂ及びＬｃとＬｄとか
ら構成されている。このうち、接続配線群ＬａはＩＣチップ搭載領域Ｓ２内の入力側バン
プ用端子ｔＩＮに、接続配線群ＬｂはＩＣチップ搭載領域Ｓ３の入力側バンプ用端子ｔＩ
Ｎに、接続配線群ＬｃはＩＣチップ搭載領域Ｓ４内の入力側バンプ用端子ｔＩＮに、接続
配線群ＬｄはＩＣチップ搭載領域Ｓ１の入力側バンプ用端子ｔＩＮにそれぞれ接続されて
いる。 The first and second connection lines L2 are composed of two adjacent connection line groups La and Lb and Lc and Ld. Of these, the connection wiring group La to the terminal t IN input-side bumps of the IC chip mounting region S2, the connection wiring group Lb input side terminals for bump t I of the IC chip mounting-area S3
In N, connection wiring group Lc in the input-side terminals for bump t IN of the IC chip mounting region S4, connection wiring group Ld is connected to the input-side terminals for bump t IN of the IC chip mounting region S1.

また、第１、第２接続配線Ｌ１、Ｌ２の外側、すなわち、パネル基板２の長辺２ｂ及び
短辺２ｄの周縁部側には不良配線検出パターンＤ１、Ｄ２が配設されている。この不良配
線検出パターンＤ１、Ｄ２はパネル基板２の周縁部から例えば０．０２５ｍｍだけ内側の
位置（図３Ｄ参照）に位置しており、その線幅は、例えば０．０３ｍｍであって、この不
良配線検出パターンＤ１、Ｄ２と接続配線Ｌｂ、Ｌｄとは、例えば０．１ｍｍ離れている
。なお、接続配線Ｌ１、Ｌ２の幅長は例えば０．００５ｍｍであり、各接続配線Ｌ１、Ｌ
２同士の間隔は例えば０．０３ｍｍとなっている。これらの不良配線検出パターンＤ１、
Ｄ２うち、不良配線検出パターンＤ１は検査パッドＰ１、Ｐ３間、及び不良配線検出パタ
ーンＤ２は検査パッドＰ２、Ｐ４間をそれぞれ接続するものとなっている。これらの不良
配線検出パターンＤ１、Ｄ２は、接続配線Ｌ１、Ｌ２と同様にゲート線ＧＷ１〜ＧＷｎと
同一の材料を使用し、ゲート線ＧＷ１〜ＧＷｎを形成する工程と同一工程で形成されると
好ましい。 Also, defective wiring detection patterns D1 and D2 are arranged outside the first and second connection wirings L1 and L2, that is, on the peripheral side of the long side 2b and the short side 2d of the panel substrate 2. The defective wiring detection patterns D1 and D2 are located at an inner position (see FIG. 3D), for example, by 0.025 mm from the peripheral edge of the panel substrate 2, and the line width is, for example, 0.03 mm. The wiring detection patterns D1 and D2 and the connection wirings Lb and Ld are separated by, for example, 0.1 mm. Note that the width of the connection wirings L1 and L2 is, for example, 0.005 mm, and each connection wiring L1 and L2
The distance between the two is, for example, 0.03 mm. These defective wiring detection patterns D1,
Of D2, the defective wiring detection pattern D1 connects the inspection pads P1 and P3, and the defective wiring detection pattern D2 connects the inspection pads P2 and P4. These defective wiring detection patterns D1, D2 are formed at the connection wiring L1, L2 and using the same material as the gate lines GW 1 ~GW n Similarly, the step of forming a gate line GW 1 ~GW n the same process It is preferred if

第１、第２接続配線Ｌ１、Ｌ２は、接続端子Ｔに接続されてＦＰＣからＩＣチップ搭載
領域Ｓ１〜Ｓ４に搭載されたＩＣチップに所定の信号を伝送する信号線となっている。こ
れらの第１、第２接続配線Ｌ１、Ｌ２は、各種信号を伝送する配線であることから本発明
における正規配線に対応する。また、この実施例における各不良配線検出パターンＤ１、
Ｄ２は、検査用として追加したダミーパターンである。尚、各不良配線検出パターンＤ１
、Ｄ２として、従来から普通に形成されていたシールド線等を利用することにより形成し
てもよい。 The first and second connection wirings L1 and L2 are signal lines that are connected to the connection terminal T and transmit predetermined signals from the FPC to the IC chips mounted in the IC chip mounting regions S1 to S4. Since these first and second connection wirings L1 and L2 are wirings for transmitting various signals, they correspond to regular wirings in the present invention. Further, each defective wiring detection pattern D1, in this embodiment,
D2 is a dummy pattern added for inspection. Each defective wiring detection pattern D1
, D2 may be formed by using a shield wire or the like conventionally formed normally.

上述したように、各不良配線検出パターンＤ１、Ｄ２は第１、第２接続配線Ｌ１、Ｌ２
の外側（ＡＲ基板２の周縁部に最も近い位置）を囲むように配設されている（図１参照）
。この位置に配設することにより、液晶表示パネル１の製造工程においてＡＲ基板２の周
縁部に欠けや亀裂等が発生すると、初めに不良配線検出パターンＤ１、Ｄ２に欠陥が発生
する。そして、この欠けや亀裂等が大きいとその内側にある第１、第２接続配線Ｌ１、Ｌ
２まで破損あるいは切断されることになる。 As described above, the defective wiring detection patterns D1 and D2 are the first and second connection wirings L1 and L2.
Is disposed so as to surround the outer side (position closest to the peripheral edge of the AR substrate 2) (see FIG. 1).
. By disposing at this position, when a chip or a crack occurs in the peripheral portion of the AR substrate 2 in the manufacturing process of the liquid crystal display panel 1, defects are first generated in the defective wiring detection patterns D1 and D2. If the chipping, cracking, or the like is large, the first and second connection wirings L1 and L inside the chip are formed.
It will be broken or cut up to 2.

次に、これらの不良配線検出パターンＤ１、Ｄ２を用いた不良配線パターン検査方法を
説明する。不良配線パターン検査方法のうち、断線検査は、各検査パッドＰ１、Ｐ２及び
Ｐ３、Ｐ４間に配設した不良配線検出パターンＤ１、Ｄ２の導通検査によって行なわれる
。この導通検査は、検査パッドＰ１、Ｐ３間及び検査パッドＰ２、Ｐ４間に電圧を印加し
て、その導通の有無を検知する単純な検査手段を用いて行われる。この検査手段は、例え
ば、公知の検査プローブを利用して、ＩＣチップ実装前の検査時にこの検査プローブを検
査パッドに接触させて各検査接点に所定の電圧を印加して抵抗値を計測することにより、
各検査パッド間に接続された不良配線検出パターンＤ１、Ｄ２の断線の有無が検出される
。尚、断線していても離間せずに接触しているときは抵抗値が大きくなるものの接続は維
持されるが、これも断線とみなす。 Next, a defective wiring pattern inspection method using these defective wiring detection patterns D1 and D2 will be described. Of the defective wiring pattern inspection methods, the disconnection inspection is performed by continuity inspection of the defective wiring detection patterns D1 and D2 disposed between the inspection pads P1, P2, and P3, P4. This continuity test is performed using simple test means for detecting the presence or absence of continuity by applying a voltage between the test pads P1 and P3 and between the test pads P2 and P4. This inspection means uses, for example, a known inspection probe, contacts the inspection probe with the inspection pad at the time of inspection before mounting the IC chip, applies a predetermined voltage to each inspection contact, and measures the resistance value. By
The presence or absence of disconnection of the defective wiring detection patterns D1 and D2 connected between the respective inspection pads is detected. In addition, even if it is disconnected, if the contact is made without being separated, the resistance value increases, but the connection is maintained, but this is also regarded as a disconnection.

この導通検査により、不良配線検出パターンＤ１、Ｄ２のいずれか１本でも断線してい
れば導通しないので、各不良配線検出パターンＤ１、Ｄ２の断線を簡単に検出できる。そ
して、不良配線検出パターンＤ１、Ｄ２が断線していると、これらの不良配線検出パター
ンＤ１、Ｄ２に僅かな間隔（例えば０．１ｍｍ）をおいて近接配置している第１、第２接
続配線Ｌ１、Ｌ２からなる正規配線パターンが断線あるいは細肉化している確率が極めて
高いので、不良配線検出パターンＤ１、Ｄ２の断線が検出されたものは一応不良品として
処理される。この検査は、ＡＲ基板２にＩＣチップを搭載する前に実施できるので、製造
工程の早い段階で不良品を発見できる。 With this continuity test, if any one of the defective wiring detection patterns D1 and D2 is disconnected, the continuity is not detected, so that the disconnection of each defective wiring detection pattern D1 and D2 can be easily detected. When the defective wiring detection patterns D1 and D2 are disconnected, the first and second connection wirings are arranged close to the defective wiring detection patterns D1 and D2 with a slight gap (for example, 0.1 mm). Since the probability that the normal wiring pattern composed of L1 and L2 is disconnected or thinned is extremely high, the one in which the disconnection of the defective wiring detection patterns D1 and D2 is detected is treated as a defective product. Since this inspection can be performed before mounting the IC chip on the AR substrate 2, defective products can be found at an early stage of the manufacturing process.

この検査において不良配線検出パターンＤ１、Ｄ２の断線が検出されて一応不良品と判
定された場合でも、近接配置されている第１、第２接続配線Ｌ１、Ｌ２からなる正規配線
パターンが断線あるいは細肉化していないもの（良品）が混入している可能性がある。こ
のような良品を破棄してしまうことは経済的に大きな損失となるので、不良配線検出パタ
ーンＤ１、Ｄ２の断線が検出されて一応不良品と判定されたものについては全て顕微鏡等
を用いた目視検査を行なう。この目視検査によって、第１、第２接続配線Ｌ１、Ｌ２の状
態を調べることにより、上述のような一応不良品と判定されたものの中に混入していた良
品を選別することができるので、良品を誤って不良品と判断して破棄してしまうようなこ
とを防止できるようになる。しかも、目視検査しなければならないパネル基板２の数は不
良配線検出パターンＤ１、Ｄ２の導通の有無によって選別されているので大幅に少なくな
り、目視検査の導入が製造効率に与える影響は小さい。なお、この二次検査方法は目視検
査に限定するものではない。例えば、正規配線パターンを撮像し、基準パターンと比較し
たり、パターンの連結を撮像の分析で確認したりしてもよい。 Even when the disconnection of the defective wiring detection patterns D1 and D2 is detected in this inspection and is determined to be a defective product, the regular wiring pattern composed of the first and second connection wirings L1 and L2 disposed in the vicinity is disconnected or thin. There is a possibility that non-meat (good product) is mixed. Discarding such non-defective products results in a large loss economically. Therefore, visual inspection using a microscope or the like is performed for all of the defective wiring detection patterns D1 and D2 that are determined to be defective products. Perform an inspection. By checking the state of the first and second connection wirings L1 and L2 by this visual inspection, it is possible to select the non-defective product mixed in the ones that are determined to be defective as described above. Can be prevented from being erroneously determined to be a defective product and discarded. In addition, the number of panel substrates 2 that must be visually inspected is significantly reduced because they are selected according to the presence or absence of conduction of the defective wiring detection patterns D1 and D2, and the influence of the introduction of the visual inspection on manufacturing efficiency is small. This secondary inspection method is not limited to visual inspection. For example, a normal wiring pattern may be imaged and compared with a reference pattern, or pattern connection may be confirmed by imaging analysis.

このように、実施例１の液晶表示パネル１においては、ＡＲ基板２の張出し部分２Ｘ、
２Ｙに配設される正規配線パターンである第１、第２接続配線Ｌ１、Ｌ２の最外周部に不
良配線検出パターンＤ１、Ｄ２が配設されている。そして、パネル基板にＩＣチップを搭
載する前であっても、これらの不良配線検出パターンＤ１、Ｄ２の断線の有無を検知する
ことにより、少なくともこのＡＲ基板２に配設された第１、第２接続配線Ｌ１、Ｌ２の良
否を推定することが可能になる。すなわち、不良配線検出パターンＤ１、Ｄ２に断線が生
じていなければ、第１、第２接続配線Ｌ１、Ｌ２に断線あるいは細肉化が生じている可能
性は非常に小さい。また、不良配線検出パターンＤ１、Ｄ２の断線が検出された場合、第
１、第２接続配線Ｌ１、Ｌ２の断線あるいは細肉化が生じている可能性は非常に大きいの
で、別途目視検査等を行うことによって第１、第２接続配線Ｌ１、Ｌ２の断線あるいは細
肉化の有無を検知することができる。しかも、これらの不良配線検出パターンＤ１、Ｄ２
の導通を検査する工程は液晶表示パネル１の製造工程における前半の段階で行えるので、
早い段階で不良品を見つけられるようになり、製造工程の後半の段階で液晶表示パネル１
に取付けられる各種部品のロスも削減することが可能となる。 Thus, in the liquid crystal display panel 1 of Example 1, the overhanging portion 2X of the AR substrate 2 is
Defective wiring detection patterns D1 and D2 are disposed on the outermost peripheral portions of the first and second connection wirings L1 and L2, which are regular wiring patterns disposed in 2Y. Even before the IC chip is mounted on the panel substrate, by detecting the presence or absence of disconnection of these defective wiring detection patterns D1, D2, at least the first and second disposed on the AR substrate 2 are detected. It is possible to estimate the quality of the connection lines L1 and L2. In other words, if there is no disconnection in the defective wiring detection patterns D1 and D2, it is very unlikely that the first and second connection wirings L1 and L2 are disconnected or thinned. Further, when disconnection of the defective wiring detection patterns D1 and D2 is detected, it is very likely that the first and second connection wirings L1 and L2 are disconnected or thinned. By doing so, it is possible to detect the disconnection or thinning of the first and second connection wirings L1 and L2. Moreover, these defective wiring detection patterns D1 and D2
Since the process of checking the continuity of the liquid crystal display panel 1 can be performed in the first half of the manufacturing process,
It becomes possible to find defective products at an early stage, and the liquid crystal display panel 1 at a later stage of the manufacturing process.
It is also possible to reduce the loss of various parts attached to the housing.

次に、図４及び図５を参照して、本発明の実施形態２に係る液晶表示パネル及びこのパ
ネル検査方法を説明する。本実施例２に係る液晶表示パネル１Ａは、上記液晶表示パネル
１と共通の構成を多く有しているので、共通する構成要素には同じ符号を付して重複説明
を省略し、異なる構成についてのみ以下に詳述する。 Next, a liquid crystal display panel and a panel inspection method according to Embodiment 2 of the present invention will be described with reference to FIGS. Since the liquid crystal display panel 1A according to the second embodiment has many common configurations with the liquid crystal display panel 1, common constituent elements are denoted by the same reference numerals, and redundant description is omitted. Only detailed below.

上記実施例１の液晶表示パネル１は、それぞれの不良配線検出パターンＤ１、Ｄ２の両
端に検査パッドＰ１〜Ｐ４を設けた構成とされているが、実施例２に係る液晶表示パネル
１Ａは、これらの検査パッドＰ１〜Ｐ４のうち、検査パッドＰ１、Ｐ２を省き、両端に位
置する接続端子Ｔ１、ＴＺで検査パッドＰ１、Ｐ２を代用したものである。 The liquid crystal display panel 1 according to the first embodiment has a configuration in which the inspection pads P 1 to P 4 are provided at both ends of the defective wiring detection patterns D 1 and D 2, but the liquid crystal display panel 1 A according to the second embodiment includes of these test pads P 1 to P 4, omitting the test pad P 1, P 2, is obtained by substituting the test pad P 1, P 2 at the connection terminals T 1, T Z located at both ends.

この液晶表示パネル１Ａは、２本の不良配線検出パターンＤ３、Ｄ４のうち、一方の不
良配線検出パターンＤ３は、一端が検査パッドＰ３に接続され、他端が接続端子Ｔの左端
部に位置する接続端子Ｔ１に接続されている。なお、この接続端子Ｔ１には、第１接続配
線Ｌ１のうち最外部（つまり長辺２ｂに最も近接した位置）に配設される接続配線Ｄ３が
接続されており、この接続配線Ｌ１１は長辺２ｂに沿って配設されている。他の不良配線
検出パターンＤ４は、一端が検査パッドＰ４に接続され、他端が接続端子Ｔの右端部に位
置する接続端子ＴＺに接続されている。なお、この接続端子ＴＺには、第１接続配線Ｌ２
のうち最外部（つまり長辺２ｂ及び短辺２ｄに最も近接した位置）に配設される接続配線
Ｄ４が接続されており、この接続配線Ｌ２１は長辺２ｂ及び短辺２ｄに沿って配設されて
いる。 The liquid crystal display panel 1A is one of the two defective wiring detection pattern D3, D4, one of the defective wiring detection pattern D3 has one end connected to the inspection pad P 3, located at the left end portion of the other end connected to the terminal T It is connected to the connection terminals T 1 to. Note that this connection terminal T 1, and the outermost connection is disposed (i.e. long side 2b nearest located) wiring D3 is connected in the first connection wiring L1, the connection wiring L1 1 is Arranged along the long side 2b. Other bad wiring detection pattern D4 has one end connected to the inspection pad P 4, the other end is connected to the connection terminals T Z that is located at the right end of the connecting terminal T. The connection terminal TZ includes a first connection line L2.
Outermost connection wiring D4 which is disposed (nearest located clogging long side 2b and the short side 2d) are connected, the connection wiring L2 1 along the long side 2b and the short side 2d distribution of It is installed.

本実施例２の液晶表示パネル１Ａにおける不良配線パターン検査方法は、接続端子Ｔ１
と検査パッドＰ３及び接続端子ＴＺと検査パッドＰ４との間で、上記実施例１において説
明した検査法と同じ方法で行なわれる。 The defective wiring pattern inspection method in the liquid crystal display panel 1A of the second embodiment is the connection terminal T 1.
And the inspection pad P 3 and the connection terminal TZ and the inspection pad P 4 are performed in the same manner as the inspection method described in the first embodiment.

上述した本実施例２に係る液晶表示パネル１Ａによれば、上記実施例１の液晶表示パネ
ル１に比して検査パッドＰ１、Ｐ２を削減できるので、検査パットＰ１、Ｐ２を形成する
ためのスペースをＡＲ基板２上に確保する必要がなくなり、近年の液晶表示パネルの狭額
縁化の要望に則した設計を行うことが可能となる。 According to the liquid crystal display panel 1A according to the second embodiment described above, the inspection pads P 1 and P 2 can be reduced as compared with the liquid crystal display panel 1 according to the first embodiment, so that the inspection pads P 1 and P 2 are formed. Therefore, it is not necessary to secure a space for this on the AR substrate 2, and it becomes possible to perform a design in accordance with the recent demand for narrowing the frame of the liquid crystal display panel.

次に、図６及び図７を参照して、本発明の実施例３に係る液晶表示パネル１Ｂ及びこの
液晶表示パネル１Ｂの検査方法を説明する。本実施例３に係る液晶表示パネル１Ｂは、上
記実施例１及び２の液晶表示パネル１、１Ａと共通の構成を多く有しているので、共通す
る構成要素には同じ符号を付して重複説明を省略し、異なる構成についてのみ詳述する。 Next, with reference to FIG. 6 and FIG. 7, a liquid crystal display panel 1B according to Example 3 of the present invention and an inspection method for the liquid crystal display panel 1B will be described. Since the liquid crystal display panel 1B according to the third embodiment has many configurations common to the liquid crystal display panels 1 and 1A of the first and second embodiments, the same components are denoted by the same reference numerals and overlapped. The description will be omitted, and only different configurations will be described in detail.

上記実施例１の液晶表示パネル１は、不良配線検出パターンとして、正規配線パターン
とは別にダミーの配線パターンを配設して、このダミーの配線パターンを用いて不良配線
の検出を行うようになっていた。しかしながら、この実施例３に係る液晶表示パネル１Ｂ
は、ダミー配線を使用せず、正規配線パターンを不良配線検出用に兼用して正規配線パタ
ーンの断線あるいは細肉化の検出が可能となるようにしたものである。 In the liquid crystal display panel 1 of the first embodiment, a dummy wiring pattern is provided as a defective wiring detection pattern in addition to the normal wiring pattern, and defective wiring is detected using this dummy wiring pattern. It was. However, the liquid crystal display panel 1B according to the third embodiment.
No dummy wiring is used, and the normal wiring pattern is also used for detecting defective wiring so that disconnection or thinning of the normal wiring pattern can be detected.

すなわち、本実施例３の液晶表示パネル１Ｂは、第１、第２接続配線Ｌ１、Ｌ２のうち
それぞれの最縁部に位置する接続配線Ｌ１１、Ｌ２１を利用して不良配線パターンを形成
している。詳しくは、一方の接続配線Ｌ１１はその両端部近傍にて配線を分岐させ、分岐
した分岐配線Ｌ１２、Ｌ１３の端部を検査パッドＰ１、Ｐ３に、他の接続配線Ｌ２１もそ
の両端部近傍にて配線を分岐させ、分岐した分岐配線Ｌ２２、Ｌ２３の端部を検査パッド
Ｐ２、Ｐ４にそれぞれ接続する。なお、これらの各分岐配線のうち、検査パッドＰ３に接
続される分岐配線Ｌ１３については図示を省略している。 That is, the liquid crystal display panel 1B according to the third embodiment forms a defective wiring pattern using the connection wirings L1 1 and L2 1 located at the outermost portions of the first and second connection wirings L1 and L2. ing. Specifically, one of the connecting wires L1 1 branches the wire at both ends thereof near the test pad P 1, P 3 the ends of the branched branch line L1 2, L1 3, other connection wiring L2 1 also The wiring is branched in the vicinity of both ends, and the ends of the branched wirings L2 2 and L2 3 are connected to the inspection pads P 2 and P 4 , respectively. Among these respective branch wires are not shown for the branch wires L1 3 which is connected to the test pad P 3.

本実施例３の液晶表示パネル１Ｂにおける不良配線パターン検査方法は、上記実施例１
において説明した検査法と同じ方法で行なわれる。この液晶表示パネル１Ｂによると、正
規配線パターンの接続配線Ｌ１、Ｌ２のうちの１本を不良配線検出パターンとして兼用で
きるので、別途不良配線検出パターンを形成することなく、不良配線の検査ができるよう
になる。ただし、ここで行われる検査の結果、断線あるいは細肉化等が見つかった場合に
は、目視による検査を行うまでもなく、不良品として製造途中の液晶表示パネル１Ｂの廃
棄を行うことになる。 The defective wiring pattern inspection method in the liquid crystal display panel 1B of the third embodiment is the same as that of the first embodiment.
This is performed in the same manner as the inspection method described in. According to the liquid crystal display panel 1B, one of the connection wirings L1 and L2 of the regular wiring pattern can be used as a defective wiring detection pattern, so that the defective wiring can be inspected without forming a separate defective wiring detection pattern. become. However, if disconnection, thinning, or the like is found as a result of the inspection performed here, the liquid crystal display panel 1B being manufactured is discarded as a defective product without being visually inspected.

以上、本発明の実施例１及び２として電気光学パネルとして液晶表示パネルの例を説明
した。このような本発明の電気光学パネルは、パーソナルコンピュータ、携帯電話機、携
帯情報端末などの電子機器に使用することができる。このうち、電気光学パネル７１をパ
ーソナルコンピュータ７０に使用した例を図８Ａに、同じく電気光学パネル７６を携帯電
話機７５に使用した例を図８Ｂに示す。ただし、これらのパーソナルコンピュータ７０及
び携帯電話機７５の基本的構成は当業者に周知であるので、詳細な説明は省略する。 Heretofore, examples of the liquid crystal display panel as the electro-optical panel have been described as the first and second embodiments of the present invention. The electro-optical panel of the present invention can be used for electronic devices such as personal computers, mobile phones, and portable information terminals. Among these, FIG. 8A shows an example in which the electro-optical panel 71 is used in the personal computer 70, and FIG. 8B shows an example in which the electro-optical panel 76 is used in the mobile phone 75. However, since the basic configuration of the personal computer 70 and the mobile phone 75 is well known to those skilled in the art, a detailed description thereof will be omitted.

実施例１に係る液晶表示パネルの平面図である。3 is a plan view of a liquid crystal display panel according to Embodiment 1. FIG. 図１のII−II線の断面図である。It is sectional drawing of the II-II line of FIG. 図３Ａは図１のIIIＡ部分の拡大平面図、図３Ｂは図１のIIIＢ部分の拡大平面図、図３Ｃは図１のIIIＣ部分の拡大平面図、図３Ｄは図１のIIIＤ部分の拡大平面図である。3A is an enlarged plan view of the IIIA portion of FIG. 1, FIG. 3B is an enlarged plan view of the IIIB portion of FIG. 1, FIG. 3C is an enlarged plan view of the IIIC portion of FIG. FIG. 実施例２に係る液晶表示パネルの平面図である。6 is a plan view of a liquid crystal display panel according to Embodiment 2. FIG. 図５Ａは図４のＶＡ部分の拡大平面図、図５ＢはＶＢ部分の拡大平面図、図５ＣはＶＣ部分の拡大平面図、図５ＤはＶＤ部分の拡大平面図である。5A is an enlarged plan view of the VA portion of FIG. 4, FIG. 5B is an enlarged plan view of the VB portion, FIG. 5C is an enlarged plan view of the VC portion, and FIG. 5D is an enlarged plan view of the VD portion. 実施例３に係る液晶表示パネルの平面図である。6 is a plan view of a liquid crystal display panel according to Embodiment 3. FIG. 図７Ａは図６のVIIＡ部分の拡大平面図、図７Ｂは図６のVIIＢ部分の拡大平面図、図７Ｃは図６のVIIＣ部分の拡大平面図である。7A is an enlarged plan view of the VIIA portion of FIG. 6, FIG. 7B is an enlarged plan view of the VIIB portion of FIG. 6, and FIG. 7C is an enlarged plan view of the VIIC portion of FIG. 図８Ａは本発明の液晶表示パネルを搭載したパーソナルコンピュータを示す図であり、図８Ｂは本発明の液晶表示パネルを搭載した携帯電話機を示す図である。FIG. 8A is a diagram showing a personal computer equipped with the liquid crystal display panel of the present invention, and FIG. 8B is a diagram showing a mobile phone equipped with the liquid crystal display panel of the present invention. 図９Ａは従来技術の液晶表示パネルの平面図、図９Ｂは図９ＡのIXＢ部分の拡大図、図９Ｃは図９ＡのIXＣ部分の拡大図である。9A is a plan view of a conventional liquid crystal display panel, FIG. 9B is an enlarged view of the IXB portion of FIG. 9A, and FIG. 9C is an enlarged view of the IXC portion of FIG. 9A. 図１０Ａは従来技術の液晶表示パネルの検査端子形成部分の拡大説明図、図１０Ｂは従来技術の検査プローブの平面図である。FIG. 10A is an enlarged explanatory view of a test terminal forming portion of a conventional liquid crystal display panel, and FIG. 10B is a plan view of a conventional test probe.

符号の説明Explanation of symbols

１、１Ａ、１Ｂ：液晶表示パネル ２：ＡＲ基板 ２ａ〜２ｄ：辺 ２Ｘ、２Ｙ：張出し
部 ４：ＣＦ基板 ６：シール枠 ７：液晶 Ｄ１〜Ｄ４：不良配線検査パターン ＦＰ
Ｃ：接続ケーブル Ｌ１、Ｌ２、Ｌ１１、Ｌ２１：接続配線 Ｌ１２、Ｌ１３、Ｌ２２、
Ｌ２３：分岐配線 Ｌａ〜Ｌｄ：接続配線群 Ｐ１〜Ｐ４：検査パッド Ｓ１〜Ｓ４：Ｉ
Ｃチップ搭載領域 ＧＷ１〜ＧＷｎ：ゲート線 ＳＷ１〜ＳＷｚ：ソース線 Ｔ、Ｔ１〜
ＴＺ：接続端子 ｔＩＮ：入力側バンプ用端子 ｔＯＵＴ：出力側バンプ用端子 DESCRIPTION OF SYMBOLS 1, 1A, 1B: Liquid crystal display panel 2: AR board | substrate 2a-2d: Side 2X, 2Y: Overhang | projection part 4: CF board | substrate 6: Seal frame 7: Liquid crystal D1-D4: Defect wiring inspection pattern FP
C: Connection cable L1, L2, L1 1 , L2 1 : Connection wiring L1 2 , L1 3 , L2 2 ,
L2 3 : Branch wiring La to Ld: Connection wiring group P 1 to P 4 : Inspection pads S1 to S4: I
C chip mounting area GW 1 to GW n : Gate lines SW 1 to SW z : Source lines T, T 1 to
T Z : Connection terminal t IN : Input side bump terminal t OUT : Output side bump terminal

Claims (5)

第１基板と第２基板とが貼り合され、前記第１基板の一辺の側及び該一辺と隣接する他の一辺の側には、それぞれ前記第２基板から外部に露出された張出し部が形成され、前記一辺の側の前記張出し部には、複数の接続端子が備えられており、前記他の一辺の側の前記張出し部には、電気光学パネル駆動用のドライバと電気的に接続される複数の入力側端子が備えられ、前記複数の接続端子から前記複数の入力側端子を介して前記電気光学パネル駆動用ドライバに所定の信号を伝送する複数の接続配線が、前記一辺の側の前記張出し部と前記他の一辺の側の前記張出し部とにわたって延在された電気光学パネルであって、The first substrate and the second substrate are bonded to each other, and a protruding portion exposed to the outside from the second substrate is formed on one side of the first substrate and the other side adjacent to the one side, respectively. The overhanging portion on the one side is provided with a plurality of connection terminals, and the overhanging portion on the other side is electrically connected to a driver for driving an electro-optical panel. A plurality of input terminals are provided, and a plurality of connection wires for transmitting a predetermined signal from the plurality of connection terminals to the electro-optical panel driving driver via the plurality of input terminals are provided on the one side. An electro-optical panel extending over the overhang portion and the overhang portion on the side of the other side,
前記一辺の側の前記張出し部と前記他の一辺の側の前記張出し部とにわたって、前記第１基板の前記一辺と前記接続配線との間、前記第１基板の前記他の一辺と前記接続配線との間、及び前記第１基板の前記他の一辺と前記複数の入力側端子の間、に不良配線検出パターンが延在して形成されており、Between the one side of the first substrate and the connection wiring, and between the one side of the first substrate and the connection wiring, over the extension portion on the one side side and the extension portion on the other one side side. And a defective wiring detection pattern extending between the other side of the first substrate and the plurality of input side terminals,
前記不良配線検出パターンの一端は、前記複数の接続端子の側部に配置され、One end of the defective wiring detection pattern is disposed on a side portion of the plurality of connection terminals,
前記不良配線検出パターンの他端は、前記複数の入力側端子の近傍に配置され、The other end of the defective wiring detection pattern is disposed in the vicinity of the plurality of input side terminals,
前記不良配線検出パターンは、前記複数の入力側端子に接続される全ての前記複数の接続配線を内側に囲むように配設されていることを特徴とする電気光学パネル。The electro-optical panel, wherein the defective wiring detection pattern is disposed so as to surround all the plurality of connection wirings connected to the plurality of input side terminals. 前記不良配線検出パターンは、その両端に検査用端子が形成されていることを特徴とする請求項１に記載の電気光学パネル。   The electro-optical panel according to claim 1, wherein the defective wiring detection pattern has inspection terminals formed at both ends thereof. 前記不良配線検出パターンの前記他端は、前記不良配線検出パターンに近接して配設された最縁部の前記接続配線が接続された前記入力側端子の側部に隣り合って配置された入力側端子に接続されていることを特徴とする請求項１に記載の電気光学パネル。 Wherein the other end of the defective wire detecting pattern, input the connection wiring of Science portion disposed proximate to the defective wiring detection patterns are arranged adjacent to the side of the connected the input terminal The electro-optical panel according to claim 1, wherein the electro-optical panel is connected to a side terminal . 前記不良配線検出パターンの前記一端は、前記不良配線検出パターンに近接して配設された最縁部の前記接続配線が接続された前記接続端子の側部に隣り合って配置された接続端子に接続されていることを特徴とする請求項１に記載の電気光学パネル。The one end of the defective wiring detection pattern is connected to a connection terminal disposed adjacent to a side of the connection terminal to which the connection wiring at the outermost portion disposed in the vicinity of the defective wiring detection pattern is connected. The electro-optical panel according to claim 1, wherein the electro-optical panel is connected. 請求項１〜４のいずれかに記載の電気光学パネルを備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical panel according to claim 1.
JP2007219371A 2007-08-27 2007-08-27 Electro-optical panel, panel inspection method, and electronic apparatus Expired - Fee Related JP5119805B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007219371A JP5119805B2 (en) 2007-08-27 2007-08-27 Electro-optical panel, panel inspection method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007219371A JP5119805B2 (en) 2007-08-27 2007-08-27 Electro-optical panel, panel inspection method, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2009053390A JP2009053390A (en) 2009-03-12
JP5119805B2 true JP5119805B2 (en) 2013-01-16

Family

ID=40504532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007219371A Expired - Fee Related JP5119805B2 (en) 2007-08-27 2007-08-27 Electro-optical panel, panel inspection method, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5119805B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5513262B2 (en) 2010-06-02 2014-06-04 株式会社ジャパンディスプレイ Display device
CN104969283B (en) * 2013-02-26 2017-06-16 夏普株式会社 Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697173B2 (en) * 2000-05-25 2005-09-21 セイコーエプソン株式会社 Liquid crystal device and electronic device
JP2006171386A (en) * 2004-12-16 2006-06-29 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006309161A (en) * 2005-03-29 2006-11-09 Sanyo Epson Imaging Devices Corp Electro-optical device and electronic apparatus
JP4881030B2 (en) * 2006-02-18 2012-02-22 セイコーインスツル株式会社 Display device
CN101652705B (en) * 2007-04-25 2012-05-30 夏普株式会社 Liquid crystal display panel and its inspecting method

Also Published As

Publication number Publication date
JP2009053390A (en) 2009-03-12

Similar Documents

Publication Publication Date Title
TWI480655B (en) Display panel and testing method thereof
JP4583052B2 (en) Active matrix display device
US7646464B2 (en) Display device and inspection method of position gap
US8830153B2 (en) Liquid crystal display panel and method for repairing signal line thereof
CN110352452B (en) Wiring board and display device
KR100860193B1 (en) Liquid crystal display panel
JP6463065B2 (en) Array substrate, liquid crystal display panel including the same, and array substrate inspection method
JP2018017976A (en) Display device
US20100032672A1 (en) Bonding pad, active device array substrate and liquid crystal display panel
WO2011077913A1 (en) Panel for display device, and method for manufacturing the panel
TW200813540A (en) Liquid crystal display
JP2007219046A (en) Liquid crystal display panel
KR100806885B1 (en) Fabricating method of liquid crystal display
TW201024874A (en) Thin film transistor array substrate of liquid crystal display module and method for repairing the same
JP5119805B2 (en) Electro-optical panel, panel inspection method, and electronic apparatus
KR101354317B1 (en) Display device having electrostatic protection structure
JP2008241801A (en) Substrate for electrooptical device, electrooptical device using same substrate, and electronic equipment in which same electrooptical device is mounted
JP2002217237A (en) Planar display device
JP4177222B2 (en) Liquid crystal display device and inspection method thereof
JP3087730B2 (en) Manufacturing method of liquid crystal display device
US6961081B2 (en) Positioning and inspecting system and method using same
US10705396B2 (en) Circuit board and display panel
JP2011013626A (en) Method of manufacturing display
JP2007219047A (en) Liquid crystal display panel
JP2007248502A (en) Method of manufacturing display apparatus, and display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5119805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees