JP5115295B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5115295B2 JP5115295B2 JP2008103099A JP2008103099A JP5115295B2 JP 5115295 B2 JP5115295 B2 JP 5115295B2 JP 2008103099 A JP2008103099 A JP 2008103099A JP 2008103099 A JP2008103099 A JP 2008103099A JP 5115295 B2 JP5115295 B2 JP 5115295B2
- Authority
- JP
- Japan
- Prior art keywords
- mold resin
- semiconductor
- semiconductor device
- semiconductor wafer
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
以下、本発明の第1実施形態について図を参照して説明する。図1は、本発明の第1実施形態に係る半導体装置の断面図である。この図に示されるように、半導体装置1は、半導体チップ10とモールド樹脂20とを備えて構成されている。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。上記第1実施形態では、図2(e)に示す工程にて、半導体ウェハ30とモールド樹脂20とが一体化されたものを個々に分割していたが、本実施形態では、モールド樹脂20についてはハーフカットすることが特徴となっている。このことについて、図4を参照して説明する。
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。図5は、本実施形態に係る半導体装置1の断面図である。この図に示されるように、本実施形態では、半導体チップ10の側面に貫通電極12が露出して形成されている。半導体チップ10の側面に露出した貫通電極12は、図示しない配線によって半導体デバイス部11に電気的に接続されている。
本実施形態では、第1〜第3実施形態と異なる部分についてのみ説明する。図6は、本実施形態に係る半導体装置1を示した図であり、(a)は断面図、(b)は半導体チップ10をモールド樹脂20側から見た平面図である。なお、図6では半導体デバイス部11や貫通電極12を省略してある。
本実施形態では、第4実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係る半導体装置1において、半導体チップ10をモールド樹脂20側から見た平面図である。この図に示されるように、本実施形態では、トレンチ16が半導体チップ10の表面14の外縁部に輪状に形成されている。なお、図7では半導体デバイス部11や貫通電極12を省略してある。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図8は、本実施形態に係る半導体装置1の断面図である。なお、図8では半導体デバイス部11や貫通電極12を省略してある。
本実施形態では、第4〜第6実施形態と異なる部分についてのみ説明する。図9は、本実施形態に係る半導体装置1の断面図である。なお、図9では半導体デバイス部11や貫通電極12を省略してある。
本実施形態では、第1〜第7実施形態と異なる部分についてのみ説明する。図10は、本実施形態に係る半導体装置1の製造工程を示した図であり、図2(b)に対応した図である。
本実施形態では、第1〜第8実施形態と異なる部分についてのみ説明する。上記各実施形態では、半導体ウェハ30として、シリコンで形成されたものを用いていたが、本実施形態ではSOI基板を用いることが特徴となっている。
上記各実施形態では、貫通電極12の上に裏面電極13が形成されたものが示されているが、貫通電極12の上に裏面電極13が形成されていなくても良い。
11 半導体デバイス部
12 貫通電極
13 裏面電極
14 半導体チップの表面
15 半導体チップの裏面
16 トレンチ
17 パス
20 モールド樹脂
21 ボス部
30 半導体ウェハ
31 半導体ウェハの表面
32 半導体ウェハの裏面
50 ダイシング部
60 SOI基板
61 第1シリコン層
62 第2シリコン層
63 絶縁層
Claims (18)
- 板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)と有する半導体チップ(10)と、
前記半導体チップ(10)の表面(14)全体を覆うモールド樹脂(20)とを備えた半導体装置の製造方法であって、
表面(31)側の表層部に前記半導体デバイス部(11)が複数形成され、前記複数の半導体デバイス部(11)それぞれに接続された前記貫通電極(12)が前記表面(31)側から裏面(32)側にそれぞれ延設された半導体ウェハ(30)を用意する工程と、
前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)を形成する工程と、
前記モールド樹脂(20)を形成した後、前記モールド樹脂(20)を支持部材として前記半導体ウェハ(30)の裏面(32)を研削し、前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程と、
前記貫通電極(12)を露出させた後、前記モールド樹脂(20)と前記半導体ウェハ(30)とが一体化されたものを前記半導体チップ(10)ごとに個々に分割する工程とを含み、
前記半導体ウェハ(30)を用意する工程では、前記半導体チップ(10)となる領域内にトレンチ(16)が設けられたものを用意し、
前記トレンチ(16)は、該トレンチ(16)の深さ方向に前記トレンチ(16)の幅が大きくなるようにアンダーカットされており、
前記モールド樹脂(20)を形成する工程では、前記モールド樹脂(20)で前記トレンチ(16)を埋めることを特徴とする半導体装置の製造方法。 - 板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)とを有する複数の半導体チップ(10)と、
前記複数の半導体チップ(10)の表面(14)全体をそれぞれ覆うと共に、前記半導体チップ(10)ごとにハーフカットされたモールド樹脂(20)とを備えた半導体装置の製造方法であって、
表面(31)側の表層部に前記半導体デバイス部(11)が複数形成され、前記複数の半導体デバイス部(11)それぞれに接続された前記貫通電極(12)が前記表面(31)側から裏面(32)側にそれぞれ延設された半導体ウェハ(30)を用意する工程と、
前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)を形成する工程と、
前記モールド樹脂(20)を形成した後、前記モールド樹脂(20)を支持部材として前記半導体ウェハ(30)の裏面(32)を研削し、前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程と、
前記半導体ウェハ(30)を前記半導体チップ(10)ごとに個々に分割すると共に、前記モールド樹脂(20)をハーフカットする工程とを含み、
前記半導体ウェハ(30)を用意する工程では、前記半導体チップ(10)となる領域内にトレンチ(16)が設けられたものを用意し、
前記トレンチ(16)は、該トレンチ(16)の深さ方向に前記トレンチ(16)の幅が大きくなるようにアンダーカットされており、
前記モールド樹脂(20)を形成する工程では、前記モールド樹脂(20)で前記トレンチ(16)を埋めることを特徴とする半導体装置の製造方法。 - 前記モールド樹脂(20)を形成する工程では、前記モールド樹脂(20)で前記半導体チップ(10)の表面(14)全体を覆った後、前記モールド樹脂(20)の上に支持用のボス部(21)を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記半導体ウェハ(30)を用意する工程では、第1シリコン層(61)と第2シリコン層(62)とで絶縁層(63)を挟み込んだSOI基板(60)のうち第1シリコン層(61)の表層部に前記半導体デバイス部(11)が形成され、前記半導体デバイス部(11)に接続されると共に前記絶縁層(63)側に前記貫通電極(12)が延設されているものを用意し、
前記モールド樹脂(20)を形成する工程では、前記第1シリコン層(61)の上に前記モールド樹脂(20)を形成し、
前記半導体ウェハ(30)の裏面(32)を研削する工程では、前記第2シリコン層(62)および前記絶縁層(63)を研削することにより、前記第1シリコン層(61)から前記貫通電極(12)を露出させることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。 - 板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)と有する半導体チップ(10)と、
前記半導体チップ(10)の表面(14)全体を覆うモールド樹脂(20)とを備えた半導体装置の製造方法であって、
表面(31)側の表層部に前記半導体デバイス部(11)が複数形成され、前記複数の半導体デバイス部(11)それぞれに接続された前記貫通電極(12)が前記表面(31)側から裏面(32)側にそれぞれ延設された半導体ウェハ(30)を用意する工程と、
前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)を形成する工程と、
前記モールド樹脂(20)を形成した後、前記モールド樹脂(20)を支持部材として前記半導体ウェハ(30)の裏面(32)を研削し、前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程と、
前記貫通電極(12)を露出させた後、前記モールド樹脂(20)と前記半導体ウェハ(30)とが一体化されたものを前記半導体チップ(10)ごとに個々に分割する工程とを含み、
前記モールド樹脂(20)を形成する工程では、前記モールド樹脂(20)で前記半導体チップ(10)の表面(14)全体を覆った後、前記モールド樹脂(20)の上に支持用のボス部(21)を形成することを特徴とする半導体装置の製造方法。 - 板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)とを有する複数の半導体チップ(10)と、
前記複数の半導体チップ(10)の表面(14)全体をそれぞれ覆うと共に、前記半導体チップ(10)ごとにハーフカットされたモールド樹脂(20)とを備えた半導体装置の製造方法であって、
表面(31)側の表層部に前記半導体デバイス部(11)が複数形成され、前記複数の半導体デバイス部(11)それぞれに接続された前記貫通電極(12)が前記表面(31)側から裏面(32)側にそれぞれ延設された半導体ウェハ(30)を用意する工程と、
前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)を形成する工程と、
前記モールド樹脂(20)を形成した後、前記モールド樹脂(20)を支持部材として前記半導体ウェハ(30)の裏面(32)を研削し、前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程と、
前記半導体ウェハ(30)を前記半導体チップ(10)ごとに個々に分割すると共に、前記モールド樹脂(20)をハーフカットする工程とを含み、
前記モールド樹脂(20)を形成する工程では、前記モールド樹脂(20)で前記半導体チップ(10)の表面(14)全体を覆った後、前記モールド樹脂(20)の上に支持用のボス部(21)を形成することを特徴とする半導体装置の製造方法。 - 前記半導体ウェハ(30)を用意する工程では、第1シリコン層(61)と第2シリコン層(62)とで絶縁層(63)を挟み込んだSOI基板(60)のうち第1シリコン層(61)の表層部に前記半導体デバイス部(11)が形成され、前記半導体デバイス部(11)に接続されると共に前記絶縁層(63)側に前記貫通電極(12)が延設されているものを用意し、
前記モールド樹脂(20)を形成する工程では、前記第1シリコン層(61)の上に前記モールド樹脂(20)を形成し、
前記半導体ウェハ(30)の裏面(32)を研削する工程では、前記第2シリコン層(62)および前記絶縁層(63)を研削することにより、前記第1シリコン層(61)から前記貫通電極(12)を露出させることを特徴とする請求項5または6に記載の半導体装置の製造方法。 - 板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)と有する半導体チップ(10)と、
前記半導体チップ(10)の表面(14)全体を覆うモールド樹脂(20)とを備えた半導体装置の製造方法であって、
表面(31)側の表層部に前記半導体デバイス部(11)が複数形成され、前記複数の半導体デバイス部(11)それぞれに接続された前記貫通電極(12)が前記表面(31)側から裏面(32)側にそれぞれ延設された半導体ウェハ(30)を用意する工程と、
前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)を形成する工程と、
前記モールド樹脂(20)を形成した後、前記モールド樹脂(20)を支持部材として前記半導体ウェハ(30)の裏面(32)を研削し、前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程と、
前記貫通電極(12)を露出させた後、前記モールド樹脂(20)と前記半導体ウェハ(30)とが一体化されたものを前記半導体チップ(10)ごとに個々に分割する工程とを含み、
前記半導体ウェハ(30)を用意する工程では、第1シリコン層(61)と第2シリコン層(62)とで絶縁層(63)を挟み込んだSOI基板(60)のうち第1シリコン層(61)の表層部に前記半導体デバイス部(11)が形成され、前記半導体デバイス部(11)に接続されると共に前記絶縁層(63)側に前記貫通電極(12)が延設されているものを用意し、
前記モールド樹脂(20)を形成する工程では、前記第1シリコン層(61)の上に前記モールド樹脂(20)を形成し、
前記半導体ウェハ(30)の裏面(32)を研削する工程では、前記第2シリコン層(62)および前記絶縁層(63)を研削することにより、前記第1シリコン層(61)から前記貫通電極(12)を露出させることを特徴とする半導体装置の製造方法。 - 板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)とを有する複数の半導体チップ(10)と、
前記複数の半導体チップ(10)の表面(14)全体をそれぞれ覆うと共に、前記半導体チップ(10)ごとにハーフカットされたモールド樹脂(20)とを備えた半導体装置の製造方法であって、
表面(31)側の表層部に前記半導体デバイス部(11)が複数形成され、前記複数の半導体デバイス部(11)それぞれに接続された前記貫通電極(12)が前記表面(31)側から裏面(32)側にそれぞれ延設された半導体ウェハ(30)を用意する工程と、
前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)を形成する工程と、
前記モールド樹脂(20)を形成した後、前記モールド樹脂(20)を支持部材として前記半導体ウェハ(30)の裏面(32)を研削し、前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程と、
前記半導体ウェハ(30)を前記半導体チップ(10)ごとに個々に分割すると共に、前記モールド樹脂(20)をハーフカットする工程とを含み、
前記半導体ウェハ(30)を用意する工程では、第1シリコン層(61)と第2シリコン層(62)とで絶縁層(63)を挟み込んだSOI基板(60)のうち第1シリコン層(61)の表層部に前記半導体デバイス部(11)が形成され、前記半導体デバイス部(11)に接続されると共に前記絶縁層(63)側に前記貫通電極(12)が延設されているものを用意し、
前記モールド樹脂(20)を形成する工程では、前記第1シリコン層(61)の上に前記モールド樹脂(20)を形成し、
前記半導体ウェハ(30)の裏面(32)を研削する工程では、前記第2シリコン層(62)および前記絶縁層(63)を研削することにより、前記第1シリコン層(61)から前記貫通電極(12)を露出させることを特徴とする半導体装置の製造方法。 - 前記半導体ウェハ(30)を用意する工程では、前記半導体チップ(10)となる領域内にトレンチ(16)が設けられたものを用意し、
前記モールド樹脂(20)を形成する工程では、前記モールド樹脂(20)で前記トレンチ(16)を埋めることを特徴とする請求項5ないし9のいずれか1つに記載の半導体装置の製造方法。 - 前記トレンチ(16)は、前記半導体ウェハ(30)のダイシング部(50)の領域を含むように形成されていることを特徴とする請求項1ないし4、10のいずれか1つに記載の半導体装置の製造方法。
- 前記半導体ウェハ(30)の裏面(32)から前記貫通電極(12)を露出させる工程では、前記半導体ウェハ(30)から前記貫通電極(12)を露出させた後、該裏面(32)から露出した前記貫通電極(12)の上に裏面電極(13)を形成することを特徴とする請求項1ないし11のいずれか1つに記載の半導体装置の製造方法。
- 前記半導体ウェハ(30)を用意する工程では、後に前記半導体デバイス部(11)ごとに個々に分割する工程を行うと、個々に分割された前記半導体チップ(10)の側面に前記貫通電極(12)が露出するように、前記半導体ウェハ(30)のダイシング部(50)の領域が含まれた領域に前記貫通電極(12)が形成されたものを用意することを特徴とする請求項1ないし12のいずれか1つに記載の半導体装置の製造方法。
- 半導体ウェハ(30)の表面(31)側の表層部に複数の半導体デバイス部(11)が形成され、前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)が形成されたものが、半導体チップ(10)ごとに個々に分割されたものであり、
板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)と有する前記半導体チップ(10)と、
前記半導体チップ(10)の表面(14)全体を覆う前記モールド樹脂(20)とを備え、
前記半導体チップ(10)の表層部にトレンチ(16)が設けられており、前記トレンチ(16)は前記モールド樹脂(20)に埋められており、
前記トレンチ(16)は、該トレンチ(16)の深さ方向に前記トレンチ(16)の幅が大きくなるようにアンダーカットされていることを特徴とする半導体装置。 - 半導体ウェハ(30)の表面(31)側の表層部に複数の半導体デバイス部(11)が形成され、前記半導体ウェハ(30)の表面(31)全体にモールド樹脂(20)が形成されたものが、前記半導体ウェハ(30)については前記半導体チップ(10)ごとに個々に分割されると共に、前記モールド樹脂(20)については半導体チップ(10)ごとにハーフカットされたものであり、
板状をなしており、表面(14)側の表層部に形成された半導体デバイス部(11)と、前記半導体デバイス部(11)に電気的に接続され、前記表面(14)側から裏面(15)側に延設されて前記裏面(15)から露出した貫通電極(12)とを有する前記複数の半導体チップ(10)と、
前記複数の半導体チップ(10)の表面(14)全体をそれぞれ覆うと共に、前記半導体チップ(10)ごとにハーフカットされた前記モールド樹脂(20)とを備え、
前記半導体チップ(10)の表層部にトレンチ(16)が設けられており、前記トレンチ(16)は前記モールド樹脂(20)に埋められており、
前記トレンチ(16)は、該トレンチ(16)の深さ方向に前記トレンチ(16)の幅が大きくなるようにアンダーカットされていることを特徴とする半導体装置。 - 前記トレンチ(16)は、前記半導体チップ(10)の側面の一部が削られて形成されていることを特徴とする請求項14または15に記載の半導体装置。
- 前記半導体チップ(10)の裏面(15)から露出した前記貫通電極(12)の上に裏面電極(13)が形成されていることを特徴とする請求項14ないし16のいずれか1つに記載の半導体装置。
- 前記半導体チップ(10)の側面に前記貫通電極(12)が露出して形成されていることを特徴とする請求項14ないし17のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103099A JP5115295B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103099A JP5115295B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253239A JP2009253239A (ja) | 2009-10-29 |
JP5115295B2 true JP5115295B2 (ja) | 2013-01-09 |
Family
ID=41313602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008103099A Expired - Fee Related JP5115295B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115295B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012204302A1 (de) * | 2012-03-19 | 2013-09-19 | Robert Bosch Gmbh | Umspritztes Bauelement mit einem Dichtlabyrinth |
KR102078848B1 (ko) | 2013-03-15 | 2020-02-18 | 삼성전자 주식회사 | 멀티 칩 적층 패키지들을 제조하는 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009193A (ja) * | 2000-04-18 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3744772B2 (ja) * | 2000-05-10 | 2006-02-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4042749B2 (ja) * | 2005-02-21 | 2008-02-06 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP4731191B2 (ja) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2008
- 2008-04-11 JP JP2008103099A patent/JP5115295B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009253239A (ja) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108597998B (zh) | 晶圆级***封装方法及封装结构 | |
JP6576038B2 (ja) | マイクロ表面実装デバイスパッケージング | |
JP5028988B2 (ja) | 半導体装置の製造方法 | |
JP4497112B2 (ja) | 半導体装置の製造方法 | |
US20160225733A1 (en) | Chip Scale Package | |
JP2009529804A (ja) | 半導体デバイスのパッケージング | |
US20120306031A1 (en) | Semiconductor sensor device and method of packaging same | |
JP6317475B2 (ja) | ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ | |
JP4794615B2 (ja) | 半導体装置 | |
KR20060088518A (ko) | 반도체 장치 및 그 제조 방법 | |
US9842794B2 (en) | Semiconductor package with integrated heatsink | |
US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
US10020285B2 (en) | Method of producing a semiconductor device and a semiconductor device | |
JP2006278610A (ja) | 半導体装置及びその製造方法 | |
KR20150024492A (ko) | 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법 | |
JP2018518039A (ja) | オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法 | |
JP6213554B2 (ja) | 半導体装置 | |
JP2011109104A (ja) | 電子部品を封入する方法 | |
US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
JP5115295B2 (ja) | 半導体装置およびその製造方法 | |
EP2613349B1 (en) | Semiconductor package with improved thermal properties | |
JP2009188148A (ja) | 半導体装置およびその製造方法 | |
JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US9905536B2 (en) | Semiconductor device | |
TWI466199B (zh) | 具有晶圓尺寸貼片的封裝方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |