JP5113195B2 - 閾値電圧区分に基づく動的検証 - Google Patents
閾値電圧区分に基づく動的検証 Download PDFInfo
- Publication number
- JP5113195B2 JP5113195B2 JP2009550966A JP2009550966A JP5113195B2 JP 5113195 B2 JP5113195 B2 JP 5113195B2 JP 2009550966 A JP2009550966 A JP 2009550966A JP 2009550966 A JP2009550966 A JP 2009550966A JP 5113195 B2 JP5113195 B2 JP 5113195B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- nonvolatile memory
- pulse
- data
- soft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
Claims (10)
- 複数の不揮発性記憶素子に対して第1書き込み処理を実行するステップと、
前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行するステップと、を含む不揮発性記憶装置の動作方法であり、
前記第1書き込み処理に基づいて前記不揮発性記憶素子の固有閾値電圧区分の近似値を決定するステップをさらに含んでおり、
前記第2書き込み処理は、書き込みを検証するために、書き込みパルスの間で、前記固有閾値電圧区分の近似値に基づく検証パルス数以下の検証パルスを印加するステップを含むことを特徴とする不揮発性記憶装置の動作方法。 - 複数の不揮発性記憶素子に対して第1書き込み処理を実行するステップと、
前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行するステップと、を含む不揮発性記憶装置の動作方法であり、
前記不揮発性記憶素子を消去するステップをさらに含んでおり、
前記第1書き込み処理は、前記消去するステップに関連して実行されるソフト書き込み処理であり、
前記ソフト書き込み処理は、前記不揮発性記憶素子にパルスを印加するステップを含み、
前記動作方法はさらに、
1以上の前記不揮発性記憶素子の第1組が前記ソフト書き込みを終了することに関連する第1書き込みパルスを特定するステップと、
ゼロ以上の前記不揮発性記憶素子の最後の一組以外の全てが前記ソフト書き込みを終了することに関連する第2書き込みパルスを特定するステップと、
前記第1書き込みパルスと前記第2書き込みパルスに基づいて範囲を特定するステップと、を含んでおり、
前記第2書き込み処理は、前記範囲に基づいて特定数の検証パルスを印加するステップを含むことを特徴とする不揮発性記憶装置の動作方法。 - 複数の不揮発性記憶素子に対して第1書き込み処理を実行するステップと、
前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行するステップと、を含む不揮発性記憶装置の動作方法であり、
前記不揮発性記憶素子を消去するステップをさらに含んでおり、
前記第1書き込み処理は、前記消去するステップに関連して実行されるソフト書き込み処理であり、
前記ソフト書き込み処理は、前記不揮発性記憶素子にパルスを印加するステップを含み、
前記動作方法はさらに、
1以上の前記不揮発性記憶素子の第1組が前記ソフト書き込みを終了することに関連する第1書き込みパルスを特定するステップと、
ゼロ以上の前記不揮発性記憶素子の最後の一組以外の全てが前記ソフト書き込みを終了することに関連する第2書き込みパルスを特定するステップと、
前記第1書き込みパルスと前記第2書き込みパルスに基づいて検証パルス数を特定するステップを含んでおり、
前記第2書き込み処理は、書き込みを検証するために、書き込みパルスの間で、前記検証パルス数以下の検証パルスを印加するステップを含むことを特徴とする不揮発性記憶装置の動作方法。 - 複数の不揮発性記憶素子に対して第1書き込み処理を実行するステップと、
前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行するステップと、を含む不揮発性記憶装置の動作方法であり、
前記不揮発性記憶素子を消去するステップをさらに含んでおり、
前記第1書き込み処理は、前記消去するステップに関連して実行されるソフト書き込み処理であり、
前記ソフト書き込み処理は、前記不揮発性記憶素子にパルスを印加するステップを含み、
前記動作方法はさらに、
1以上の前記不揮発性記憶素子の第1組が前記ソフト書き込みを終了することに関連する第1書き込みパルスを特定するステップと、
ゼロ以上の前記不揮発性記憶素子の最後の一組以外の全てが前記ソフト書き込みを終了することに関連する第2書き込みパルスを特定するステップと、
前記第1書き込みパルスと前記第2書き込みパルスに基づいて、前記不揮発性記憶素子に対する固有閾値電圧区分の近似値を算出するステップと、
前記第2書き込み処理における書き込みパルスステップサイズと前記固有閾値電圧区分の前記近似値とに基づいて検証パルスの最大数を算出するステップと、を含んでおり、
前記第2書き込み処理は、書き込みを検証するために書き込みパルスの間で、検証パルスの前記最大数以下の数の検証パルスを印加するステップを含むことを特徴とする不揮発性記憶装置の動作方法。 - 前記第1書き込み処理は消去閾値電圧区分を狭めるために用いられるソフト書き込み処理であることを特徴とする請求項1から4のいずれか1項に記載の動作方法。
- 複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子と通信する1以上の管理回路と、を備えており、
前記1以上の管理回路は、前記不揮発性記憶素子に対して第1書き込み処理を実行するとともに、前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行する回路であって、
前記1以上の管理回路は、
前記第1書き込み処理に基づいて前記不揮発性記憶素子の固有閾値電圧区分の近似値を決定し、
前記第2書き込み処理において、書き込みを検証するために、書き込みパルスの間で、前記固有閾値電圧区分の近似値に基づく検証パルス数以下の検証パルスを印加する、
ことを特徴とする不揮発性記憶装置。 - 複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子と通信する1以上の管理回路と、を備えており、
前記1以上の管理回路は、前記不揮発性記憶素子に対して第1書き込み処理を実行するとともに、前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行する回路であって、
前記1以上の管理回路は、前記不揮発性記憶素子を消去し、
前記第1書き込み処理は、前記消去に関連して実行されるソフト書き込み処理であり、
前記ソフト書き込み処理は、前記不揮発性記憶素子にパルスを印加する前記1以上の管理回路を含み、
前記1以上の管理回路は、1以上の前記不揮発性記憶素子の第1組に関連付けられており前記ソフト書き込みを終了させる第1書き込みパルスを特定し、
前記1以上の管理回路は、ゼロ以上の前記不揮発性記憶素子の最後の一組以外の全てに関連付けられており前記ソフト書き込みを終了させる第2書き込みパルスを特定し、
前記1以上の管理回路は、前記第1書き込みパルスと前記第2書き込みパルスに基づいて検証パルス数を特定し、
前記第2書き込み処理は、書き込みを検証するために、書き込みパルスの間で、前記検証パルス数以下の検証パルスを印加する前記1以上の管理回路を含むことを特徴とする不揮発性記憶装置。 - 複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子と通信する1以上の管理回路と、を備えており、
前記1以上の管理回路は、前記不揮発性記憶素子に対して第1書き込み処理を実行するとともに、前記第1書き込み処理に続いて前記不揮発性記憶素子に対して第2書き込み処理を実行する回路であって、
前記1以上の管理回路は、前記不揮発性記憶素子を消去し、
前記第1書き込み処理は、前記消去に関連して実行されるソフト書き込み処理であり、
前記ソフト書き込み処理は、前記不揮発性記憶素子にパルスを印加する前記1以上の管理回路を含み、
前記1以上の管理回路は、1以上の前記不揮発性記憶素子の第1組について前記ソフト書き込みを終了させる第1書き込みパルスを特定し、
前記1以上の管理回路は、ゼロ以上の前記不揮発性記憶素子の最後の一組以外の全てについて前記ソフト書き込みを終了させる第2書き込みパルスを特定し、
前記1以上の管理回路は、前記第1書き込みパルスと前記第2書き込みパルスに基づいて、前記不揮発性記憶素子に対する固有閾値電圧区分の近似値を算出し、
前記1以上の管理回路は、前記第2書き込み処理における書き込みパルスステップサイズと前記固有閾値電圧区分の前記近似値とに基づいて検証パルスの最大数を算出し、
前記第2書き込み処理は、書き込みを検証するために書き込みパルスの間で、検証パルスの前記最大数以下の数の検証パルスを印加する前記1以上の管理回路を含むことを特徴とする不揮発性記憶装置。 - 前記第1書き込み処理は消去閾値電圧区分を狭めるために用いられるソフト書き込み処理であることを特徴とする請求項6または7に記載の不揮発性記憶装置。
- 前記複数の不揮発性記憶素子は、マルチステートフラッシュメモリデバイスである請求項6から9のいずれか1項に記載の不揮発性記憶装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89083207P | 2007-02-20 | 2007-02-20 | |
US60/890,832 | 2007-02-20 | ||
US69499307A | 2007-03-31 | 2007-03-31 | |
US11/694,992 | 2007-03-31 | ||
US11/694,993 | 2007-03-31 | ||
US11/694,992 US7619930B2 (en) | 2007-02-20 | 2007-03-31 | Dynamic verify based on threshold voltage distribution |
PCT/US2008/053858 WO2008103586A1 (en) | 2007-02-20 | 2008-02-13 | Dynamic verify based on threshold voltage distribution |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010202456A Division JP5410390B2 (ja) | 2007-02-20 | 2010-09-09 | 不揮発性記憶装置のための可変書き込み |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010519673A JP2010519673A (ja) | 2010-06-03 |
JP2010519673A5 JP2010519673A5 (ja) | 2012-06-14 |
JP5113195B2 true JP5113195B2 (ja) | 2013-01-09 |
Family
ID=39433720
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009550966A Expired - Fee Related JP5113195B2 (ja) | 2007-02-20 | 2008-02-13 | 閾値電圧区分に基づく動的検証 |
JP2010202456A Expired - Fee Related JP5410390B2 (ja) | 2007-02-20 | 2010-09-09 | 不揮発性記憶装置のための可変書き込み |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010202456A Expired - Fee Related JP5410390B2 (ja) | 2007-02-20 | 2010-09-09 | 不揮発性記憶装置のための可変書き込み |
Country Status (6)
Country | Link |
---|---|
EP (3) | EP2348511B1 (ja) |
JP (2) | JP5113195B2 (ja) |
KR (2) | KR101163162B1 (ja) |
CN (2) | CN102005244B (ja) |
TW (1) | TWI374446B (ja) |
WO (1) | WO2008103586A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5172555B2 (ja) * | 2008-09-08 | 2013-03-27 | 株式会社東芝 | 半導体記憶装置 |
US7768836B2 (en) * | 2008-10-10 | 2010-08-03 | Sandisk Corporation | Nonvolatile memory and method with reduced program verify by ignoring fastest and/or slowest programming bits |
US7839690B2 (en) * | 2008-12-11 | 2010-11-23 | Sandisk Corporation | Adaptive erase and soft programming for memory |
KR101616097B1 (ko) * | 2009-11-11 | 2016-04-28 | 삼성전자주식회사 | 불휘발성 메모리 장치의 프로그램 방법 |
US8351276B2 (en) * | 2010-07-13 | 2013-01-08 | Freescale Semiconductor, Inc. | Soft program of a non-volatile memory block |
US8374031B2 (en) | 2010-09-29 | 2013-02-12 | SanDisk Technologies, Inc. | Techniques for the fast settling of word lines in NAND flash memory |
US9009547B2 (en) | 2011-01-27 | 2015-04-14 | Apple Inc. | Advanced programming verification schemes for analog memory cells |
US9293194B2 (en) | 2011-01-27 | 2016-03-22 | Apple Inc. | Programming and erasure schemes for analog memory cells |
JP5598363B2 (ja) * | 2011-02-15 | 2014-10-01 | ソニー株式会社 | 記憶装置およびその動作方法 |
US8842471B2 (en) | 2012-01-06 | 2014-09-23 | Sandisk Technologies Inc. | Charge cycling by equalizing and regulating the source, well, and bit line levels during write operations for NAND flash memory: program to verify transition |
WO2013112332A1 (en) | 2012-01-24 | 2013-08-01 | Apple Inc. | Enhanced programming and erasure schemes for analog memory cells |
JP6001093B2 (ja) * | 2012-01-24 | 2016-10-05 | アップル インコーポレイテッド | アナログメモリセルのプログラミング及び消去の方式 |
US8681569B2 (en) | 2012-02-22 | 2014-03-25 | Silicon Motion, Inc. | Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof |
KR101938659B1 (ko) | 2012-02-29 | 2019-01-15 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템 |
CN108595345B (zh) * | 2012-07-25 | 2021-11-23 | 慧荣科技股份有限公司 | 管理闪存中所储存的数据的方法及相关记忆装置与控制器 |
JP2014053060A (ja) | 2012-09-07 | 2014-03-20 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
JP2014059930A (ja) * | 2012-09-18 | 2014-04-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014063551A (ja) | 2012-09-21 | 2014-04-10 | Toshiba Corp | 半導体記憶装置 |
US9455029B2 (en) * | 2014-05-23 | 2016-09-27 | Micron Technology, Inc. | Threshold voltage analysis |
US9595317B2 (en) * | 2015-05-28 | 2017-03-14 | Sandisk Technologies Llc | Multi-state programming for non-volatile memory |
TWI604449B (zh) * | 2016-08-31 | 2017-11-01 | 旺宏電子股份有限公司 | 記憶體裝置與其程式化方法 |
US10607693B2 (en) * | 2018-06-29 | 2020-03-31 | Micron Technology, Inc. | Misplacement mitigation algorithm |
US10720217B1 (en) * | 2019-01-29 | 2020-07-21 | Silicon Storage Technology, Inc. | Memory device and method for varying program state separation based upon frequency of use |
KR20210110382A (ko) * | 2019-10-29 | 2021-09-07 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 디바이스를 프로그래밍하는 방법 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200920A (en) * | 1990-02-08 | 1993-04-06 | Altera Corporation | Method for programming programmable elements in programmable devices |
JP3906190B2 (ja) * | 1991-12-19 | 2007-04-18 | 株式会社東芝 | フラッシュメモリシステムおよびエラー訂正方法 |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
JP3210259B2 (ja) * | 1996-04-19 | 2001-09-17 | 株式会社東芝 | 半導体記憶装置及び記憶システム |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US6134148A (en) | 1997-09-30 | 2000-10-17 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
JP2006209971A (ja) * | 1996-12-03 | 2006-08-10 | Sony Corp | 半導体不揮発性記憶装置 |
US5867429A (en) | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
JP2000163976A (ja) * | 1998-11-30 | 2000-06-16 | Sony Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のベリファイ方法 |
US6205055B1 (en) * | 2000-02-25 | 2001-03-20 | Advanced Micro Devices, Inc. | Dynamic memory cell programming voltage |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
ITMI20011232A1 (it) * | 2001-06-12 | 2002-12-12 | St Microelectronics Srl | Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6456528B1 (en) | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6661711B2 (en) | 2002-02-06 | 2003-12-09 | Sandisk Corporation | Implementation of an inhibit during soft programming to tighten an erase voltage distribution |
JP4050555B2 (ja) * | 2002-05-29 | 2008-02-20 | 株式会社東芝 | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
US7046568B2 (en) | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US7196931B2 (en) | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US7136304B2 (en) * | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US6859397B2 (en) | 2003-03-05 | 2005-02-22 | Sandisk Corporation | Source side self boosting technique for non-volatile memory |
US7237074B2 (en) | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
US6917542B2 (en) | 2003-07-29 | 2005-07-12 | Sandisk Corporation | Detecting over programmed memory |
US7177199B2 (en) * | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
US6888758B1 (en) | 2004-01-21 | 2005-05-03 | Sandisk Corporation | Programming non-volatile memory |
US7139198B2 (en) * | 2004-01-27 | 2006-11-21 | Sandisk Corporation | Efficient verification for coarse/fine programming of non-volatile memory |
JP2005235287A (ja) * | 2004-02-19 | 2005-09-02 | Nec Electronics Corp | 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置 |
KR100635203B1 (ko) * | 2004-05-14 | 2006-10-16 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 장치 및 그 구동 방법 |
US7173859B2 (en) * | 2004-11-16 | 2007-02-06 | Sandisk Corporation | Faster programming of higher level states in multi-level cell flash memory |
US20060140007A1 (en) | 2004-12-29 | 2006-06-29 | Raul-Adrian Cernea | Non-volatile memory and method with shared processing for an aggregate of read/write circuits |
US7196928B2 (en) | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7196946B2 (en) | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
US7339834B2 (en) * | 2005-06-03 | 2008-03-04 | Sandisk Corporation | Starting program voltage shift with cycling of non-volatile memory |
KR100648290B1 (ko) * | 2005-07-26 | 2006-11-23 | 삼성전자주식회사 | 프로그램 속도를 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법 |
-
2008
- 2008-02-13 CN CN201010276484.4A patent/CN102005244B/zh active Active
- 2008-02-13 EP EP11002650.7A patent/EP2348511B1/en active Active
- 2008-02-13 EP EP08729770A patent/EP2122627B1/en active Active
- 2008-02-13 CN CN2008800051379A patent/CN101689400B/zh active Active
- 2008-02-13 KR KR1020107017595A patent/KR101163162B1/ko active IP Right Grant
- 2008-02-13 EP EP12152441.7A patent/EP2458592B1/en active Active
- 2008-02-13 KR KR1020097019391A patent/KR101147522B1/ko active IP Right Grant
- 2008-02-13 JP JP2009550966A patent/JP5113195B2/ja not_active Expired - Fee Related
- 2008-02-13 WO PCT/US2008/053858 patent/WO2008103586A1/en active Application Filing
- 2008-02-20 TW TW097105962A patent/TWI374446B/zh not_active IP Right Cessation
-
2010
- 2010-09-09 JP JP2010202456A patent/JP5410390B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI374446B (en) | 2012-10-11 |
EP2348511A1 (en) | 2011-07-27 |
KR101163162B1 (ko) | 2012-07-06 |
EP2458592A2 (en) | 2012-05-30 |
WO2008103586A1 (en) | 2008-08-28 |
CN101689400A (zh) | 2010-03-31 |
EP2348511B1 (en) | 2014-08-13 |
CN102005244A (zh) | 2011-04-06 |
TW200849247A (en) | 2008-12-16 |
KR20100101694A (ko) | 2010-09-17 |
EP2122627B1 (en) | 2013-01-30 |
EP2458592A3 (en) | 2012-08-15 |
CN101689400B (zh) | 2013-07-03 |
JP2011008913A (ja) | 2011-01-13 |
JP5410390B2 (ja) | 2014-02-05 |
KR20100024913A (ko) | 2010-03-08 |
EP2458592B1 (en) | 2014-03-26 |
JP2010519673A (ja) | 2010-06-03 |
EP2122627A1 (en) | 2009-11-25 |
KR101147522B1 (ko) | 2012-05-21 |
CN102005244B (zh) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113195B2 (ja) | 閾値電圧区分に基づく動的検証 | |
JP5439488B2 (ja) | 不揮発性メモリアレイの最終ワードラインのデータ保持力改善 | |
JP5178914B2 (ja) | 不揮発性記憶装置のプログラムおよび選択的消去 | |
JP5481477B2 (ja) | 不揮発性記憶装置のオーバープログラムの訂正 | |
JP5368555B2 (ja) | 不揮発性記憶装置のための選択的消去処理 | |
JP5460721B2 (ja) | 高分解能可変初期プログラミングパルスを用いた不揮発性メモリのプログラミング | |
EP2467854B1 (en) | Selective memory cell program and erase | |
JP4855474B2 (ja) | スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 | |
JP2013514601A (ja) | 高速ビット検出及び検証スキップを有する不揮発性記憶のプログラミング | |
JP5174829B2 (ja) | 隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し | |
WO2014137651A1 (en) | Non-volatile storage with process that reduces read disturb on end wordlines | |
WO2008083131A2 (en) | Method for programming with initial programming voltage based on trial | |
JP2013530481A (ja) | 同期結合を伴う不揮発性記憶装置のプログラミング | |
JP2012511790A (ja) | メモリのための適応消去及びソフトプログラミング | |
KR20120039562A (ko) | 비휘발성 저장 소자에 대한 프로그래밍 완료의 검출 | |
JP4995273B2 (ja) | 異なる電圧を使用する不揮発性記憶装置のための検証動作 | |
WO2014011627A1 (en) | Programming method to tighten threshold voltage width with avoiding program disturb | |
JP2010530596A (ja) | 書き込みパルス持続時間のインテリジェント制御 | |
JP4726958B2 (ja) | プログラム外乱を低減させたnandタイプの不揮発性メモリをプログラムするラスト―ファーストモードと方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |