JP5112217B2 - 不揮発性半導体記憶装置のチップ消去方法 - Google Patents
不揮発性半導体記憶装置のチップ消去方法 Download PDFInfo
- Publication number
- JP5112217B2 JP5112217B2 JP2008204430A JP2008204430A JP5112217B2 JP 5112217 B2 JP5112217 B2 JP 5112217B2 JP 2008204430 A JP2008204430 A JP 2008204430A JP 2008204430 A JP2008204430 A JP 2008204430A JP 5112217 B2 JP5112217 B2 JP 5112217B2
- Authority
- JP
- Japan
- Prior art keywords
- erase
- erasing
- chip
- verify
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
0.5s×256ブロック=128s
となる。チップ消去はメモリがシステムに実装されてしまえば殆ど行われることはないが、実装前段階の工場の受け入れ時では、試験のためにチップ全体を消去状態にすることがあり、消去時間はそのスループット(コスト)に影響を与える。
第1消去ステップでは、消去ベリファイは目標とする閾値(Vt)よりも高いレベルで行われる。
第2消去ステップでは、消去ベリファイは目標とするVtで行われる。
同様に、第2消去ステップは、消去電圧強度が消去パルスの印加ごとに大きくなってもよいし、消去電圧強度が各消去パルスで一定であってもよい。
・消去電圧をチップ一括で印加し、
・チップ内の全てのメモリセルが消去ベリファイをパスするまで消去電圧の印加を繰り返し、
・消去ベリファイがパスしたら第2消去ステップに移行する。
・消去電圧の印加および消去ベリファイを各ブロックごとに行い、
・1つのブロックの消去ベリファイがパスしたら、次のブロックに移動し、同様に消去電圧の印加および消去ベリファイを行い、
・これを全ブロックが消去ベリファイをパスするまで繰り返して消去動作を完遂する。
128メガビットのチップで、消去ブロックサイズが0.5メガビットの場合、通常の消去電圧印加時間を5ms、本発明の第1消去ステップでの消去電圧印加の場合立上り/立下りに時間がかかるので20msと仮定し、第1消去ステップの消去ベリファイパスまでに10回の消去電圧の印加が必要だとすると、
(5ms×10×256)−(20ms×10)=12.6s
となり、従来のチップ消去時間は128sなので、約10%の時間短縮効果を期待できる。
・NORフラッシュメモリのチップ消去において、
・目標より高めのVtで消去ベリファイを行う第1消去ステップと、
・目標のVtで消去ベリファイを行う第2消去ステップとを有し、
・第1消去ステップでは複数の消去単位(ブロック)を一つの単位とするバンク単位で消去電圧をかけ、これをバンク内の全メモリセルが消去ベリファイをパスするまで行い、
・或るバンクの消去ベリファイがパスしたら次のバンクに移行して消去電圧の印加および消去ベリファイを、消去ベリファイがパスするまで行い、
・これを全バンクが消去ベリファイをパスするまで繰り返し、
・第1消去ステップの消去ベリファイがパスしたら第2消去ステップに移行し、
・第2消去ステップでは、各消去単位ごとに消去電圧の印加及び消去ベリファイを、消去ベリファイがパスするまで繰り返し、
・これを全消去単位に対して行って消去動作を完遂する。
同様に、第2消去ステップは、消去電圧強度が消去パルスの印加ごとに大きくなってもよいし、消去電圧強度が各消去パルスで一定であってもよい。
・NORフラッシュメモリのチップ消去において、
・目標より高めのVtで消去ベリファイを行う第1消去ステップと、
・目標のVtで消去ベリファイを行う第2消去ステップとを有し、
・第1消去ステップではチップ一括で消去電圧を印加し、これを代表する1消去単位(1ブロック)内の全メモリセルが消去ベリファイをパスするまで行い、
・代表する1消去単位の消去ベリファイがパスしたら第2消去ステップに移行し、
・第2消去ステップでは、各消去単位ごとに消去電圧の印加及び消去ベリファイを、消去ベリファイがパスするまで繰り返し、
・これを全消去単位に対して行って消去動作を完遂する。
同様に、第2消去ステップは、消去電圧強度が消去パルスの印加ごとに大きくなってもよいし、消去電圧強度が各消去パルスで一定であってもよい。
((5ms×10)+(0.4us×8192))×256)−((20ms×10)+(0.4us×8192))=13.43s
の時間短縮となる。
・図1のステップS1の消去前トリートメントで示すように、第1消去ステップの前にプリ・プログラムステップがあっても良いし、
・第1消去ステップと第2消去ステップの間に過消去対策のための書き戻しステップが入っても良いし
・図1のステップS17の消去後トリートメントで示すように、第2消去ステップの後に過消去対策のための書き戻しステップがあっても良いし、
・前期書き戻しステップは各ブロックの第2消去ステップの消去ベリファイがパスした時点で行われて、その終了後に次のブロックの第2消去ステップの消去電圧印加、消去ベリファイ、書き戻しに移行するシーケンスでもよい。
Claims (7)
- 不揮発性半導体記憶装置のチップ消去方法において、
目標より高めの閾値で消去ベリファイを行う第1消去ステップと、
目標の閾値で消去ベリファイを行う第2消去ステップとを有し、
第1消去ステップではチップ一括で消去電圧を印加し、これをチップ内の全メモリセルが消去ベリファイをパスするまで行い、
第1消去ステップの消去ベリファイがパスしたら第2消去ステップに移行し、
第2消去ステップでは、各消去単位ごとに消去電圧の印加および消去ベリファイを、消去ベリファイがパスするまで繰り返し、これを全消去単位に対して行って消去動作を完遂する
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。 - 不揮発性半導体記憶装置のチップ消去方法において、
目標より高めの閾値で消去ベリファイを行う第1消去ステップと、
目標の閾値で消去ベリファイを行う第2消去ステップとを有し、
第1消去ステップでは複数の消去単位を1つの単位とするバンク単位で消去電圧を印加し、これをバンク内の全メモリセルが消去ベリファイをパスするまで行い、さらにこれを全バンクに対して行い、
第1消去ステップの消去ベリファイがパスしたら第2消去ステップに移行し、
第2消去ステップでは、各消去単位ごとに消去電圧の印加および消去ベリファイを、消去ベリファイがパスするまで繰り返し、これを全消去単位に対して行って消去動作を完遂する
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。 - 不揮発性半導体記憶装置のチップ消去方法において、
目標より高めの閾値で消去ベリファイを行う第1消去ステップと、
目標の閾値で消去ベリファイを行う第2消去ステップとを有し、
第1消去ステップではチップ一括で消去電圧を印加し、これを代表する1消去単位内の全メモリセルが消去ベリファイをパスするまで行い、
代表する1消去単位の消去ベリファイがパスしたら第2消去ステップに移行し、
第2消去ステップでは、各消去単位ごとに消去電圧の印加および消去ベリファイを、消去ベリファイがパスするまで繰り返し、これを全消去単位に対して行って消去動作を完遂する
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。 - 請求項1ないし3のいずれかに記載の不揮発性半導体記憶装置のチップ消去方法において、
第1消去ステップでは、消去電圧強度を消去パルスの印加ごとに強くしていく
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。 - 請求項1ないし3のいずれかに記載の不揮発性半導体記憶装置のチップ消去方法において、
第2消去ステップでは、消去電圧強度を消去パルスの印加ごとに強くしていく
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。 - 請求項1ないし3のいずれかに記載の不揮発性半導体記憶装置のチップ消去方法において、
第1消去ステップでは、消去電圧強度が各消去パルスで一定である
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。 - 請求項1ないし3のいずれかに記載の不揮発性半導体記憶装置のチップ消去方法において、
第2消去ステップでは、消去電圧強度が各消去パルスで一定である
ことを特徴とする不揮発性半導体記憶装置のチップ消去方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204430A JP5112217B2 (ja) | 2008-08-07 | 2008-08-07 | 不揮発性半導体記憶装置のチップ消去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008204430A JP5112217B2 (ja) | 2008-08-07 | 2008-08-07 | 不揮発性半導体記憶装置のチップ消去方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040141A JP2010040141A (ja) | 2010-02-18 |
JP5112217B2 true JP5112217B2 (ja) | 2013-01-09 |
Family
ID=42012520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008204430A Active JP5112217B2 (ja) | 2008-08-07 | 2008-08-07 | 不揮発性半導体記憶装置のチップ消去方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5112217B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06103790A (ja) * | 1992-09-17 | 1994-04-15 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH07312093A (ja) * | 1994-05-13 | 1995-11-28 | Hitachi Ltd | 半導体記憶装置 |
JPH10228786A (ja) * | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその閾値制御方法 |
JP3672435B2 (ja) * | 1998-04-22 | 2005-07-20 | 富士通株式会社 | 不揮発性メモリ装置 |
JP3857642B2 (ja) * | 2001-12-25 | 2006-12-13 | 株式会社東芝 | 不揮発性半導体記憶装置及びその消去シーケンス |
US20030218913A1 (en) * | 2002-05-24 | 2003-11-27 | Le Binh Quang | Stepped pre-erase voltages for mirrorbit erase |
JP4260434B2 (ja) * | 2002-07-16 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリ及びその動作方法 |
JP4073330B2 (ja) * | 2003-02-18 | 2008-04-09 | スパンション エルエルシー | 不揮発性半導体記憶装置 |
JP4315767B2 (ja) * | 2003-09-04 | 2009-08-19 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP2005166158A (ja) * | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその駆動方法 |
US7706160B2 (en) * | 2006-08-08 | 2010-04-27 | Marco Fontana | High voltage generator of the DAC-controlled type |
-
2008
- 2008-08-07 JP JP2008204430A patent/JP5112217B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010040141A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
US10672480B2 (en) | Memory device and operating method thereof | |
US7630255B2 (en) | Method for erasing data of NAND flash memory device | |
JP5514135B2 (ja) | 不揮発性半導体記憶装置 | |
US20130314995A1 (en) | Controlling Dummy Word Line Bias During Erase In Non-Volatile Memory | |
CN102651236B (zh) | 存储装置和控制存储装置的擦除操作的方法 | |
JP4593159B2 (ja) | 半導体装置 | |
JP5058461B2 (ja) | フラッシュメモリのための選択的消去方法 | |
US7646639B2 (en) | Circuit and method generating program voltage for non-volatile memory device | |
TWI527035B (zh) | 半導體記憶體裝置及其控制方法 | |
US8432744B2 (en) | Semiconductor storage device with a well control circuit | |
US10360978B2 (en) | Semiconductor memory device for performing coding program and operating method thereof | |
US10311956B2 (en) | Semiconductor memory device and operating method thereof | |
CN101447231B (zh) | 用于执行非易失性存储器件中的擦除操作的方法 | |
KR20100056860A (ko) | 비휘발성 메모리 소자의 프로그램 방법 | |
KR20120006936A (ko) | 비휘발성 메모리 블록의 소프트 프로그램 | |
US20110292734A1 (en) | Method of programming nonvolatile memory device | |
KR20120005848A (ko) | 불휘발성 메모리 장치 및 이의 소거 방법 | |
US10672481B2 (en) | Semiconductor memory device and operating method thereof | |
JP2004171686A (ja) | 不揮発性半導体記憶装置およびそのデータ消去方法 | |
US20120020166A1 (en) | Nonvolatile semiconductor storage device | |
US9257188B2 (en) | Nonvolatile memory and memory system | |
JP2010040125A (ja) | 不揮発性半導体記憶装置の消去方法 | |
US9064598B1 (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5112217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |