JP5110995B2 - 積層型半導体装置及びその製造方法 - Google Patents
積層型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5110995B2 JP5110995B2 JP2007190030A JP2007190030A JP5110995B2 JP 5110995 B2 JP5110995 B2 JP 5110995B2 JP 2007190030 A JP2007190030 A JP 2007190030A JP 2007190030 A JP2007190030 A JP 2007190030A JP 5110995 B2 JP5110995 B2 JP 5110995B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode terminal
- metal wire
- semiconductor
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76152—Syringe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
しかし、図11に示す様に、半導体素子100,100の各周縁近傍に設けられた電極端子と配線基板102のパッドとをワイヤボンディングして電気的に接続することは、金ワイヤ106,106・・を保護すべく、金ワイヤ106,106・・等を樹脂封止することが必要となり、最終的に得られる積層型半導体装置が大型化する。
図12に示す積層型半導体装置200は、配線基板202の一面側に積層した複数の半導体素子204,204・・の側面に、半導体素子204,204・・の各々の各電極端子と配線基板202のパッドとを電気的に接続する側面配線206,206・・が形成されている。
また、下記特許文献2には、図13に示す積層型半導体装置300が提案されている。この積層型半導体装置300は、その両面側に形成された電極端子302,302がループ状の金属ワイヤ304で電気的に接続された複数個の半導体素子306,306を、金属ワイヤ304同士が接触するように積層されている。
しかしながら、図12に示す積層型半導体装置200を構成する半導体素子204,204・・としては、その側面側に電極端子が形成されている半導体素子を用いなければならず、一面側に電極端子が形成されている通常の半導体素子を用いることができない。
しかも、積層型半導体装置200の側面配線206,206・・は、半導体素子204,204・・を回路基板202の一面側に積層した後、半導体素子204,204・・の側面に蒸着法とリフトオフ法とを用いて形成しており、積層型半導体装置200の製造工程を煩雑化している。
一方、半導体素子204,204・・として、その一面側に電極端子が形成されている半導体素子を用いた場合、半導体素子の側面側に電極端子に一端が接続された再配線を引き出すことを要し、積層型半導体装置200の製造工程を更に煩雑化する。
更に、半導体素子306の両面側に形成された電極端子302,302を接続するループ状の金属ワイヤ304,304同士の接触による電気的接続は、振動等によって容易に金属ワイヤ304,304が非接触状態となり易く、信頼性に乏しいものである。このため、金属ワイヤ304,304が接触した状態を保持すべく、金属ワイヤ304,304部分を樹脂封止等することが必要となり、半導体装置の小型化に限界が生じる。
しかも、半導体素子306の両面側に形成された電極端子302,302を接続するループ状の金属ワイヤ304をワイヤボンダーで形成することは極めて困難であるため、積層型半導体装置の製造工程を複雑化する。
そこで、本発明は、一面側に電極端子が形成されている通常の半導体素子を用いることができず、且つ半導体装置の製造工程を複雑化する従来の積層型半導体装置及びその製造方法の課題を解決し、一面側に電極端子が形成されている通常の半導体素子を用いることができ、且つ半導体装置の製造工程の複雑化を防止できる積層型半導体装置及びその製造方法を提供することにある。
すなわち、本発明は、複数個の半導体素子が積層された積層型半導体装置であって、前記半導体素子の電極端子に一端が接続された金属ワイヤが、前記半導体素子の側面側に延出され、該側面に当接されており、且つ前記半導体素子の側面側に延出された前記金属ワイヤの部分の少なくとも一部が、前記積層された半導体素子の側面に導電性粒子を含有する導電性ペーストによって形成された側面配線に接合されており、前記金属ワイヤが、前記半導体素子の電極端子に打ち上げ方式でワイヤボンディングされて、前記半導体素子の側面側に延出されていることを特徴とする積層型半導体装置にある。
また、本発明は、前記金属ワイヤが、前記半導体素子の側面を越えて前記電極端子形成面に対して反対側面まで延出されていることも特徴とする。
また、本発明は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子をスライドし、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法でもある。
また、本発明は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面及び前記電極端子形成面の反対側面に当接するように前記半導体素子を回転して、前記半導体素子の側面及び電極端子形成面の反対側面に金属ワイヤを延出している状態で前記金属ワイヤを切断した後、前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法でもある。
また、本発明に係る積層型半導体装置では、導電性粒子を含有する導電性ペーストを塗布して側面配線を形成するため、半導体素子の側面側に延出した金属ワイヤの部分の少なくとも一部と側面配線とを確実に且つ容易に接合でき、側面配線を蒸着法とリフトオフ法とを用いて形成する従来の積層型半導体装置に比較して、その側面配線を容易に形成できる。
この様に、金属ワイヤと導電性ペーストとを接触した場合、金属ワイヤの導電性ペーストとの濡れ性が良好であるため、導電性ペーストが金属ワイヤの周面に集合され易く、隣接する側面配線との接触が避けられ、最終的に得られる積層型半導体装置の信頼性を向上できる。
かかる半導体素子12,12,12の各々の電極端子18には、金属ワイヤとしての金ワイヤ20が接続されており、金ワイヤ20は半導体素子12の側面側に延出されている。この半導体素子12の側面側に延出された金ワイヤ20は、半導体素子12の側面に当接状態である。
この様に、半導体素子12,12,12の各側面に延出された金ワイヤ20は、半導体素子12,12,12の側面に、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子を含有する導電性ペーストによって形成された側面配線22に接合されている。
従って、図1に示す積層型半導体装置10では、一面側のみに電極端子18が形成されている通常の半導体素子12を用いることができ、図12又は図13に示す積層型半導体装置200,300に用いられている特別仕様の半導体素子を用いることを要しない。
更に、導電性粒子を含有する導電性ペーストを塗布して側面配線22を形成しており、半導体素子12,12,12の側面側に延出した金ワイヤ20の部分と側面配線22とを確実に且つ容易に接合できる。しかも、図12に示す積層型半導体装置200の如く、側面配線を蒸着法とリフトオフ法とを用いて形成する従来の積層型半導体装置に比較して、その側面配線を容易に形成できる。
また、金ワイヤ20と導電性ペーストとを接触した場合、金ワイヤ20の導電性ペーストとの濡れ性が良好であるため、導電性ペーストが金ワイヤ20の周面に集合され易く、隣接する側面配線22との接触が避けられる。
かかる半導体素子12を形成するには、図2に示す様に、吸着板30上にアルミ箔等の金属箔32を載置すると共に、金属箔32に形成した貫通孔34上に半導体素子12を載置する。金属箔32に載置された半導体素子12は、その電極端子18が形成された電極端子形成面が上面となるように載置する。
更に、この金属箔32及び半導体素子12を、吸着板30の吸着力を発現して、吸着板30の所定箇所に各々所定位置に固定する。この際に、半導体素子12は、金属箔32の貫通孔34を介して吸着板30の所定箇所に吸着固定される。
この様に、吸着板30の吸着力で固定されている金属箔32の半導体素子12の近傍に、ワイヤボンダーによって金ワイヤ20の一端を接続した後、金ワイヤ20をキャピラリーから引き出して半導体素子12の電極端子18上に金ワイヤ20の他端を接続して引き千切る。
このため、図3(b)に示す様に、半導体素子12を180°回転し、電極端子形成面を金属箔32の方向(下面方向)を向くようにする。
次いで、図3(c)に示す様に、半導体素子12の金ワイヤ20の一端を接続した電極端子18側の側面が金ワイヤ20に当接するように、半導体素子12を90°回転して戻した後、半導体素子12の電極端子形成面の反対側面近傍[図3(c)に示す矢印]の箇所で金ワイヤ20を切断することによって、電極端子18に一端が接続された金ワイヤ20が側面に当接状態で延出された半導体素子12を得ることができる。
一方、図4(a)に示す如く、金ワイヤ20を、半導体素子12の電極端子18から金属箔32への方向、いわゆる打ち落し方式でボンディングすると、半導体素子12の電極端子18上での金ワイヤ20の立ち上がりが大きくなる。このため、図4(b)に示す如く、半導体素子12を180°回転して、電極端子形成面を金属箔32の方向(下面方向)に向かせたとき、金属箔32によって電極端子18近傍の金ワイヤ20を押し潰す。押し潰された金ワイヤ20は、隣接する電極端子18に一端が接続された金ワイヤ20と接触するおそれがある。
次いで、半導体素子12,12,12の各側面に延出されている金ワイヤ20に沿って、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子を含有する導電性ペースト25を塗布する。この導電性ペースト25は、塗布装置42を構成する導電性ペーストが充填された充填槽42bから窒素圧等の気体圧によってノズル42aから積層された半導体素子12,12,12の側面に吐出して塗布する。この際に、塗布装置42を、積層された半導体素子12,12,12の下方から上方(図5に示す矢印方向)に移動することによって、導電性ペースト25を半導体素子12,12,12の側面に帯状に形成できる。この帯状の導電性ペースト25には、半導体素子12,12,12の側面に当接する金ワイヤ20,20,20が含まれている。
その後、帯状の導電性ペースト25に加熱処理を施すことによって、図1に示す様に、半導体素子12,12,12の側面に当接する金ワイヤ20,20,20が接合された側面配線22が形成された積層型半導体装置を形成できる。
図1に示す積層型半導体装置10は、図6に示す様に、回路基板50に実装してもよく、この場合には、積層型半導体装置10の側面配線22と回路基板50のパッド52とを接続するように搭載する。
図7に示す半導体素子12を形成するには、図2に示す様に、吸着板30上に載置した金属箔32の貫通孔34上に半導体素子12を載置し、吸着板30の吸着力を発現して固定した金属箔32の半導体素子12の近傍に、ワイヤボンダーによって金ワイヤ20の一端を接続した後、金ワイヤ20をキャピラリーから引き出して半導体素子12の電極端子18上に金ワイヤ20の他端を接続して引き千切る。
次いで、図3(a)に示す様に、吸着板30の吸着を解除して、半導体素子12及び金属箔32を吸着板30から取り出した後、図8(a)に示す様に、半導体素子12を金ワイヤ20の方向にスライドし、金ワイヤ20が半導体素子12の側面に当接状態で横断するように、半導体素子12の側面を金ワイヤ20に当接させる。
図8(a)に示す状態の半導体素子12は、図3(c)に示す様に、金属箔32に対して垂直に立設されている半導体素子12を、その電極端子形成面が上面となるように90°回転することによって得ることができる。
その後、図8(b)に示す様に、金属箔32の一部を折り曲げて、半導体素子12の電極端子形成面に対して反対側面側に延出されている金ワイヤ20を露出し、反対側面に延出されている金ワイヤ20を、反対側面の側面近傍の部分[図8(b)の矢印で示す部分]をカッター等で切断することによって、電極端子18に一端が接続された金ワイヤ20が側面に密着状態で横断し、電極端子形成面に対して反対側面まで延出されている半導体素子12を得ることができる。
ところで、図8(a)に示す様に、半導体素子12をスライドして半導体素子12の側面に金ワイヤ20を延出する際には、半導体素子12の電極端子形成面の反対面側の角部で金ワイヤ20を引き千切ってもよい。この様に金ワイヤ20を引き千切る場合には、金ワイヤ20の所定箇所に予めクリップ等で傷を付けておくことによって、容易に所定箇所で金ワイヤ20を切断できる。
次いで、半導体素子12,12,12の各側面に延出されている金ワイヤ20に沿って、塗布装置42のノズル42aから導電性粒子が含有された導電性ペーストを吐出し、半導体素子12,12,12の側面に帯状の導電性ペースト25を形成できる。
その後、帯状の導電性ペースト25に加熱処理を施すことによって、図7に示す様に、積層された半導体素子12,12,12の側面に側面配線22を形成できる。
かかる半導体素子12は、図3(b)に示す様に、半導体素子12を180°回転して電極端子形成面を金属箔32の方向(下面方向)を向かせた状態で、図10に示す様に、金ワイヤ20の直線状部分が半導体素子12の側面側から突出する部分であって、側面近傍の部分(図10に矢印で示す部分)をカッター等で切断することによって得ることができる。
以上、述べてきた図1〜図8に示す半導体素子12の側面に延出されている金ワイヤ20は、半導体素子12の側面に延出されていればよく、必ずしも半導体素子12の側面に当接されていなくてもよい。
12 半導体素子
14 接着層
18 電極端子
20 金ワイヤ(金属ワイヤ)
22 側面配線
25 導電性ペースト
30 吸着板
32 金属箔
34 貫通孔
42 塗布装置
Claims (5)
- 複数個の半導体素子が積層された積層型半導体装置であって、
前記半導体素子の電極端子に一端が接続された金属ワイヤが、前記半導体素子の側面側に延出され、該側面に当接されており、
且つ前記半導体素子の側面側に延出された前記金属ワイヤの部分の少なくとも一部が、前記積層された半導体素子の側面に導電性粒子を含有する導電性ペーストによって形成された側面配線に接合されており、
前記金属ワイヤが、前記半導体素子の電極端子に打ち上げ方式でワイヤボンディングされて、前記半導体素子の側面側に延出されていることを特徴とする積層型半導体装置。 - 前記金属ワイヤが、前記半導体素子の側面を越えて前記電極端子形成面に対して反対側面まで延出されている請求項1記載の積層型半導体装置。
- 電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子を回転し、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、
前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、
前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法。 - 電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子をスライドし、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、
前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、
前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法。 - 電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面及び前記電極端子形成面の反対側面に当接するように前記半導体素子を回転して、前記半導体素子の側面及び電極端子形成面の反対側面に金属ワイヤを延出している状態で前記金属ワイヤを切断した後、
前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、
前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190030A JP5110995B2 (ja) | 2007-07-20 | 2007-07-20 | 積層型半導体装置及びその製造方法 |
US12/174,192 US20090020887A1 (en) | 2007-07-20 | 2008-07-16 | Semiconductor apparatus and manufacturing method thereof |
TW097127083A TW200905766A (en) | 2007-07-20 | 2008-07-17 | Semiconductor apparatus and manufacturing method thereof |
KR1020080069978A KR20090009737A (ko) | 2007-07-20 | 2008-07-18 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190030A JP5110995B2 (ja) | 2007-07-20 | 2007-07-20 | 積層型半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009027039A JP2009027039A (ja) | 2009-02-05 |
JP2009027039A5 JP2009027039A5 (ja) | 2010-05-27 |
JP5110995B2 true JP5110995B2 (ja) | 2012-12-26 |
Family
ID=40264182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190030A Expired - Fee Related JP5110995B2 (ja) | 2007-07-20 | 2007-07-20 | 積層型半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090020887A1 (ja) |
JP (1) | JP5110995B2 (ja) |
KR (1) | KR20090009737A (ja) |
TW (1) | TW200905766A (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009035849A2 (en) | 2007-09-10 | 2009-03-19 | Vertical Circuits, Inc. | Semiconductor die mount by conformal die coating |
KR101554761B1 (ko) | 2008-03-12 | 2015-09-21 | 인벤사스 코포레이션 | 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체 |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US7863159B2 (en) | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
CN102246298A (zh) * | 2008-12-09 | 2011-11-16 | 垂直电路公司 | 通过电传导材料的喷雾施加形成的半导体裸片互连 |
JP5112275B2 (ja) * | 2008-12-16 | 2013-01-09 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5136449B2 (ja) * | 2009-02-06 | 2013-02-06 | 富士通株式会社 | 半導体装置の製造方法 |
JP5215244B2 (ja) * | 2009-06-18 | 2013-06-19 | 新光電気工業株式会社 | 半導体装置 |
KR101088822B1 (ko) | 2009-08-10 | 2011-12-01 | 주식회사 하이닉스반도체 | 반도체 패키지 |
WO2011056668A2 (en) | 2009-10-27 | 2011-05-12 | Vertical Circuits, Inc. | Selective die electrical insulation additive process |
TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
KR102099878B1 (ko) * | 2013-07-11 | 2020-04-10 | 삼성전자 주식회사 | 반도체 패키지 |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
CN111081687B (zh) * | 2019-12-16 | 2022-02-01 | 东莞记忆存储科技有限公司 | 一种堆叠式芯片封装结构及其封装方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4922224A (ja) * | 1972-05-01 | 1974-02-27 | ||
US5313096A (en) * | 1992-03-16 | 1994-05-17 | Dense-Pac Microsystems, Inc. | IC chip package having chip attached to and wire bonded within an overlying substrate |
JPH10335374A (ja) * | 1997-06-04 | 1998-12-18 | Fujitsu Ltd | 半導体装置及び半導体装置モジュール |
WO1999010925A1 (en) * | 1997-08-22 | 1999-03-04 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with thermally conductive epoxy preform |
JP3476383B2 (ja) * | 1999-05-27 | 2003-12-10 | シャープ株式会社 | 半導体積層パッケージ |
JP3879351B2 (ja) * | 2000-01-27 | 2007-02-14 | セイコーエプソン株式会社 | 半導体チップの製造方法 |
JP2003142518A (ja) * | 2001-11-02 | 2003-05-16 | Nec Electronics Corp | 半導体製造装置、半導体製造方法、半導体装置及び電子装置 |
JP2004303884A (ja) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール |
US7215018B2 (en) * | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
JP5049684B2 (ja) * | 2007-07-20 | 2012-10-17 | 新光電気工業株式会社 | 積層型半導体装置及びその製造方法 |
-
2007
- 2007-07-20 JP JP2007190030A patent/JP5110995B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-16 US US12/174,192 patent/US20090020887A1/en not_active Abandoned
- 2008-07-17 TW TW097127083A patent/TW200905766A/zh unknown
- 2008-07-18 KR KR1020080069978A patent/KR20090009737A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JP2009027039A (ja) | 2009-02-05 |
US20090020887A1 (en) | 2009-01-22 |
KR20090009737A (ko) | 2009-01-23 |
TW200905766A (en) | 2009-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110995B2 (ja) | 積層型半導体装置及びその製造方法 | |
JP5049684B2 (ja) | 積層型半導体装置及びその製造方法 | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
JP2009027039A5 (ja) | ||
JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008171938A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009038139A (ja) | 半導体装置およびその製造方法 | |
JP5439683B2 (ja) | 3d電子モジュール | |
US11749589B2 (en) | Module | |
JP5295146B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP5110996B2 (ja) | 積層型半導体装置の製造方法 | |
JP2001332580A (ja) | 半導体装置及びその製造方法 | |
JP2014225504A (ja) | 樹脂多層基板の製造方法 | |
KR101127449B1 (ko) | 이방성 도전필름의 제조방법 및 그에 의해 제조되는 이방성 도전필름 | |
JP5822468B2 (ja) | 半導体装置 | |
JP2004079710A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006344631A (ja) | 部品内蔵基板 | |
JPH04320362A (ja) | 樹脂封止型半導体装置 | |
JP3651345B2 (ja) | ボンディングツール及びその製造方法 | |
JP4954781B2 (ja) | 三次元電子回路装置 | |
JP2000174442A (ja) | 電子部品の実装方法、及び半導体装置 | |
JP2007158319A (ja) | 半導体パッケージ | |
JP2008112829A (ja) | 半導体装置とその製造方法 | |
US20100244200A1 (en) | Integrated circuit connecting structure having flexible layout | |
JP2002222915A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5110995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |