JP5110783B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5110783B2
JP5110783B2 JP2005249333A JP2005249333A JP5110783B2 JP 5110783 B2 JP5110783 B2 JP 5110783B2 JP 2005249333 A JP2005249333 A JP 2005249333A JP 2005249333 A JP2005249333 A JP 2005249333A JP 5110783 B2 JP5110783 B2 JP 5110783B2
Authority
JP
Japan
Prior art keywords
silicon oxynitride
film
oxynitride film
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005249333A
Other languages
English (en)
Other versions
JP2006156952A (ja
Inventor
直 山口
孝祐 浅井
真人 澤田
清輝 小林
龍紀 村田
悟 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005249333A priority Critical patent/JP5110783B2/ja
Priority to TW094136655A priority patent/TWI459466B/zh
Priority to US11/254,725 priority patent/US20060091451A1/en
Priority to KR1020050102452A priority patent/KR20060052334A/ko
Publication of JP2006156952A publication Critical patent/JP2006156952A/ja
Priority to US12/234,079 priority patent/US7875539B2/en
Priority to US12/977,573 priority patent/US8084343B2/en
Application granted granted Critical
Publication of JP5110783B2 publication Critical patent/JP5110783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置に関し、特に、シリコン酸窒化膜の挿入により、水素トラップ機能を有する半導体装置に関する。
デバイスの高集積化および高機能化を図るため、配線構成の多層化が進んでいる。多層配線を有する半導体装置は、たとえば、下層アルミニウム配線を形成した後、下層アルミニウム配線上に、ＣＶＤ（ Chemical Vapor Deposition ；化学気相成長）またはＳＯＧ(Spin On Glass )により、層間絶縁膜としてシリコン酸化膜を形成し、シリコン酸化膜上に上層アルミニウム配線を形成する。
配線構成の多層化は、素子の表面段差部の複雑化および高アスペクト比化をもたらし、断線の原因となるため、配線歩留りの向上および信頼性を高める観点から、平坦化および平滑化が重要である。現在、平坦化および平滑化のため、ＴＥＯＳ（ Tetra Ethoxy Silane ）／Ｏ3酸化膜またはＳＯＧ膜などが使用されている。
しかし、このようなＣＶＤまたはＳＯＧにより形成されるシリコン酸化膜は、多量の水分（Ｈ2ＯまたはＯＨ）を含んでいるため、デバイスの信頼性、特に、ＭＯＳＦＥＴのホットキャリア耐性が劣化する。ＴＥＯＳ／Ｏ3酸化膜からの水分による劣化を抑止するには、ＥＣＲ（ Electron Cyclotron Resonance )−ＳｉＯ2膜をＴＥＯＳ／Ｏ3酸化膜の下に堆積し、ＥＣＲ−ＳｉＯ2膜中に多数存在するダングリングボンドが、ＴＥＯＳ／Ｏ3酸化膜からの水分を捕獲し、デバイスへの水分の浸入を防止できるとある（非特許文献１参照）。
また、この水分による問題を解決するために、プラズマＣＶＤにより第１の配線上に酸化膜を堆積し、その上層にある絶縁膜から脱離する水分をブロックする方法がある。１．５Ｔｏｒｒの低圧下、ＳｉＨ4、Ｎ2Ｏガスを用いてプラズマＣＶＤにより形成したＳｉＯ2膜、およびＴＥＯＳ／Ｏ3の流量比を下げてプラズマＣＶＤにより形成したＴＥＯＳ膜は、水分をブロックし、ＭＯＳＦＥＴのホットキャリア耐性の劣化を抑制することができるとある（非特許文献２参照）。
一方、ＳｉリッチでＮリッチなプラズマＣＶＤ膜は、ＳＯＧ膜などの層間絶縁膜からの水分をブロックすることが知られている。この膜は、低圧下、Ｎ2ガスを添加し、ＳｉＨ4とＮ2Ｏガスにより容易に形成することができ、水分を吸収し、水素を放出する機能を有する（非特許文献３参照）。
また、Ｓｉ−Ｈ結合を有する原料ガスを用いてＣＶＤにより形成される絶縁膜を有する半導体装置において、絶縁膜中のＳｉ−Ｈ結合量を０．６×１０21ｃｍ-3以下とし、Ｎ濃度を３×１０21ｃｍ-3以上とすることにより、耐湿性が向上し、半導体装置の完成後、水分がアルミニウムなどの金属配線に達することがなくなり、半導体装置の信頼性を向上することができると報告されている。この絶縁膜は、配線上に形成し、またはパッシベーション膜として使用する（特許文献１参照）。
さらに、下部金属配線上に、Ｓｉリッチ酸化膜と、Ｓｉ酸化膜と、ＳＯＧ膜と酸化膜を順に形成する半導体装置が知られている。層間絶縁膜であるＳｉリッチ酸化膜は、金属配線上に形成され、またはパッシベーション膜として使用する。この半導体装置は、ホットキャリアの信頼性が確保され、半導体素子の動作特性が高いとある（特許文献２参照）。
特許第３４３２９９７号明細書 特許第２９３７８８６号明細書 下山展弘 外５名、「ＴＥＯＳ／Ｏ3酸化膜中の水分によるホットキャリア耐性劣化とＥＣＲ−ＳｉＯ2膜を用いた劣化防止法」、ＳＤＭ92−33、ｐ51−56 Kimiaki Shimokawa et al., "Water Desorption Control of Interlayer Dielectrics to Reduce MOSFET Hot Carrier Degradation," IEICE TRANS ELECTRON, VOL. E77-C, NO. 3, MARCH 1944. Peter Lee et al., "MOISTURE TRAPPING AND PINHOLE SUPPRESSION BY THE USE OF HIGH REFRACTIVE INDEX PECVD SIO2THIN FILM,"VMIC Conference, 1994, ISMIC-103/94/0299.
ＣＶＤまたはＳＯＧにより形成されるシリコン酸化膜には、多量の水分を含んでいるため、デバイスの信頼性が低下する。この水分の問題を解決するために、ＴＥＯＳ、ＳｉＨ4、Ｏ2、Ｎ2Ｏ、Ａｒなどを原料ガスとしてプラズマＣＶＤ法により、層間絶縁膜としてＰ−ＳｉＯ膜を形成する方法がある。また、ＳｉＨ4、Ｎ2Ｏなどを原料ガスとしてＣＣＰ（ Capacitively Coupled Plasma；容量結合プラズマ）ＣＶＤにより、Ｐ−ＳｉＯ膜を形成する方法がある。これらの方法により、ＣＶＤまたはＳＯＧにより形成された層間絶縁膜から脱離して、下層へ侵入しようとする水分をＰ−ＳｉＯ膜によりブロックすることができる。
しかしながら、近年、デバイスの微細化が進行し、配線の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが１．０以上となる狭ピッチアルミニウム配線間を絶縁膜で埋め込むために、上記のＣＶＤまたはＳＯＧに代わり、ＨＤＰ（ High Density Plasma;高密度プラズマ）ＣＶＤが採用されている。ＨＤＰ−ＣＶＤは、基板側にＲＦ（ radio frequncy；高周波)バイアスをかけ、イオンを積極的に引き込むことにより、埋め込み性能を飛躍的に向上させることができるが、ＨＤＰ−ＣＶＤによる成膜過程において、ＳｉＨ4から解離した水素イオン（Ｈ+）がＲＦバイアスによりドリフトし、下層へ侵入し、デバイスを劣化させるという問題が新たに発生する。さらに、バイアスにより、下層酸化膜に侵入する水素は多量となり、下層に水素のトラップ機能を有する膜を形成する必要がある。
本発明の課題は、ＨＤＰ−ＣＶＤなどにより層間絶縁膜を形成するに際に発生する水素イオンを除去し、水素イオンの影響のない半導体装置を提供することにある。
本発明の半導体装置は、ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える。層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線上に形成し、金属配線および層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする。
シリコン酸窒化膜は、金属配線の直下に、または、ゲート電極のエッチストッパ膜の直上に、または、コンタクト層内に形成するのが好ましい。シリコン酸窒化膜は、Ｎ2ＯまたはＯ2のいずれか一方と、ＳｉＨ4とを含む原料ガスを用いて、プラズマＣＶＤにより形成することができ、Ｓｉが３４原子数％〜４０原子数％、Ｏが４８原子数％〜６０原子数％、Ｎが５原子数％〜１２原子数％であるシリコン酸窒化膜を形成することができる。
シリコン酸窒化膜は、４５０℃以上で熱処理をし、Ｎ、Ｂ、ＰまたはＡｓを注入する態様が望ましく、Ｓｉ−Ｈ結合のＨはＦＴ−ＩＲ法で８×１０21原子数／ｃｍ3以下が好ましく、１×１０21原子数／ｃｍ3以下がより好ましい。また、ＦＴ−ＩＲ法でＳｉ−Ｏ結合のピークが１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、Ｓｉ−Ｎ結合のピーク（波数８３５ｃｍ-1）が検出されない膜が好適である。
シリコン酸窒化膜は、引張応力を有し、厚さが１００ｎｍ以上６００ｎｍ以下のものが好ましい。また、層間絶縁膜は、高密度プラズマＣＶＤにより形成し、金属配線と層間絶縁膜とを複数層形成し、多層型の半導体装置を提供することができる。また、トンネル絶縁膜と、制御電極と、浮遊電極と、第１の金属配線とを備える半導体装置であって、第１の金属配線の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが、１．０以上である半導体装置全般に適用できる。
金属配線上に層間絶縁膜を形成する際に解離する水素イオンをトラップし、水素イオンによるホットキャリア耐性の劣化、ＮＢＴＩ耐性の劣化およびトンネル絶縁膜の劣化を抑制することができる。
本発明の半導体装置の典型的な例を図１に示す。図１に示すように、この半導体装置は、ゲート電極１を形成した半導体基板２上に、コンタクト層３と、金属配線４と、層間絶縁膜５とを備え、金属配線４および層間絶縁膜５の下層にシリコン酸窒化膜６を有することを特徴とする。層間絶縁膜５を、ＳｉＨ4などの水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線４上に形成すると、成膜過程においてバイアスにより水素イオンがドリフトし、下層へ侵入する。本発明においては、金属配線４および層間絶縁膜５の下層に、水素イオンのトラップ効果を有するシリコン酸窒化膜を備えるため、水素イオンによるデバイスの劣化を未然に防止することができる。また、金属配線と層間絶縁膜とが複数層形成される多層型の半導体装置においても、シリコン酸窒化膜が水素イオンを効果的にトラップし、デバイスの信頼性を高めることができる。
デバイスの微細化に伴ない、配線間ピッチが狭くなる９０ｎｍノード以降の金属配線間の埋め込みにはＨＤＰ−ＣＶＤが用いられ、ＨＤＰ−ＣＶＤによる成膜においては、基板側に高周波バイアスをかけるために、ＳｉＨ4から解離した多量の水素イオンが下層へ侵入する。本発明によれば、ＨＤＰ−ＣＶＤによる層間絶縁膜の形成時においても有効に水素イオンをトラップし、ゲート絶縁膜への侵入を防止することができる。したがって、ホットキャリア耐性の劣化、ＮＢＴＩ耐性の劣化およびトンネル絶縁膜の劣化を抑制することができる。
本発明は、半導体装置全般において有効であるが、特に、ＮＯＲ型またはＡＮＤ型などのフラッシュメモリデバイスにおいて、狭ピッチでアルミ配線を埋め込むためにＨＤＰ−ＣＶＤにより層間絶縁膜を形成する必要がある半導体装置においても有効である。また、たとえば、ＭＲＡＭ（ Magnetic RAM ）およびＰＲＡＭ（ Phase Change RAM ）ならびにそれらを混載する半導体装置のように、４００℃以下の低温プロセスを適用する製品においては、ＨＤＰ−ＣＶＤによる層間絶縁膜のみならず、他の層間膜に含まれる水素量が増加するため、特に、本発明は有効である。
図６に、ＡＮＤ型フラッシュメモリデバイスに本発明を適用した例を示す。図６（ａ）はメモリ部であり、図６（ｂ）は選択トランジスタ部であり、図６（ｃ）は周辺回路である。メモリ部は、図６（ａ）に示すように、トンネル絶縁膜６１と、制御電極６４と、浮遊電極６３により構成され、アシスト電極６２とシリコン酸窒化膜６５を備える。また、選択トランジスタ部は、図６（ｂ）に示すように、Ｗ製の第１の金属配線６６と、Ａｌ製の第２の金属配線６９とを有し、これらの金属配線６６，６９は、コンタクトビア６０ａ，６０ｂにより接続されている。また、水素ガスを含む原料ガスを用いてバイアス印加したプラズマＣＶＤにより第１の金属配線６６上に層間絶縁膜６７ａが形成され、第１の金属配線６６の直下にシリコン酸窒化膜６５が形成されている。図６（ｂ）に示すように、第１の金属配線６６の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが、１．０以上の狭ピッチで配線を埋め込むために、ＨＤＰ−ＣＶＤにより層間絶縁膜を形成する必要がある半導体装置においても本発明は有効である。周辺回路は、図６（ｃ）に示すように、コンタクト層（ＴＥＯＳ膜）６８ｂ上にシリコン酸窒化膜６５を備え、また、層間膜（ｐ−ＴＥＯＳ膜）６８ａ上に層間絶縁膜（ＨＤＰ−ＣＶＤ膜）６７ｂを形成したものを例示する。
シリコン酸窒化膜は、層間絶縁膜から下層へ侵入する水素イオンをトラップするため、層間絶縁膜の下層に設ける。また、層間絶縁膜の下方であって金属配線の上方に、シリコン酸窒化膜を形成しても、層間絶縁膜からの水素イオンをトラップすることができるが、かかる態様では、配線間ピッチが狭くなると、通常のＣＶＤではシリコン酸窒化膜にボイルが生じるため、配線の狭ピッチ化に対応することができない。したがって、本発明の半導体装置において、シリコン酸窒化膜は、層間絶縁膜および金属配線の下層に形成する。
具体的には、図１に示すように、シリコン酸窒化膜６を金属配線４の直下に形成する。または、図２に示すように、シリコン酸窒化膜２６をゲート電極２１のエッチストッパ膜２７の直上に形成する。または、図３に示すように、シリコン酸窒化膜３６をコンタクト層３３ａ、３３ｂ内に形成する。これらのいずれの態様であっても、同様の水素イオントラップ機能を発揮するが、金属配線の直下に形成する態様は、コンタクト層に電極用のコンタクトホールを形成する際のエッチングが容易になる点で好ましい。
図７は、シリコン酸窒化膜７５とコンタクト層７１に電極用のコンタクトホール７２を形成した後の態様を示す。図７（ａ）は、シリコン酸窒化膜７５を金属配線の直下に形成するために、コンタクト層７１の直上に形成した態様を表し、図７（ｂ）は、シリコン酸窒化膜７５をコンタクト層７１内に形成した態様を示す。図７（ａ）に示すように、シリコン酸窒化膜７５をコンタクト層７１の直上に形成した場合、コンタクトホール７２の形成は、まず、シリコン酸窒化膜７５をエッチングして開口し（第１のステップ）、つぎにＴＥＯＳなどの酸化膜からなるコンタクト層７１をエッチングして開口する（第２のステップ）。シリコン酸窒化膜７５とコンタクト層７１とは、エッチングレートが異なるため、このように２つのステップに分けてエッチングする。一方、図７（ｂ）に示すように、シリコン酸窒化膜７５をコンタクト層７１内に形成した場合、コンタクトホールの形成は、コンタクト層（ＴＥＯＳなどの酸化膜）のエッチングと、シリコン酸窒化膜のエッチングと、コンタクト層のエッチングの３つのステップに切替える必要があり、エッチング工程が複雑となり、図７（ｂ）に示すように、コンタクトホールの開口不良が発生しやすい。したがって、図７（ａ）に示すように、シリコン酸窒化膜７５をコンタクト層７１の直上に形成する態様が好ましい。
図８は、第１の金属配線と第２の金属配線を接続するためのコンタクトビア形成用にエッチングをした後の態様を示す。図８（ｂ）に示すように、デバイスの微細化に伴ない、第１の金属配線８６に落とすビア８３の踏み外しが回避できなくなり、踏み外した箇所でスリット状の突き抜け８７が発生し、その後のＷプラグ形成時に短絡不良が発生する。しかし、シリコン酸窒化膜８５のエッチングレートは他の酸化膜より遅いため、図８（ａ）に示すように、第１の配線８６の直下にシリコン酸窒化膜８５を挿入することにより、ビア８３の踏み外しがあっても、シリコン酸窒化膜８５がエッチストッパ膜として機能し、コンタクト層８１への突き抜けを防止することができる。
製造上は、コンタクト層を形成し、電極を形成した後、ＴＥＯＳ層とシリコン酸窒化膜などからなるＳＶ層を形成し、ＳＶ層に電極を埋め込み、コンタクト層内の電極と接合した後、その上に金属配線を形成する方法も考えられる。しかし、かかる方法は、ＳＶ層内の電極の落し込みが難しく、製造工程数が増えるという問題がある。したがって、コンタクト層とシリコン酸窒化膜を形成後、コンタクトホールを形成し、電極を形成し、その上に金属配線を形成する態様が、製造が容易で、製造コストを低減できる点で好ましい。
シリコン酸窒化膜は、ＳｉＯＮの組成からなるが、Ｓｉが多くなると、シリコン酸窒化膜内における未結合状態のＳｉの割合が大きくなり、水素イオンのトラップ機能が大きくなる点で好ましい。このような観点から、本発明のシリコン酸窒化膜は、Ｓｉが３４原子数％〜４０原子数％であり、Ｏが４８原子数％〜６０原子数％であり、Ｎが５原子数％〜１２原子数％である組成が好ましい。かかる組成のシリコン酸窒化膜は、Ｎ2ＯまたはＯ2のいずれか一方と、ＳｉＨ4とを含む原料ガスを用い、プラズマＣＶＤにより形成することができる。
シリコン酸窒化膜は、ＳｉＨ4を含む原料ガスを用いてプラズマＣＶＤにより形成すると、Ｓｉ−Ｈ結合が生じるが、水素イオントラップ機能を高める点で、Ｓｉ−Ｈ結合のＨは、ＦＴ−ＩＲ法で８×１０21原子数／ｃｍ3以下とすることが好ましく、４×１０21原子数／ｃｍ3以下がより好ましく、１×１０21原子数／ｃｍ3以下が特に好ましい。水素イオンをトラップする水素イオントラップサイトは、シリコン酸窒化膜の形成後、熱処理を施すことにより増加させることができ、トラップした水素イオンの再放出を抑制し、水素イオントラップ機能を飛躍的に向上することができる。加熱温度は、４５０℃以上が好ましく、６００℃以上がより好ましく、７００℃以上が特に好ましい。
水素イオントラップサイトは、シリコン酸窒化膜中に、Ｎ、Ｂ、ＰまたはＡｓをイオン注入することによっても増加させることができる。また、シリコン酸窒化膜に引張応力を形成することによっても増加させることができる。その他、ダングリングボンド密度の増加、Ｘ線照射またはＵＶ照射などによっても水素イオントラップサイトを増加することができる。これらの方法により、Ｓｉ−Ｈ結合のＨが、ＦＴ−ＩＲ法で１×１０21原子数／ｃｍ3以下のシリコン酸窒化膜を得ることができる。また、ＦＴ−ＩＲ法でＳｉ−Ｏ結合のピークが１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、Ｓｉ−Ｎ結合のピーク（波数８３５ｃｍ-1）が検出されないシリコン酸窒化膜を形成することができ、かかるシリコン酸窒化膜は、水素イオントラップ能力が大きい点で好ましい。
図４に、シリコン酸窒化膜のＦＴ−ＩＲ法によるデータを示す。図４（ａ）は、未処理品のＦＴ−ＩＲデータであり、図４（ｂ）は約８００℃で熱処理したシリコン酸窒化膜のデータである。約８００℃で熱処理したシリコン酸窒化膜では、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で０．８×１０21原子数／ｃｍ3であり、Ｓｉ−Ｏ結合のピークがＦＴ−ＩＲ法で１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、Ｓｉ−Ｎ結合のピーク（波数８３５ｃｍ-1）が検出されない。
シリコン酸窒化膜の好ましい厚さは、シリコン酸窒化膜の化学組成などにより異なるが、一般的には水素イオントラップ機能が高い点で、１００ｎｍ以上が好ましく、２５０ｎｍ以上がより好ましい。一方、シリコン酸窒化膜は厚いほどトラップ機能は増大するが、厚くすると、クラックが生じやすくなるため、６００ｎｍ以下が好ましく、３５０ｎｍ以下がより好ましい。
実施例１
本実施例で製造した半導体装置の構造を図１および図５に示す。図１は、本発明を把握しやすいように、また、図２および図３に示す半導体装置と比較しやすいように、図５に示す構成要素のうち基本的なもののみを示す。
図５に示すように、まず、半導体基板５２上に、ｐ型ウェル５２ａを形成し、ｐ型ウェル５２ａの表面にフィールド酸化膜５８を形成した。つぎに、ｐ型ウェル５２ａ上に、ゲート酸化膜５８ｃと、ゲート酸化膜５８ｃ上にゲート電極５１を形成し、ゲート電極５１の側面に、側壁スペーサ５１ａを形成した。
ゲート電極５１上にエッチストッパ膜５７として、ＳｉＮ膜を形成した後、ゲート電極５１と側壁スペーサ５１ａをマスクにして、不純物イオンを注入し、ゲート電極５１の両側に、ソース領域５８ａとドレイン領域５８ｂを形成した。その後、コンタクト層５３としてＴＥＯＳ膜を形成し、コンタクト層５３上に、シリコン酸窒化膜５６を形成した。
シリコン酸窒化膜５６は、原料ガスとしてＳｉＨ4（流量１００ｃｍ3／分）とＮ2Ｏ（流量１Ｌ／分）を用い、プラズマＣＶＤにより形成し、その後、Ｎ2雰囲気下、４５０℃で熱処理した。このシリコン酸窒化膜は、Ｓｉが３７原子数％、Ｏが５５原子数％、Ｎが９原子数％の組成を有し、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で６×１０21原子数／ｃｍ3であり、厚さは２５０ｎｍであった。
つぎに、シリコン酸窒化膜５６上に、Ａｌからなる金属配線５４を形成し、金属配線５４上に層間絶縁膜５５を形成した。層間絶縁膜５５は、原料ガスとしてＳｉＨ4（流量１００ｃｍ3／分）とＯ2（流量１００ｃｍ3／分）とＡｒ（流量１００ｃｍ3／分）を用い、ＨＤＰ−ＣＶＤにより形成した。ＨＤＰ−ＣＶＤは、１３．５６ＭＨｚの高周波バイアスを印加し、１ｋＷで行なった。
ＨＤＰ−ＣＶＤにより層間絶縁膜５５を形成すると、形成の過程においてＳｉＨ4から解離した水素イオンが、高周波バイアスによりドリフトし、下層に侵入する。ＳＩＭＳ（Secondary Ion Mass Spectroscopy；２次イオン質量分析）によれば、下層に侵入する水素イオンは１×１０21原子数／ｃｍ3以上であった。しかし、本実施例において、金属配線直下にシリコン酸窒化膜を形成すると、下層に侵入する水素イオンは確認できなかった。
実施例２
実施例１では、図１に示すように、シリコン酸窒化膜６を金属配線４の直下に形成した。これに対して、本実施例では、図２に示すように、シリコン酸窒化膜２６をゲート電極２１のエッチストッパ膜２７の直上に形成した。すなわち、本実施例では、ゲート電極２１を形成した半導体基板２２上に、エッチストッパ膜２７と、シリコン酸窒化膜２６と、コンタクト層２３と、金属配線２４と、層間絶縁膜２５とを形成し、このように層構成の順序が相違する以外は、実施例１と同様にして半導体装置を製造した。
製造した半導体装置において、シリコン酸窒化膜は、Ｓｉが３８原子数％、Ｏが５３原子数％、Ｎが１０原子数％の組成を有し、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で５×１０21原子数／ｃｍ3であり、厚さは３００ｎｍであった。ＳＩＭＳにより、本実施例においては、シリコン酸窒化膜から下層に侵入する水素イオンは確認できなかった。
実施例３
実施例１では、図１に示すように、シリコン酸窒化膜６を金属配線４の直下に形成した。これに対して、本実施例では、図３に示すように、シリコン酸窒化膜３６をコンタクト層３３ａ、３３ｂ内に形成した。すなわち、本実施例では、ゲート電極３１を形成した半導体基板３２上に、エッチストッパ膜３７と、コンタクト層３３ｂと、シリコン酸窒化膜３６と、コンタクト層３３ａと、金属配線３４と、層間絶縁膜３５とを形成し、このように層構成の順序が相違する以外は、実施例１と同様にして半導体装置を製造した。
製造した半導体装置において、シリコン酸窒化膜は、Ｓｉが３６原子数％、Ｏが５２原子数％、Ｎが１０原子数％の組成を有し、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で７×１０21原子数／ｃｍ3であり、厚さは２８０ｎｍであった。ＳＩＭＳにより、本実施例においては、シリコン酸窒化膜から下層に侵入する水素イオンは確認できなかった。
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ＭＯＳＦＥＴデバイスのホットキャリア耐性の劣化、ＡＶＤ、ＮＯＲ型フラッシュメモリのトンネル酸化膜の劣化による閾値変動、またはＭＲＡＭなどの４００℃以下の低温プロセスを必要とするデバイスなどへの水素イオンの悪影響を防止することができる。
実施例１において製造した本発明の半導体装置の構造を示す概念図である。 実施例２において製造した本発明の半導体装置の構造を示す概念図である。 実施例３において製造した本発明の半導体装置の構造を示す概念図である。 本発明のシリコン酸窒化膜のＦＴ−ＩＲ法によるデータを示す図である。 実施例１において製造した本発明の半導体装置の構造を示す概念図である。 本発明におけるＡＮＤ型フラッシュメモリデバイスの構造を例示する概念図である。 シリコン酸窒化膜とコンタクト層に電極用のコンタクトホールを形成した後の態様を示す概念図である。 第１の金属配線と第２の金属配線を接続するためのコンタクトビア形成用にエッチングをした後の態様を示す概念図である。
符号の説明
１ ゲート電極、２ 半導体基板、３ コンタクト層、４ 金属配線、５ 層間絶縁膜、６ シリコン酸窒化膜、２７ エッチストッパ膜。

Claims (11)

  1. 半導体基板と、
    前記半導体基板の主面に形成されたゲート電極と、
    前記半導体基板の主面および前記ゲート電極を覆うように形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に形成されたシリコン酸窒化膜と、
    前記シリコン酸窒化膜上に形成された金属配線と、
    前記シリコン酸窒化膜および前記金属配線上に形成された、前記第１の層間絶縁膜とは異なる第２の層間絶縁膜と、
    を有し、
    前記第２の層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより形成された絶縁膜であり、
    前記第１の層間絶縁膜は、バイアス印加を行うことなく形成された絶縁膜であることを特徴とする半導体装置。
  2. 前記シリコン酸窒化膜は、プラズマＣＶＤにより形成した請求項１に記載の半導体装置。
  3. 前記シリコン酸窒化膜は、Ｎ2ＯまたはＯ2のいずれか一方と、ＳｉＨ4とを含む原料ガ
    スにより形成した請求項２に記載の半導体装置。
  4. 前記シリコン酸窒化膜は、Ｓｉが３４原子数％〜４０原子数％、Ｏが４８原子数％〜６０原子数％、Ｎが５原子数％〜１２原子数％である請求項３に記載の半導体装置。
  5. 前記シリコン酸窒化膜は、４５０℃以上で熱処理をした請求項１に記載の半導体装置。
  6. 前記シリコン酸窒化膜は、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で８×１０21原子数／ｃｍ3以下である請求項１に記載の半導体装置。
  7. 前記シリコン酸窒化膜は、Ｎ、Ｂ、ＰまたはＡｓを注入した請求項１に記載の半導体装置。
  8. 前記シリコン酸窒化膜は、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で１×１０21原子数／ｃｍ3以下であり、ＦＴ−ＩＲ法でＳｉ−Ｏ結合のピークが１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、ＦＴ−ＩＲ法でＳｉ−Ｎ結合のピーク（８３５ｃｍ-1）が検出されないことを特徴とする請求項１または５に記載の半導体装置。
  9. 前記シリコン酸窒化膜は、引張応力を有する請求項８に記載の半導体装置。
  10. 前記シリコン酸窒化膜は、厚さが１００ｎｍ以上６００ｎｍ以下である請求項１に記載の半導体装置。
  11. 前記第２の層間絶縁膜は、高密度プラズマＣＶＤにより形成した請求項１に記載の半導体装置。
JP2005249333A 2004-10-28 2005-08-30 半導体装置 Expired - Fee Related JP5110783B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005249333A JP5110783B2 (ja) 2004-10-28 2005-08-30 半導体装置
TW094136655A TWI459466B (zh) 2004-10-28 2005-10-20 半導體裝置之製造方法
US11/254,725 US20060091451A1 (en) 2004-10-28 2005-10-21 Semiconductor device
KR1020050102452A KR20060052334A (ko) 2004-10-28 2005-10-28 반도체 장치
US12/234,079 US7875539B2 (en) 2004-10-28 2008-09-19 Semiconductor device
US12/977,573 US8084343B2 (en) 2004-10-28 2010-12-23 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004313358 2004-10-28
JP2004313358 2004-10-28
JP2005249333A JP5110783B2 (ja) 2004-10-28 2005-08-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2006156952A JP2006156952A (ja) 2006-06-15
JP5110783B2 true JP5110783B2 (ja) 2012-12-26

Family

ID=36260819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249333A Expired - Fee Related JP5110783B2 (ja) 2004-10-28 2005-08-30 半導体装置

Country Status (4)

Country Link
US (3) US20060091451A1 (ja)
JP (1) JP5110783B2 (ja)
KR (1) KR20060052334A (ja)
TW (1) TWI459466B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463422B2 (en) * 2004-01-14 2008-12-09 Carl Zeiss Smt Ag Projection exposure apparatus
JP5110783B2 (ja) * 2004-10-28 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
DE202007001431U1 (de) * 2007-01-31 2007-05-16 Infineon Technologies Austria Ag Halbleiteranordnung und Leistungshalbleiterbauelement
JP4886021B2 (ja) * 2008-12-16 2012-02-29 エルピーダメモリ株式会社 半導体装置及びその製造方法
US8318584B2 (en) * 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP3200258B1 (en) * 2014-09-23 2020-11-04 LG Chem, Ltd. Composite membrane containing ion transfer polymer and method for preparing same
TWI548000B (zh) * 2014-12-22 2016-09-01 力晶科技股份有限公司 半導體元件及其製作方法
CN106449977A (zh) * 2016-10-27 2017-02-22 深圳大学 一种近红外光控存储器及其制造方法
CN109148272B (zh) * 2017-06-16 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846188A (ja) * 1994-07-28 1996-02-16 Sony Corp 半導体装置
JP3047343B2 (ja) 1994-07-30 2000-05-29 日本電気株式会社 半導体装置の製造方法
US6705323B1 (en) * 1995-06-07 2004-03-16 Conceptus, Inc. Contraceptive transcervical fallopian tube occlusion devices and methods
KR100197980B1 (ko) * 1995-09-14 1999-06-15 김영환 반도체 소자의 제조방법
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6437424B1 (en) * 1999-03-09 2002-08-20 Sanyo Electric Co., Ltd. Non-volatile semiconductor memory device with barrier and insulating films
US6100137A (en) * 1999-08-12 2000-08-08 Vanguard International Semiconductor Corporation Etch stop layer used for the fabrication of an overlying crown shaped storage node structure
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2003100755A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6649514B1 (en) * 2002-09-06 2003-11-18 Lattice Semiconductor Corporation EEPROM device having improved data retention and process for fabricating the device
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5110783B2 (ja) * 2004-10-28 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TWI459466B (zh) 2014-11-01
US20110092037A1 (en) 2011-04-21
US20060091451A1 (en) 2006-05-04
US20090017614A1 (en) 2009-01-15
JP2006156952A (ja) 2006-06-15
US7875539B2 (en) 2011-01-25
KR20060052334A (ko) 2006-05-19
TW200620470A (en) 2006-06-16
US8084343B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
JP5110783B2 (ja) 半導体装置
US7858532B2 (en) Dielectric layer structure and manufacturing method thereof
TWI570840B (zh) 半導體裝置及其製造方法
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
US11658064B2 (en) Interconnect structure with dielectric cap layer and etch stop layer stack
TWI229918B (en) Method of forming an inter-metal dielectric layer in an interconnect structure
US7186640B2 (en) Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics
KR100724573B1 (ko) 수소원 막을 갖는 반도체소자의 제조방법
US6472751B1 (en) H2 diffusion barrier formation by nitrogen incorporation in oxide layer
US7972941B2 (en) Method of manufacturing a semiconductor device
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
KR100815188B1 (ko) 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
KR102450406B1 (ko) 로우-k 스페이서를 제공하는 방법
KR100571395B1 (ko) 반도체 소자의 제조 방법
US9431455B2 (en) Back-end processing using low-moisture content oxide cap layer
US20180151505A1 (en) Interconnection structures and fabrication methods thereof
US20090170263A1 (en) Method of manufacturing flash memory device
JP2009117673A (ja) 半導体装置およびその製造方法
KR20070068878A (ko) 저유전체막을 금속 공정 전의 절연막으로 채택하는 반도체소자의 제조방법들 및 그에 의해 제조된 반도체 소자들
KR100591838B1 (ko) 반도체 소자의 층간 배선 형성방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100762877B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR101012180B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20080098681A (ko) 로우 케이 스페이서를 사용하여 상호 연결 라인 대 라인 커패시턴스를 감소하는 방법
JP2003234403A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees