JP2006253380A - 有機強誘電体メモリ及びその製造方法 - Google Patents
有機強誘電体メモリ及びその製造方法 Download PDFInfo
- Publication number
- JP2006253380A JP2006253380A JP2005067267A JP2005067267A JP2006253380A JP 2006253380 A JP2006253380 A JP 2006253380A JP 2005067267 A JP2005067267 A JP 2005067267A JP 2005067267 A JP2005067267 A JP 2005067267A JP 2006253380 A JP2006253380 A JP 2006253380A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- layer
- organic ferroelectric
- ferroelectric memory
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】(a)基板100の上方に、ソース電極110、ドレイン電極112、有機半導体層114、ゲート絶縁層116及びゲート電極128を有する有機薄膜トランジスタ120を形成すること、(b)層間絶縁層122を貫通して有機薄膜トランジスタ120と電気的に接続する第1のコンタクト層124、及び層間絶縁層122を貫通して有機薄膜トランジスタ120と電気的に接続する第2のコンタクト層126を形成すること、(c)第1のコンタクト層124と電気的に接続する配線層130を形成すること、(d)第2のコンタクト層126と電気的に接続し、かつ下部電極142、有機強誘電体層144及び上部電極146を有する有機強誘電体キャパシタ140を形成すること、を含む。
【選択図】 図8
Description
有機強誘電体メモリの製造方法であって、
(a)基板の上方に、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタを形成すること、
(b)前記有機薄膜トランジスタの上方に層間絶縁層を形成すること、
(c)前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第1のコンタクト層、及び前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第2のコンタクト層を形成すること、
(d)前記第1のコンタクト層と電気的に接続する配線層を形成すること、
(e)前記第2のコンタクト層と電気的に接続し、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタを形成すること、
を含む。本発明によれば、有機強誘電体層を含む有機強誘電体キャパシタと、有機半導体層を含む有機薄膜トランジスタとを形成するので、例えば全体として150℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(2)この有機強誘電体メモリの製造方法において、
前記(a)〜(e)工程を液相プロセスにより行ってもよい。これにより、安価かつ容易な製造プロセスを実現することができる。
(3)この有機強誘電体メモリの製造方法において、
前記(a)工程で、前記ソース電極、前記ドレイン電極、前記有機半導体層、前記ゲート絶縁層及び前記ゲート電極の少なくとも一つを液滴吐出法により所定のパターンに形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
(4)この有機強誘電体メモリの製造方法において、
前記(a)工程で、前記有機半導体層を、フルオレン―チオフェン共重合体により形成してもよい。
(5)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極、前記有機強誘電体層及び前記上部電極の少なくとも一つを液滴吐出法により所定のパターンに形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
(6)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記上部電極を所定のパターンを有するように形成し、前記所定のパターンを有する前記上部電極をマスクとして前記有機強誘電体層をアッシングすることにより、前記有機強誘電体層をパターニングしてもよい。これによれば、上部電極をマスクとして利用することにより、有機強誘電体層をパターニングするためのマスクを形成する必要がなくなり、製造プロセスの容易化を図ることができる。
(7)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を導電性有機材料により形成してもよい。これによれば、有機強誘電体キャパシタのヒステリシス特性が良好になる。
(8)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記有機強誘電体層を、ポリ(フッ化ビニリデン/トリフルオロエチレン)、ポリフッ化ビニリデン、(フッ化ビニリデン/トリフルオロエチレン)コオリゴマー、フッ化ビニリデンオリゴマー、及び奇数ナイロンのいずれかにより形成してもよい。
(9)この有機強誘電体メモリの製造方法において、
前記基板は有機系基板であってもよい。
(10)この有機強誘電体メモリの製造方法において、
前記(d)工程後に、前記配線層の上方に中間絶縁層を形成することをさらに含み、
前記(e)工程で、前記有機強誘電体キャパシタを前記中間絶縁層の上方に形成してもよい。これによれば、有機強誘電体キャパシタを配線層よりも後工程において形成することができる。
(11)本発明に係る有機強誘電体メモリは、
蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタの上方に形成された層間絶縁層と、
前記層間絶縁層に形成された第1のコンタクト層と、
前記層間絶縁層に形成された第2のコンタクト層と、
前記第1のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続された配線層と、
前記第2のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続され、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
を含む。本発明によれば、有機強誘電体層を含む有機強誘電体キャパシタと、有機半導体層を含む有機薄膜トランジスタを有するので、例えば全体として150℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(12)本発明に係る有機強誘電体メモリは、
蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
前記有機強誘電体キャパシタの上方に形成された層間絶縁層と、
前記層間絶縁層の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタと電気的に接続された第1のコンタクト層と、
前記第1のコンタクト層と電気的に接続された配線層と、
前記層間絶縁層を貫通し、かつ前記有機薄膜トランジスタと前記有機強誘電体キャパシタとを電気的に接続する第2のコンタクト層と、
を含む。本発明によれば、有機強誘電体層を含む有機強誘電体キャパシタと、有機半導体層を含む有機薄膜トランジスタを有するので、例えば全体として140℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(13)この有機強誘電体メモリにおいて、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されていてもよい。
(14)この有機強誘電体メモリにおいて、
前記有機半導体層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されていてもよい。
(15)この有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成されていてもよい。
(16)この有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ソース及び前記ドレイン電極が形成されていてもよい。
(17)この有機強誘電体メモリにおいて、
前記基板は有機系基板であってもよい。
本実施の形態では、蓄積容量型(例えばいわゆる1トランジスタ1キャパシタ型)の有機強誘電体メモリを製造する。
図8に示すように、有機強誘電体メモリ1000は、基板100と、有機薄膜トランジスタ120と、層間絶縁層122と、第1及び第2のコンタクト層124,126と、配線層130と、有機強誘電体キャパシタ140と、を含む。図8に示す例では、有機薄膜トランジスタ120はいわゆるトップゲート・ボトムコンタクト型の構造を有する。詳しくは、ソース電極110及びドレイン電極112上に有機半導体層114が形成され、有機半導体層114上にゲート絶縁層116が形成され、ゲート絶縁層116上にゲート電極118が形成されている。なお、有機薄膜トランジスタの構造は図8に示すものに限定されず、後述のように様々な態様をとることができる。
図10は、本実施の形態の第1の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。
図11は、本実施の形態の第2の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。
図12〜図14は、本実施の形態の第3の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。本変形例では、有機薄膜トランジスタの構造が上述と異なっている。
図15は、本実施の形態の第4の変形例を示す図であり、有機強誘電体メモリの回路図である。上述の内容では、1トランジスタ1キャパシタ型の例を説明したが、本発明はこれに限定されるものではなく、いわゆる2トランジスタ2キャパシタ型の有機強誘電体メモリについて適用することができる。このメモリ構造によれば、上述した効果に加え、動作安定性が高く、製造工程等に起因する特性ばらつきに対して強いという特徴がある。あるいは、上述の1T1C型、2T2C型とは別の他の蓄積容量型について本発明の内容を適用してもよい。
図16〜図19は、本実施の形態の第5の変形例を示す図であり、有機強誘電体メモリの製造方法を示す図である。本変形例では、有機強誘電体キャパシタ140のパターニング方法が上述と異なっている。
116…ゲート絶縁層 118…ゲート電極 120…有機薄膜トランジスタ
122…層間絶縁層 124…第1のコンタクト層 126…第2のコンタクト層
130…配線層 140…有機強誘電体キャパシタ 142…下部電極
144…有機強誘電体層 146…上部電極 150…絶縁層 160…中間絶縁層
226…第2のコンタクト層 240…有機強誘電体キャパシタ 310…ソース電極
312…ドレイン電極 320…有機薄膜トランジスタ 324…第1のコンタクト層
326…第2のコンタクト層 330…配線層 340…有機強誘電体キャパシタ
410…ソース電極 412…ドレイン電極 416…ゲート絶縁層
418…ゲート電極 420…有機薄膜トランジスタ 510…ソース電極
512…ドレイン電極 514…有機半導体層 516…ゲート絶縁層
520…有機薄膜トランジスタ 610…ソース電極 612…ドレイン電極
614…有機半導体層 616…ゲート絶縁層 620…有機薄膜トランジスタ
Claims (17)
- 有機強誘電体メモリの製造方法であって、
(a)基板の上方に、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタを形成すること、
(b)前記有機薄膜トランジスタの上方に層間絶縁層を形成すること、
(c)前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第1のコンタクト層、及び前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第2のコンタクト層を形成すること、
(d)前記第1のコンタクト層と電気的に接続する配線層を形成すること、
(e)前記第2のコンタクト層と電気的に接続し、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタを形成すること、
を含む、有機強誘電体メモリの製造方法。 - 請求項1記載の有機強誘電体メモリの製造方法において、
前記(a)〜(e)工程を液相プロセスにより行う、有機強誘電体メモリの製造方法。 - 請求項1又は請求項2記載の有機強誘電体メモリの製造方法において、
前記(a)工程で、前記ソース電極、前記ドレイン電極、前記有機半導体層、前記ゲート絶縁層及び前記ゲート電極の少なくともいずれか一つを液滴吐出法により所定のパターンに形成する、有機強誘電体メモリの製造方法。 - 請求項1から請求項3のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(a)工程で、前記有機半導体層を、フルオレン−チオフェン共重合体により形成する、強誘電体メモリの製造方法。 - 請求項1から請求項4のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極、前記有機強誘電体層及び前記上部電極の少なくともいずれか一つを液滴吐出法により所定のパターンに形成する、有機強誘電体メモリの製造方法。 - 請求項1から請求項4のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記上部電極を所定のパターンを有するように形成し、前記所定のパターンを有する前記上部電極をマスクとして前記有機強誘電体層をアッシングすることにより、前記有機強誘電体層をパターニングする、有機強誘電体メモリの製造方法。 - 請求項1から請求項6のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を導電性有機材料により形成する、有機強誘電体メモリ。 - 請求項1から請求項7のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記有機強誘電体層を、ポリ(フッ化ビニリデン/トリフルオロエチレン)、ポリフッ化ビニリデン、(フッ化ビニリデン/トリフルオロエチレン)コオリゴマー、フッ化ビニリデンオリゴマー、及び奇数ナイロンのいずれかにより形成する、有機強誘電体メモリの製造方法。 - 請求項1から請求項8のいずれかに記載の有機強誘電体メモリの製造方法において、
前記基板は有機系基板である、有機強誘電体メモリの製造方法。 - 請求項1から請求項9のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(d)工程後に、前記配線層の上方に中間絶縁層を形成することをさらに含み、
前記(e)工程で、前記有機強誘電体キャパシタを前記中間絶縁層の上方に形成する、有機強誘電体メモリの製造方法。 - 蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタの上方に形成された層間絶縁層と、
前記層間絶縁層に形成された第1のコンタクト層と、
前記層間絶縁層に形成された第2のコンタクト層と、
前記第1のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続された配線層と、
前記第2のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続され、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
を含む、有機強誘電体メモリ。 - 蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
前記有機強誘電体キャパシタの上方に形成された層間絶縁層と、
前記層間絶縁層の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタと電気的に接続された第1のコンタクト層と、
前記第1のコンタクト層と電気的に接続された配線層と、
前記層間絶縁層に形成され、かつ前記有機薄膜トランジスタと前記有機強誘電体キャパシタとを電気的に接続する第2のコンタクト層と、
を含む、有機強誘電体メモリ。 - 請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されている、有機強誘電体メモリ。 - 請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記有機半導体層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されている、有機強誘電体メモリ。 - 請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成されている、有機強誘電体メモリ。 - 請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ソース及び前記ドレイン電極が形成されている、有機強誘電体メモリ。 - 請求項11から請求項16のいずれかに記載の有機強誘電体メモリにおいて、
前記基板は有機系基板である、有機強誘電体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067267A JP2006253380A (ja) | 2005-03-10 | 2005-03-10 | 有機強誘電体メモリ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067267A JP2006253380A (ja) | 2005-03-10 | 2005-03-10 | 有機強誘電体メモリ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253380A true JP2006253380A (ja) | 2006-09-21 |
Family
ID=37093546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067267A Pending JP2006253380A (ja) | 2005-03-10 | 2005-03-10 | 有機強誘電体メモリ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253380A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012510177A (ja) * | 2008-11-26 | 2012-04-26 | ネーデルランデ オルガニサチエ ヴォール トエゲパスト−ナツールウェテンスハペリエク オンデルゾエク ティーエヌオー | 調整可能な発光ダイオード |
JP2019204966A (ja) * | 2010-05-21 | 2019-11-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20210058790A (ko) * | 2011-05-25 | 2021-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막의 성막 방법, 반도체 장치 및 반도체 장치의 제작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168295A (ja) * | 1999-12-09 | 2001-06-22 | Seiko Epson Corp | 新規な誘電体の形成 |
JP2003163331A (ja) * | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置 |
JP2003197612A (ja) * | 2001-12-21 | 2003-07-11 | Seiko Epson Corp | 電子素子の製造方法、回路基板の製造方法、電子装置の製造方法、電気光学装置とその製造方法、電子機器、及びパターニング装置 |
JP2004304180A (ja) * | 2003-03-19 | 2004-10-28 | Dainippon Printing Co Ltd | 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法 |
WO2005008785A1 (ja) * | 2003-07-17 | 2005-01-27 | Matsushita Electric Industrial Co., Ltd. | 薄膜トランジスタおよびその製造方法 |
-
2005
- 2005-03-10 JP JP2005067267A patent/JP2006253380A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168295A (ja) * | 1999-12-09 | 2001-06-22 | Seiko Epson Corp | 新規な誘電体の形成 |
JP2003163331A (ja) * | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置 |
JP2003197612A (ja) * | 2001-12-21 | 2003-07-11 | Seiko Epson Corp | 電子素子の製造方法、回路基板の製造方法、電子装置の製造方法、電気光学装置とその製造方法、電子機器、及びパターニング装置 |
JP2004304180A (ja) * | 2003-03-19 | 2004-10-28 | Dainippon Printing Co Ltd | 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法 |
WO2005008785A1 (ja) * | 2003-07-17 | 2005-01-27 | Matsushita Electric Industrial Co., Ltd. | 薄膜トランジスタおよびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012510177A (ja) * | 2008-11-26 | 2012-04-26 | ネーデルランデ オルガニサチエ ヴォール トエゲパスト−ナツールウェテンスハペリエク オンデルゾエク ティーエヌオー | 調整可能な発光ダイオード |
JP2019204966A (ja) * | 2010-05-21 | 2019-11-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20210058790A (ko) * | 2011-05-25 | 2021-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막의 성막 방법, 반도체 장치 및 반도체 장치의 제작 방법 |
KR102419250B1 (ko) * | 2011-05-25 | 2022-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막의 성막 방법, 반도체 장치 및 반도체 장치의 제작 방법 |
US11489077B2 (en) | 2011-05-25 | 2022-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
US11967648B2 (en) | 2011-05-25 | 2024-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7485576B2 (en) | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same | |
JP4466853B2 (ja) | 有機強誘電体メモリ及びその製造方法 | |
US7138682B2 (en) | Organic thin-film transistor and method of manufacturing the same | |
US7655943B2 (en) | Organic electroluminescent display device having OTFT and method of fabricating the same | |
US6812509B2 (en) | Organic ferroelectric memory cells | |
US7763501B2 (en) | Forming interconnects | |
EP1243032B1 (en) | Inkjet-fabricated integrated circuits | |
CN1667805B (zh) | 垂直场效应晶体管及其制作方法和含有它的显示装置 | |
KR100649189B1 (ko) | 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치 | |
US7259392B2 (en) | Organic thin film transistor array panel and manufacturing method thereof | |
US20080128682A1 (en) | Ferrodielectric Memory Device And Method For Manufacturing The Same | |
BRPI0016670B1 (pt) | método para configuração de um circuito eletrônico, e, circuito eletrônico | |
US20100140596A1 (en) | Organic thin film transistor and method of manufacturing the same | |
US8552421B2 (en) | Organic microelectronic device and fabrication method therefor | |
CN101814580A (zh) | 垂直场效应晶体管的制作方法 | |
JP2007173728A (ja) | 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器 | |
JP2006253380A (ja) | 有機強誘電体メモリ及びその製造方法 | |
KR100741072B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치 | |
US8603856B2 (en) | Organic transistor and method for manufacturing the same | |
JP2009295678A (ja) | 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法 | |
JP2006253475A (ja) | 有機強誘電体メモリおよびその製造方法 | |
KR100749502B1 (ko) | 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치 | |
KR100666760B1 (ko) | 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법 | |
JP4632034B2 (ja) | 有機強誘電体メモリの製造方法 | |
JP2006253474A (ja) | 有機強誘電体メモリおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110330 |