JP5109801B2 - セラミック配線基板 - Google Patents

Description

本発明は、セラミック基板及びその製造方法に関し、詳しくは、表面に表面電極層を備えたセラミック配線基板およびその製造方法に関する。

一般的な多層型のセラミック配線基板５０は、例えば図１２に示すように、積層された複数のセラミック層５３や内部電極層５４を備えたセラミック基板５１の表面５１ａ上に、表面実装型電子部品の実装ランドや配線導体として機能する表面電極層５２が配設された構造を有している（特許文献１参照）。

しかしながら、上述のように、セラミック基板５１の平坦な表面５１ａに、平坦な表面電極層５１が形成されたセラミック配線基板５０において、図１３に示すように、表層電極層５２上に表面実装型電子部品５３をはんだ５４により実装した場合、表面実装型電子部品５３が実装された表面５１ａを上側にした状態で、セラミック基板５１を凸状に曲げる（上側の表面５１ａ側が凸面となるようにセラミック基板５１を曲げる）力が加わると、表層電極層５２とセラミック基板５１の境界部Ｐ付近からクラック５５が発生しやすく、抗折強度が不十分になりやすいという問題点がある。

なお、表層電極層５２とセラミック基板５１の境界部Ｐ付近で亀裂５５が発生しやすいのは、はんだ５４とセラミック基板５１の熱膨張率が異なることによる。すなわち、一般的なセラミックの熱膨張係数が８〜１２ppm/℃程度であるのに対し、はんだの熱膨張係数は２０〜２５ppm/℃であり、その差は大きく、はんだリフロー等の熱履歴が加わった際に発生する応力が、その境界部Ｐの近傍に残留する。そして、比較的大きな応力が残っている場合には、衝撃などのきっかけがあると、表層電極層５２とセラミック基板５１の境界部Ｐ付近からクラックが発生・進行することになり、セラミック配線基板の信頼性が不十分になるという問題点がある。
特開２００２−８４０５１号公報

本発明は、上記課題を解決するものであり、はんだリフロー等の熱履歴が加わったような場合にも、表層電極層とセラミック基板の境界部からクラックが発生したりすることがなく、高い抗折強度を有する、信頼性の高いセラミック配線基板およびその製造方法を提供することを目的とする。

上記課題を解決するために、本発明のセラミック配線基板は、
最表層のセラミックグリーンシート上に未焼成表面電極層を備えた未焼成セラミック基板を焼成することにより形成される、セラミック基板の表面に表面電極層を有するセラミック配線基板であって、
前記セラミック基板は、その表面に、連続的に標高が高くなり始める位置から、少なくとも１つの頂部を経て、連続的に標高が低くなる位置までの領域であるセラミック***部を備え、かつ、前記セラミック***部は、前記頂部を含む端部領域と、前記頂部より低く、ほぼ平坦な中央領域を有し、
前記表面電極層は、その端部が前記セラミック***部の前記端部領域に位置し、その中央部が前記セラミック***部の前記中央領域に位置しているとともに、
前記セラミック***部は、前記セラミック基板を構成するセラミックと同一のセラミックから形成されており、かつ、
前記セラミック***部が、前記セラミック基板を構成するセラミックグリーンシートが焼成されてなるセラミック層に形成されていること
を特徴としている。

前記表面電極層は、その端部が前記セラミック***部の頂部の手前側から前記頂部を越えて、前記頂部を覆うように設けられていることが望ましい。

また、任意の断面についてみた場合に、前記表面電極層の両端部は、前記セラミック***部の２つの端部領域にそれぞれ位置していることが望ましい。

また、本発明においては、前記表面電極層の全周縁部が、前記セラミック***部の前記端部領域上に位置していることが望ましい。

また、前記セラミック***部は、未焼成の前記表面電極層が配設された未焼成の前記セラミック基板を同時焼成する工程で形成することが望ましい。

また、前記表面電極層は、表面実装型電子部品をはんだを介して前記セラミック基板に搭載するための端子電極、あるいは、前記セラミック基板をはんだを介してマザーボードに固定するための端子電極であることが望ましい。

また、前記表面電極層は、前記セラミック基板を構成するセラミックと同一のセラミックを含んでいることが望ましい。

本発明のセラミック配線基板を製造する方法としては、例えば、所定の焼成収縮量を有する未焼成セラミック基板の平坦な表面に、未焼成セラミック基板の焼成収縮量よりも小さい焼成収縮量を有する未焼成表面電極層を設け、全体を同時に焼成する方法を適用することができる。

また、未焼成セラミック基板の表面に、セラミック***部となる未焼成セラミック***部を形成し、未焼成セラミック基板の表面に、両端部が、未焼成セラミック***部上に位置するように未焼成表面電極層を設け、全体を同時に焼成する方法を適用することも可能である。

本発明によれば、セラミック基板の表面に表面電極層を有するセラミック配線基板において、セラミック基板の表面に直交しかつセラミック***部を切断する断面についてみた場合に、表面電極層を、その両端部がセラミック***部に位置するような態様で配設しているので、残留応力を分散させて、表層電極層とセラミック基板の境界部にクラックが発生することを防止することが可能になる。その結果、抗折強度が大きく、信頼性の高いセラミック配線基板を提供することが可能になる。
すなわち、本発明によりセラミック基板の抗折強度を向上させることが可能になるメカニズムは必ずしも明らかではないが、セラミック基板の表面に、平坦ではなく残留応力が分散されやすい領域であるセラミック***部を設け、表面電極層の両端部を、セラミック***部上に位置させるようにしていること、表面電極層の両端部が配設されているセラミック***部は、セラミック基板の表面（***していない領域）とは標高（高さ）が異なることなどによるものと推測される。

なお、本発明において、セラミック***部は、上述のように、「連続的に標高が高くなり始める位置から、頂部を経て、連続的に標高が低くなる位置までの領域」と定義される。
また、端部領域は、「前記セラミック***部の端部であって、前記頂部を含む領域」より詳しくは、「連続的に標高が高くなり始める位置から、頂部を経て、連続的に標高が低くなり、その傾斜がほぼなくなる位置までの領域」と定義される。
また、中央領域は、「端部領域に隣接し、頂部より低く、ほぼ平坦な表面を持つ領域」と定義される。

ただし、セラミック***部は、図１(ａ)，(ｂ)に模式的に示すように、セラミック***部２０の全周がセラミック基板１０の面内に位置し、連続的に標高が高くなり始める位置２２ａと、連続的に標高が低くなりセラミック基板の表面と同じ高さとなる位置２２ｂとを、セラミック基板１０の表面４ａ上に有している場合はもちろん、図３(ａ)，(ｂ)，(ｃ)に示すように、セラミック***部２０の一辺側がセラミック基板１０の面内に収まっていない場合、図４(ａ)，(ｂ)，(ｃ)に模式的に示すように、セラミック***部２０の主要部はセラミック基板１０の面内に位置しているが、セラミック***部２０の一部がセラミック基板１０の端部にまで引き出されたような態様で形成されている場合などをも含む広い概念である。

なお、図３(ａ)，(ｂ)，(ｃ)，および、図４(ａ)，(ｂ)，(ｃ)に示すセラミック***部２０も、図３(ａ)のII−II線による断面図である図３(ｃ)、図４(ａ)のII−II線による断面図である図４(ｃ)においては、連続的に標高が高くなり始める位置２２ａと、連続的に標高が低くなりセラミック基板の表面と同じ高さとなる位置２２ｂとを、セラミック基板１０の表面４ａ上に有しており、いずれの態様の場合も、本発明の要件を備えたセラミック***部と考えることができる。
図１，図３，図４ではセラミック***部２０の平面形状が略方形である場合を示しているが、セラミック***部２０の平面形状に特別の制約はなく、長方形、円形、楕円形、その他の種々の形状とすることが可能である。
また、図２(ａ)，(ｂ)は、図１のセラミック***部２０上に、表面電極層５をその両端部５ａ，５ｂがセラミック***部２０上の端部領域２５に位置し、その中央部がセラミック***部２０上の中央領域２６に位置するように配設した状態を示している。

また、セラミック***部を、セラミック基板を構成するセラミックと同一のセラミックから形成するようにしているので、セラミック***部とセラミック基板との一体性が高く、より抗折強度の大きいセラミック配線基板を得ることができる。

また、表面電極層を、その端部がセラミック***部の頂部の手前側から頂部を越えて頂部を覆うように設けることにより、残留応力の集中をより確実に抑制し、セラミック基板の抗折強度を向上させることが可能になる。すなわち、セラミック***部の頂部には応力が集中しやすいが、この頂部を覆うように（結果として頂部に両端部が位置しないように）表面電極層を形成することにより、応力を分散させるとともに、頂部を表面電極層で補強して、抗折強度の大きい、信頼性の高いセラミック配線基板をより確実に得ることが可能になる。

また、任意の断面についてみた場合に、表面電極層の両端部は、セラミック***部の２つの端部領域にそれぞれ位置するようにした場合、確実に応力を分散させるとともに、頂部を表面電極層で補強することが可能になり、より抗折強度が大きく、信頼性の高いセラミック配線基板をより確実に得ることが可能になる。

また、表面電極層の全周縁部が、セラミック***部上に位置するような構成とすることにより、応力の集中をより確実に抑制して、抗折強度の大きい、信頼性の高いセラミック配線基板を得ることが可能になる。

セラミック***部を、未焼成の表面電極層が配設された未焼成のセラミック基板を同時焼成する工程で形成するようにした場合、セラミック***部を形成するための特別な工程を不要にして、コストの増大を招くことなく、抗折強度が大きく、信頼性の高いセラミック配線基板を得ることが可能になる。

また、セラミック配線基板は、表面実装型電子部品をはんだを介して前記セラミック基板に搭載するための端子電極や、セラミック基板をはんだを介してマザーボードに固定するための端子電極を備えている場合が大きいが、この端子電極を本発明における表面電極層として形成した場合、表面実装型電子部品をセラミック基板の表面から浮かせて実装することにより、セラミック基板の反りの影響を排除して信頼性の高い実装を可能にしたり、セラミック基板と表面実装型電子部品との隙間に、衝撃緩和層あるいは接合層として機能するアンダーフィル樹脂を充填したりすることが容易になり有意義である。

また、表面電極層にセラミック基板を構成するセラミックと同一のセラミックを含有させることにより、セラミック基板（を構成するセラミックグリーンシート）と表面電極層（導体ペースト）の親和性を向上させて、密着性を高めることが可能になる。
また、セラミック基板と表面電極層密着性が高まることにより、表面電極層（導体ペースト）に、両者の同時焼成工程におけるセラミックグリーンシート（セラミック基板）の収縮を阻止する機能をより十分に発揮させて、セラミック基板の、表面電極層の端部下側に位置する領域を盛り上がらせて、セラミック***部を効率よく形成することが可能になる。

本発明のセラミック配線基板を製造するにあたっては、例えば、所定の焼成収縮量を有する未焼成セラミック基板の平坦な表面に、未焼成セラミック基板の焼成収縮量よりも小さい焼成収縮量を有する未焼成表面電極層を設け、全体を同時に焼成することにより、同時焼成工程における収縮挙動の相違に基づいて、セラミック基板の表面に効率よくセラミック***部を形成することが可能になり、コストの増大を招くことなく信頼性の高いセラミック配線基板を効率よく製造することが可能になる。すなわち、導体ペーストとしてセラミックグリーンシートよりも焼成収縮量の小さい導体ペーストを用いた場合、未焼成表面電極層が形成された未焼成セラミック基板は、未焼成の段階では平坦であるが、焼成が進むと、セラミックグリーンシート（セラミック基板）が多く収縮しようとするのに対して、導体ペースト（未焼成表面電極層）は収縮量が小さいため、セラミックグリーンシート（セラミック基板）の収縮を阻止する方向に力が働くことになり、セラミック基板の、表面電極層の端部下側に位置する領域が盛り上がり、セラミック***部が形成されるとともに、セラミック***部上に、表面電極層が形成されることになる。

また、未焼成セラミック基板の表面に、セラミック***部となる未焼成セラミック***部を形成しておき、未焼成セラミック基板の表面に、両端部が、未焼成セラミック***部上に位置するように未焼成表面電極層を設け、全体を同時に焼成するようにした場合にも、一度の焼成工程で、両端部が、セラミック***部上に位置するように表面電極層が配設された、抗折強度が大きく、信頼性の高いセラミック配線基板を効率よく製造することができる。

以下、本発明の実施の形態を示して、本発明の特徴とするところを詳しく説明する。

図５は、本発明の実施形態にかかるセラミック配線基板を示す図、図６はその要部を拡大して示す図である。なお、図５は、セラミック配線基板１を構成するセラミック基板１０の表面に、表面実装型電子部品１１を実装した状態を示すものであり、このセラミック配線基板１をさらにマザーボード３０上に搭載した状態を示している。なお、このセラミック配線基板１の表面実装型電子部品１１が搭載された上面側は、封止樹脂４０により封止されている。以下、詳しく説明する。

この実施形態にかかるセラミック配線基板１を構成するセラミック基板１は、図５に示すように、セラミック層２が積層された積層体３の上下両側の表面４ａ，４ｂに、表面電極層（銅電極層）５が形成され、表面電極層５によっては、ビアホール導体６によって内部電極層７と電気的に接続されているとともに、内部電極層７どうしも、必要に応じて積層体３の内部でビアホール導体６により接続された構造を有している。なお、セラミック***部２０の配設された領域に露出するビアホール導体６を形成する場合、ビアホール導体６の露出面が，セラミック***部２０の平坦な表面を有する中央領域２６内に位置するような態様で配設することが望ましい。ビアホール導体が、その表面がセラミック***部の中央領域よりも外側にまで達するような態様で形成されると、焼成工程で望ましい形状のセラミック***部を形成することができにくくなったり、ビアホール導体と表面電極層などとの接続信頼性が不十分になったりするため好ましくない。

さらに、このセラミック基板１の上面には、表面実装型電子部品１１（詳しくは、半導体素子１１ａ、チップ型電子部品１１ｂなど）が、はんだ１５を介して、表面電極層５と電気的に接続されるように実装されている。
また、上述のように表面実装型電子部品１１が実装された状態のセラミック配線基板１は、その下面側の表面電極層５が、マザーボード３０の表面に形成された表面導体３１と導通するようにはんだ１５を介して実装されている。

そして、この実施形態にかかるセラミック配線基板１を構成するセラミック基板１０の表面４ａ，４ｂには、図５，図６に示すように、セラミック基板１０の表面４ａ，４ｂの他の領域より全体の平均的に標高の高い領域であるセラミック***部２０が設けられている。すなわち、本発明におけるセラミック***部２０は、例えば、図１、図６を参照して説明すると、セラミック基板１０の表面４ａ（４ｂ）の、連続的に標高が高くなり始める位置２２ａから、頂部２１ａ，２１ｂを経て、連続的に標高が低くなりセラミック基板１０の表面４ａ（４ｂ）と同じ高さとなる位置２２ｂまでの領域を意味する概念である。

なお、このセラミック***部２０は、頂部２１ａ、頂部２１ｂをそれぞれ含む両端の端部領域２５と、両端の端部領域２５に挟まれ、ほぼ平坦な表面を持つ中央領域２６を有し、後述するように、セラミック基板１０と一体に、同じセラミック材料から形成されており、未焼成のセラミック基板１０と未焼成の表面電極層５を同時焼成する工程を経て形成されている。

また、図１，図６を参照しつつ説明すると、セラミック***部２０の頂部２１ａ，２１ｂの標高（セラミック基板１０の表面４ａ（４ｂ）から頂部２１ａ，２１ｂまでの距離）Ｈ１（図６）は通常３〜３０μｍ程度、セラミック***部２０の頂部２１ａ，２１ｂのそれぞれの裾野部分の、セラミック基板１０の表面４ａ（４ｂ）と平行な方向の寸法Ｄ（図６）は通常５〜５０μｍの範囲にあることが望ましい。

また、セラミック***部２０の中央部の標高の低い領域（中央領域）２３では、通常その標高Ｈ２（図６）は、セラミック基板１０の表面４ａ（４ｂ）より高く、その高さは表面４ａ（４ｂ）から２０μｍ以下の範囲にあることが望ましい。

また、表面電極層５は、図２，図６などに示されているように、セラミック基板１０の表面４ａ（４ｂ）に直交しかつセラミック***部２０を切断する断面についてみた場合に、その両端部５ａ、５ｂがセラミック***部２０の端部領域２５上に位置するように配設されており、かつ、表面電極層５の中央部がセラミック***部２０上の中央領域２６に位置するように配設されている。さらに詳しくは、表面電極層５は、その両側の端部５ａ，５ｂのそれぞれがセラミック***部２０の両端側に位置する２つの頂部２１ａ，２１ｂの手前側から頂部２１ａ，２１ｂを越える位置にまで形成されて頂部２１ａ，２１ｂを覆っており、かつ、表面電極層５の中央部が、セラミック***部２０の、端部領域２５に挟まれた領域である中央領域２６に位置するように配設されている。さらに、セラミック***部２０と表面電極層５の関係について説明すると、この実施形態のセラミック配線基板１においては、表面電極層５は図１に示すように、全体がセラミック***部２０の領域内に位置している、すなわち、表面電極層５の全周縁部が、セラミック***部２０上に位置している。

また、表面電極層５は、表面実装型電子部品１１（半導体素子１１ａ、チップ型電子部品１１ｂ）を、はんだを介してセラミック基板１０に搭載するための端子電極として、また、セラミック基板１をはんだを介してマザーボード３０に固定するための端子電極として機能するように構成されている。なお、表面電極層５は配線導体を構成するものであってもよい。
また、表面電極層５は、後述のように、セラミック基板１との親和性を向上させ、セラミック基板と同時焼成する工程で、セラミック***部２０を効率よく形成することができるように、セラミック基板１を構成するセラミックと同一のセラミックを含んでいる。

次に、このセラミック配線基板の製造方法について説明する。
(ａ)セラミックグリーンシートの作製
まず、焼成後にセラミック配線基板の主要部を構成することになるセラミックグリーンシートを以下の方法で作製する。
ＢａＣＯ₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＣｅＯ₂、ＺｒＯ₂の所定量を湿式混合し、乾燥後、８４０℃で２ｈ仮焼し、仮焼粉末を得る。この仮焼粉末と、ＭｎＣＯ₃所定量と、樹脂、可塑剤、有機溶剤とを混合してスラリーを調製する。
そして、このスラリーを、ドクターブレード法などによって、キャリアフィルム上にシート状に成形した後、乾燥させて、セラミックグリーンシートを作製する。

なお、上記セラミックグリーンシートに対して、焼結促進、収縮挙動制御、強度改善、電気特性制御などを目的として、他の無機化合物やガラスを添加したりすることも可能である。
また、セラミックグリーンシートに添加されるバインダー樹脂、可塑剤、溶剤などについても上記の例に限定されるものではなく、例えば、帯電防止剤や粘着性付与剤を添加することも可能である。

(ｂ)内部導体パターンの形成
上述のようにして作製したセラミックグリーンシートに、必要に応じてビアホール用の貫通孔を形成し、導体ペーストを充填する。また、所定のセラミックグリーンシートに、Ｃｕ粉末を導電成分とする導体ペーストを印刷して、配線や電極となる内部導体パターンを形成する。

上記導体ペーストとしては、Ｃｕの他に、Ａｌ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄなどの金属あるいはこれらの合金を導電成分として用いてもよく、また、収縮温度特性の制御や印刷性・接合強度向上を目的として、樹脂、無機物、ガラスなどを添加することも可能であり、さらには、粉末の表面処理を行うことも可能である。

(ｃ)表面導体パターンの形成
最表層にあたるセラミックグリーンシートには、平均粒径１．２μｍの純銅粉末に、平均粒径０．３μｍのＡｌ₂Ｏ₃粉末を添加し、エチルセルロース樹脂、テルピネオールと混練して得た導体ペーストを所定のパターンに印刷して、焼成後に表面電極層５となる表面電極パターンを形成する。

また、導体ペーストは、上記の主成分粉末と添加成分粉末の混合物に対して、所定の割合で有機ビヒクルを所定量加え、ライカイ機、３本ロールなどを用いて攪拌、混練することにより作製することができる。ただし、主成分粉末、添加成分粉末、有機ビヒクルなどの配合の順序には特に制約はない。

また、有機ビヒクルはバインダー樹脂と溶剤を混合したものであり、バインダー樹脂としては、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂などを使用することが可能である。また、溶剤としては、例えばテレピネオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類などを使用することが可能である。また、必要に応じて、各種の分散剤、可塑剤、活性剤などを添加してもよい。また、導体ペーストの粘度は、印刷性を考慮して、５０〜７００Ｐａ・Ｓ^-1とすることが望ましい。

この実施形態では、所定の焼成収縮量を有する未焼成セラミック基板の平坦な表面に、未焼成セラミック基板の焼成収縮量よりも小さい焼成収縮量を有する未焼成表面電極層（表面電極パターン）を設け、全体を同時に焼成することにより、焼成工程における収縮挙動の差異に基づいて、セラミック基板の表面にセラミック***部を形成するようにしている。

したがって、表面電極層５を形成するための導体ペーストとしては、セラミック基板を構成するセラミックグリーンシートの焼成収縮量を考慮して、所定の焼成収縮量を有する導体ペーストを選択することが必要である。ここでは、上述の組成のセラミックグリーンシートと導体ペーストを用いることにより、同時焼成工程における収縮挙動の相違に基づいて、セラミック基板の表面にセラミック***部を形成することができる。

(ｄ)積層及び焼成
上述のように所定の内部導体パターンを形成したセラミックグリーンシートを複数枚積層し、最表層には、上述の導体ペーストを用いて所定の表面導体パターンを形成したセラミックグリーンシートを積層して、温度８０℃、圧力２００kg／cm²の条件で熱圧着し、積層体ブロック（未焼成セラミック基板）を形成する。

そして、この積層体ブロックを、酸素濃度０．１〜３０ppmの窒素雰囲気（還元雰囲気）中で、例えば温度９８０℃、保持時間１時間の条件で焼成する。
この焼成工程で、上述のように、導体ペーストと、セラミック基板を構成するセラミックグリーンシートの焼成収縮量の差により、セラミック基板の表面にセラミック***部が形成されるとともに、セラミック***部上に、表面電極層５が形成される。

すなわち、導体ペーストとしてセラミックグリーンシートよりも焼成収縮量の小さい導体ペーストを用いた場合、図７(ａ)に示すように、未焼成表面電極層５ｘが形成された未焼成セラミック基板１０ｘは、未焼成の段階では平坦であるが、焼成が進むと、図７(ｂ)に示すように、セラミック基板（セラミックグリーンシート）１０ｘが多く収縮しようとするのに対して、未焼成表面電極層（導体ペースト）５ｘは収縮量が小さいため、セラミック基板（セラミックグリーンシート）１０ｘの収縮を阻止する方向に力が働くことになり、セラミック基板１０の表面４ａ（４ｂ）の、表面電極層５の端部５ａ，５ｂの下側に位置する領域が盛り上がり、セラミック***部２０が形成されるとともに、セラミック***部２０上に、表面電極層５が位置することになる。

なお、この実施形態のように、導体ペーストに、セラミックグリーンシートを構成する材料と同一の材料であるＡｌ₂Ｏ₃粉末を含有させた場合には、セラミックグリーンシート（セラミック基板）と導体ペースト（表面電極層）の密着性を向上させて、セラミックグリーンシート（セラミック基板）の収縮を阻止する力がより強く働くようにすることが可能になり、セラミック基板の、表面電極層の端部下側に位置する領域をより確実に盛り上がらせることができる。
その結果、焼成後に、図７(ｃ)に示すように、セラミック***部２０上に表面電極層５が形成されたセラミック基板１０を得ることができる。

なお、この実施形態では、図７(ｃ)に示すように、表面電極層５は、その端部５ａ，５ｂがそれぞれ、セラミック***部２０の周縁部の標高が最も高い頂部２１ａ，２１ｂの手前側から頂部２１ａ，２１ｂを越える位置にまで形成されて、頂部２１ａ，２１ｂを覆うように配設されている。

また、頂部２１ａ，２１ｂは、セラミック基板が平坦な場合の表面電極層とセラミック基板表面の境界部ほどではないが、応力が集中しやすい傾向があるので、表面電極層５の端部５ａ，５ｂがセラミック***部の頂部２１ａ，２１ｂに位置しないようにすることが望ましい。ただし、表面電極層５の端部５ａ，５ｂがセラミック***部２０の頂部２１ａ，２１ｂに位置する場合にも、従来のセラミック基板のようにその表面（主面）が平坦で、そこに表面電極層が形成されている場合に比べると抗折強度を向上させることができる。

上述のようにして、表面にセラミック***部が形成され、セラミック***部上に表面電極層が配設されセラミック基板を作製した後、適当な濃度の塩酸や硫酸などの酸溶液、あるいは、アンモニアなどのアルカリ溶液で表面電極層（銅電極層）の表面を処理し、めっき処理を施す。具体的には、例えば、無電解めっきにより、表面電極層上に、Ｎｉめっき膜を形成し、さらにその上に、Ａｕめっき膜を形成する。

それから、Ｎｉめっき膜およびＡｕめっき膜が形成された表面電極層の表面に、半導体デバイスやチップコンデンサなどの各種素子を実装することができるように、適当なフラックスを表面導体上に塗布し、さらに、はんだをディッピング法などにより塗布する。

次に、表面電極層を備えたセラミック配線基板に、表面実装型電子部品を実装し、封止樹脂により、表面実装型電子部品が実装された上面側を封止する。これにより、図５に示すようなセラミック配線基板１が得られる。そして、このセラミック配線基板１が図５に示すようにマザー基板３０上に搭載されることになる。

このように構成されたセラミック配線基板１においては、表面電極層５が、その両端部５ａ、５ｂがセラミック***部２０に位置するような態様で配設されているので、残留応力の集中を抑制することが可能になり、表層電極層とセラミック基板の境界部でクラックが発生することを防止して、抗折強度が大きく、信頼性の高いセラミック配線基板を得ることができる。

なお、上記実施形態では、導体ペーストと、セラミック基板を構成するセラミックグリーンシートの焼成収縮量の差により、セラミック基板の表面にセラミック***部を形成するようにした場合を例にとって説明したが、セラミック***部は、例えば、図８(ａ)に示すように、未焼成セラミック基板１０ｘの表面に、セラミック***部となる未焼成セラミック***部２０ｘを形成し、図８(ｂ)に示すように、未焼成表面電極層５ｘを未焼成セラミック基板１０ｘの表面の未焼成セラミック***部２０ｘ上に位置するように配設し、全体を同時に焼成することによっても形成することが可能である。

なお、未焼成セラミック基板に未焼成セラミック***部を形成する方法としては、
(ａ)セラミック基板を構成するセラミックグリーンシートに金型を押し当てて、積層後にセラミック***部に相当する形状部分を形成し、このセラミックグリーンシートを積層して積層体を形成する方法、
(ｂ)セラミックグリーンシートを積層した後、研磨材を吹き付けてセラミック***部を形成する方法、
(ｃ)セラミックグリーンシートを積層した積層体に金型を押し当てながら焼成する方法
などが例示される。

なお、上記実施形態では、図７(ｃ)に示すような態様で表面電極層を形成した場合を例にとって説明したが、本発明におけるセラミック***部２０と、表面電極層５に関してさらに説明すると、セラミック***部２０は、例えば、図９(ａ)に示すように、セラミック***部２０の中央領域２３の標高がセラミック基板１０の表面４ａ，４ｂとほぼ同じであってもよい。また、図９(ａ)では、表面電極層５の端部５ａ，５ｂがセラミック***部２０の頂部２１ａ，２１ｂに位置している状態を示しているが、この場合にも本発明の基本的な効果を得ることはできる。
また、図９(ｂ)に示すように、表面電極層５の端部５ａ，５ｂの形状がなだらかではなく、端面が略垂直であるような構成とすることも可能である。
さらに、図９(ｃ)に示すように、表面電極層５の上面が平坦になるような態様とすることも可能である。
また、図９(ｄ)に示すように、表面電極層５の両端部５ａ，５ｂがセラミック***部の頂部２１ａ，２１ｂの内側に位置してもよく、表面電極層５の表面がセラミック***部２０の頂部２１ａ，２１ｂよりも低い位置にあってもよい。

なお、図７(ｃ)、図９(ａ)，(ｂ)，(ｄ)のような態様でセラミック***部を有するセラミック基板１０の表面に表面電極層５を設けた構成の場合、抗折強度を向上させることが可能になるという本発明の基本的な効果に加えて、表面電極層上に表面実装型電子部品をはんだ実装する場合に、表面電極層５の表面のくぼみにはんだが溜まるため、表面電極５上のはんだの流れ出しを抑制して、はんだ実装時のはんだ量を規定しやすくなるという効果が得られる。また、はんだと表面電極層５の接合面積が増大して表面実装型電子部品の実装信頼性が向上するという効果も期待される。
また、セラミック基板と表面実装型電子部品との間のスペースが大きくなることからはんだフラックスを除去しやすくなるという効果が得られ、また、半導体素子のような表面実装型電子部品を実装する場合に、半導体素子の下面側へのアンダーフィル樹脂９（図５参照）の充填が容易になるという効果も期待される。

この実施例では、下記の表１に示すような***高さＨ１（図５）を有するセラミック***部を表面に備え、該セラミック***部上に表面電極層を備えたセラミック基板（抗折強度を調べるための実施例の試料）と、比較用のセラミック基板を作製し、その抗折強度を調べた。

＜セラミックグリーンシートの作製＞
ＢａＣＯ₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＣｅＯ₂、ＺｒＯ₂の所定量を湿式混合し、乾燥後、８４０℃で２ｈ仮焼し、仮焼粉末を得た。
この仮焼粉末とＭｎＣＯ₃と、樹脂、可塑剤、有機溶剤とを混合し、スラリーとする。このスラリーを脱泡後、ドクターブレードでシート成型し、セラミック基板用のセラミックグリーンシートを得る。

＜表面電極層用の導体ペーストの作製＞
平均粒径１．２μｍの純銅粉末に、セラミック基板用のセラミックグリーンシートの構成成分でもある、Ａｌ₂Ｏ₃粉末（この実施例では平均粒径０．３μｍ）を添加し、エチルセルロース樹脂、テルピネオールと混練して、表層電極用Ｃｕペーストを得た。なお、この実施例では、上記Ａｌ₂Ｏ₃粉末の添加量を調整することにより、セラミック基板の収縮挙動を制御して、所望の高さのセラミック***部が形成されるようにした。なお、導体ペーストに添加されるＡｌ₂Ｏ₃粉末は、上述のようにセラミック基板用のセラミックグリーンシートの構成成分の一つであり、セラミック基板（セラミックグリーンシート）と表面電極層（導体ペースト）の密着強度を向上させて、焼成工程でセラミック***部が形成されやすくするために添加された成分である。

＜セラミックグリーンシートの積層・積層体の作製＞
上述のセラミックグリーンシートに表面電極層用の導体ペーストを、焼成後の平面寸法が２．０ｍｍ□、厚みが約１０μｍとなるよう印刷する。そして、この表面電極層用の導体ペーストを印刷したセラミックグリーンシートが最上面となり、下面側には無地のセラミックグリーンシートが位置するように、各セラミックグリーンシートを所定の順序で積層し、焼成後厚みが１．０ｍｍの、焼成後にセラミック基板となる未焼成積層体を得た。そして、この未焼成積層体を、焼成後に平面寸法が、長さ３５ｍｍ、幅４ｍｍとなるような形状に切断した。

＜焼成＞
上述のようにして作製した未焼成の積層体を、Ｎ₂−Ｈ₂−Ｈ₂Ｏ雰囲気下で、最高温度：９８０℃、キープ時間：３０ｍｉｎで焼成することにより、図１０、図１１に示すように、一方側の主面に表面電極層５が配設された試料（試験用のセラミック基板）１０ｙを得た。
この試料１０ｙは、長さＬ＝３５ｍｍ、幅Ｗ＝４ｍｍ、厚みＴ＝１．０ｍｍで、表面電極層５の寸法が２ｍｍ□、厚みが約１０μｍのものである。

＜表面電極層へのめっき膜の形成＞
試料１０ｙの表面電極層５の表面に、無電解めっきにより、厚みが５μｍのＮｉめっき膜を形成し、さらにＮｉめっき膜上に、無電解めっきにより、厚みが０．１μｍのＡｕめっき膜を形成した。

＜表面電極層へのはんだ塗布＞
Ｍ７０５（Ｐｂフリーはんだ：Ｓｎ−Ａｇ−Ｃｕ）のハンダ槽（保持温度：２４５℃）に、試料を３ｓｅｃ浸漬し、表面電極層５にはんだを塗布した。

＜抗折強度の測定＞
図１１に示すように、試料１０ｙの下面側に２５ｍｍの間隔で一対の支点４１を配置し、三点曲げ試験により、試料１０ｙの抗折強度を測定した。なお、圧子は、表面電極層５の形成面とは逆の裏面から押し付けて試験を行った。すなわち、表面電極層５の形成面を「下」としたときに、下面側が凸面となるようなモードでの抗折強度を測定した。
抗折強度の測定は、表面電極層５の表面にはんだを塗布する前と塗布した後の試料について行った。
また、測定条件は、ヘッドスピード（圧子送りスピード）：２ｍｍ／ｍｉｎ、スパン：２５ｍｍとした。なお、表１の抗折強度は、Ｎ＝２０の平均値である。
抗折強度の測定結果を表１に示す。

表１に示すように、表面電極層にＡｌ₂Ｏ₃粉末が添加されておらず、セラミック***部が形成されていない比較例１の場合、はんだ塗布後の抗折強度の低下率が大きいことがわかる。これは、表面電極層とセラミック基板の境界部の大きな残留応力により、該境界部にクラックが発生したことによるものである。

これに対し、実施例１〜７の試料では、はんだ塗布後の抗折強度の低下率に改善が認められ、特に、セラミック***部の高さが３μｍ以上の、実施例３〜７では、はんだ塗布後の抗折強度の低下率が１０％未満に抑制されることが確認された。
なお、はんだ塗布後の抗折強度の低下率が低いということは、セラミック配線基板に電子部品をハンダ実装したりした場合にも、抗折強度が低下せず、高い信頼性が確保されることを意味する。
この実施例からは、セラミック***部の高さを３μｍ以上にすることが抗折強度の向上の見地からは特に好ましいということができる。

なお、本発明は、上記実施例に限定されるものではなく、セラミック基板および表面電極層の具体的な形状や寸法、それらの構成材料の種類、セラミック***部の具体的な形状や高さ寸法、その形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることができる。

上述のように、本発明によれば、はんだリフロー等の熱履歴が加わった場合にも、表層電極層とセラミック基板の境界部から亀裂が発生することを防止して、高い抗折強度を有する、信頼性の高いセラミック配線基板を得ることが可能になる。したがって、本発明は、その表面に表面実装型電子部品がはんだ実装されるようなセラミック配線基板などの製造技術の分野に広く利用することが可能である。

本発明にかかるセラミック配線基板を構成するセラミック基板の表面に設けられたセラミック***部の構成を示す図であり、(ａ)は平面図，(ｂ)は(ａ)のＩ−Ｉ線断面である。 図１のセラミック***部上に表面電極層を形成した状態を示す図であり、(ａ)は平面図(ｂ)は(ａ)のＩ−Ｉ線断面図である。 本発明にかかるセラミック配線基板を構成するセラミック基板の表面に設けられた他のセラミック***部の構成を示す図であり、本発明の他の表面電極層の構成を示す図であり、(ａ)は平面図，(ｂ)は(ａ)のＩ−Ｉ線断面、(ｃ)は(ａ)のII−II線断面図である。 本発明にかかるセラミック配線基板を構成するセラミック基板の表面に設けられたさらに他のセラミック***部の構成を示す図であり、(ａ)は平面図，(ｂ)は(ａ)のＩ−Ｉ線断面、(ｃ)は(ａ)のII−II線断面図である。 本発明の実施形態にかかるセラミック配線基板の構成を示す正面断面図である。 本発明の実施形態にかかるセラミック配線基板の要部構成を拡大して示す図である。 (ａ)，(ｂ)，(ｃ)は本発明において、未焼成表面電極層と未焼成セラミック基板を同時焼成することによりセラミック***部を形成する際のメカニズムを説明する図である。 (ａ)，(ｂ)は本発明におけるセラミック***部の形成方法の他の例を説明する図である。 (ａ)，(ｂ)，(ｃ)，(ｄ)はセラミック***部上への表面電極層の配設態様の変形例を示す図である。 本発明の実施例において、抗折強度の測定のために作製したセラミック基板（試料）を示す図である。 図８の試料について、抗折強度を測定する方法を説明する図である。 従来のセラミック配線基板の構成を示す図である。 従来のセラミック配線基板においてクラックが発生するメカニズムを説明する図である。

１ セラミック配線基板
２ セラミック層
３ 積層体
４ａ，４ｂ 積層体（セラミック基板）の上下両側の表面
５ 表面電極層（銅電極層）
５ａ，５ｂ 表面電極層の端部
５ｘ 未焼成表面電極層
６ ビアホール導体
７ 内部電極層
９ アンダーフィル樹脂
１０ セラミック基板
１０ｘ 未焼成セラミック基板
１０ｙ 抗折強度測定用の試料
１１ 表面実装型電子部品
１１ａ 半導体素子
１１ｂ チップ型電子部品
１５ はんだ
２０ セラミック***部
２０ｘ 未焼成セラミック***部
２１ａ，２１ｂ セラミック***部の頂部
２２ａ セラミック***部の連続的に標高が高くなり始める位置
２２ｂ セラミック***部の連続的に標高が低くなりセラミック基板の表面と同じ高さとなる位置
２３ セラミック***部の中央領域
２５ セラミック***部上の端部領域
２６ セラミック***部上の中央領域
３０ マザーボード
３１ マザーボードの表面に形成された表面導体
４０ 封止樹脂
４１ 支点
Ｄ セラミック***部の裾野部分の幅
Ｈ１ セラミック***部の頂部の標高
Ｈ２ セラミック***部の中央領域の標高

Claims (7)

1. 最表層のセラミックグリーンシート上に未焼成表面電極層を備えた未焼成セラミック基板を焼成することにより形成される、セラミック基板の表面に表面電極層を有するセラミック配線基板であって、
   前記セラミック基板は、その表面に、連続的に標高が高くなり始める位置から、少なくとも１つの頂部を経て、連続的に標高が低くなる位置までの領域であるセラミック***部を備え、かつ、前記セラミック***部は、前記頂部を含む端部領域と、前記頂部より低く、ほぼ平坦な中央領域を有し、
   前記表面電極層は、その端部が前記セラミック***部の前記端部領域に位置し、その中央部が前記セラミック***部の前記中央領域に位置しているとともに、
   前記セラミック***部は、前記セラミック基板を構成するセラミックと同一のセラミックから形成されており、かつ、
   前記セラミック***部が、前記セラミック基板を構成するセラミックグリーンシートが焼成されてなるセラミック層に形成されていること
   を特徴とするセラミック配線基板。
2. 前記表面電極層は、その端部が前記セラミック***部の頂部の手前側から前記頂部を越えて、前記頂部を覆うように設けられていることを特徴とする、請求項１記載のセラミック配線基板。
3. 任意の断面についてみた場合に、前記表面電極層の両端部は、前記セラミック***部の２つの端部領域にそれぞれ位置していることを特徴とする、請求項１または２記載のセラミック配線基板。
4. 前記表面電極層の全周縁部が、前記セラミック***部の前記端部領域上に位置していることを特徴とする、請求項１〜３のいずれかに記載のセラミック配線基板。
5. 前記セラミック***部は、未焼成の前記表面電極層が配設された未焼成の前記セラミック基板を同時焼成する工程で形成されたものであることを特徴とする、請求項１〜４のいずれかに記載のセラミック配線基板。
6. 前記表面電極層は、表面実装型電子部品をはんだを介して前記セラミック基板に搭載するための端子電極、あるいは、前記セラミック基板をはんだを介してマザーボードに固定するための端子電極であることを特徴とする、請求項１〜５のいずれかに記載のセラミック配線基板。
7. 前記表面電極層は、前記セラミック基板を構成するセラミックと同一のセラミックを含んでいることを特徴とする、請求項１〜６のいずれかに記載セラミック配線基板。

Images