JP5109269B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5109269B2 JP5109269B2 JP2006064726A JP2006064726A JP5109269B2 JP 5109269 B2 JP5109269 B2 JP 5109269B2 JP 2006064726 A JP2006064726 A JP 2006064726A JP 2006064726 A JP2006064726 A JP 2006064726A JP 5109269 B2 JP5109269 B2 JP 5109269B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- dielectric constant
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
表面が(111)の第2の半導体基板の上にシリコン窒化膜を形成する工程と、
前記シリコン酸化膜と前記シリコン窒化膜とを接触させて前記第1の基板の上に前記第2の基板を重ね合わせ、前記シリコン酸化膜と前記シリコン窒化膜とを結合させる工程と、
前記第2の半導体基板を除去する工程と、
前記シリコン窒化膜上に高誘電率材料膜を積層して、前記シリコン酸化膜、前記シリコン窒化膜及び前記高誘電率材料膜により構成されるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側の前記第1の半導体基板の表面に不純物を導入してソース・ドレインを形成する工程と
を有することを特徴とする半導体装置の製造方法。
12…シリコン酸化膜、
13…シリコン基板(第2の半導体基板)
14…シリコン窒化膜、
15…シリケート膜、
16…高誘電率材料膜、
17…ゲート絶縁膜、
18…ポリシリコン膜、
19…ゲート電極、
20…低濃度不純物領域、
21…サイドウォール、
22…高濃度不純物領域
23…ソース・ドレイン。
Claims (5)
- 第1のシリコン基板の上にシリコン酸化膜を形成する工程と、
表面が(111)の第2のシリコン基板の上にシリコン窒化膜を形成する工程と、
前記シリコン酸化膜と前記シリコン窒化膜とを接触させて前記第1のシリコン基板の上に前記第2のシリコン基板を重ね合わせ、前記シリコン酸化膜と前記シリコン窒化膜とを結合させる工程と、
前記第2のシリコン基板を除去する工程と、
前記シリコン窒化膜上に高誘電率材料膜を積層して、前記シリコン酸化膜、前記シリコン窒化膜及び前記高誘電率材料膜により構成されるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側の前記第1のシリコン基板の表面に不純物を導入してソース・ドレインを形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第2のシリコン基板の上に前記シリコン窒化膜を形成した後、前記シリコン窒化膜の表面を水素で終端処理する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記シリコン酸化膜と前記シリコン窒化膜とを結合させる工程は、800乃至900℃の温度で熱処理をすることによることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記第1のシリコン基板の表面が(100)面であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記高誘電率材料膜は、HfO2、ZrO2、Ta2O5及びLa2O3からなる群から選択されたいずれか1種の化合物を主成分とすることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006064726A JP5109269B2 (ja) | 2006-03-09 | 2006-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006064726A JP5109269B2 (ja) | 2006-03-09 | 2006-03-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007242968A JP2007242968A (ja) | 2007-09-20 |
JP5109269B2 true JP5109269B2 (ja) | 2012-12-26 |
Family
ID=38588203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006064726A Expired - Fee Related JP5109269B2 (ja) | 2006-03-09 | 2006-03-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5109269B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8114739B2 (en) | 2009-09-28 | 2012-02-14 | Freescale Semiconductor, Inc. | Semiconductor device with oxygen-diffusion barrier layer and method for fabricating same |
JP7193014B2 (ja) * | 2020-01-22 | 2022-12-20 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3513018B2 (ja) * | 1998-06-30 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP3746968B2 (ja) * | 2001-08-29 | 2006-02-22 | 東京エレクトロン株式会社 | 絶縁膜の形成方法および形成システム |
US7560361B2 (en) * | 2004-08-12 | 2009-07-14 | International Business Machines Corporation | Method of forming gate stack for semiconductor electronic device |
-
2006
- 2006-03-09 JP JP2006064726A patent/JP5109269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007242968A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851276B2 (en) | Methods and structures for planar and multiple-gate transistors formed on SOI | |
TWI604562B (zh) | 選擇性氮化方法 | |
US20060157750A1 (en) | Semiconductor device having etch-resistant L-shaped spacer and fabrication method thereof | |
US8691649B2 (en) | Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices | |
JP2012114445A (ja) | 金属ゲート電極を有する半導体素子の製造方法 | |
JP2007335834A (ja) | 半導体装置およびその製造方法 | |
JP2006005313A (ja) | 半導体装置及びその製造方法 | |
JP2007088322A (ja) | 半導体装置及びその製造方法 | |
US7427553B2 (en) | Fabricating method of semiconductor device | |
JP2010147104A (ja) | 半導体装置の製造方法 | |
JP5109269B2 (ja) | 半導体装置の製造方法 | |
JP2009164424A (ja) | 半導体装置およびその製造方法 | |
JP2004335566A (ja) | 半導体装置の製造方法 | |
WO2012046365A1 (ja) | 半導体装置及びその製造方法 | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
US20090117751A1 (en) | Method for forming radical oxide layer and method for forming dual gate oxide layer using the same | |
US7445998B2 (en) | Method for fabricating semiconductor device | |
TWI635599B (zh) | 記憶元件的製造方法 | |
KR100529873B1 (ko) | 반도체소자의 제조방법 | |
JP2003100860A (ja) | 半導体装置 | |
JP4063567B2 (ja) | 半導体装置およびその製造方法 | |
JP4575653B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI357624B (en) | Metal-oxide-semiconductor transistor and method of | |
US20130012012A1 (en) | Semiconductor process | |
JP5073158B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |