JP5106861B2

JP5106861B2 - 温度センサ及び区間別温度の検出方法

Info

Publication number: JP5106861B2
Application number: JP2007002857A
Authority: JP
Inventors: 金燦景
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-01-11
Filing date: 2007-01-10
Publication date: 2012-12-26
Anticipated expiration: 2027-01-10
Also published as: TW200735100A; DE102007002252A1; US7534035B2; US20070160114A1; KR100712545B1; JP2007187661A; DE102007002252B4; TWI313458B

Description

本発明は、半導体集積回路に係り、区間別温度に応じて温度コードを発生する温度センサ及び区間別温度の検出方法に関する。

一般的に、半導体装置は、動作特性上、温度特性を有している。半導体装置の代表的な動作特性である消費電流Ｉ_ＤＤと動作速度ｔ_{ＡＣＣＥＳＳ}とを見れば、図１に示したように、高温になるほど動作速度が遅くなり（Ａ）、低温になるほど消費電流Ｉ_ＤＤが増加する（Ｂ）傾向がある。

かかる温度特性は、半導体装置のうちＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）のような揮発性メモリに属する装置には重要な意味を有する。ＤＲＡＭセルは、温度上昇と共に漏れ電流が増加するため、電荷によるデータの維持特性が悪くなってデータ維持時間が短くなるという特性がある。これにより、ＤＲＡＭは、さらに速いリフレッシュ動作を必要とする。すなわち、温度によってＤＲＡＭのリフレッシュ周期を変化させる方法が要求される。このために、ＤＲＡＭの内部温度を知るための温度センサが必要である。

図２は、従来の温度センサを説明する回路ダイヤグラムである。

図２に示すように、温度センサ２００は、絶対温度比例（ＰｒｏｐｏｒｔｉｏｎａｌＴｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ：ＰＴＡＴ）電流発生部２１０、絶対温度相補（ＣｏｍｐｌｅｍｅｎｔａｒｙＴｏＡｂｓｏｌｕｔｅＴｅｍｐｅｒａｔｕｒｅ：ＣＴＡＴ）電流発生部２２０、及び比較部２３０を備える。

ＰＴＡＴ電流発生部２１０は、第１及び第２ＰＭＯＳトランジスタＭＰ１，ＭＰ２、第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２、抵抗Ｒ、第１及び第２ダイオードＤ１，Ｄ２を備える。第１及び第２ＰＭＯＳトランジスタＭＰ１，ＭＰ２は、互いに同じサイズを有し、第１電流ミラーを構成する。第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２は、互いに同じサイズを有し、第２電流ミラーを構成する。第１ダイオードＤ１と第２ダイオードＤ２とのサイズは、１：Ｍの比率を有する。

第１及び第２ＰＭＯＳトランジスタＭＰ１，ＭＰ２で構成された第１電流ミラーと、第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２で構成された第２電流ミラーとが互いに対称的に連結されるため、Ｉ_ａ１電流とＩ_ａ２電流とは同じである。すなわち、Ｉ_ａ１：Ｉ_ａ２＝１：１である。

通常的に、ダイオードのターンオン電流ＩＤは、次の通りである。

・・・（１）
ここで、Ｉｓは、ダイオードの逆方向の飽和電流であり、ＶＤは、ダイオード電圧であり、ＶＴは、ｋＴ／ｑで表れる温度電圧である。したがって、第１ダイオードＤ１を流れる電流Ｉ_ａ１は、

・・・（２）
の通りである。

ここで、第１ダイオード電圧ＶＤ１は、

・・・（３）
となる。

そして、第２ダイオード電圧ＶＤ２は、

・・・（４）
となる。

Ｉ_ａ２電流とＩ_ａ１電流とが同じであるため、第１ダイオード電圧ＶＤ１と現在の温度電圧ＮＯＣ０とはほぼ同じになる。これにより、

・・・（５）
となる。

数式３と数式４とを数式５に代入すれば、

・・・（６）
となる。したがって、Ｉ_ａ１電流は、

・・・（７）
となって、Ｉ_ａ１電流は、温度に比例する電流が流れる。すなわち、ＰＴＡＴ電流発生部２１０は、現在の温度に比例する電流Ｉ_ａ１を発生させる。

ＣＴＡＴ電流発生部２２０は、第３ＰＭＯＳトランジスタＭＰ３、第３ＮＭＯＳトランジスタＭＮ３、複数個の抵抗Ｒａａ、ＲＵ１ないしＲＵ５、ＲＤ１ないしＲＤ５、及び複数個のスイッチングトランジスタＴＵ１ないしＴＵ５、ＴＤ１ないしＴＤ５を備える。

第３ＮＭＯＳトランジスタＭＮ３は、第１及び第２ＮＭＯＳトランジスタＭＮ１，ＭＮ２と電流ミラーとを構成する。Ｉ_ｂ電流は、Ｉ_ａ１及びＩ_ａ２電流とほぼ同じである。スイッチングトランジスタＴＵ１ないしＴＵ５、ＴＤ１ないしＴＤ５は、トリップ温度制御信号ＡＵ１ないしＡＵ５、ＡＤ１ないしＡＤ５に応答して選択的にオン／オフになる。オンになるスイッチングトランジスタＴＵ１ないしＴＵ５、ＴＤ１ないしＴＤ５により、それらと連結される抵抗ＲＵ１ないしＲＵ５、ＲＤ１ないしＲＤ５が選択的に短絡される。

Ｉ_ａ１電流、Ｉ_ａ２電流及びＩ_ｂ電流をほぼ同一に合わせれば、ＰＴＡＴ電流発生部２１０のＶＡノード電圧、ＶＢノード電圧、及びＣＴＡＴ電流発生部２２０のＶＣノード電圧がほぼ同じになる。数式３及び４で、ＶＴ電圧は、温度の上昇によって増加するが、Ｉｓ電流がはるかに大きく増加する。ダイオード電圧は、温度によって低減する特性を有する。これにより、抵抗Ｒａａ、ＲＵ１ないしＲＵ５、ＲＤ１ないしＲＤ５を流れるＩ_ｂ電流は、温度によって減少する特性を表す。すなわち、ＣＴＡＴ電流発生部２２０は、温度に反比例する電流を発生する。

比較部２３０は、現在温度電圧ＮＯＣ０と感知温度電圧ＮＯＣ１とを比較する。現在温度電圧ＮＯＣ０及び感知温度電圧ＮＯＣ１それぞれは、Ｉ_ａ１電流及びＩ_ｂ電流により決定される。これにより、図３に示したように、Ｉ_ａ１電流とＩ_ｂ電流とが同じになるポイントを探せば、温度センサ２００は、現在温度を検出する。

図３を参照すれば、温度に比例するＩ_ａ１電流に対して、Ｉ_ｂ電流は温度に反比例する特性を表す。例えば、温度センサ２００（図２）を内蔵したチップの現在温度を４５℃とする。Ｉ_ａ１電流よりＩ_ｂ電流が少なければ、ＣＴＡＴ電流発生部２２０のトリップ温度制御信号ＡＵ１ないしＡＵ５、ＡＤ１ないしＡＤ５を選択的にイネーブルさせてＣＴＡＴ電流発生部２２０の抵抗値を調節し、Ｉ_ｂ電流が多く流れるように制御して（Ｃ）、Ｉ_ａ１電流とＩ_ｂ電流とを同じにする。

これと逆に、Ｉ_ａ１電流よりＩ_ｂ電流が多ければ、ＣＴＡＴ電流発生部２２０のトリップ温度制御信号ＡＵ１ないしＡＵ５、ＡＤ１ないしＡＤ５を選択的にディセーブルさせてＣＴＡＴ電流発生部２２０の抵抗値を調節し、Ｉ_ｂ電流が少なく流れるように制御して（Ｄ）、Ｉ_ａ１電流とＩ_ｂ電流とを同じにする。Ｉ_ａ１電流とＩ_ｂ電流とが同じになれば、温度センサ２００は、チップの現在温度の４５℃を感知する。

しかし、かかる温度センサ２００は、第１及び第２ダイオードＤ１，Ｄ２を構成するために、ＮＰＮトランジスタまたはＰＮＰトランジスタのバイポーラトランジスタを使用する。ＮＰＮトランジスタまたはＰＮＰトランジスタは、アナログ的な動作特性を有するため、温度センサ２００の感知温度変化が非線形性を有するという問題点がある。また、ＮＰＮトランジスタまたはＰＮＰトランジスタは、チップ面積を大きく占めるという問題点を有する。

本発明の目的は、区間別温度に応じて温度コードを発生する温度センサを提供することである。

本発明の他の目的は、区間別温度の検出方法を提供することである。

前記目的を達成するために、本発明の一面による温度センサは、温度検出信号を受けて遅延させる複数個の直列連結された一定遅延セルと、温度検出信号を受けて遅延させる可変遅延セルと、可変遅延セルの出力に応答して一定遅延セルの出力をラッチし、温度コードを発生する区間判別ロジック部と、を備える。

本発明の実施形態によって、一定遅延セルは、温度変化に関係なく一定の遅延時間を有し、温度変化に関係なく一定の内部電流量で動作し、第１及び第２バイアス信号を出力する第１バイアス部と、第１及び第２バイアス信号に応答して温度検出信号を入力する複数個の直列連結された遅延端と、を備えうる。

本発明の実施形態によって、第１バイアス部は、電源電圧がそのソースに連結された第１ＰＭＯＳトランジスタと、第１ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第１ＮＭＯＳトランジスタと、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第２ＰＭＯＳトランジスタと、第２ＰＭＯＳトランジスタのドレインがそのソースに連結された第２ＮＭＯＳトランジスタと、第２ＮＭＯＳトランジスタのドレインがそのドレインに連結され、第１ＮＭＯＳトランジスタのゲートがそのゲートに連結されて第２バイアス信号として発生し、接地電圧がそのソースに連結される第３ＮＭＯＳトランジスタと、電源電圧がそのソースに連結され、第２ＰＭＯＳトランジスタのゲートがそのゲートに連結されて第１バイアス信号として発生する第３ＰＭＯＳトランジスタと、第３ＰＭＯＳトランジスタのドレインと第２ＮＭＯＳトランジスタのゲートとがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第４ＮＭＯＳトランジスタと、を備えうる。

本発明の実施形態によって、遅延端のうちいずれか一つは、電源電圧がそのソースに連結され、第１バイアス信号がそのゲートに連結された第１ＰＭＯＳトランジスタと、第１ＰＭＯＳトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第２ＰＭＯＳトランジスタと、第２ＰＭＯＳトランジスタのドレインがそのドレインに連結されて遅延端の出力信号として発生し、前段の遅延端の出力信号がそのゲートに連結された第１ＮＭＯＳトランジスタと、第１ＮＭＯＳトランジスタのソースがそのドレインに連結され、第２バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第２ＮＭＯＳトランジスタと、を備えうる。

本発明の実施形態によって、可変遅延セルは、温度変化に応じて変化する遅延時間を有し、可変遅延セルは、温度変化に応じて変化する内部電流量で動作し、第３及び第４バイアス信号を出力する第２バイアス部と、第３及び第４バイアス信号に応答して温度検出信号を遅延させる複数個の直列連結された遅延端と、を備えうる。

本発明の実施形態によって、第２バイアス部は、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第１ＰＭＯＳトランジスタと、第１ＰＭＯＳトランジスタのドレインと接地電圧との間に連結される抵抗と、電源電圧がそのソースに連結され、第１ＰＭＯＳトランジスタのゲートがそのゲートに連結されて第３バイアス信号として発生する第２ＰＭＯＳトランジスタと、第２ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結されて第４バイアス信号として発生し、接地電圧がそのソースに連結されたＮＭＯＳトランジスタと、を備えうる。

本発明の実施形態によって、区間判別ロジック部は、温度変化に応じて可変遅延セルの出力と一定遅延セルの出力それぞれが一致する温度を基準として区間別温度を決定する。

本発明の実施形態によって、温度センサは、可変遅延信号に応答してそれぞれの一定遅延信号をラッチするラッチ部をさらに備え、ラッチ部それぞれは、可変遅延信号がそのクロック信号として受けて、一定遅延信号がそのデータ入力として入力されるＤ−フリップフロップで構成されうる。

前記他の目的を達成するために、本発明の一面による区間別温度の検出方法は、温度検出信号に応答して、温度変化に関係なく一定の時間間隔に遅延された複数個の一定遅延信号を発生するステップと、温度検出信号に応答して、温度変化に応じて変化する遅延時間を有する可変遅延信号を発生するステップと、可変遅延信号に応答して一定遅延信号をラッチするステップと、ラッチされた一定遅延信号に応答して温度コードを発生するステップと、を含む。

本発明の実施形態によって、温度検出方法は、可変遅延信号と一定遅延信号とが一致する温度を基準として区間別温度を決定し、温度コードは、区間別温度に対応する。

本発明の温度センサは、従来の温度センサにおけるようなＰＮＰトランジスタまたはＮＰＮトランジスタを備えなくてもよいので、チップ面積を減らすことができる。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。

以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。

図４は、本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。図４に示すように、温度センサ４００は、一定遅延セル４１１，４１２，４１３，４１４、可変遅延セル４２０、ラッチ部４３１，４３２，４３３，４３４、及び区間判別ロジック部４４０を備える。

一定遅延セル４１１，４１２，４１３，４１４のうち代表的に第１一定遅延セル４１１は、具体的に図５に示されている。図５に示すように、一定遅延セル４１１は、第１バイアス部５１０と、温度検出信号Ｔ＿ｄｅｔを入力する複数個の遅延端５２０，５３０，５４０，５５０と、を備える。

第１バイアス部５１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第１ＰＭＯＳトランジスタ５１１及び第１ＮＭＯＳトランジスタ５１２を備える。第２ＮＭＯＳトランジスタ５１２のゲートとドレインとは、互いに連結されて第２バイアス信号ＶＢ２となる。

第１バイアス部５１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第２ＰＭＯＳトランジスタ５１３、第２及び第３ＮＭＯＳトランジスタ５１４，５１５をさらに備える。第２ＰＭＯＳトランジスタ５１３は、そのゲートとそのドレインとが互いに連結され、そのゲートは第１ＰＭＯＳトランジスタ５１１のゲートと連結されて第１バイアス信号ＶＢ１となる。第３ＮＭＯＳトランジスタ５１５のゲートは、第１ＮＭＯＳトランジスタ５１２のゲートと連結される。

第１バイアス部５１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第３ＰＭＯＳトランジスタ５１６及び第４ＮＭＯＳトランジスタ５１７をさらに備える。第３ＰＭＯＳトランジスタ５１３のゲートは、第１ＰＭＯＳトランジスタ５１１のゲートと連結される。第４ＮＭＯＳトランジスタ５１２は、そのゲートとそのドレインとが互いに連結されている。

第１バイアス部５１０は、第１、第２及び第３ＰＭＯＳトランジスタ５１１，５１３，５１６が電流ミラーを構成し、第１及び第３ＮＭＯＳトランジスタ５１２，５１５が電流ミラーを構成し、第２及び第４ＮＭＯＳトランジスタ５１４，５１７が電流ミラーを構成する。これにより、第１バイアス部５１０は、温度変化に対して電流ミラーを流れる内部電流量が一定である。

複数個の遅延端５２０，５３０，５４０，５５０は、直列連結され、温度検出信号Ｔ＿ｄｅｔを受けて第１一定遅延信号ＣＤ１を出力する。

第１遅延端５２０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第１及び第２ＰＭＯＳトランジスタ５２１，５２２、第１及び第２ＮＭＯＳトランジスタ５２３，５２４を備える。第１ＰＭＯＳトランジスタ５２１のゲートは、第１バイアス信号ＶＢ１に連結され、第２ＮＭＯＳトランジスタ５２４のゲートは、第２バイアス信号ＶＢ２に連結される。第２ＰＭＯＳトランジスタ５２２と第１ＮＭＯＳトランジスタ５２３とのゲートは、温度検出信号Ｔ＿ｄｅｔと連結される。第２ＰＭＯＳトランジスタ５２２と第１ＮＭＯＳトランジスタ５２３とのドレインは、第１遅延端５２０の出力となる。第１遅延端５２０の出力は、第２遅延端５３０の入力に連結される。

残りの遅延端５３０，５４０，５５０は、第１遅延端５２０と同じ構成を有する。遅延端５２０，５３０，５４０，５５０，５６０の第１ＰＭＯＳトランジスタ５２１は、第１バイアス部５１０の第２ＰＭＯＳトランジスタ５１３と電流ミラーで構成される。各遅延端５２０，５３０，５４０，５５０，５６０の第２ＮＭＯＳトランジスタ５２４は、第１バイアス部５１０の第１ＮＭＯＳトランジスタ５１２と電流ミラーで構成される。

各遅延端５２０，５３０，５４０，５５０は、第１バイアス部５１０と電流ミラー形式で動作するため、各遅延端５２０，５３０，５４０，５５０を流れる電流も温度に対して一定である。したがって、各遅延端５２０，５３０，５４０，５５０の遅延時間も一定である。第１一定遅延信号ＣＤ１は、温度変化に関係なく一定の周期で発生する。

一定遅延セル４１１をシミュレーションした結果が図６に示されている。図６に示すように、温度変化に対して第１一定遅延信号ＣＤ１が数ｎｓほどの遅延時間変化を有する。これは、後述する可変遅延セル４２０の数μｓほどの遅延時間変化に比べれば、遅延時間変化がほとんどなくて一定であるといえる。

図７は、可変遅延セル４２０を説明する回路ダイヤグラムである。図７に示すように、可変遅延セル４２０は、第２バイアス部７１０と複数個の遅延端７２０，７３０，７４０，７５０，７６０とを備える。

第２バイアス部７１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第１ＰＭＯＳトランジスタ７１１及び抵抗７１２を備える。第１ＰＭＯＳトランジスタ７１１は、そのゲートとそのドレインとが互いに連結されている。そして、第２バイアス部７１０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に直列連結される第２ＰＭＯＳトランジスタ７１３及びＮＭＯＳトランジスタ７１４を備える。第２ＰＭＯＳトランジスタ７１３のゲートは、第１ＰＭＯＳトランジスタ７１１のゲートと連結され、第１及び第２ＰＭＯＳトランジスタ７１１，７１３は電流ミラーを構成する。ＮＭＯＳトランジスタ７１４は、そのゲートとそのドレインとが互いに連結されている。第１ＰＭＯＳトランジスタ７１１のゲートは、第３バイアス信号ＶＢとなり、ＮＭＯＳトランジスタ７１４のゲートは、第２バイアス信号ＶＢ４となる。

第２バイアス部７１０は、温度が上昇すれば、抵抗７１２の抵抗値が増加して、第１ＰＭＯＳトランジスタ７１１を流れる電流量が少なくなる。第１ＰＭＯＳトランジスタ７１１とミラーリングされた第２ＰＭＯＳトランジスタ７１３の電流量も少なくなり、第２ＰＭＯＳトランジスタ７１３と直列連結されるＮＭＯＳトランジスタ７１４を流れる電流量も少なくなる。

これと逆に、第２バイアス部７１０は、温度が下降すれば、抵抗７１２の抵抗値が減少して、第１ＰＭＯＳトランジスタ７１１を流れる電流量が多くなる。これにより、第２ＰＭＯＳトランジスタ７１３の電流量も多くなり、ＮＭＯＳトランジスタ７１４の電流量も多くなる。

複数個の遅延端７２０，７３０，７４０，７５０，７６０は、直列連結され、温度検出信号Ｔ＿ｄｅｔを受けて可変遅延信号ＶＤを出力する。各遅延端７２０，７３０，７４０，７５０，７６０は、前述した図５の遅延端５１０，５２０，５３０，５４０と同じ構成を有する。説明の重複を避けるために、具体的な説明は省略する。

各遅延端７２０，７３０，７４０，７５０，７６０の第１ＰＭＯＳトランジスタ７２１は、第２バイアス部７１０の第１ＰＭＯＳトランジスタ７１１と電流ミラーで構成される。各遅延端７２０，７３０，７４０，７５０，７６０の第２ＮＭＯＳトランジスタ７２４は、第２バイアス部７１０のＮＭＯＳトランジスタ７１４と電流ミラーで構成される。

かかる可変遅延セル４２０の動作は、次の通りである。

温度が上昇すれば、第２バイアス部７１０の第１ＰＭＯＳトランジスタ７１１とＮＭＯＳトランジスタ７１４とを流れる電流量が少なくなり、各遅延端７２０，７３０，７４０，７５０，７６０の第１ＰＭＯＳトランジスタ７２１と第２ＮＭＯＳトランジスタ７２４との電流量も少なくなる。各遅延端７２０，７３０，７４０，７５０，７６０を流れる電流量が少なくなってその動作速度が遅くなるにつれて、各遅延端７２０，７３０，７４０，７５０，７６０の遅延時間が長くなる。

温度が下降すれば、第２バイアス部７１０の第１ＰＭＯＳトランジスタ７１１とＮＭＯＳトランジスタ７１４とを流れる電流量が多くなり、各遅延端７２０，７３０，７４０，７５０，７６０の第１ＰＭＯＳトランジスタ７２１と第２ＮＭＯＳトランジスタ７２４との電流量も多くなる。各遅延端７２０，７３０，７４０，７５０，７６０を流れる電流量が多くなってその動作速度が速くなるにつれて、各遅延端７２０，７３０，７４０，７５０，７６０の遅延時間が短くなる。

可変遅延セル４２０をシミュレーションした結果が図８に示されている。図８に示すように、温度変化に対して可変遅延信号ＶＤが数μｓほどの遅延時間変化を有するということが分かる。

図４に戻って、複数個のラッチ部４３１，４３２，４３３，４３４は、可変遅延信号ＶＤに応答して、第１ないし第４一定遅延セル４１１，４１２，４１３，４１４の第１ないし第４一定遅延信号ＣＤ１，ＣＤ２，ＣＤ３，ＣＤ４をそれぞれラッチする。第１ないし第４ラッチ部４３１，４３２，４３３，４３４それぞれは、可変遅延信号ＣＤがそのクロック信号ＣＫとして入力され、第１ないし第４一定遅延信号ＣＤ１，ＣＤ２，ＣＤ３，ＣＤ４がそのデータ入力Ｄとして入力されるＤ−フリップフロップで構成されうる。

第１ないし第４ラッチ部４３１，４３２，４３３，４３４の出力は、区間判別ロジック部４４０で提供される。区間判別ロジック部４４０は、図９に示したように、例えば０℃ないし２５℃の温度区間を第１区間Ｉに設定し、２５℃ないし５０℃の温度区間を第２区間ＩＩに設定し、５０℃ないし７５℃の温度区間を第３区間ＩＩＩに設定し、７５℃ないし１００℃の温度区間を第４区間ＩＶに設定する。

図９のグラフにおいて、温度変化に依存する第１ないし第４一定遅延信号ＣＤ１，ＣＤ２，ＣＤ３，ＣＤ４及び可変遅延信号ＶＤが示されている。可変遅延信号ＶＤと第１ないし第４一定遅延信号ＣＤ１，ＣＤ２，ＣＤ３，ＣＤ４それぞれとが合う点で、温度区間ＩないしＩＶが分けられるということが分かる。これにより、区間判別ロジック部４４０は、可変遅延信号ＶＤに応答して、第１ないし第４一定遅延信号ＣＤ１，ＣＤ２，ＣＤ３，ＣＤ４をラッチして温度コード信号Ｔ_ｃｏｄｅとして発生する。第１区間Ｉの温度コードは、“１０００”で表れ、第２区間ＩＩの温度コードは、“１１００”で表れ、第３区間ＩＩＩの温度コードは、“１１１０”で表れ、第４区間ＩＶの温度コードは、“１１１１”で表れる。

図１０は、温度センサ４００の動作を説明するタイミングダイヤグラムである。図１０に示すように、ロジックハイの温度検出信号Ｔ＿ｄｅｔを遅延させて、一定遅延信号ＣＤ１ないしＣＤ４及び可変遅延信号ＶＤがロジックハイに発生する。可変遅延信号ＶＤは、温度に応じてその遅延時間が変わるため、１００℃であるときの可変遅延信号ＶＤは、０℃であるときの可変遅延信号ＶＤより遅く発生する。第１ないし第４一定遅延信号ＣＤ１ないしＣＤ４は、温度変化に関係なく一定の遅延時間後に発生する。これにより、０℃であるときは、温度コードＴ_ｃｏｄｅが“００００”で表れて、チップの現在温度が第１区間Ｉにあるということを表す。１００℃であるときの温度コードＴ_ｃｏｄｅは“１１１１”で表れて、チップの現在温度が第４区間ＩＶにあるということを表す。

本発明は、図面に示した一実施形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。

本発明は、温度を検出する半導体装置関連の技術分野に適用可能である。

半導体装置の温度特性を示すグラフである。従来の温度センサを説明する回路ダイヤグラムである。図２の温度センサの温度検出方法を説明する図面である。本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。図４の一定遅延セルを説明する回路ダイヤグラムである。図５の一定遅延セルをシミュレーションした結果を示す図面である。図４の可変遅延セルを説明する回路ダイヤグラムである。図７の可変遅延セルをシミュレーションした結果を示す図面である。図４の区間判別ロジック部を説明するグラフである。図４の温度センサの動作を説明するタイミングダイヤグラムである。

符号の説明

４１１，４１２，４１３，４１４一定遅延セル
４２０可変遅延セル
４３１，４３２，４３３，４３４ラッチ部
４４０区間判別ロジック部

Claims

区間別温度に応じた温度コードを発生する温度センサにおいて、
温度検出信号を受けて遅延させる複数個の直列連結された一定遅延セルと、
前記温度検出信号を受けて遅延させる可変遅延セルと、
前記可変遅延セルの出力に応答して前記一定遅延セルの出力をラッチし、前記温度コードを発生する区間判別ロジック部と、
を備え、
前記一定遅延セルは、入力された信号に対し一定時間遅延した信号を出力するように構成され、
前記可変遅延セルは、入力された前記温度検出信号に対し、測定される温度に応じた遅延時間となる信号を出力するように構成されていることを特徴とする温度センサ。
前記一定遅延セルは、温度変化に関係なく一定の遅延時間を有することを特徴とする請求項１に記載の温度センサ。
前記一定遅延セルは、
前記温度変化に関係なく一定の内部電流量で動作し、第１及び第２バイアス信号を出力する第１バイアス部と、
前記第１及び第２バイアス信号に応答して、前記温度検出信号を受けて複数個の直列連結された遅延端と、
を備えることを特徴とする請求項２に記載の温度センサ。
前記第１バイアス部は、
電源電圧がそのソースに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第１ＮＭＯＳトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのドレインに連結された第２ＮＭＯＳトランジスタと、
前記第２ＮＭＯＳトランジスタのソースがそのドレインに連結され、前記第１ＮＭＯＳトランジスタのゲートがそのゲートに連結されて前記第２バイアス信号として発生し、前記接地電圧がそのソースに連結された第３ＮＭＯＳトランジスタと、
前記電源電圧がそのソースに連結され、前記第２ＰＭＯＳトランジスタのゲートがそのゲートに連結されて前記第１バイアス信号として発生する第３ＰＭＯＳトランジスタと、
前記第３ＰＭＯＳトランジスタのドレインと前記第２ＮＭＯＳトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第４ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項３に記載の温度センサ。
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第１バイアス信号がそのゲートに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第１ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのソースがそのドレインに連結され、前記第２バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第２ＮＭＯＳトランジスタと、を備えることを特徴とする請求項３に記載の温度センサ。
前記可変遅延セルは、温度変化に応じて変化する遅延時間を有することを特徴とする請求項１に記載の温度センサ。
前記可変遅延セルは、
前記温度変化に応じて変化する内部電流量で動作し、第３及び第４バイアス信号を出力する第２バイアス部と、
前記第３及び第４バイアス信号に応答して、前記温度検出信号を遅延させる複数個の直列連結された遅延端と、
を備えることを特徴とする請求項６に記載の温度センサ。
前記第２バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第１ＰＭＯＳトランジスタのゲートがそのゲートに連結されて前記第３バイアス信号として発生する第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第４バイアス信号として発生し、前記接地電圧がそのソースに連結されるＮＭＯＳトランジスタと、
を備えることを特徴とする請求項７に記載の温度センサ。
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第３バイアス信号がそのゲートに連結された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結される第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第１ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのソースがそのドレインに連結され、前記第４バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結される第２ＮＭＯＳトランジスタと、
を備えることを特徴とする請求項７に記載の温度センサ。
前記区間判別ロジック部は、
温度変化に応じて、前記可変遅延セルの出力と前記一定遅延セルの出力それぞれが一致する温度を基準として、前記区間別温度を決定することを特徴とする請求項１に記載の温度センサ。
前記温度センサは、
前記可変遅延セルによって遅延された可変遅延信号に応答して、複数個の前記一定遅延セルによって遅延されたそれぞれの一定遅延信号をラッチするラッチ部をさらに備えることを特徴とする請求項１に記載の温度センサ。
前記ラッチ部それぞれは、
前記可変遅延信号がそのクロック信号として入力され、前記一定遅延信号がそのデータ入力として入力されるＤ−フリップフロップで構成されることを特徴とする請求項１１に記載の温度センサ。
区間別温度の検出方法において、
温度検出信号を受けて、温度変化に関係なく前記温度検出信号が一定の時間間隔で遅延された複数個の一定遅延信号を発生するステップと、
前記温度検出信号に応答して、該温度検出信号に対して前記温度変化に応じて変化する遅延時間を有する可変遅延信号を発生するステップと、
前記可変遅延信号に応答して前記一定遅延信号をラッチするステップと、
前記ラッチされた一定遅延信号に応答して温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
前記温度検出方法は、
前記可変遅延信号と前記一定遅延信号とが一致する温度を基準として、前記区間別温度を決定することを特徴とする請求項１３に記載の温度検出方法。
前記温度コードは、
前記区間別温度に対応することを特徴とする請求項１４に記載の温度検出方法。
前記一定遅延信号は、
前記温度変化に関係なく一定の内部電流量で動作するバイアス部と電流ミラーリングされ、前記温度検出信号を遅延させる直列連結されたインバータチェーンから発生することを特徴とする請求項１３に記載の温度検出方法。
前記可変遅延信号は、
前記温度変化に応じて変化する内部電流量で動作するバイアス部と電流ミラーリングされ、前記温度検出信号を遅延させる直列連結されたインバータチェーンから発生することを特徴とする請求項１３に記載の温度検出方法。
温度検出信号を一定時間遅延させるために、少なくとも一つの固定されたバイアス信号を発生する第１バイアス部と、前記少なくとも一つの固定されたバイアス信号に応答して、前記温度検出信号を遅延させる複数個の遅延端とを含む複数個の直列連結された一定遅延セルと、
検出される温度に応じて前記温度検出信号を遅延させるために、前記検出される温度に応答して変化する少なくとも一つの可変バイアス信号を発生する第２バイアス部と、前記少なくとも一つの可変バイアス信号に応答して、前記温度検出信号を遅延させる複数個の遅延端とを含む可変遅延セルと、
前記可変遅延セルからの前記遅延された温度検出信号に応答して、前記一定遅延セルにより発生した前記遅延された温度検出信号それぞれをラッチする複数個のラッチ部と、
前記ラッチされた温度検出信号を受けて温度コード信号を発生する区間判別ロジック部と、を備えることを特徴とする温度センサ。
前記一定遅延セルの前記遅延端それぞれは、前記可変遅延セルの各遅延端と同じ構造を有することを特徴とする請求項１８に記載の温度センサ。
前記第１及び第２バイアス部それぞれは、前記一定遅延セルの前記遅延端と前記可変遅延セルの前記遅延端とにそれぞれ入力される二つのバイアス信号を発生させることを特徴とする請求項１８に記載の温度センサ。